TWI825518B - 覆晶封裝結構及其製造方法 - Google Patents
覆晶封裝結構及其製造方法 Download PDFInfo
- Publication number
- TWI825518B TWI825518B TW110145245A TW110145245A TWI825518B TW I825518 B TWI825518 B TW I825518B TW 110145245 A TW110145245 A TW 110145245A TW 110145245 A TW110145245 A TW 110145245A TW I825518 B TWI825518 B TW I825518B
- Authority
- TW
- Taiwan
- Prior art keywords
- copper
- flip
- graphene
- packaging structure
- layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 229910052802 copper Inorganic materials 0.000 claims abstract description 120
- 239000010949 copper Substances 0.000 claims abstract description 120
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 119
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 76
- 229910021389 graphene Inorganic materials 0.000 claims abstract description 74
- 239000000758 substrate Substances 0.000 claims abstract description 39
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 36
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 36
- 239000010703 silicon Substances 0.000 claims abstract description 36
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 20
- 239000000463 material Substances 0.000 claims abstract description 8
- 238000009713 electroplating Methods 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims abstract description 5
- 238000004806 packaging method and process Methods 0.000 claims description 47
- 229910000679 solder Inorganic materials 0.000 claims description 24
- 238000002161 passivation Methods 0.000 claims description 20
- 238000003032 molecular docking Methods 0.000 claims description 14
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 229910045601 alloy Inorganic materials 0.000 claims description 6
- 239000000956 alloy Substances 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 239000004332 silver Substances 0.000 claims description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 5
- 229910002804 graphite Inorganic materials 0.000 claims description 2
- 239000010439 graphite Substances 0.000 claims description 2
- 230000008878 coupling Effects 0.000 abstract 3
- 238000010168 coupling process Methods 0.000 abstract 3
- 238000005859 coupling reaction Methods 0.000 abstract 3
- 239000010410 layer Substances 0.000 description 77
- 229910052751 metal Inorganic materials 0.000 description 21
- 239000002184 metal Substances 0.000 description 21
- 230000013011 mating Effects 0.000 description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 238000007747 plating Methods 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 2
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910001431 copper ion Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000003504 photosensitizing agent Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
本發明提供一種覆晶封裝結構製造方法，其步驟包含提供至少一矽基板，矽基板具有一對接面，且對接面上附設有至少一導電基座；在導電基座上覆蓋一石墨烯銅層；在對接面上疊加覆蓋一光阻層，蝕刻光阻層在對應導電基座處形成一凹穴，且石墨烯銅層對應導電基座的部分露出在凹穴之底部；在石墨烯銅層上電鍍一銅材料，且銅材料在凹穴之內累積而形成一銅柱；去除光阻層及石墨烯銅層被光阻層所覆蓋的其餘部分。
Description
本發明係有關於晶片封裝，特別是一種其銅柱接腳具有單層金屬底層的覆晶封裝結構及其製造方法。
現今的晶片封裝製程中，晶片與基板間的電導通方式常見有打線接合(Wire Bonding)或者覆晶接合(Flip Chip Bonding)。隨著積體電路技術不斷微縮，朝高頻、高腳數發展，傳統打線接合封裝已無法滿足電性上的要求。相較於打線接合，覆晶接合方式在相同的表面積中可配置更多的腳位。覆晶封裝(Flip Chip)是將晶面朝下藉由其晶面上的銅柱作為接腳而基板接合。其除了具有提高晶片腳位的密度之外，更可以降低雜訊的干擾、強化電性的效能、提高散熱能力、及縮減封裝體積等優點。覆晶封裝結構的銅柱接腳藉由一金屬層(Under Bump Metallization,UBM)而連接晶片上電路的腳位導接點。UBM金屬層通常是由多層金屬層堆疊所構成的，例如一種現有的UBM金屬層結構覆蓋於基板上金屬導接點(pad，常見為鋁)的鈦金屬層以及進一步覆蓋於鈦金屬層的銅金屬層，其藉由鈦金屬層結合金屬導接點及銅金屬層以利於進一步在銅金屬層上電鍍銅而形成銅柱接腳(bump)。其鈦金屬材料本身價格較高且UBM金屬層需逐層濺鍍或蒸鍍，製程成本也不易減低。
有鑑於此，本發明人遂針對上述現有技術，特潛心研究並配合學理的運用，盡力解決上述之問題點，即成為本發明人改良之目標。
本發明提供一種覆晶封裝結構及其製造方法，且其覆晶封裝結構的銅柱接腳以單層金屬層接合於矽基板。
本發明提供一種覆晶封裝結構製造方法，其步驟包含：提供至少一矽基板，矽基板具有一對接面，且對接面上附設有至少一導電基座；在導電基座上覆蓋一石墨烯銅層；在對接面上疊加覆蓋一光阻層，蝕刻光阻層在對應導電基座處形成一凹穴，且石墨烯銅層對應導電基座的部分露出在凹穴之底部；在石墨烯銅層上電鍍一銅材料，且銅材料在凹穴之內累積而形成一銅柱；去除光阻層及石墨烯銅層被光阻層所覆蓋的其餘部分。
本發明的覆晶封裝結構製造方法，其步驟中包含：在矽基板的對接面上疊加覆蓋一鈍化層，且蝕刻鈍化層使導電基座露出；在鈍化層上覆蓋石墨烯銅層，且石墨烯銅層覆蓋露出的導電基座。石墨烯銅層濺鍍或是蒸鍍在鈍化層上。
本發明的覆晶封裝結構製造方法，其矽基板的對接面上覆蓋有有一鈍化層且導電基座露出鈍化層。石墨烯銅層包含一銅本體，銅本體為層狀且覆蓋導電基座，銅本體內嵌固有複數石墨烯片且些石墨烯片分散分佈在銅本體內。
本發明的覆晶封裝結構製造方法，其更包含一步驟：在銅柱頂部電鍍一焊料。焊料填充在凹穴之內。
本發明的覆晶封裝結構製造方法，其中焊料為至少包含錫之合金。焊料更包含銀、鎳或石墨烯。
本發明的覆晶封裝結構製造方法，其中步驟中可以提供一晶片且矽基板形成在晶片上，或者提供一晶圓且矽基板形成在晶圓上。
本發明的覆晶封裝結構製造方法，其中導電基座為鋁製。
本發明另提供一種覆晶封裝結構，其包含一矽基板、單一石墨烯銅層及一銅柱。矽基板具有一對接面，且對接面上附設有至少一導電基座。石墨烯銅層覆蓋在導電基座上。銅柱立設在對接面上且連接於石墨烯銅層。
本發明的覆晶封裝結構，其石墨烯銅層之厚度介於0.01μm至1.5μm之間。石墨烯銅層包含一銅本體，銅本體為層狀且覆矽基板的對接面，銅本體內嵌固有複數石墨烯片且石墨烯片分散分佈在銅本體內。銅本體之厚度介於0.01μm至1.5μm之間。
本發明的覆晶封裝結構，其銅柱頂部設有一焊料。焊料為至少包含錫之合金。焊料更包含銀、鎳或石墨烯。
本發明的覆晶封裝結構製造方法，其覆晶封裝結構之中的石墨烯銅層具有石墨烯，石墨烯與銅、鋁等金屬之結合力相較於金屬之間的結合力更強，因此可以抵抗更大的剪應力，故其能夠以單層鍍層作為接腳下金屬層使用以連結銅柱與鋁製導電基座。
100:矽基板
101:對接面
110:導電基座
300:鈍化層
400:石墨烯銅層
410:銅本體
420:石墨烯片
500:光阻層
501:凹穴
600:銅柱
700:焊料
a~g:步驟
圖1及圖2係本發明較佳實施例之覆晶封裝結構製造方法之步驟流程圖。
圖3至圖11係本發明較佳實施例之覆晶封裝結構製造方法之各步驟示意圖。
圖12係本發明較佳實施例之覆晶封裝結構之示意圖。
參閱圖1及圖2，本發明的較佳實施例提供一種覆晶封裝結構製造方法，其包含下列之步驟：首先，如圖1及圖3所示，於步驟a中提供至少一矽基板100，矽基板100具有用於對接封裝的一對接面101，且該對接面101上附設有至少一導電基座110，其導電基座110較佳地為鋁製。較佳地，矽基板100上佈設有電路，導電基座110性連接至矽基板100上的電路，導電基座110可以是電路的一部分，因此一般而言對接面101上附設有複數導電基座110。於本步驟中，依據製程需求的不同，可以提供單一晶片作為矽基板100，或者也可以提供一晶圓作為矽基板100形且晶圓包含了複數晶片以供進行批次封裝。為便於說明，本發明實施例中僅示出矽基板100的局部以及其中一個導電基座110處之剖視圖代表說明。
如圖1及圖6所示，接續步驟a，於步驟b中在導電基座110上覆蓋一石墨烯銅層400作為銅柱600接腳下金屬層(Under Bump Metallization,UBM)。於本實施例中，石墨烯銅層400以石墨烯銅靶材藉由濺鍍或是蒸鍍之製程而鍍著在導電基座110上。如圖7所示，石墨烯銅層400之厚度介於0.01μm至1.5μm之間，石墨烯銅層400之結構包含一銅本體410，銅本體410為層狀且覆矽基板100的對接面101，其銅本體410之厚度介於0.01μm至1.5μm之間，銅本體410
內嵌固有複數石墨烯片420且石墨烯片420分散分佈在銅本體410內。石墨烯片420為碳原子以六邊形排列鍵結而構成的平面狀結構之微小碎片。
如圖2及圖5至圖6所示，具體而言，步驟b中可包含下述之子步驟：如圖4所示的步驟b1中，在對接面101上覆蓋一鈍化層300(passivation)，以作為絕緣及保護之用，其鈍化層300可以為聚醯亞胺(Polyimide,PI)或是氮化矽(Silicon Nitride,Si3N4)。且蝕刻鈍化層300使導電基座110露出鈍化層300。在接續步驟b1的步驟b2在該導電基座110上覆蓋石墨烯銅層400。具體而言，在步驟b2中在對接面101上疊加石墨烯銅層400使得石墨烯銅層400覆蓋於前述的光阻層500上鈍化層300並且同時直接接觸覆蓋露出鈍化層300的導電基座110。
如圖1及圖8所示，接續步驟b，於步驟c中在矽基板100的對接面101上疊加覆蓋一光阻層500(Photo Resistor,PR)，光阻主要成份為樹脂(Resin)及感光劑，於本實施例中，光阻層500覆蓋於石墨烯銅層400上。接著蝕刻光阻層500而在對應導電基座110處形成一凹穴501，且石墨烯銅層400對應導電基座110的部分露出在凹穴501之底部。
如圖1及圖9所示，接續步驟c，於步驟d中在石墨烯銅層400上電鍍一銅材料，且該銅材料在該凹穴501之內累積而形成一銅柱600。具體而言，本步驟中使用濕製程，將矽基板100浸於含有銅離子的電解液中使得銅離子鍍著於石墨烯銅層400露出在凹穴501底部的部分，且其銅鍍著物沿著該凹穴501之內累積而呈柱體。
如圖1、10及11所示，接續步驟d，於步驟e中以蝕刻方式依續去除光阻層500(見圖10)以及石墨烯銅層400被光阻層500所覆蓋的其餘部分(見圖
11)。藉此，使得各銅柱600分別藉由石墨烯銅層400固著立設在矽基板100的對接面101上之各導電基座110而完成覆晶封裝結構以供接續進行覆晶封裝製程。
如圖1及圖8至11所示，在步驟c及步驟d之間可以更包含一步驟f，於步驟f中在銅柱600頂部電鍍一焊料700，焊料700為至少包含錫之合金，且於本施例中焊料700較佳地可以更包含銀、鎳或是如同前述的石墨烯片420。具體而言，完成步驟c後銅柱600的頂部露出在凹穴501之內，焊料700同樣以濕製程電鍍方式鍍著在銅柱600的頂部露出面上，且其焊料700鍍著物沿著該凹穴501之內累積。而且如圖1及圖12所示，在完成步驟e之後可以於一回焊步驟g中將焊料700加熱軟化使其內聚成半球狀。
如圖12所示，前述的覆晶封裝結構至少包含一矽基板100、單一石墨烯銅層400及一銅柱600。矽基板100具有一對接面101，且對接面101上附設有至少一導電基座110，其導電基座110較佳地為鋁製。較佳地，矽基板100上佈設有電路，導電基座110性連接至矽基板100上的電路，導電基座110可以是電路的一部分，因此一般而言對接面101上附設有複數導電基座110。石墨烯銅層400覆蓋在導電基座110上。石墨烯銅層400之厚度介於0.01μm至1.5μm之間。銅柱600立設在對接面101上且連接於石墨烯銅層400。
如圖7及圖12所示，石墨烯銅層400包含一銅本體410，銅本體410為層狀且覆矽基板100的對接面101，銅本體410內嵌固有複數石墨烯片420且石墨烯片420分散分佈在銅本體410內。銅本體410之厚度介於0.01μm至1.5μm之間。
銅柱600頂部設有一焊料700。焊料700為至少包含錫之合金。而且焊料更包含銀、鎳或前述的石墨烯片420。
本發明的覆晶封裝結構製造方法，其覆晶封裝結構之中的石墨烯銅層400具有石墨烯，石墨烯與銅、鋁等金屬之結合力相較於金屬之間的結合力更強，因此可以抵抗更大的剪應力，故其能夠以單層鍍層作為接腳下金屬層(UBM)使用以連結銅柱600與鋁製導電基座110。
以上所述僅為本發明之較佳實施例，非用以限定本發明之專利範圍，其他運用本發明之專利精神之等效變化，均應俱屬本發明之專利範圍。
a~g:步驟
Claims (19)
- 一種覆晶封裝結構製造方法，包含：a)提供至少一矽基板，該矽基板具有一對接面，且該對接面上附設有至少一導電基座；b)在該導電基座上覆蓋一石墨烯銅層；c)在該對接面上疊加覆蓋一光阻層，蝕刻該光阻層在對應該導電基座處形成一凹穴，且該石墨烯銅層對應該導電基座的部分露出在該凹穴之底部；d)在該石墨烯銅層上電鍍一銅材料，且該銅材料在該凹穴之內累積而形成一銅柱；及e)去除該光阻層及該石墨烯銅層被該光阻層所覆蓋的其餘部分。
- 如請求項1所述的覆晶封裝結構製造方法，其中步驟b中包含步驟：b1)在該矽基板的該對接面上疊加覆蓋一鈍化層，且蝕刻該鈍化層使該導電基座露出；以及b2)在該鈍化層上覆蓋該石墨烯銅層，且該石墨烯銅層覆蓋露出的該導電基座。
- 如請求項2所述的覆晶封裝結構製造方法，其中該石墨烯銅層濺鍍或是蒸鍍在該鈍化層上。
- 如請求項1所述的覆晶封裝結構製造方法，其中該矽基板的該對接面上覆蓋有有一鈍化層且該導電基座露出該鈍化層。
- 如請求項1所述的覆晶封裝結構製造方法，其中該石墨烯銅層包含一銅本體，銅本體為層狀且覆蓋導電基座，銅本體內嵌固有複數石墨烯片且該些石墨烯片分散分佈在銅本體內。
- 如請求項1所述的覆晶封裝結構製造方法，其中接續步驟d更包含一步驟：f)在該銅柱頂部電鍍一焊料。
- 如請求項6所述的覆晶封裝結構製造方法，其中該焊料填充在該凹穴之內。
- 如請求項6所述的覆晶封裝結構製造方法，其中該焊料為至少包含錫之合金。
- 如請求項8所述的覆晶封裝結構製造方法，其中該焊料更包含銀、鎳或石墨烯。
- 如請求項1所述的覆晶封裝結構製造方法，其中步驟a中提供一晶片且該矽基板形成在該晶片上。
- 如請求項1所述的覆晶封裝結構製造方法，其中步驟a中提供一晶圓且該矽基板形成在該晶圓上。
- 如請求項1所述的覆晶封裝結構製造方法，其中該導電基座為鋁製。
- 一種覆晶封裝結構，包含：一矽基板，該矽基板具有一對接面，且該對接面上附設有至少一導電基座；單一石墨烯銅層，覆蓋在該導電基座上；及一銅柱，立設在該對接面上且連接於該石墨烯銅層。
- 如請求項13所述的覆晶封裝結構，其中該石墨烯銅層之厚度介於0.01μm至1.5μm之間。
- 如請求項13所述的覆晶封裝結構，其中該石墨烯銅層包含一銅本體，該銅本體為層狀且覆該矽基板的該對接面，該銅本體內嵌固有複數石墨烯片且該些石墨烯片分散分佈在該銅本體內。
- 如請求項15所述的覆晶封裝結構，其中該銅本體之厚度介於0.01μm至1.5μm之間。
- 如請求項13所述的覆晶封裝結構，其中該銅柱頂部設有一焊料。
- 如請求項17所述的覆晶封裝結構，其中該焊料為至少包含錫之合金。
- 如請求項18所述的覆晶封裝結構，其中該焊料更包含銀、鎳或石墨烯。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW110145245A TWI825518B (zh) | 2021-12-03 | 2021-12-03 | 覆晶封裝結構及其製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW110145245A TWI825518B (zh) | 2021-12-03 | 2021-12-03 | 覆晶封裝結構及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202324549A TW202324549A (zh) | 2023-06-16 |
| TWI825518B true TWI825518B (zh) | 2023-12-11 |
Family
ID=87803654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW110145245A TWI825518B (zh) | 2021-12-03 | 2021-12-03 | 覆晶封裝結構及其製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI825518B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201919134A (zh) * | 2017-10-31 | 2019-05-16 | 台灣積體電路製造股份有限公司 | 晶片封裝及其形成方法 |
| TW202017141A (zh) * | 2018-10-30 | 2020-05-01 | 台灣積體電路製造股份有限公司 | 封裝結構的形成方法 |
| TWM629323U (zh) * | 2021-12-03 | 2022-07-11 | 慧隆科技股份有限公司 | 覆晶封裝結構 |
-
2021
- 2021-12-03 TW TW110145245A patent/TWI825518B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201919134A (zh) * | 2017-10-31 | 2019-05-16 | 台灣積體電路製造股份有限公司 | 晶片封裝及其形成方法 |
| TW202017141A (zh) * | 2018-10-30 | 2020-05-01 | 台灣積體電路製造股份有限公司 | 封裝結構的形成方法 |
| TWM629323U (zh) * | 2021-12-03 | 2022-07-11 | 慧隆科技股份有限公司 | 覆晶封裝結構 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202324549A (zh) | 2023-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4413452B2 (ja) | 半導体装置およびその製造方法 | |
| US7456090B2 (en) | Method to reduce UBM undercut | |
| TWI411079B (zh) | 半導體晶粒及形成導電元件之方法 | |
| JP2007317979A (ja) | 半導体装置の製造方法 | |
| US6548326B2 (en) | Semiconductor device and process of producing same | |
| JP5064632B2 (ja) | 相互接続構造を形成するための方法及び装置 | |
| TWI690045B (zh) | 構裝結構、其接合方法及用於其的線路板 | |
| JP4397583B2 (ja) | 半導体装置 | |
| JP2003197856A (ja) | 半導体装置 | |
| US8294266B2 (en) | Conductor bump method and apparatus | |
| JP5830702B2 (ja) | 回路装置の製造方法 | |
| JP3678239B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US10199345B2 (en) | Method of fabricating substrate structure | |
| JP4959538B2 (ja) | 半導体装置とその製造方法及び電子装置 | |
| TWM629323U (zh) | 覆晶封裝結構 | |
| TWI825518B (zh) | 覆晶封裝結構及其製造方法 | |
| JP4342892B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002231765A (ja) | 半導体装置 | |
| KR100927749B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| JP4352263B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4593835B2 (ja) | 半導体装置およびその製造方法 | |
| JP4631223B2 (ja) | 半導体実装体およびそれを用いた半導体装置 | |
| TWI284969B (en) | Apparatus to reduce occurrences of delamination between flip-chip underfill and UBM structure | |
| JP2008091774A (ja) | 半導体装置 | |
| US11031361B2 (en) | Semiconductor bonding structure and method of manufacturing the same |