JP4413452B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4413452B2
JP4413452B2 JP2001162261A JP2001162261A JP4413452B2 JP 4413452 B2 JP4413452 B2 JP 4413452B2 JP 2001162261 A JP2001162261 A JP 2001162261A JP 2001162261 A JP2001162261 A JP 2001162261A JP 4413452 B2 JP4413452 B2 JP 4413452B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor
electrode
semiconductor device
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001162261A
Other languages
English (en)
Other versions
JP2002353402A (ja
Inventor
隆一 佐原
望 下石坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2001162261A priority Critical patent/JP4413452B2/ja
Priority to US10/159,725 priority patent/US6633081B2/en
Publication of JP2002353402A publication Critical patent/JP2002353402A/ja
Application granted granted Critical
Publication of JP4413452B2 publication Critical patent/JP4413452B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73209—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Description

【０００１】
【発明の属する技術分野】
本発明は、配線基板への実装効率を高め、高密度実装を可能にし、信頼性の高い基板実装を実現できるチップサイズの半導体装置およびその製造方法に関するものであり、特に半導体ウェハーレベルで製造し、かつ信頼性の高い半導体装置構造を実現できる半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
近年、携帯機器の軽量小型化、高密度化にともない、リード端子を外部電極として有した半導体パッケージの高密度実装化が進む中、より高密度実装を図るため、チップ状の半導体装置を電子機器の配線基板等に実装する技術が開発されている。
【０００３】
以下、従来の半導体装置について図面を参照しながら説明する。
【０００４】
図５は従来の半導体装置を示す図であり、図５（ａ）は構成斜視図であり、図５（ｂ）は図５（ａ）のＡ−Ａ１箇所の断面図である。
【０００５】
図５に示すように従来の半導体装置は、一主面上の周辺領域に内部の半導体集積回路素子と接続した複数の電極パッド１を有した半導体チップ２と、各電極パッド１を除く半導体チップ２の主面領域上に形成された絶縁性の低弾性樹脂よりなる絶縁層３と、半導体チップ２の主面内であって、形成された絶縁層３上に各電極パッド１と接続した金属導体よりなる配線層４により再配線接続で２次元配置された複数のコンタクトパッド５と、それらコンタクトパッド５を除く半導体チップ２の主面上に形成され、電極パッド１，配線層４を保護したソルダーレジストなどの絶縁性樹脂層６と、コンタクトパッド５上に各々設けられた半田ボールなどの突起電極７より構成されている。
【０００６】
次に従来の半導体装置の製造方法について、図６，図７を参照して説明する。図６，図７は従来の半導体装置の製造方法を示す主要工程ごとの断面図である。
【０００７】
まず図６（ａ）に示すように、一主面上の周辺部に複数の電極パッド１が形成され、半導体集積回路素子が形成された半導体チップ２をその面内に複数個形成された半導体ウェハー８を用意する。
【０００８】
次に図６（ｂ）に示すように、用意した半導体ウェハー８内の各半導体チップ２の主面上であって、周辺の複数の電極パッド１を除く主面領域を覆うように絶縁性の低弾性材料により絶縁層３を形成する。
【０００９】
次に図６（ｃ）に示すように、半導体ウェハー８の各半導体チップ２の主面上において、一端を電極パッド１と接続させ、他端を形成した絶縁層３上に延在させ、２次元配置でコンタクトパッド５を構成する配線層４を形成する。
【００１０】
次に図６（ｄ）に示すように、半導体ウェハー８の各半導体チップ２の主面上の略全面であって、形成したコンタクトパッド５を除いて配線層４，電極パッド１を絶縁性樹脂で被覆して絶縁性樹脂層６を形成する。
【００１１】
次に図７（ａ）に示すように、半導体ウェハー８の各半導体チップ２上のコンタクトパッド５上に導電性材料により突起電極７を形成する。
【００１２】
次に図７（ｂ）に示すように、半導体ウェハー８の各半導体チップ２間のダイシングスクライヴライン９に対して、ウェハー上方側から回転ブレード１０により絶縁性樹脂層６とともに切断して、個々の半導体装置を得る。
【００１３】
次に図７（ｃ）には、半導体ウェハーから個片に分離した半導体装置を示し、構成は図５に示した構成と同様である。
【００１４】
以上のような各工程により、基板実装に適したチップ状で高密度タイプの半導体装置を製造できるものである。
【００１５】
【発明が解決しようとする課題】
しかしながら、前記従来の半導体装置においては、小型の半導体装置を実現できるものの、近年要求されるさらなる高密度化，高集積度化、かつ多機能化には限界があり、ウェハーレベルパッケージの構造改革が必要であった。
【００１６】
また高密度化，高集積度化，多機能化のために、複数の半導体チップをそれらチップどうしを積層させて構成するスタック型の半導体装置が開発されているが、半導体装置自体の信頼性などの構造的な問題、製造過程での問題が顕在化し、また量産レベルでより高効率を実現するための工法の確立には、ウェハーレベル工法での多工数などの問題を有しているのが実状であった。
【００１７】
本発明は前記従来の課題の解決とともに、近年の高密度パッケージ技術の要望に応えるものであり、半導体ウェハーレベルで高密度半導体装置を製造するに際し、より高効率で製造が可能で、また微細配線加工、配線の信頼性を高めた信頼性の高い半導体装置およびその製造方法を提供することを目的とする。
【００１８】
【課題を解決するための手段】
前記従来の課題を解決するために本発明の半導体装置は、表面に少なくとも第１の電極パッドと第２の電極パッドが形成された第１の半導体チップと、前記第１の半導体チップの表面にフリップチップで前記第２の電極パッドと接続して搭載された第２の半導体チップと、前記第１の半導体チップの前記第１の電極パッド上に設けられた突起電極と、前記第１の半導体チップの表面を覆い、少なくとも前記第１の半導体チップと第２の半導体チップとの間隙を封止した樹脂とよりなる半導体装置であって、その一端が第１の半導体チップ上の突起電極と接続し、他端が第２の半導体チップの裏面に延在した配線を有するとともに、前記配線の一部を開口させて前記第１の半導体チップおよび第２の半導体チップの裏面を覆ったレジストを有し、前記第２の半導体チップの裏面は研削により薄厚加工されているとともに、前記突起電極の表面も研削され、前記第２の半導体チップの裏面の面と前記突起電極の表面の面とが略同一面に構成されている半導体装置である。
【００２０】
また、レジストから開口した配線上にボール電極が設けられている半導体装置である。
【００２１】
前記構成の通り、本発明の半導体装置は、第１の半導体チップ上に第２の半導体チップがフリップチップ実装された高密度パッケージであり、第２の半導体チップの裏面の面と突起電極の表面の面とが略同一面に構成されているため、構造上の信頼性も高い半導体装置である。特に第２の半導体チップの裏面上に再配線により電極を引き回して構成した際、突起電極面と再配線する面、すなわち第２の半導体チップの裏面とが略同一面であるため、配線の断線を防止し、信頼性の高い高密度配線型の半導体装置を実現できるものである。
【００２２】
本発明の半導体装置の製造方法は、その表面に少なくとも第１の電極パッドと第２の電極パッドが形成された第１の半導体チップがその面内に複数個形成された半導体ウェハーを用意する第１工程と、前記半導体ウェハー上の前記第１の半導体チップの第１の電極パッドに接続させて突起電極を形成する第２工程と、前記半導体ウェハー上の前記第１の半導体チップの表面上に第２の半導体チップをその表面側を対向させて搭載する第３工程と、前記半導体ウェハー上を樹脂で封止する第４工程と、前記半導体ウェハー上の前記第２の半導体チップの裏面側から、前記突起電極および前記第２の半導体チップの裏面を研削し、前記突起電極の表面と前記第２の半導体チップの裏面とを略同一面に形成する第５工程と、その一端を半導体ウェハー上の突起電極に接続させ、他端を第２の半導体チップの裏面に延在させた配線を形成する第６工程とを有する半導体装置の製造方法である。
【００２３】
また具体的には、第２工程では、突起電極をポスト形状で形成する半導体装置の製造方法である。
【００２４】
また、第３工程では、第１の半導体チップの面積よりも小さい第２の半導体チップを搭載する半導体装置の製造方法である。
【００２５】
また、第３工程では、第１の半導体チップの第２の電極パッドと第２の半導体チップの電極パッドとを接続させてフリップチップ接続して搭載する半導体装置の製造方法である。
【００２６】
また、第４工程では、少なくとも半導体ウェハー内の第１の半導体チップと第２の半導体チップとの間隙、半導体ウェハー上の突起電極を覆うように封止する半導体装置の製造方法である。
【００２８】
また、第６工程の後、第７工程として、半導体ウェハー上の第２の半導体チップの裏面に延在した配線上にボール電極を形成する工程を有する半導体装置の製造方法である。
【００２９】
また、第５工程の後、第６工程として、その一端を半導体ウェハー上の突起電極に接続させ、他端を第２の半導体チップの裏面に延在させた配線を形成するとともに、前記形成した配線の一部を開口させ、前記半導体ウェハー上をレジストで封止する工程を有する半導体装置の製造方法である。
【００３０】
また、第６工程の後、第７工程として、半導体ウェハー上の第２の半導体チップの裏面に延在した配線上のレジストから開口した配線上にボール電極を形成する工程を有する半導体装置の製造方法である。
【００３１】
また、第５工程の以降、最終工程では半導体ウェハー内の第１の半導体チップの各単位に分割して半導体装置を得る工程を有する半導体装置の製造方法である。
【００３２】
また、半導体ウェハー上の第１の半導体チップの第１の電極パッドに接続させて突起電極を形成する第２工程では、第３工程で搭載する第２の半導体チップの裏面よりも低い高さで突起電極を形成する半導体装置の製造方法である。
【００３３】
前記構成の通り、本発明の半導体装置の製造方法は、第１の半導体チップが形成された半導体ウェハーにポール状の突起電極を形成し、そのウェハー上に第２の半導体チップを搭載し、ウェハー表面を樹脂で被覆した後に表面側から研削を行うことにより、突起電極の頭頂部と第２の半導体チップの裏面を同一面にして露出させることができ、半導体ウェハーレベルで高密度半導体装置を製造するに際し、より高効率で製造が可能で、また微細配線加工、配線の信頼性を高めた信頼性の高い半導体装置の製造方法を実現できるものである。さらに突起電極の形成は満足する高さを得るのに困難である、という課題に対して、第２の半導体チップの裏面側から研削することにより、第２の半導体チップの裏面と突起電極の頭頂部を面出しすることが可能になり、突起電極の高さに整合させて積層チップ構造を実現できるものである。
【００３４】
【発明の実施の形態】
以下、本発明の半導体装置およびその製造方法の一実施形態について、図面を参照しながら説明する。
【００３５】
まず本実施形態の半導体装置について説明する。
【００３６】
図１は本実施形態の半導体装置を示す図である。図１において、図１（ａ）は構成斜視図であり、図１（ｂ）は図１（ａ）でのＢ−Ｂ１箇所の断面図である。
【００３７】
図１に示すように、本実施形態の半導体装置としては、リアルチップサイズパッケージ（ＲＣＳＰ）型の半導体装置であって、２つの半導体チップより構成されたチップ積層型のＲＣＳＰ型半導体装置である。その構成としては、表面に少なくとも第１の電極パッド１１と第２の電極パッド１２が形成された第１の半導体チップ１３と、その第１の半導体チップ１３の表面にフリップチップ実装、すなわち表面側を第１の半導体チップ１３の表面側に対向され、第２の電極パッド１２と電極パッド１４で接続して搭載された第２の半導体チップ１５と、第１の半導体チップ１３の第１の電極パッド１１上に設けられたポール状（円柱もしくは角柱）の銅（Ｃｕ）材よりなる突起電極１６と、第１の半導体チップ１３の表面を覆い、少なくとも第１の半導体チップ１３と第２の半導体チップ１５との間隙を封止した樹脂１７とよりなる半導体装置であって、第２の半導体チップ１５の裏面は研削により５０〜１００［μｍ］程度の好ましくは７０［μｍ］まで薄厚加工されているとともに、突起電極１６の表面も研削され、第２の半導体チップ１５の裏面の面と突起電極１６の表面の面とが略同一面に構成されている半導体装置である。そして一端が第１の半導体チップ１３上の突起電極１６と接続し、他端が第２の半導体チップ１５の裏面に延在した配線１８を有するとともに、それら配線１８の一部を開口させて第１の半導体チップ１３および第２の半導体チップ１５の裏面を覆ったソルダーレジストなどのレジスト樹脂１９を有した半導体装置であり、レジスト樹脂１９から開口した配線１８上にボール電極２０が設けられ、外部電極としてエリア配置を採用した２チップ積層の高密度配線型の半導体装置である。なお、本実施形態では図示していないが、第２の半導体チップ１５の裏面上には絶縁薄膜が形成されているものである。
【００３８】
そして本実施形態の半導体装置では、必要に応じて配線１８により突起電極１６の頭頂部と接続して再配線することにより、外部電極をエリア配置できるものであるが、突起電極１６の頭頂部に直接、ボール電極２０などの外部電極要素を付設して、外部電極がペリフェラルタイプの半導体装置を構成してもよい。
【００３９】
また本実施形態の半導体装置は、第１の半導体チップ１３上に第２の半導体チップ１５がフリップチップ実装された高密度パッケージであり、第２の半導体チップ１５の裏面の面と突起電極１６の表面の面とが略同一面に構成されているため、段差部が少ないために構造上の信頼性も高い半導体装置である。特に第２の半導体チップ１５の裏面上に再配線により電極を引き回して構成した際、突起電極１６の面と再配線する面、すなわち第２の半導体チップ１５の裏面とが略同一面であるため、配線１８の断線を防止し、信頼性の高い高密度配線型の半導体装置を実現できるものである。
【００４０】
また、本実施形態において、樹脂１７は低弾性体樹脂であり、弾性率（ヤング率）として１０〜２０００［ｋｇ／ｍｍ2］の範囲にあることが好ましく、さらに１０〜１０００［ｋｇ／ｍｍ2］の範囲にあることがより好ましい。また、樹脂１７の線膨張率は５〜２００［ｐｐｍ／℃］の範囲にあることが好ましく、さらに１０〜１００［ｐｐｍ／℃］の範囲にあることがより好ましい。例えばエステル結合型ポリイミドやアクリレート系エポキシ等のポリマーでよく、低弾性率を有し、絶縁性であればよい。またその厚みとしては、１〜１００［μｍ］であり、好ましくは３０［μｍ］である。さらに本実施形態の半導体装置において、樹脂１７としては弾性を有する樹脂の他、基板実装の際の実装方法如何によっては、５［μｍ］厚以上のポリイミドなどの絶縁性樹脂でもよい。
【００４１】
また、図１に示したように樹脂１７，レジスト樹脂１９の端面部は、断面形状において第１の半導体チップ１３の端面と同一面に露出しているが、同一面に露出させずとも、第１の半導体チップ１３の端部のスクライブライン端を露出させて樹脂、レジスト樹脂の端面部が露出するように構成してもよい。この場合、樹脂１７層と第１の半導体チップ１３との剥離を防止できる構造となる。
【００４２】
また本実施形態では、ボール電極２０としては半田ボールを採用しているが、金属材料によるバンプ状の突起電極でもよい。
【００４３】
そして、半導体チップ上に二次元的に外部電極となる配線１８が配置されているので、狭い面積に多数の外部電極を設けることが可能となるとともに、パターン形成可能な配線により電極パッドと配線とを接続することができる構造である。したがって、小型で薄型の半導体装置であり、かつ多ピン化に対応できる半導体装置である。しかも微細加工に適し、多ピン化に対応できる半導体装置である。
【００４４】
さらに、配線１８上に半田ボールなどのボール電極２０が設けられ、実装配線基板に半導体装置を搭載する工程が極めて簡易かつ迅速に行なうことができる構造となっているが、その際にも、樹脂１７により、大きな熱容量を有する半田ボールから発生する熱応力を吸収できる。
【００４５】
以上の通り、本実施形態の半導体装置は、第１の半導体チップ１３上に第２の半導体チップ１５がフリップチップ実装された高密度パッケージであり、第２の半導体チップ１５の裏面の面と突起電極６の表面の面とが略同一面に構成されているため、構造上の信頼性も高い半導体装置である。特に第２の半導体チップ１５の裏面上に再配線により電極を引き回して構成した際、突起電極１６の面と再配線する面、すなわち第２の半導体チップ１５の裏面とが略同一面であるため、配線１８の断線を防止し、信頼性の高い高密度配線型の半導体装置を実現できるものである。
【００４６】
次に本実施形態の半導体装置の製造方法について説明する。
【００４７】
図２，図３，図４は本実施形態の半導体装置の製造方法を示す主要工程ごとの部分的な断面図である。
【００４８】
本実施形態の半導体装置の製造方法は、半導体ウェハーレベルで半導体装置（半導体パッケージ）を製造する工法であり、信頼性の高いリアルチップサイズパッケージの製造方法である。
【００４９】
まず図２（ａ）に示すように、表面に少なくとも第１の電極パッド１１と第２の電極パッド１２が形成された第１の半導体チップ１３がその面内に複数個形成された半導体ウェハー２１を用意する。
【００５０】
次に図２（ｂ）に示すように、用意した半導体ウェハー２１上の第１の半導体チップ１３の第１の電極パッド１１に接続させて銅（Ｃｕ）材よりなるポール状の突起電極１６を形成する。ここではメッキ法により１００［μｍ］程度の高さまで突起電極を形成する。通常、この突起電極１６の形成はメッキ法による成長形成であるため、１００［μｍ］超の満足する高さを得るには困難であるが、後工程のチップ研削の工程と組み合わせることにより、突起電極１６の高さ問題を解消できる。また、半導体ウェハー上の第１の半導体チップ１３の第１の電極パッド１１に接続させて突起電極１６を形成する際、この後の工程で搭載する第２の半導体チップの裏面よりも低い高さで突起電極１６を形成するものである。したがって、研削するチップ厚に余裕がある場合は突起電極１６の高さを大きくする必要はない。
【００５１】
次に図２（ｃ）に示すように、半導体ウェハー２１上の第１の半導体チップ１３の表面上に第２の半導体チップ１５をその表面側を対向させて搭載する。図中、第２の半導体チップ１５の裏面と突起電極１６の頭頂部面とは同一面で示しているが、通常、突起電極１６の面が低く、下方に位置するものである。またここでは、第１の半導体チップ１３の面積よりも小さい第２の半導体チップ１５を搭載するものであり、搭載方法としては、第１の半導体チップ１３の第２の電極パッド１２と第２の半導体チップ１５の電極パッド１４とを接続させてフリップチップ接続して搭載するものである。したがって、第１の半導体チップ１３の第２の電極パッド１２、もしくは第２の半導体チップ１５の電極パッド１４上にバンプを予め形成してフリップチップ実装してもよい。
【００５２】
次に図２（ｄ）に示すように、半導体ウェハー２１の上面（表面）側を樹脂１７で全面的に一括封止する。樹脂１７で封止する領域としては、少なくとも半導体ウェハー２１内の第１の半導体チップ１３と第２の半導体チップ１５との間隙を充填し、さらに突起電極１６の頭頂部を覆い、また第２の半導体チップ１５の裏面近傍までの厚み程度で封止する。そしてこの工程では基本的には全面一括封止であるため、量産に適している。また、トランスファーモールドによりウェハー全面を一括封止するが、各半導体チップ間を区切るスクライブラインを開口させて樹脂１７で封止してもよい。スクライブラインを開口させて樹脂１７で封止することにより、後工程でダイシングする際、樹脂１７と半導体チップ（第１の半導体チップ１３）との間の剥離を防止し、信頼性低下を防止できる。この場合は、感光性を有する絶縁性の低弾性の樹脂材料を所望の厚みで塗布して乾燥することにより樹脂層を形成し、乾燥された樹脂層に対して露光と現像とを順次行って、スクライブラインの部分を開口させて樹脂を形成する。感光性を有する樹脂材料としては、例えばエステル結合型ポリイミドやアクリレート系エポキシ等のポリマーでよく、低弾性率を有し、絶縁性であればよい。また、感光性を有する樹脂材料は液状材料を乾燥させて形成する必要はなくフィルム状に予め形成された材料を用いても構わない。その場合には、フィルム状の樹脂材料を半導体ウェハー上に貼り合わせ、露光、現像することで樹脂材料に開口部を形成することができ、半導体ウェハー上の必要箇所を露出させることができる。さらに、感光性を有さない樹脂材料の場合は、レーザーやプラズマによる機械的な加工もしくはエッチングなどの化学的加工により、半導体ウェハー上の必要箇所を露出させることができる。
【００５３】
次に図３（ａ）に示すように、半導体ウェハー２１上の第２の半導体チップ１５の裏面側から、突起電極１６およびその第２の半導体チップ１５の裏面を樹脂１７とともに研削し、突起電極１６の表面（頭頂部）と第２の半導体チップ１５の裏面とを略同一面に形成する。ここでは通常使用する半導体ウェハーの裏面を研削するバックグラインダーを用いて第２の半導体チップ１５の裏面側から研削し、第２の半導体チップ１５の厚みを薄厚加工するとともに、突起電極１６も研削し、両者面を同一面に加工する。薄厚加工する厚みとしては、５０〜１００［μｍ］程度の好ましくは７０［μｍ］厚まで第２の半導体チップ１５の厚みを研削することにより、突起電極１６の頭頂部の面も整合され、突起電極１６の表面（頭頂部）と第２の半導体チップ１５の裏面とが同一面に形成される。なお第２の半導体チップ１５の厚みとしては、最終の第１の半導体チップ１３の厚みとの応力バランスを考慮して設定するものである。本実施形態では第１の半導体チップ１３厚（半導体ウェハー２１厚）は２００［μｍ］に設定している。
【００５４】
本実施形態では、突起電極１６の高さは第２の半導体チップ１５の裏面よりも高くすることは困難であるが、第２の半導体チップ１５の裏面側から研削することにより、第２の半導体チップ１５の裏面と突起電極１６の頭頂部を面出しすることが可能になり、突起電極１６の高さに整合させて積層チップ構造を実現できるものである。
【００５５】
以上の工程により、第１の半導体チップ１３上に第２の半導体チップ１５が積層搭載され、突起電極１６の頭頂部が露出し、表面領域が樹脂１７で被覆封止された構造が実現するが、この段階で個々の第１の半導体チップ１３単位にダイシングして分割することにより、半導体装置を形成することができる。この段階で形成した半導体装置は、突起電極１６の頭頂部が露出し、その配置はペリフェラル配置であるチップサイズの半導体装置であり、突起電極１６上にボール電極を付設することにより、基板実装に適した構造を実現することができる。
【００５６】
次に、前工程に続いて、エリアアレイタイプの半導体装置を形成する工程を説明する。
【００５７】
図３（ｂ）に示すように、その一端を半導体ウェハー２１上の突起電極１６に接続させ、他端を第２の半導体チップ１５の裏面に延在させた配線１８を形成し、再配線を行う。この場合、エリアアレイを構成するよう、配線１８を所望に応じて引き回すものである。
【００５８】
具体的には、まず半導体ウェハー２１上の第２の半導体チップ１５の裏面、突起電極１６において、真空蒸着法、スパッタリング法、ＣＶＤ法又は無電解めっき法によって例えば厚みが０．２［μｍ］程度のチタン（Ｔｉ）膜とその上に形成された厚みが０．５［μｍ］程度の銅（Ｃｕ）膜からなる薄膜金属層を形成する。そして形成した薄膜金属層上にネガ型感光性レジストを塗布し、仕上げ製品の所望のパターン部以外を硬化し、反応部を除去することでメッキレジスト膜を形成する。ここではメッキレジスト膜を形成する際にネガ型感光性レジストを用いたが、ポジ型感光性レジストを用いてもよいことは言うまでもない。そして電解めっき法により、メッキレジスト膜が形成された箇所以外の薄膜金属層の上に、例えばＣｕ膜からなる厚膜金属層を例えば２０［μｍ］程度の厚みで選択的に形成する。そして厚膜金属層の形成後、メッキレジスト膜を溶融除去する。そして薄膜金属層と厚膜金属層とを溶融することのできるエッチング液、例えばＣｕ膜に対しては塩化第二銅溶液で、Ｔｉ膜に対してはＥＤＴＡ溶液で全面エッチングすると、厚膜金属層よりも層厚が薄い薄膜金属層が先行して除去される。この工程によって、第２の半導体チップ１５の裏面に延在し、突起電極１６と接続した配線１８を形成することができる。
【００５９】
なお、薄膜金属層や厚膜金属層を構成する材料としてＣｕを使用したが、これに代えてＣｒ、Ｗ、Ｔｉ／Ｃｕ、Ｎｉ等を使用してもよい。また、薄膜金属層と厚膜金属層とをそれぞれ異なる金属材料により構成しておき、最終的なエッチング工程では薄膜金属層のみを選択的にエッチングするエッチャントを用いてもよい。
【００６０】
次に図３（ｃ）に示すように、形成した配線１８の一部をボール電極付設領域（コンタクトパッド）として開口させ、半導体ウェハー２１上をソルダーレジストなどのレジスト樹脂１９で封止する。
【００６１】
具体的には、感光性のソルダーレジスト膜（絶縁性樹脂）を塗布した後に、フォトリソグラフィー技術を使用して、開口したい配線１８の部分、および必要に応じて半導体ウェハー２１の各半導体チップ間のダイシングスクライブラインが露出するようにしてソルダーレジスト膜を形成する。このソルダーレジスト膜によって、配線１８などが実装時の溶融した半田から保護される。
【００６２】
次に図３（ｄ）に示すように、半導体ウェハー２１上の第２の半導体チップ１５の裏面に延在した配線１８上のレジスト樹脂１９から開口した配線１８上にボール電極２０を形成する。ここではボール電極２０として半田ボールを付設する。
【００６３】
具体的には、半田、半田めっきされた銅、ニッケル等からなる金属製のボール電極２０をレジスト樹脂から開口して露出した配線１８上に載置して、ボール電極２０と配線１８とを溶融接合させるものである。
【００６４】
次に図４（ａ）に示すように、最終工程では半導体ウェハー２１内の第１の半導体チップ１３の各単位にスクライブラインで分割して半導体装置を得る。ここでは半導体ウェハー２１の各第１の半導体チップ１３間のダイシングスクライヴラインに対して、回転ブレード２２による切断で個々の半導体チップ単位に分割する。
【００６５】
ここで図４（ａ）では樹脂１７とともに半導体ウェハーを切断分割する状態を示しているが、半導体ウェハーのダイシングスクライブライン上に樹脂、レジスト樹脂を存在させていない場合、個片化の際のブレード切断では、樹脂、レジスト樹脂に対しては切断時の衝撃、外圧が印加されず、半導体ウェハーと樹脂との間に剥離が発生するのを防止できるものである。
【００６６】
そして図４（ｂ）に示すように、半導体ウェハーから個片化することにより、図１に示した構造同様、２つの半導体チップより構成されたチップ積層型のＲＣＳＰ型半導体装置を製造できるものである。また図４（ｃ）に示すように、第１の半導体チップ１３の裏面側を研削により薄厚にしてもよい。この第１の半導体チップ１３、第２の半導体チップ１５の厚みは、各チップ面積，形状、樹脂厚によるチップの反り、またはフリップチップ接続部分に印加される応力などの影響を考慮して設定することにより、より信頼性が高く、また基板実装時の信頼性も高い半導体装置を実現することができる。
【００６７】
以上、本実施形態の半導体装置は、第１の半導体チップ上に第２の半導体チップがフリップチップ実装された高密度パッケージであり、第２の半導体チップの裏面の面と突起電極の表面の面とが略同一面に構成されているため、構造上の信頼性も高い半導体装置である。特に第２の半導体チップの裏面上に再配線により電極を引き回して構成した際、突起電極面と再配線する面、すなわち第２の半導体チップの裏面とが略同一面であるため、配線の断線を防止し、信頼性の高い高密度配線型の半導体装置を実現できるものである。また本実施形態の半導体装置の製造方法は、第１の半導体チップが形成された半導体ウェハーにポール状の突起電極を形成し、そのウェハー上に第２の半導体チップを搭載し、ウェハー表面を樹脂で被覆した後に表面側から研削を行うことにより、突起電極の頭頂部と第２の半導体チップの裏面を同一面にして露出させることができ、半導体ウェハーレベルで高密度半導体装置を製造するに際し、より高効率で製造が可能で、また微細配線加工、配線の信頼性を高めた信頼性の高い半導体装置の製造方法を実現できるものである。特にウェハー状態で一括的な処理を採用しているため、量産的な優れた製造工法である。
【００６８】
【発明の効果】
以上、実施形態で詳細に説明した通り、本発明の半導体装置は、チップ積層型の高密度パッケージであり、第２の半導体チップの裏面の面と突起電極の表面の面とが略同一面に構成されているため、構造上の信頼性も高い半導体装置を実現できる。
【００６９】
また本発明の半導体装置の製造方法は、半導体ウェハーレベルで半導体装置（半導体パッケージ）を製造する優れた工法であり、量産性に適し、信頼性の高いリアルチップサイズパッケージ型の半導体装置の製造方法を実現できる。
【図面の簡単な説明】
【図１】本発明の一実施形態の半導体装置を示す図
【図２】本発明の一実施形態の半導体装置の製造方法を示す断面図
【図３】本発明の一実施形態の半導体装置の製造方法を示す断面図
【図４】本発明の一実施形態の半導体装置の製造方法を示す断面図
【図５】従来の半導体装置を示す図
【図６】従来の半導体装置の製造方法を示す断面図
【図７】従来の半導体装置の製造方法を示す断面図
【符号の説明】
１ 電極パッド
２ 半導体チップ
３ 絶縁層
４ 配線層
５ コンタクトパッド
６ 絶縁性樹脂層
７ 突起電極
８ 半導体ウェハー
９ ダイシングスクライヴライン
１０ 回転ブレード
１１ 第１の電極パッド
１２ 第２の電極パッド
１３ 第１の半導体チップ
１４ 電極パッド
１５ 第２の半導体チップ
１６ 突起電極
１７ 樹脂
１８ 配線
１９ レジスト樹脂
２０ ボール電極
２１ 半導体ウェハー
２２ 回転ブレード

Claims (12)

  1. 表面に少なくとも第１の電極パッドと第２の電極パッドが形成された第１の半導体チップと、
    前記第１の半導体チップの表面にフリップチップで前記第２の電極パッドと接続して搭載された第２の半導体チップと、
    前記第１の半導体チップの前記第１の電極パッド上に設けられた突起電極と、
    前記第１の半導体チップの表面を覆い、少なくとも前記第１の半導体チップと第２の半導体チップとの間隙を封止した樹脂とよりなる半導体装置であって、
    その一端が第１の半導体チップ上の突起電極と接続し、他端が第２の半導体チップの裏面に延在した配線を有するとともに、前記配線の一部を開口させて前記第１の半導体チップおよび第２の半導体チップの裏面を覆ったレジストを有し、
    前記第２の半導体チップの裏面は研削により薄厚加工されているとともに、前記突起電極の表面も研削され、前記第２の半導体チップの裏面の面と前記突起電極の表面の面とが略同一面に構成されていることを特徴とする半導体装置。
  2. レジストから開口した配線上にボール電極が設けられていることを特徴とする請求項１に記載の半導体装置。
  3. その表面に少なくとも第１の電極パッドと第２の電極パッドが形成された第１の半導体チップがその面内に複数個形成された半導体ウェハーを用意する第１工程と、
    前記半導体ウェハー上の前記第１の半導体チップの第１の電極パッドに接続させて突起電極を形成する第２工程と、
    前記半導体ウェハー上の前記第１の半導体チップの表面上に第２の半導体チップをその表面側を対向させて搭載する第３工程と、
    前記半導体ウェハー上を樹脂で封止する第４工程と、
    前記半導体ウェハー上の前記第２の半導体チップの裏面側から、前記突起電極および前記第２の半導体チップの裏面を研削し、前記突起電極の表面と前記第２の半導体チップの裏面とを略同一面に形成する第５工程と、
    その一端を半導体ウェハー上の突起電極に接続させ、他端を第２の半導体チップの裏面に延在させた配線を形成する第６工程とを有することを特徴とする半導体装置の製造方法。
  4. 第２工程では、突起電極をポスト形状で形成することを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 第３工程では、第１の半導体チップの面積よりも小さい第２の半導体チップを搭載することを特徴とする請求項３に記載の半導体装置の製造方法。
  6. 第３工程では、第１の半導体チップの第２の電極パッドと第２の半導体チップの電極パッドとを接続させてフリップチップ接続して搭載することを特徴とする請求項３に記載の半導体装置の製造方法。
  7. 第４工程では、少なくとも半導体ウェハー内の第１の半導体チップと第２の半導体チップとの間隙、半導体ウェハー上の突起電極を覆うように封止することを特徴とする請求項３に記載の半導体装置の製造方法。
  8. 第６工程の後、第７工程として、半導体ウェハー上の第２の半導体チップの裏面に延在した配線上にボール電極を形成する工程を有することを特徴とする請求項３に記載の半導体装置の製造方法。
  9. 第５工程の後、第６工程として、その一端を半導体ウェハー上の突起電極に接続させ、他端を第２の半導体チップの裏面に延在させた配線を形成するとともに、前記形成した配線の一部を開口させ、前記半導体ウェハー上をレジストで封止する工程を有することを特徴とする請求項３に記載の半導体装置の製造方法。
  10. 第６工程の後、第７工程として、半導体ウェハー上の第２の半導体チップの裏面に延在した配線上のレジストから開口した配線上にボール電極を形成する工程を有することを特徴とする請求項９に記載の半導体装置の製造方法。
  11. 第５工程の以降、最終工程では半導体ウェハー内の第１の半導体チップの各単位に分割して半導体装置を得る工程を有することを特徴とする請求項３に記載の半導体装置の製造方法。
  12. 半導体ウェハー上の第１の半導体チップの第１の電極パッドに接続させて突起電極を形成する第２工程では、第３工程で搭載する第２の半導体チップの裏面よりも低い高さで突起電極を形成することを特徴とする請求項３に記載の半導体装置の製造方法。
JP2001162261A 2001-05-30 2001-05-30 半導体装置およびその製造方法 Expired - Fee Related JP4413452B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001162261A JP4413452B2 (ja) 2001-05-30 2001-05-30 半導体装置およびその製造方法
US10/159,725 US6633081B2 (en) 2001-05-30 2002-05-29 Semiconductor device on a packaging substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001162261A JP4413452B2 (ja) 2001-05-30 2001-05-30 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2002353402A JP2002353402A (ja) 2002-12-06
JP4413452B2 true JP4413452B2 (ja) 2010-02-10

Family

ID=19005425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001162261A Expired - Fee Related JP4413452B2 (ja) 2001-05-30 2001-05-30 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US6633081B2 (ja)
JP (1) JP4413452B2 (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7498196B2 (en) 2001-03-30 2009-03-03 Megica Corporation Structure and manufacturing method of chip scale package
US6867501B2 (en) * 2001-11-01 2005-03-15 Rohm Co., Ltd. Semiconductor device and method for manufacturing same
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
US6855572B2 (en) * 2002-08-28 2005-02-15 Micron Technology, Inc. Castellation wafer level packaging of integrated circuit chips
JP2004134708A (ja) * 2002-10-15 2004-04-30 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US7388294B2 (en) * 2003-01-27 2008-06-17 Micron Technology, Inc. Semiconductor components having stacked dice
JP5000071B2 (ja) * 2003-02-26 2012-08-15 新光電気工業株式会社 半導体装置用基板及び半導体装置
US20040245216A1 (en) * 2003-06-06 2004-12-09 Chien-Shing Pai Devices and method of their manufacture
US20050046034A1 (en) * 2003-09-03 2005-03-03 Micron Technology, Inc. Apparatus and method for high density multi-chip structures
JP3953027B2 (ja) * 2003-12-12 2007-08-01 ソニー株式会社 半導体装置およびその製造方法
JP2006005101A (ja) 2004-06-16 2006-01-05 Rohm Co Ltd 半導体装置
KR100688501B1 (ko) * 2004-09-10 2007-03-02 삼성전자주식회사 미러링 구조를 갖는 스택 ｂｏｃ 패키지 및 이를 장착한양면 실장형 메모리 모듈
KR100676493B1 (ko) * 2004-10-08 2007-02-01 디엔제이 클럽 인코 재배선 기판을 이용한 웨이퍼 레벨 칩 스케일 패키지의제조 방법
DE102006008050A1 (de) * 2006-02-21 2007-08-23 Imi Intelligent Medical Implants Ag Vorrichtung mit flexiblem Mehrschichtsystem zur Kontaktierung oder Elektrostimulation von lebenden Gewebezellen oder Nerven
KR100912427B1 (ko) 2006-10-23 2009-08-14 삼성전자주식회사 적층 칩 패키지 및 그 제조 방법
US8304923B2 (en) * 2007-03-29 2012-11-06 ADL Engineering Inc. Chip packaging structure
JP4806649B2 (ja) * 2007-04-09 2011-11-02 ローム株式会社 半導体装置
KR100925665B1 (ko) 2007-12-10 2009-11-06 주식회사 네패스 시스템 인 패키지 및 그 제조 방법
US8536692B2 (en) * 2007-12-12 2013-09-17 Stats Chippac Ltd. Mountable integrated circuit package system with mountable integrated circuit die
US20090243069A1 (en) * 2008-03-26 2009-10-01 Zigmund Ramirez Camacho Integrated circuit package system with redistribution
FR2932004B1 (fr) * 2008-06-03 2011-08-05 Commissariat Energie Atomique Dispositif electronique empile et procede de realisation d'un tel dispositif electronique
KR101013549B1 (ko) * 2008-06-30 2011-02-14 주식회사 하이닉스반도체 적층 반도체 패키지 및 이의 제조 방법
US9293385B2 (en) * 2008-07-30 2016-03-22 Stats Chippac Ltd. RDL patterning with package on package system
US8704350B2 (en) * 2008-11-13 2014-04-22 Samsung Electro-Mechanics Co., Ltd. Stacked wafer level package and method of manufacturing the same
JP2010262992A (ja) * 2009-04-30 2010-11-18 Sanyo Electric Co Ltd 半導体モジュールおよび携帯機器
TWI431574B (zh) * 2010-08-06 2014-03-21 E Ink Holdings Inc 電子紙顯示裝置及其製造方法
CN102375282B (zh) * 2010-08-11 2014-09-24 元太科技工业股份有限公司 电子纸显示装置及其制造方法
US10026706B2 (en) * 2010-11-11 2018-07-17 Texas Instruments Incorporated Adding cap to copper passivation flow for electroless plating
KR20120078390A (ko) * 2010-12-31 2012-07-10 삼성전자주식회사 적층형 반도체 패키지 및 그 제조방법
US9171823B2 (en) * 2011-12-30 2015-10-27 Stmicroelectronics Pte Ltd Circuit module with multiple submodules
US8901730B2 (en) 2012-05-03 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package on package devices
US10056352B2 (en) * 2014-07-11 2018-08-21 Intel IP Corporation High density chip-to-chip connection
TWI569368B (zh) * 2015-03-06 2017-02-01 恆勁科技股份有限公司 封裝基板、包含該封裝基板的封裝結構及其製作方法
WO2016143044A1 (ja) * 2015-03-09 2016-09-15 オリンパス株式会社 光ファイバ保持構造体、光伝送モジュール、および光ファイバ保持構造体の製造方法
US9553001B2 (en) * 2015-04-28 2017-01-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a molding layer for semiconductor package
US10551165B2 (en) * 2015-05-01 2020-02-04 Adarza Biosystems, Inc. Methods and devices for the high-volume production of silicon chips with uniform anti-reflective coatings
US11374022B2 (en) * 2019-06-14 2022-06-28 Psemi Corporation Distributed FET back-bias network
US11784092B2 (en) * 2020-02-27 2023-10-10 Micron Technology, Inc. Disposing protective cover film and underfill layer over singulated integrated circuit dice for protection during integrated circuit processing

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3119927B2 (ja) 1992-03-18 2000-12-25 株式会社東芝 半導体装置
JP3186941B2 (ja) 1995-02-07 2001-07-11 シャープ株式会社 半導体チップおよびマルチチップ半導体モジュール
US5977640A (en) * 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging

Also Published As

Publication number Publication date
US6633081B2 (en) 2003-10-14
JP2002353402A (ja) 2002-12-06
US20020180041A1 (en) 2002-12-05

Similar Documents

Publication Publication Date Title
JP4413452B2 (ja) 半導体装置およびその製造方法
KR100621438B1 (ko) 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법
US6559528B2 (en) Semiconductor device and method for the fabrication thereof
US8174109B2 (en) Electronic device and method of manufacturing same
JP3548082B2 (ja) 半導体装置及びその製造方法
US8466552B2 (en) Semiconductor device and method of manufacturing the same
JP2004140037A (ja) 半導体装置、及びその製造方法
JPH1154649A (ja) 半導体装置およびその製造方法
JPH08213427A (ja) 半導体チップおよびマルチチップ半導体モジュール
TW201711144A (zh) 具有可路由囊封的傳導基板的半導體封裝及方法
JP3660918B2 (ja) 半導体装置及びその製造方法
JP4115326B2 (ja) 半導体パッケージの製造方法
JP3625815B2 (ja) 半導体装置とその製造方法
JP4397583B2 (ja) 半導体装置
US20220208714A1 (en) Integrated circuit package structure, integrated circuit package unit and associated packaging method
JP2009033153A (ja) 半導体素子パッケージ用の相互接続構造およびその方法
JP2002270720A (ja) 半導体装置およびその製造方法
US7964493B2 (en) Method of manufacturing semiconductor device
JP2011044654A (ja) 半導体装置
TW200843000A (en) Semiconductor device and manufacturing method thereof
JP3529050B2 (ja) 半導体装置の製造方法
JP4959538B2 (ja) 半導体装置とその製造方法及び電子装置
JP4334397B2 (ja) 半導体装置及びその製造方法
JP4593835B2 (ja) 半導体装置およびその製造方法
JP4465891B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070305

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070412

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091001

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091027

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091118

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131127

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees