JP4693855B2 - 半導体パッケージ及びその製造方法 - Google Patents

半導体パッケージ及びその製造方法 Download PDF

Info

Publication number
JP4693855B2
JP4693855B2 JP2008057008A JP2008057008A JP4693855B2 JP 4693855 B2 JP4693855 B2 JP 4693855B2 JP 2008057008 A JP2008057008 A JP 2008057008A JP 2008057008 A JP2008057008 A JP 2008057008A JP 4693855 B2 JP4693855 B2 JP 4693855B2
Authority
JP
Japan
Prior art keywords
ring
protrusion
resin layer
layer
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008057008A
Other languages
English (en)
Other versions
JP2008153696A (ja
Inventor
剛宏 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2008057008A priority Critical patent/JP4693855B2/ja
Publication of JP2008153696A publication Critical patent/JP2008153696A/ja
Application granted granted Critical
Publication of JP4693855B2 publication Critical patent/JP4693855B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H01L2224/02351—Shape of the redistribution layers comprising interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体パッケージ及びその製造方法に関し、特に半導体パッケージのはんだバンプの配置ズレを抑制し、高信頼性を有する半導体パッケージ及びその製造方法に関する。
図７は、従来の半導体パッケージの構造を示す図である。従来の半導体パッケージは、半導体チップ１０１を樹脂１０４で封止してなる、いわゆるＤＩＰ（Dual Inline Package）やＱＦＰ（Quad Flat Package）が主流であり、このような半導体パッケージは、パッケージ周辺の側面に金属リード電極が配置されていることから、一般に周辺端子配置型ＩＣと呼ばれている。
図７（ａ）は、この周辺端子配置型ＩＣの一例を示す構造断面図である。この周辺端子配置型ＩＣ１００は、半導体チップ１０１の周辺側面に金属リード電極１０２が配置され、これら半導体チップ１０１と金属リード電極１０２がワイヤボンディングにより金線１０３で接続されている。そしてこれら半導体チップ１０１、金属リード電極１０２及び金線１０３がモールド樹脂１０４により一体封止されている。
これに対して近年急速に普及している半導体パッケージとして、ＣＳＰ（Chip Scale Package）がある。ＣＳＰは、エリア端子型ＩＣパッケージと呼ばれ、その特徴は、平坦な表面に電極を平面状に配置したＢＧＡ（Ball grid array）技術の採用により、周辺端子配置型ＩＣと同一電極端子数を有しつつ、周辺端子配置型ＩＣと同一投影面積の半導体チップを従来も小さい面積でプリント配線基板上に高密度実装を可能とするものである。
図７（ｂ）は、このエリア端子型ＩＣの構造断面図である。このエリア端子型ＩＣ１１０は、半導体チップ１０１の周辺側面に金属リード電極１０２が配置され、これら半導体チップ１０１と金属リード電極１０２が金線１０３で接続された後、モールド樹脂１０４で封止され、これが基板１１１上に配置されている。ＢＧＡ技術により、この基板１１１を貫通して垂直方向に銅線が配線され、その配線先端に電極端子であるはんだボール１１５が設けられている。
図７（ｃ）は、図７（ｂ）に示したエリア端子型ＩＣ（ウエアレベルＣＳＰ）の、ある１つの電極端子を拡大した構造断面図である。この断面図は、図７（ｂ）に示した構造断面図を上下逆さにしたものである。
同図に示すように、ウエアレベルＣＳＰの電極端子は、基板１１１全面を絶縁樹脂１１２で被覆し、この絶縁樹脂１１２上に再配線１１３及び封止樹脂１１４を連続形成し、最上面の封止樹脂１１４を開口させることで露出した再配線１１３上にバンプ１１５を配置してなるものである。
このウエハレベルＣＳＰの製造方法における特徴は、パッケージを構成する部材を順次ウエハ上に重ねて加工できる点にある。すなわち、絶縁層、再配線層、封止樹脂層、はんだバンプ等をウエハの状態で加工し、最終的に所望の寸法に切断して半導体パッケージを形成することできる。
特開平１１−１２６８５２号公報
ところで、図７（ｃ）に示したウエハレベルＣＳＰにおいて、はんだバンプ１１５を配置するときに、はんだバンプ１１５の中心が封止樹脂１１４を開口してなる再配線１１３（電極パッドともいう。）の中心位置から外れる場合があるという問題がある。
図８は、はんだバンプ１１５の中心が再配線１１３の中心位置から外れた場合の状態を示す図である。このようにはんだバンプ１１５の中心が再配線１１３の中心位置から外れると隣接するはんだバンプ１１５とショートしてしまうという問題がある。
また、はんだバンプ１１５の中心が再配線１１３の中心位置から外れた状態でプリント配線基板に実装すると、はんだボール１１５とプリント配線基板のランドが精確に接続できず導通不良を起こすという問題がある。
更に、半導体パッケージとプリント配線基板との熱膨張率は互いに異なるものである。そのためヒートサイクル試験等を行った際に、半導体パッケージとプリント配線基板との熱膨張率の相違に基づく応力がはんだバンプ１１５に集中し、はんだバンプにクラックが入るという問題がある。はんだバンプにクラックが入った場合、半導体チップの再配線１１３とはんだバンプ１１５との電気的接続が得られなくなることや、実装強度が低下するという問題が生じる。
本発明は、上記課題を鑑みてなされたものであり、その目的は、電極端子であるはんだバンプの位置を精度良く形成し、基板実装後の接続信頼性を向上させることができる半導体パッケージ及びその製造方法を提供することにある。
上記課題を解決するために、請求項１記載の本発明は、アルミパッドを備える基板と、前記アルミパッド上に貫通孔を備え、前記基板上に設けられる絶縁樹脂層と、前記アルミパッドから前記基板上に設けられた絶縁樹脂層まで形成される再配線層と、前記絶縁樹脂層上に形成された前記再配線層上に備えられるリング状の突部と前記突部と前記突部の外側の前記再配線層を被覆するとともに、前記突部の内側の前記再配線層が露出するように設けられた封止樹脂層と、前記再配線層が前記封止樹脂層から露出する開口部に搭載されるはんだバンプとを有することを要旨とする。
請求項２記載の本発明は、請求項１記載の半導体パッケージにおいて、前記突部の高さは、はんだバンプの高さの１０〜５０％であり、該突部の内径は開口部の内径以上、該突部の外径は隣接する配線とのピッチ間隔の１／２以下であることを要旨とする。
請求項３に記載の本発明は、基板上にアルミパッドを形成する工程と前記基板及び前記アルミパッド上に絶縁樹脂層を形成する工程と、前記アルミパッド上の前記絶縁樹脂層に貫通孔を形成する工程と、前記アルミパッドから前記絶縁樹脂層まで再配線層を形成する工程と、前記絶縁樹脂層上に形成された前記再配線層上にリング状の突部を形成する工程と、前記突部と前記突部の外側の前記再配線層を被覆するとともに、前記突部の内側の前記再配線層が露出するように封止樹脂層を設ける工程と、前記再配線層が前記封止樹脂層から露出する開口部にはんだバンプを搭載する工程とを有することを要旨とする。
請求項４記載の本発明は、請求項３記載の半導体パッケージの製造方法であって、前記突部を形成する工程は、前記絶縁樹脂層上にリング状の貫通孔を有する突部形成用のマスクを被せる工程と、前記マスクの貫通孔に非感光性樹脂をスクリーン印刷して、前記絶縁樹脂層上に形成された前記再配線層上にリング状の樹脂の突部を形成する工程とを有することを要旨とする。
請求項５記載の本発明は、請求項３記載の半導体パッケージの製造方法であって、前記突部を形成する工程は、金属スパッタリングによって前記絶縁樹脂層上に金属層を形成する工程と、形成した前記金属層上に感光性レジストを塗布するとともにリング状の貫通孔を有する突部形成用のマスクを被せる工程と、前記マスクを介して露光及び現像して、前記絶縁樹脂層上に形成された前記再配線層上にリング状の金属の突部を形成する工程とを有することを要旨とする。
本発明にあっては、半導体パッケージ上にリング状凸部を形成し、リング状凸部にはんだバンプを搭載することで、はんだバンプの中心が再配線１１３の中心から外れることを防止することができる。その結果、はんだバンプが隣接するはんだバンプと接続することを防止することができる。
また、はんだバンプの中心が再配線１１３の中心から外れることを防止することができることで、プリント配線基板に実装した場合に、プリント配線基板のランドと電極端子であるはんだバンプとを精度良く接続させることができる。その結果、導通不良の発生を低減させ接続信頼性を向上させることができる。
更に、開口部の周縁にリング状凸部を形成することで、リング状凸部に搭載されたはんだバンプの表面張力の作用により、はんだバンプの高さをリング状凸部の高さ×２〜９倍とすることができるので、高アスペクト比を有するはんだバンプ６を得ることができる。その結果、半導体パッケージとプリント配線基板との熱膨張率の違いによる接合部でのクラック発生を低減させることができるので、半導体パッケージとプリント配線基板との電気的接続を向上させることができる。
以下、本発明の実施の形態を図面を参照して説明する。
図１（ａ）は、本発明の実施の形態に係る半導体パッケージの縦断面図であり、図１（ｂ）は、半導体パッケージに形成されているリング状凸部を上面から見た図である。
図１（ａ）に示すように、この半導体パッケージは、平坦な表面を有する基板１と、この基板１の全面を被覆する絶縁樹脂層２と、基板１上に形成された再配線層３と、再配線層３を絶縁保護する封止樹脂層４と、封止樹脂層４の再配線層３上に開口された電極パッド開口７とを有しており、前記電極パッド開口７の周縁に所定の高さを有するリング状凸部５が設けられ、このリング状凸部５上に、はんだバンプ６が配置されている。
ここで基板１は、既に回路配線が内層に積層形成されている一般的なシリコンウエハであって、このシリコンウエハをダイシングして所定チップサイズに切り出したものである。
再配線層３（電極）は、主原材料が例えば銅からなる配線パターンであり、絶縁樹脂層２上に均一に形成された銅箔層をパターニングして形成されたものである。基本的には、基板１の内層に積層形成された電極を基板１表面上に引き出し、絶縁樹脂層２上に引き回し配線されるものである。
封止樹脂層４は、基板１の全面を被覆して基板１上の構成部品を保護しつつ、外部との電気絶縁を行うための樹脂である。この封止樹脂層４には、再配線層３を外部に露出させるための電極パッド開口７が所定の位置に開口されている。この封止樹脂の材質は、ポリイミド系樹脂、又はエポキシ系樹脂等である。
リング状凸部５は、封止樹脂層４に開口された電極パッド開口７の周縁に設けられるリング状の突起物である。このリング状凸部５は、高さが、はんだバンプ６の高さ×１０〜５０％程度を有する。例えば、はんだバンプ６の高さを２００μｍとした場合、リング状凸部５の高さは２０〜１００μｍである。またリング状凸部の内径は、電極パッド開口７の径以上を有する。更に、リング状凸部５の外径は、隣接する再配線層３とのピッチ間隔の１／２以下を有する。例えば、電極パッド開口７の径を２００μｍ、隣接する再配線層３とのピッチ間隔を５００μｍとした場合、リング状凸部５の内径は２００μｍ以上、外径は２５０μｍ以下である。
またリング状凸部５は、樹脂或いは金属で形成されるものである。具体的な樹脂材料は、感光性樹脂や非感光性樹脂等があるが、感光性樹脂を用いてリング状凸部５を形成する場合、フォトリソグラフィー技術を利用して形成する。また、非感光性樹脂を用いて形成する場合は、レーザー加工やスクリーン印刷を利用して形成する。また、金属の場合は、電解めっき処理方法、無電解めっき処理方法、スパッタリング法、蒸着法、ＣＶＤ（Chemical Vapor Deposition）法等を利用して積層形成する。
はんだバンプ６は、はんだをボール状にしてなる端子であり、リング状凸部５上に搭載される。このはんだバンプ６の径は、電極パッド開口７の径にもよるが、この電極パッド開口７は、チップサイズ、チップデザイン等により様々であり、バンプ径もこれに応じて変化することから、例えば２８０μｍ、バンプ高は２００μｍ程度である。
次に、図１を参照して、この半導体パッケージの作用効果について説明する。
図１（ａ）に示すように、この半導体パッケージの再配線層３上に開口されている電極パッド開口７上に、この電極パッド開口７の開口寸法よりも大きい内径を有し、且つ、電極パッドピッチ（隣接する再配線層３とのピッチ間隔）の１／２よりも小さい外径を有し、更に搭載予定のはんだバンプ６の高さＡの１０〜５０％の高さを有するリング状凸部５が設けられ、このリング状凸部５上にはんだバンプ６が配置されている。
このような構成により、はんだバンプ６が電極パッド開口７に接触しつつ、はんだバンプ６の直径に対して１０〜５０％の高さを有するリング状の囲いの内側に座りよく配置されるので、はんだバンプ６が水平方向に転がることを防止することができ、隣のはんだバンプ６との接触を防止することができる。
また、はんだバンプ６の表面張力により、リング状凸部５に搭載されたはんだバンプ６は、リング状凸部５の高さの２〜９倍の高さを保持することができるので、高アスペクト比を有するはんだバンプ６を形成し、その形状を保持することができる。これにより、半導体パッケージをプリント配線基板に実装したときに、半導体パッケージとプリント配線基板間でクラックが発生することを低減させることができる。
（実施例１）
次に、図２（ａ）〜（ｃ）を参照して、本発明の半導体パッケージの製造工程を順に説明する。
本発明の半導体パッケージの製造工程は、基板１を形成する工程と、この基板１上に絶縁樹脂層２を形成する工程と、絶縁樹脂層２上に再配線３を形成する工程と、絶縁樹脂層２及び再配線３上に封止樹脂層４を形成し、封止樹脂層４の再配線３上に電極パッド開口７を開口する工程と、電極パッド開口７の周縁にリング状凸部５を形成する工程と、リング状凸部５にはんだバンプ６を搭載する工程とからなる。
本実施の形態に係る製造方法においては、封止樹脂層４上にリング状凸部５を形成する工程で、リング状凸部５の形成材料として感光性液状ポリイミドを利用し、且つ、感光性液状ポリイミドをフォトリソグラフィー技術を用いてリング状に加工することに特徴がある。
具体的には図２（ａ）に示すように、既に回路配線が内層に積層形成されている基板１を用意し、基板１の表面全体に絶縁樹脂を塗布して絶縁樹脂層２を形成する。次いで、絶縁樹脂層２上に導電性膜を積層形成し、これにマスクを被せて露光・現像することで再配線層３をパターン形成する。次いで、この再配線層３を保護するように再配線層３上に封止樹脂を塗布して封止樹脂層４を形成し、所望の位置に電極パッド開口７を開口させる。
次いで図２（ｂ）に示すように、電極パッド開口部が形成された封止樹脂層４上に感光性液状ポリイミドを塗布してポリイミド層を形成し、この層の上にマスクを被せてフォトリソグラフィー技術により、リング状凸部５を形成する。形成されたリング状凸部５は、電極パッド開口７径が１５０μｍであるのに対し、内径が１１０μｍ、外径が１２０μｍ、高さが１０μｍである。
次いで図２（ｃ）に示すように、前工程で形成されたリング状凸部５に、はんだバンプ６を搭載し３００℃で焼成することで、本発明の半導体パッケージを完成させる。
このようにして製造された半導体パッケージをプリント配線基板に実装して温度サイクル試験を実施した。その結果、リング状凸部５を形成していない場合の半導体パッケージは、５００サイクルでクラックが生じたが、リング状凸部５を形成した場合の半導体パッケージは、６００サイクル経過するまでクラックが発生しなかった。
また、リング状凸部５が形成されていない場合は、はんだバンプの位置ずれ、隣接するはんだバンプ６との接触（はんだブリッジ）、電極パッド開口７からはんだバンプ６が外れる等の不良が１．５％発生したが、リング状凸部５を形成することでこれらの不良が皆無となった。
従って、本発明の製造工程によれば、半導体パッケージ上にリング状凸部５を形成することで、このリング状凸部５に搭載したはんだバンプ６が転がることや、はんだバンプ６が位置ずれを起こすことを防止することができる。
また、このリング状凸部５の内径、外径及び高さが、搭載されるはんだバンプ６の径に応じて形成されているため、はんだバンプ６の据わりが良く、電極パッド開口７の中心に確実に配置させることができる。
更に、リング状凸部５を配置することで、はんだバンプ６の表面張力により搭載されたはんだバンプ６をリング状凸部５の高さ×２〜９倍の高さまで搭載し保持することができるので、高アスペクト比のはんだバンプ６を形成することができる。
尚、本実施の形態においては、リング状凸部５を切り欠きのない連続したリング形状としたが、リング形状はこれに限らず、（１）高さがはんだバンプ６の高さ×１０〜５０％、（２）内径が電極パッド開口７の内径以上、（３）外径が隣接する再配線層３とのピッチ間隔の１／２以下の３条件を備えれば、リング形状が間欠形成されていても本実施の効果と同様の効果を得ることができる。
（実施例２）
次に、図３（ａ）〜（ｄ）を参照して、本発明の実施例２に係る半導体パッケージの製造工程を順に説明する。
本発明の半導体パッケージは、基板１を形成する工程と、この基板１上にアルミパッド８を形成する工程と、基板１及びアルミパッド８上に絶縁樹脂層２を形成する工程と、絶縁樹脂層２のアルミパッド８上に貫通孔を開口する工程と、絶縁樹脂層２上にリング状凸部５を形成する工程と、アルミパッド８上に開口された貫通孔からリング状凸部５まで再配線層３をパターニングする工程と、リング状凸部５の電極パッド開口７以外の全面（絶縁樹脂層２、再配線層３）に封止樹脂層４を形成する工程と、リング状凸部５にはんだバンプ６を搭載する工程とからなる。
本実施例２に係る製造方法においては、絶縁樹脂層２上にリング状凸部５を形成する工程で、リング状凸部５の形成材料として非感光性エポキシシートを利用し、且つ、非感光性エポキシシートをレーザ加工技術を用いてリング状に加工することに特徴がある。
具体的には図３（ａ）に示すように、既に回路配線が内層に積層形成されている基板１を用意し、内層から垂直に基板１上に引き出された配線の先端に、蒸着法やスパッタリング法を用いてアルミパッド８を形成する。次いで、基板１及びアルミパッド８の表面全体に絶縁樹脂を塗布して絶縁樹脂層２を形成しアルミパッド８上に貫通孔を開口する。次いで、絶縁樹脂層２上の所定位置に非感光性エポキシシート９をラミネートしてレーザ加工機でリング状に加工する。
図３（ｂ）は、レーザ加工機で加工されてなるリング状凸部５を示す図である。図３（ｂ）に示すように、このリング状凸部５は、中心がくり貫かれてなるリング状の突起物である。形成されたこのリング状凸部５は、電極パッド開口７径が１５０μｍであるのに対し、内径が２２０μｍ、外径が２５０μｍ、高さが１５μｍを有している。
次いで図３（ｃ）に示すように、前工程で形成された基板１上に銅箔層を形成し、これをフォトリソグラフィー技術を用いてパターニングする。これによりアルミパッド８からリング状凸部５までＣｕ再配線３を形成する。このときリング状凸部５の全面は銅箔で被覆されている。次に、外部に露出している再配線層３を絶縁保護するために封止樹脂を塗布して封止樹脂層４を形成する。このとき封止樹脂層４はリング状凸部５の内側には塗布しない。そのためリング状凸部５の内側はＣｕ再配線３が露出した状態になっている。
次いで図３（ｄ）に示すように、上記工程で形成されたリング状凸部５に、はんだバンプ６を搭載し３００℃で焼成することで、本発明の半導体パッケージを完成させる。
このようにして製造された半導体パッケージをプリント配線基板に実装して温度サイクル試験を実施した。その結果、リング状凸部５を形成していない場合の半導体パッケージは、５００サイクルでクラックが生じたが、リング状凸部５を形成した場合の半導体パッケージは、７５０サイクル経過するまでクラックが発生しなかった。また、リング状凸部５が形成されていない場合は、はんだバンプの位置ずれ、隣接するはんだバンプとの接触（はんだブリッジ）、電極パッド開口７からはんだバンプが外れる等の不良が１．５％発生していたが、リング状凸部５を形成することでこれらの不良が皆無となった。
従って、本発明の製造工程によれば、半導体パッケージ上にリング状凸部５を形成することで、このリング状凸部５に搭載したはんだバンプ６が転がることや、はんだバンプ６が位置ずれを起こすことを防止することができる。
また、このリング状凸部５の内径、外径及び高さが、搭載されるはんだバンプ６の径に応じて形成されているため、はんだバンプ６の据わりが良く、電極パッド開口７の中心に確実に配置させることができる。
更に、リング状凸部５を配置することで、はんだバンプ６の表面張力により搭載されたはんだバンプ６をリング状凸部５の高さ×２〜９倍の高さまで搭載し保持することができるので、高アスペクト比のはんだバンプ６を形成することができる。
（実施例３）
次に、図４（ａ）〜（ｄ）を参照して、本発明の実施例３に係る半導体パッケージの製造工程を順に説明する。
本発明の半導体パッケージは、前述の実施例２とほぼ同様の工程からなるが、実施例２が絶縁樹脂層２上にリング状凸部５を形成しているのに対して、本実施の形態は再配線層３上にリング状凸部５を直接形成する点で異なる。
具体的には図４（ａ）に示すように、既に回路配線が内層に積層形成されている基板１を用意し、内層から垂直に基板１上に引き出された配線の先端に、蒸着法やスパッタリング法を用いてアルミパッド８を形成する。次いで、基板１及びアルミパッド８の全面に絶縁樹脂を塗布して絶縁樹脂層２を形成し、アルミパッド８上に貫通孔を開口する。次いで、この基板１上に銅箔層を形成し、これをフォトリソグラフィー技術を用いてパターニングすることでＣｕ再配線３を形成する。そしてＣｕ再配線３上にリング状凸部５形成用のマスク１１を被せ、非感光性エポキシをスクリーン印刷により埋め込む。
図４（ｂ）は、前工程のスクリーン印刷により形成されたリング状凸部５を示す図である。図４（ｂ）に示すように、このリング状凸部５は、中心がくり貫かれてなるリング状の突起物である。形成されたこのリング状凸部５は、電極パッド開口７径が１５０μｍであるのに対し、内径が２２０μｍ、外径が２５０μｍ、高さが１５μｍを有している。
次いで図４（ｃ）に示すように、前工程で形成されたリング状凸部５の外側面とＣｕ再配線３上に封止樹脂を塗布して封止樹脂層４を形成する。このとき封止樹脂層４はリング状凸部５の内側には塗布されていない。そのためリング状凸部５の内側はＣｕ再配線３が露出した状態になっている。
次いで、図４（ｄ）に示すように、上記工程で形成されたリング状凸部５に、はんだバンプ６を搭載し３００℃で焼成することで、本発明の半導体パッケージを完成させる。
このようにして製造された半導体パッケージをプリント配線基板に実装して温度サイクル試験を実施した。その結果、リング状凸部５を形成していない場合の半導体パッケージは、５００サイクルでクラックが生じたが、リング状凸部５を形成した場合の半導体パッケージは、６５０サイクル経過するまでクラックが発生しなかった。また、リング状凸部５が形成されていない場合は、はんだバンプの位置ずれ、隣接するはんだバンプとの接触（はんだブリッジ）、電極パッド開口７からはんだバンプが外れる等の不良が１．５％発生していたが、リング状凸部５を形成することでこれらの不良が皆無となった。
従って、本発明の製造工程によれば、半導体パッケージ上にリング状凸部５を形成することで、このリング状凸部５に搭載したはんだバンプ６が転がることや、はんだバンプ６が位置ずれを起こすことを防止することができる。
また、このリング状凸部５の内径、外径及び高さが、搭載されるはんだバンプ６の径に応じて形成されているため、はんだバンプ６の据わりが良く、電極パッド開口７の中心に確実に配置させることができる。
更に、リング状凸部５を配置することで、はんだバンプ６の表面張力により搭載されたはんだバンプ６をリング状凸部５の高さ×２〜９倍の高さまで搭載し保持することができるので、高アスペクト比のはんだバンプ６を形成することができる。
（実施例４）
次に、図５（ａ）〜（ｅ）を参照して、本発明の実施例４に係る半導体パッケージの製造工程を順に説明する。
本発明の半導体パッケージは、実施例３とほぼ同様の工程からなるが、実施例３が非感光性エポキシをスクリーン印刷することでリング状凸部５を形成しているのに対して、本実施の形態はターゲット（ＴｉＷ／Ｃｕ塊）をスパッタリングしてＴｉＷ／Ｃｕ層を形成し、これをリング状に加工してリング状凸部５を形成する点で異なる。
まず、図５（ａ）に示すように、内層に回路配線が積層形成されている基板１を用意し、この内層から配線を垂直に基板１上に引き出して、その配線先端に蒸着法やスパッタリング法を用いてアルミパッド８を形成する。次いで、この基板１上に銅箔層を形成し、これをフォトリソグラフィー技術を用いてパターニングすることでＣｕ再配線３を形成する。次いでＣｕ再配線３上のＴｉＷ／Ｃｕの塊（ターゲット）１３を配置し、このターゲットにイオンビームをぶつけてＴｉＷ／Ｃｕ原子を剥がし落すことでＴｉＷ／Ｃｕシード層１４を積層形成する。
次いで、図５（ｂ）に示すように、形成されたＴｉＷ／Ｃｕシード層１４上にスピンコート法を用いて液状感光性レジストを均一塗布（図示せず）し、この液状感光性レジスト上にリング状凸部５形成用のマスク１５を被せて露光・現像することでリング状の穴を開口する。
次いで、図５（ｃ）に示すように、前工程で開口されたリング状の穴に電解めっき処理方法を用いてＣｕを埋め込む。そして液状感光性レジストを剥離してＴｉＷ／Ｃｕシード層１４をエッチングすることでリング状凸部５を形成する。形成されたこのリング状凸部５は、電極パッド開口７径が１５０μｍであるのに対し、内径が１５０μｍ、外径が１８０μｍ、高さが２５μｍを有している。
次いで図５（ｄ）に示すように、前工程で形成されたリング状凸部５の外側面とＣｕ再配線３上に封止樹脂を塗布して封止樹脂層４を形成する。このとき封止樹脂層４はリング状凸部５の内側には形成されていない。そのためリング状凸部５の内側はＣｕ再配線３が露出した状態になっている。
次いで、図５（ｅ）に示すように、上記工程で形成されたリング状凸部５に、はんだバンプ６を搭載して、最後に３００℃で焼成することで本発明の半導体パッケージを完成する。
このようにして製造された半導体パッケージをプリント配線基板に実装して温度サイクル試験を実施した。その結果、リング状凸部５を形成していない場合の半導体パッケージは、５００サイクルでクラックが生じたが、リング状凸部５を形成した場合の半導体パッケージは、７００サイクル経過するまでクラックが発生しなかった。尚、リング状凸部５が形成されていない場合は、はんだバンプの位置ずれ、隣接するはんだバンプとの接触（はんだブリッジ）、電極パッド開口７からはんだバンプが外れる等の不良が１．５％発生していたが、リング状凸部５を形成することでこれらの不良が皆無となった。
従って、本発明の製造工程によれば、上述した実施例１〜３の効果と同様に、半導体パッケージ上にリング状凸部５を形成することで、このリング状凸部５に搭載したはんだバンプ６が転がることや、はんだバンプ６が位置ずれを起こすことを防止することができる。
また、このリング状凸部５の内径、外径及び高さが、搭載されるはんだバンプ６の径に応じて形成されているため、はんだバンプ６の据わりが良く、電極パッド開口７の中心に確実に配置させることができる。
更に、リング状凸部５を配置することで、はんだバンプ６の表面張力により搭載されたはんだバンプ６をリング状凸部５の高さ×２〜９倍の高さまで搭載し保持することができるので、高アスペクト比のはんだバンプ６を形成することができる。
（実施例５）
次に、図６（ａ）〜（ｅ）を参照して、本発明の実施例５に係る半導体パッケージの製造工程を順に説明する。
本発明の半導体パッケージは、実施例４とほぼ同様の工程からなるが、実施例４がスパッタリング法を用いてＣｕ再配線３上にＴｉＷ／Ｃｕシード層を形成するのに対して、本実施の形態はＣＶＤ法を用いて絶縁樹脂層２上にＴｉ／Ｃｕシード層を形成し、これをリング状に加工した後にＣｕ再配線３を行う点で異なる。
まず、図６（ａ）に示すように、内層に回路配線が積層形成されている基板１を用意し、この内層から配線を垂直に基板１上に引き出して、その配線先端に蒸着法やスパッタリング法を用いてアルミパッド８を形成する。次いで、基板１及びアルミパッド８の全面に絶縁樹脂を塗布して絶縁樹脂層２を形成し、このアルミパッド８上に貫通孔を開口する。次いで、絶縁樹脂層２上の所定位置にＴｉ／Ｃｕ塊を配置し（図示せず）、ＣＶＤ法を用いてＴｉ／Ｃｕ塊に反応性ガスを供給して化学反応を起こし、Ｔｉ／Ｃｕ分子を降り積もらせることでＴｉ／Ｃｕシード層１４を積層形成する。
次いで、図６（ｂ）に示すように、形成されたＴｉ／Ｃｕシード層１４上にスピンコート法を用いて液状感光性レジストを均一塗布（図示せず）し、この液状感光性レジスト上にリング状凸部５形成用のマスク１５を被せて露光・現像することでリング状の穴を開口する。
次いで、図６（ｃ）に示すように、前工程で開口されたリング状の穴に電解めっき処理方法を用いてＮｉを埋め込む。そして液状感光性レジストを剥離してＴｉ／Ｃｕシード層１４をエッチングすることでリング状凸部５を形成する。形成されたこのリング状凸部５は、電極パッド開口７径が１５０μｍであるのに対し、内径が１７０μｍ、外径が１８０μｍ、高さが３０μｍを有している。
次いで、図６（ｄ）に示すように、前工程で形成された基板１上に銅箔層を形成し、これをフォトリソグラフィー技術を用いてパターニングする。これによりアルミパッド８からリング状凸部５までＣｕ再配線３を形成する。このときリング状凸部５の全面は銅箔で被覆されている。次いで、このパターン化された再配線層３を絶縁保護するためにＣｕ再配線３上に封止樹脂を塗布して封止樹脂層４を形成する。このとき封止樹脂層４はリング状凸部５の内側には塗布しない。そのためリング状凸部５の内側はＣｕ再配線３が露出した状態になっている。
次いで、図６（ｅ）に示すように、上記工程で形成されたリング状凸部５に、はんだバンプ６を搭載して、最後に３００℃で焼成することで本発明の半導体パッケージを完成する。
このようにして製造された半導体パッケージをプリント配線基板に実装して温度サイクル試験を実施した。その結果、リング状凸部５を形成していない場合の半導体パッケージは、５００サイクルでクラックが生じたが、リング状凸部５を形成した場合の半導体パッケージは、７００サイクル経過するまでクラックが発生しなかった。尚、リング状凸部５が形成されていない場合は、はんだバンプの位置ずれ、隣接するはんだバンプとの接触（はんだブリッジ）、電極パッド開口７からはんだバンプが外れる等の不良が１．５％発生していたが、リング状凸部５を形成することでこれらの不良が皆無となった。
従って、本発明の製造工程によれば、上述した実施例１〜４の効果と同様に、半導体パッケージ上にリング状凸部５を形成することで、このリング状凸部５に搭載したはんだバンプ６が転がることや、はんだバンプ６が位置ずれを起こすことを防止することができる。
また、このリング状凸部５の内径、外径及び高さが、搭載されるはんだバンプ６の径に応じて形成されているため、はんだバンプ６の据わりが良く、電極パッド開口７の中心に確実に配置させることができる。
更に、リング状凸部５を配置することで、はんだバンプ６の表面張力により搭載されたはんだバンプ６をリング状凸部５の高さ×２〜９倍の高さまで搭載し保持することができるので、高アスペクト比のはんだバンプ６を形成することができる。
本発明の実施の形態に係る半導体パッケージの構造断面図（ａ）と、この半導体パッケージに配置されているリング状凸部を上面から見た図（ｂ）である。 本発明の実施の形態に係る半導体パッケージの製造工程を示す図である。 本発明の実施例２に係る半導体パッケージの製造工程を示す図である。 本発明の実施例３に係る半導体パッケージの製造工程を示す図である。 本発明の実施例４に係る半導体パッケージの製造工程を示す図である。 本発明の実施例５に係る半導体パッケージの製造工程を示す図である。 周辺端子型ＩＣの構造断面を示す図（ａ）、エリア端子型ＩＣの構造断面を示す図（Ｂ）、電極端子部の拡大図（ｃ）である。 はんだバンプの中心が再配線の中心位置からズレた場合の状態を示す図である。
符号の説明
１ 基板
２ 絶縁樹脂層
３ 再配線層（Ｃｕ再配線）
４ 封止樹脂層
５ リング状凸部
６ はんだバンプ
７ 電極パッド開口
８ アルミパッド
９ 非感光性エポキシシート
１０ めっき用レジスト
１１ マスク
１２ 非感光性エポキシ
１３ Ｔｉｗ／Ｃｕの塊
１４ Ｔｉｗ／Ｃｕシード層
１５ マスク
１６ Ｃｒ／Ｃｕの塊
１８ Ｃｒ／Ｃｕシード層

Claims (5)

  1. アルミパッドを備える基板と、
    前記アルミパッド上に貫通孔を備え、前記基板上に設けられる絶縁樹脂層と、
    前記アルミパッドから前記基板上に設けられた絶縁樹脂層まで形成される再配線層と、
    前記絶縁樹脂層上に形成された前記再配線層上に備えられるリング状の突部と、
    前記突部と前記突部の外側の前記再配線層を被覆するとともに、前記突部の内側の前記再配線層が露出するように設けられた封止樹脂層と、
    前記再配線層が前記封止樹脂層から露出する開口部に搭載されるはんだバンプとを有することを特徴とする半導体パッケージ。
  2. 前記突部の高さは、はんだバンプの高さの１０〜５０％であり、該突部の内径は開口部の内径以上、該突部の外径は隣接する配線とのピッチ間隔の１／２以下であることを特徴とする請求項１記載の半導体パッケージ。
  3. 基板上にアルミパッドを形成する工程と
    前記基板及び前記アルミパッド上に絶縁樹脂層を形成する工程と、
    前記アルミパッド上の前記絶縁樹脂層に貫通孔を開口する工程と、
    前記アルミパッドから前記絶縁樹脂層まで再配線層を形成する工程と、
    前記絶縁樹脂層上に形成された前記再配線層上にリング状の突部を形成する工程と、
    前記突部と前記突部の外側の前記再配線層を被覆するとともに、前記突部の内側の前記再配線層が露出するように封止樹脂層を設ける工程と、
    前記再配線層が前記封止樹脂層から露出する開口部にはんだバンプを搭載する工程とを有することを特徴とする半導体パッケージの製造方法。
  4. 前記突部を形成する工程は、
    前記絶縁樹脂層上にリング状の貫通孔を有する突部形成用のマスクを被せる工程と、
    前記マスクの貫通孔に非感光性樹脂をスクリーン印刷して、前記絶縁樹脂層上に形成された前記再配線層上にリング状の樹脂の突部を形成する工程と、
    を有することを特徴とする請求項３記載の半導体パッケージの製造方法。
  5. 前記突部を形成する工程は、
    金属スパッタリングによって前記絶縁樹脂層上に金属層を形成する工程と、
    形成した前記金属層上に感光性レジストを塗布するとともにリング状の貫通孔を有する突部形成用のマスクを被せる工程と、
    前記マスクを介して露光及び現像して、前記絶縁樹脂層上に形成された前記再配線層上にリング状の金属の突部を形成する工程と、
    を有することを特徴とする請求項３記載の半導体パッケージの製造方法。
JP2008057008A 2008-03-06 2008-03-06 半導体パッケージ及びその製造方法 Expired - Fee Related JP4693855B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008057008A JP4693855B2 (ja) 2008-03-06 2008-03-06 半導体パッケージ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008057008A JP4693855B2 (ja) 2008-03-06 2008-03-06 半導体パッケージ及びその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003146050A Division JP4188752B2 (ja) 2003-05-23 2003-05-23 半導体パッケージ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008153696A JP2008153696A (ja) 2008-07-03
JP4693855B2 true JP4693855B2 (ja) 2011-06-01

Family

ID=39655464

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008057008A Expired - Fee Related JP4693855B2 (ja) 2008-03-06 2008-03-06 半導体パッケージ及びその製造方法

Country Status (1)

Country Link
JP (1) JP4693855B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101678054B1 (ko) 2010-06-28 2016-11-22 삼성전자 주식회사 반도체 패키지 및 그 반도체 패키지 제조방법
JP6442865B2 (ja) * 2014-05-09 2018-12-26 日立化成デュポンマイクロシステムズ株式会社 硬化膜製造方法
CN116936703A (zh) 2016-06-24 2023-10-24 克罗米斯有限公司 多晶陶瓷衬底及其制造方法
CN112582366A (zh) * 2020-12-11 2021-03-30 矽磐微电子(重庆)有限公司 半导体封装结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000055898A1 (fr) * 1999-03-16 2000-09-21 Seiko Epson Corporation Dispositif a semi-conducteur, son procede de fabrication, carte de circuit et dispositif electronique
JP2000294593A (ja) * 1999-04-08 2000-10-20 Nec Corp 集積回路の端子構造
JP2002313832A (ja) * 2001-04-17 2002-10-25 Nagase & Co Ltd 突起電極とその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000055898A1 (fr) * 1999-03-16 2000-09-21 Seiko Epson Corporation Dispositif a semi-conducteur, son procede de fabrication, carte de circuit et dispositif electronique
JP2000294593A (ja) * 1999-04-08 2000-10-20 Nec Corp 集積回路の端子構造
JP2002313832A (ja) * 2001-04-17 2002-10-25 Nagase & Co Ltd 突起電極とその製造方法

Also Published As

Publication number Publication date
JP2008153696A (ja) 2008-07-03

Similar Documents

Publication Publication Date Title
US7396753B2 (en) Semiconductor package substrate having bonding pads with plated layer thereon and process of manufacturing the same
JP5801989B2 (ja) 半導体装置および半導体装置の製造方法
JP5291485B2 (ja) 半導体装置の製造方法
JP2008141170A (ja) 半導体装置およびその製造方法
US8697566B2 (en) Bump structure and manufacturing method thereof
TW201403726A (zh) 金屬柱導線直連元件、金屬柱導線直連封裝結構、金屬柱導線直連元件的製作方法
JP2003338518A (ja) 半導体チップのバンプ及びその製造方法
JP4693855B2 (ja) 半導体パッケージ及びその製造方法
KR100802267B1 (ko) Bga형 반도체 장치 및 그 제조 방법
US7741705B2 (en) Semiconductor device and method of producing the same
JP2006351766A (ja) 半導体装置及びその製造方法
JP2006303036A (ja) 半導体装置
JP4188752B2 (ja) 半導体パッケージ及びその製造方法
JP3972211B2 (ja) 半導体装置及びその製造方法
US20070080452A1 (en) Bump structure and its forming method
JP2011091087A (ja) 半導体装置とその製造方法
JP2009231402A (ja) 半導体装置及び半導体装置の製造方法
JP2008235539A (ja) 半導体装置及び半導体装置の製造方法
JP6305375B2 (ja) 半導体装置および半導体装置の製造方法
JP2010192938A (ja) 半導体装置
KR101920434B1 (ko) 인쇄회로기판 및 그 제조방법
JP2007258354A (ja) 半導体装置の製造方法
JP2008091774A (ja) 半導体装置
JP2011034988A (ja) 半導体装置
JP2007317860A (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110215

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110222

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees