JP6305375B2 - 半導体装置および半導体装置の製造方法 - Google Patents

Description

本発明は、半導体装置および半導体装置の製造方法に関する。

近年、携帯電話器やデジタルカメラに代表される情報機器の分野では、装置の更なる小型化、高密度化、高性能化が要求されている。これらを達成するための技術として、これらの機器に内蔵される半導体装置をチップサイズと同一のパッケージで製造するウエハレベルチップサイズパッケージ（以下Ｗ−ＣＳＰと称する）が知られている。Ｗ−ＣＳＰはウエハ状態で全ての組立工程を完了させる新しいコンセプトのパッケージであり、再配線技術によりチップ面積を有効に使い半導体装置の表面全体に外部電極を形成しているため、従来の配線方法であるワイヤーボンディングのスペースが不要となる。このため、完成したパッケージの面積はチップサイズと全く同じサイズであり、しかも実装基板への搭載が容易であるため高密度実装に適している。

Ｗ−ＣＳＰ構造の半導体装置は、例えば、以下の手順で製造される。まずトランジスタ等の回路素子や電極パッド等が形成された半導体基板上に絶縁膜を形成する。次に、絶縁膜に開口部を形成して半導体基板上に形成された電極パッドを部分的に露出させる。次に、上記絶縁膜の開口部において電極パッドに電気的に接続された再配線層を絶縁膜上に形成する。次に再配線層を覆うように半導体基板上にモールド樹脂を形成したのち、モールド樹脂に開口部を設けて再配線層を部分的に露出させる。最後に露出した再配線層に半田バンプ等の外部接続端子を形成する。以上の各工程を経てＷ−ＣＳＰ構造の半導体装置が完成する。

ところで、上記の製造工程が実施される前の半導体基板の製造工程において、回路動作を確認するための電気検査が行われる。この検査工程では、半導体基板上に形成された電極パッドにテスタのプローブを当接させて検査が行われるために、電極パッドの表面には、突起状のプローブ痕が形成されることがある。検査プローブが当接される電極パッドと再配線層が接続される電極パッドがそれぞれ独立に設けられている場合、検査用電極パッドには再配線層が接続されない為、その上面は絶縁膜で覆われる。しかしながら、検査用電極パッド表面に突起上のプローブ痕が形成されていると、絶縁膜と電極パッドとの密着性が低下してパッケージ内部に水分等が浸入すると検査用電極パッドが腐食し、ひいては半導体基板上に形成されている内部回路も侵されてしまうおそれがある。

特許文献１には、かかる問題に鑑みて、検査プローブが当接される検査用電極パッドを再配線層で覆うことにより、上記の問題が解決できる旨が記載されている。
特開２００４−２９６７７５号公報

近年の情報機器の高性能化に伴って、ウエハ検査は複数回に及ぶ場合があり、この場合電極パッドには複数回に亘って検査プローブが当接されることになる。電極パッド表面に形成される突起状のプローブ痕は検査回数が増す毎にその高さが高くなる。このように、電極パッド表面に比較的高さの高い突起部を有するプローブ痕が形成される状況において、上記特許文献１に記載の如く検査用電極パッドを再配線層で覆う構造とすると、以下の問題が起り得る。すなわち、電極パッド表面をカバーする再配線層は、Ｃｕ等からなり、電界めっき法によって形成されるのが一般的である。電界めっき法によって再配線層を形成する場合、再配線層の下層にめっきシード層を形成する必要がある。めっきシード層はスパッタ法により形成することができるが、電極パッド表面に突起状のプローブ痕が形成され、しかもその突起部の高さが高いと、めっきシード層のカバレッジが悪化する。めっきシード層の欠落した部分には再配線層を形成することができないため、電極パッドに形成されたプローブ痕を再配線層で完全に覆うことが困難となり、プローブ痕の突起部を介して電極パッドとモールド樹脂とが直接接する構造となる。かかる構造において、水分等がパッケージ内部に浸入すると、プローブ痕の突起部を介して電極パッドの腐食が進行し、ひいては半導体基板に形成されている集積回路の動作特性に悪影響を及ぼしかねず、信頼性上問題となる。一方、電極パッド表面に形成された突起状のプローブ痕を完全に覆うように絶縁膜を厚く形成する構造も考えられるが、この場合、再配線層と電極パッドとを接続するためのコンタクト開孔を形成するのが困難となる。

本発明は上記した点に鑑みてなされたものであり、Ｗ−ＣＳＰの製造工程の前段階として行われる半導体基板の電気検査において電極パッド表面に比較的大きなプローブ痕が形成された場合でも高い信頼性を確保することができる半導体装置および半導体装置の製造方法を提供することを目的とする。

本発明の半導体装置は、半導体基板上に形成された電極パッドと、前記電極パッドの表面を被覆しかつ前記電極パッドの表面の互いに隣接する第１領域と第２領域とを露出させ、互いに対向する第１端部及び第２端部を有する第１開口部を備え、前記第１領域の前記第２領域側とは反対側の端部が前記第１開口部の前記第１端部に接し、前記第２領域の第１領域側とは反対側の端部が前記第１開口部の前記第２端部に接する第１絶縁膜と、前記第１開口部内の前記第２領域の一部にプローブを当接させることにより前記第２領域内に形成された凹部及び突起部と、前記第１絶縁膜と前記電極パッドと前記突起部の少なくとも下方部分とを被覆すると共に前記第２領域から離間し且つ前記第１開口部内の前記第１領域の一部を露出させる第２開口部を備える第２絶縁膜と、前記第２開口部を介して前記電極パッドに接続された接続部と、前記接続部から伸長して前記電極パッドの前記凹部及び前記突起部を含む前記第２領域に対応する前記第２絶縁膜の表面の領域と前記第１開口部の前記第２端部に対応する前記第２絶縁膜の表面の領域とを被覆する第１伸長部と、前記接続部から前記第１伸長部とは異なる方向に伸長して外部接続端子に接続された第２伸長部と、を備える再配線層と、を備えることを特徴としている。

また、本発明の半導体装置の製造方法は、電極パッドと、前記電極パッドの表面を被覆しかつ前記電極パッドの表面の互いに隣接する第１領域と第２領域とを露出させ、互いに対向する第１端部及び第２端部を有する第１開口部を備え、前記第１領域の前記第２領域側とは反対側の端部が前記第１開口部の前記第１端部に接し、前記第２領域の第１領域側とは反対側の端部が前記第１開口部の前記第２端部に接する第１絶縁膜とが形成された半導体基板を準備する工程と、前記第１開口部内の前記第２領域の一部に複数回に複数回にわたりプローブを当接させて前記第２領域内に凹部及び突起部を形成する測定工程と、前記第１絶縁膜と前記電極パッドと前記突起部の少なくとも下方部分とを被覆すると共に前記第２領域から離間し且つ前記第１開口部内の前記電極パッドの前記第１領域の一部を露出させる第２開口部を備えた第２絶縁膜を形成する第２絶縁膜形成工程と、前記第２開口部と、前記第２絶縁膜の表面の第２伸長領域と、前記第２開口部を挟んで前記第２伸長領域とは異なる方向に伸長して前記第２絶縁膜の表面の前記凹部及び前記突起部を含む前記第２領域に対応する領域及び前記第１開口部の前記第２端部に対応する前記第２絶縁膜の表面の領域を含む第１伸長領域と、に再配線層を形成するためのレジストマスクを形成するレジストマスク形成工程と、前記第２開口部を介して前記電極パッドに接続されると共に前記第１伸長領域に延在する第１伸長部と前記第２伸長領域に延在する第２伸長部とを備えた前記再配線層を形成する再配線層形成工程と、前記第２伸長部に接続された外部接続端子を形成する外部接続端子形成工程と、を備えることを特徴としている。

本発明の半導体装置および半導体装置の製造方法によれば、半導体基板の検査工程において検査プローブが当接される電極パッドの検査用領域の上方には絶縁膜のみならず再配線層が形成されるので、複数回に亘るウエハ検査に起因して、電極パッドの検査用領域に比較的高さの高い突起状のプローブ痕が形成されプローブ痕の突起部先端が絶縁膜の表面から突出した場合でも、当該部分は再配線層によってカバーされる。従って、プローブ痕の突起部を介して電極パッドと封止樹脂とが直接接することを防止することができ、パッケージ内部に水分が侵入した場合でも、電極パッドの腐食の進行を抑制することができるので、高い信頼性を確保することが可能となる。

また、少なくとも突起状のプローブ痕の下方部分は絶縁膜によって覆われるので、再配線層がカバーする部分はプローブ痕の先端部分に限られる。従って、プローブ痕の突起部の高さが高くなった場合でも、絶縁膜から突出したプローブ痕の先端部分を確実に再配線層で覆うことが可能となる。

以下、本発明の実施例について図面を参照しつつ説明する。尚、以下に示す図において、実質的に同一又は等価な構成要素又は部分には同一の参照符を付している。

図１（ａ）は、本発明の実施例である半導体装置の電極パッド形成部の構成を示す平面図、図１（ｂ）は、図１（ａ）における１ｂ−１ｂ線に沿った断面図である。尚、図１（ａ）には、図１（ｂ）に示されている半田バンプ１９、柱状電極１８およびモールド樹脂１７等の構成部分は図示されていない。

半導体基板１０は、例えばシリコン単結晶基板からなり、表面にはトランジスタや抵抗等の回路素子が形成され、これらによって集積回路が形成されている。また、半導体基板１０の表面には、上記集積回路に電気的に接続されたＡｌ等からなる電極パッド１１が形成されている。電極パッド１１は、コンタクト用領域１１ａ（第１領域）と検査用領域１１ｂ（第２領域）とが一体的且つ連続的に形成された長方形をなしている。コンタクト用領域１１ａは、再配線層１６に接続されるコンタクト部を含む領域である。検査用領域１１ｂは、半導体基板１０の製造工程において行われる電気検査の際に検査プローブが当接される部分を含む領域である。すなわち、電極パッド１１には、半導体基板１０の検査工程において検査プローブを当接させるための所定領域が画定されており、再配線層とのコンタクト部が形成される部分には、検査プローブが当接されないようになっている。電極パッド１１のこれら２つの領域のうちコンタクト用領域１１ａは、当該電極パッド１１に対応する半田バンプ１９により近い位置に配置される。これにより、コンタクト部と半田バンプ１９との間を繋ぐ再配線層１６の配線長を短くすることができ、配線抵抗および配線容量を小さくすることができる。本実施例では、電極パッド１１の半田バンプ１９に対してより近傍に位置する側がコンタクト用領域１１ａとされ、半田バンプ１９に対してより遠方に位置する側が検査用領域１１ｂとされる。

半導体基板１０の表面には、例えばシリコン窒化膜等からなるパッシベーション膜１２が形成されている。パッシベーション膜１２は、半導体基板をハンドリングの際の機械的損傷や化学薬品等の化学的損傷、および静電破壊等の電気的損傷等から保護する役割を果たす。パッシベーション膜１２は、電極パッド１１上に開口部を有しており、電極パッド１１はこの開口部において露出している。

電極パッド１１上には、例えばＰＢＯ（Polybenzoxazoles）又はポリイミド等からなる絶縁膜１３が約１〜１０μｍの厚さで形成される。絶縁膜１３には、電極パッド１１のコンタクト用領域１１ａに対応する部分に開口部が設けられている。尚、ＰＢＯは、ポリイミドと比較して耐吸水性に優れるという特徴を有することから、本実施例の半導体装置が高い信頼性が要求される用途に使用される場合には、絶縁膜１３をＰＢＯで形成するのが好ましい。

絶縁膜１３上には、ＵＢＭ（Under Bump Metal）膜１５および再配線層１６が順次形成される。ＵＢＭ膜１５は、Ｔｉ等からなるバリア層とＣｕ等からなるめっきシード層とを含んでいる。バリア層は、再配線層１６を構成するＣｕが電極パッド１１や、絶縁膜１３内に拡散するのを防止するとともに、再配線層１６と電極パッド１１の密着性を向上させる役割を担う。尚、バリア層としてＴｉＮｉやＴａＮｉを使用することも可能である。めっきシード層は、再配線層１６を電界めっき法によって形成する際の基層となる導電性薄膜である。めっきシード層に電極を取り付けて半導体基板をめっき浴に浸漬することによりめっきシード層上に再配線層１６が形成される。尚、バリア層およびめっきシード層はいずれもスパッタ法等により形成することができる。

再配線層１６はＣｕ等からなり、電界めっき法によってめっきシード層の上に形成される。絶縁膜１３上に形成されたＵＢＭ膜１５および再配線層１６は、絶縁膜１３に形成された開口部において電極パッド１１に電気的に接続される。すなわち、ＵＢＭ膜１５および再配線層１６は、電極パッド１１のコンタクト用領域１１ｂに接続される。再配線層１６は、半導体基板１０の表面に形成されている電極パッド１１から入出力される信号又は電位を外部接続端子である半田バンプ１９の下方まで引き出すための導体配線である。再配線層１６は、絶縁膜１３上において半田バンプ１９の下方まで伸張している。また、再配線層１６は、絶縁膜１３上において電極パッド１１の検査用領域１１ｂの上方を覆うように伸張している。すなわち、再配線層１６は、電極パッド１１とのコンタクト部を挟んで電極パッド１１の検査用領域１１ｂ上を覆うように伸張する部分と、半田バンプ１９の形成部の下方まで伸張する部分とを有している。

ここで、再配線層１６の検査用領域１１ｂ側に伸張している部分は、少なくとも電極パッド１１の端部からの距離βが２５μｍよりも小となる位置で終端していることが望ましい。つまり、図１（ａ）および（ｂ）において示される電極パッド１１の検査用領域１１ｂ側の端部から再配線層１６の端部までの距離βは、２５μｍ以下であることが望ましい。また、同図において示される電極パッド１１上に存在するパッシベーション膜１２の開口部のエッジから再配線層１６の端部までの距離αは２０μｍ以下であることが望ましい。かかる位置まで再配線層１６を伸張させることにより、電極パッド１１の検査用領域１１ｂに形成される突起状のプローブ痕を絶縁膜１３および再配線層１６で覆うことが可能となる。更に再配線層１６は、電極パッド１１とパッシベーション膜１２とがオーバラップしていることによって生じている段差部にかからない比較的平坦な領域で終端していることが望ましい。これは、上記段差部を再配線層１６が覆うと、再配線層１６と絶縁膜１３および封止樹脂１７との間に空隙が生じ、例えば高温状態での使用によってこの空隙が膨張してデバイスの破壊に繋がるおそれがあるからである。

再配線層１６および絶縁膜１３の上面は、エポキシ樹脂等からなる封止樹脂１７で覆われる。封止樹脂１７は、例えば半導体基板１０の再配線層１６および半田バンプ１９等が形成される側の面にのみ形成され、反対側の面は、半導体基板１０が露出する構造とすることができる。封止樹脂１７内部には、再配線層１６の端部に接続されたＣｕ等からなる柱状電極（Ｃｕポスト）１８が埋め込まれている。柱状電極１８の上面は封止樹脂１７の上面において露出しており、この露出した柱状電極１８の表面に半田バンプ１９が接続される。半田バンプ１９は、外部接続端子としての役割を担い、実装基板との接合部を構成する。実装基板への実装は、リフロー処理によって実装基板の導体パターンに半田バンプ１９を溶着させることにより行われる。

このように、本実施例の半導体装置においては、電極パッド１１は、再配線層１６が接続されるコンタクト用領域１１ａと、ウエハ検査時において検査プローブが当接される検査用領域１１ｂとが別個に画定されており、コンタクト用領域１１ａにはプローブ痕が形成されることはないので、電極パッド１１と再配線層１６との接合部において密着性が低下したり、再配線層が均一に形成されないといった不具合を回避できる。

ここで、図２に、半導体基板１０の製造工程においてウエハ検査が行われた結果、電極パッド１１に突起状のプローブ痕１００が形成された場合における本実施例に係る半導体装置の構造例を示す。図２（ａ）は、半導体装置の電極パッド形成部の構成を示す平面図、図２（ｂ）は、図２（ａ）における２ｂ−２ｂ線に沿った断面図である。尚、図２（ａ）においては、図２（ｂ）に示されている半田バンプ１９、柱状電極１８およびモールド樹脂１７等の構成部分は図示されていない。半導体基板１０の製造工程において複数回に亘って電気検査が行われると電極パッド１１には繰り返し検査プローブが当接されることとなる。すると、電極パッド１１の検査用領域１１ｂは、プローブの押圧によって隆起し、突起状のプローブ痕１００が形成される。プローブ痕１００の突起部の高さは、検査回数を重ねる毎に高くなり、例えば膜厚５μｍ程度で形成される絶縁膜１３を貫通し、突起部の先端部分が絶縁膜１３の表面から突出する場合がある。この場合、プローブ痕１００の突起部の下部は、絶縁膜１３によって覆われているので、突起部の上部のみ（先端部分）が絶縁膜１３の表面から突出することになる。そして、絶縁膜１３の表面からは突起部の先端部分が僅かに突出しているだけなので、この先端部分は、電極パッド１１の検査用領域１１ｂの上方にまで伸張している再配線層１６によって覆われることになる。すなわち、電極パッド１１上に形成された突起状のプローブ痕１００は、絶縁膜１３および再配線層１６によって完全に覆われて、突起部が封止樹脂１７と直接接するのを防止する。従って、パッケージ内部に水分等が侵入した場合でも突起部を介して電極パッドの腐食が進行するのを防止することが可能となる。

ここで、仮に再配線層１６が電極パッド１１の検査用領域１１ｂの上方に形成されていない場合、絶縁膜１３の表面から突出したプローブ痕１００は、封止樹脂１７と直接接することとなり、水分等がパッケージ内部に浸入した場合に、プローブ痕１００の先端部分を介して電極パッド１１の腐食が進行し、これによって電極パッド１１と再配線層１６とのコンタクト抵抗が変動し、ひいては半導体装置の動作特性が変動してしまうおそれがある。すなわち、電極パッド１１の検査用領域１１ｂを絶縁膜１３のみで覆う構造では、検査用領域１１ｂに絶縁膜１３の膜厚よりも高い突起状のプローブ痕が形成されると、信頼性を確保するのが困難となる。また、絶縁膜１３の構成材料として耐吸水性に優れるＰＢＯを使用してもＰＢＯ膜から突出したプローブ痕の先端部分を介して水分が吸収され、電極パッドの腐食が進行するので、ＰＢＯ膜を導入した効果が薄れてしまうこととなる。本実施例では、突起状のプローブ痕１００が絶縁膜１３を貫通する場合をも想定し、電極パッド１１の検査用領域１１ｂの上方まで再配線層１６を伸長させる構造とし、プローブ痕１００が絶縁膜１３の表面から突出した場合でも突出した部分が再配線層１６で覆われる構造としているので、高い信頼性を確保することが可能となる。

また、本実施例の半導体装置の構造とは異なり、電極パッド１１の検査用領域１１ｂ上に絶縁膜１３が形成されず、検査用領域１１ｂを直接再配線層１６で覆う構造とした場合に想定される不具合について図３を参照しつつ説明する。このような構造の半導体装置において、電極パッド１１の検査用領域１１ｂに図２に示す場合と同程度の高さを有する突起状のプローブ痕１００が形成されると、電極パッド１１上に再配線層１６を均一に形成するのが困難となる。すなわち、検査プローブの押圧によって形成されるプローブ痕１００は、図２および図３に示す如く、その中腹部分が内側に入り込む形状となる。すると、スパッタ法等によって形成されるＵＢＭ膜１５をプローブ痕１００の突起部の中腹部分に堆積させるのが困難となる。再配線層１６は、ＵＢＭ膜１５を基層として電界めっき法によって形成されるため、ＵＢＭ膜１５が堆積されない部分には、再配線層１６を成長させることができない。すると、再配線層１６に図３に示す如き空隙が形成され、この空隙に封止樹脂１１が入り込む構造となる。その結果、プローブ痕１００の突起部は、封止樹脂１７と直接接することとなり、水分等がパッケージ内部に浸入した場合にこの突起部を介して電極パッド１１の腐食が進行し、ひいては半導体装置の動作特性が変動してしまうおそれがある。

そこで、本実施例では、電極パッド１１の検査用領域１１ｂの上に絶縁膜１３および再配線層１６を形成し、プローブ痕１００の突起部の下方部分を絶縁膜１３で覆い、絶縁膜１３の表面から突出した上方部分（先端部分）のみを再配線層１６で覆う構造としている。これにより、ＵＢＭ膜１５がプローブ痕１００をカバーする部分は、突起部先端に限られるため当該部分にＵＢＭ膜１５を均一に形成することが可能となり、再配線層１６に図３に示す如き空隙が生じるのを防止することができる。

図４に本実施例に係る半導体装置の信頼性評価結果を示す。尚、いずれの評価サンプルの電極パッド１１にも図２に示す如く絶縁膜１３を貫通する突起状のプローブ痕１００が形成されている。試験項目は、高温高湿バイアス試験（THB:Thermal Humidity Bias Test）、超加速寿命試験（HAST:Highly Accelerated Stress Test）、飽和蒸気加圧試験（PCT:Pressure Cooker Test）であり、いずれの試験項目も半導体装置の耐湿性に関するものである。試験数はいずれも２２ヶとした。故障数はいずれの試験項目においても０であった。すなわち、電極パッド１１上に絶縁膜１３を貫通するような突起部を有するプローブ痕が形成されている場合でも突起部先端が再配線層１６によってカバーされるので十分な耐湿性を得ることができ、高信頼性を実現できる。

図５に、本実施例の半導体装置において電極パッド１１の検査用領域１１ｂに形成されるプローブ痕のパターンバリエーションを示す。図５（ａ１）および（ａ２）は、それぞれ第１のパターンに係る上面図および５ａ―５ａに沿った断面図である。図５（ｂ１）および（ｂ２）は、それぞれ第２のパターンに係る上面図および５ｂ―５ｂに沿った断面図である。尚、図５（ａ２）および（ｂ２）においては、絶縁膜１３および再配線層１６等の構成部分は省略されて示されている。

第１のパターンに係るプローブ痕１００ａは、図５（ａ１）および（ａ２）に示すように図中左側に伸長する再配線層１６と接続する電極パッド１１に形成される。これは、電極パッド１１の形成位置に対して図中左側に外部接続端子である半田バンプ１９が存在していることを意味しており、この場合、再配線の配線長を可能な限り短く形成する観点から電極パッド１１の左側がコンタクト用領域１１ａとされ、右側が検査用領域１１ｂとされる。検査プローブは、図５（ａ２）に示すように、図中右斜め上方から電極パッド１１の検査用領域１１ｂに当接される。従って、第１のパターンに係る突起状のプローブ痕１００ａは、電極パッド１１のコンタクト領域１１ａに近接して形成されることとなる。

一方、第２のパターンに係るプローブ痕１００ｂは、図５（ｂ１）および（ｂ２）に示すように図中右側に伸長する再配線層１６と接続する電極パッド１１に形成される。これは、電極パッド１１の形成位置に対して図中右側に外部接続端子である半田バンプ１９が存在していることを意味しており、この場合、再配線の配線長を可能な限り短く形成する観点から電極パッド１１の右側がコンタクト用領域１１ａとされ、左側が検査用領域１１ｂとされる。検査プローブは、図５（ｂ２）に示すように、図中右斜め上方から電極パッド１１の検査用領域１１ｂに当接される。従って、第２のパターンに係る突起状のプローブ痕１００ｂは、電極パッド１１のコンタクト領域１１ａに対して遠方位置に形成されることとなる。本実施例の半導体装置によれば、いずれのケースにおいても突起状のプローブ痕は絶縁膜１３および再配線層１６に覆われるので、信頼性を確保することが可能である。

次に、上記した構造を有する本発明の半導体装置の製造方法について図６を参照しつつ説明する。図６（ａ）〜（ｆ）は、本発明に係る半導体装置の製造工程におけるプロセスステップ毎の断面図である。

まず、半導体素子、電極パッド１１およびパッシベーション膜１２が形成された半導体基板１０を用意する。電極パッド１１は、コンタクト領域１１ａと検査用領域１１ｂとからなり検査用領域１１ｂには、半導体基板１０の検査工程において複数回に亘る電気検査が行われた結果、突起状のプローブ痕１００が形成されている。尚、電極パッド１１は、例えばスパッタ法によって半導体基板１０上にＡｌ膜を堆積した後、これに所望のパターニングを施すことにより形成される。パッシベーション膜１２は、例えばシリコン窒化膜等からなり、ＣＶＤ法等によって形成される。パッシベーション膜１２は、電極パッド１１上に開口部を有しており、電極パッド１１は、この開口部において露出している（図６（ａ））。

次に、半導体基板１０上に液状のＰＢＯをスピンコート法によって塗布する。塗布されたＰＢＯは、半導体基板１０の表面上に均一に供給される。その後、半導体基板１０を約３００℃のＮ２雰囲気炉に搬入し、約１時間のキュア処理を行う。これらの工程を経て半導体基板１０の表面に膜厚１〜１０μｍ、好ましくは５μｍ程度の絶縁膜１３を形成する。このとき、電極パッド１１に形成された突起状のプローブ痕１００の高さが絶縁膜１３の膜厚を上回る場合には、プローブ痕１００の先端部分が絶縁膜１３の表面から突出することとなる。すなわち、プローブ痕１００は、少なくともその下方部分が絶縁膜１３に覆われる。その後、フォトリソおよびエッチング工程を経て絶縁膜１３を部分的に除去することによって、電極パッド１１のコンタクト用領域１１ａに対応する部分に開口部１３ａを形成する。電極パッド１１のコンタクト領域１１ａは、この開口部１３ａにおいて露出する（図６（ｂ））。尚、絶縁膜１３の材料としては、ポリイミドを使用することも可能である。この場合、半導体基板１０上に液状のポリイミドをスピンコート法によって塗布した後、約３５０℃のＮ２雰囲気炉で約１時間のキュア処理を行う。これらの工程を経て半導体基板１０の表面に膜厚１〜１０μｍ、好ましくは４μｍ程度の絶縁膜１３を形成する。

次に絶縁膜１３上にスパッタ法によりＴｉ等からなるバリア層およびＣｕ等からなるシード層を順次堆積させ、これらによってＵＢＭ膜１５を形成する。ＵＢＭ膜１５は絶縁膜１３の開口部１３ａにおいて露出している電極パッドのコンタクト領域１１ｂ、開口部１３ａの側壁部および絶縁膜１３の表面から突出しているプローブ痕１００の先端部分を覆う。ＵＢＭ膜１５がプローブ痕１００をカバーする部分は、突起部先端に限られるため当該部分にＵＢＭ膜１５を均一に形成することが可能である（図６（ｃ））。

次に、ＵＢＭ膜１５上に再配線層１６のパターンに対応したレジストマスクを形成し、電界めっき法によりＵＢＭ膜１５上に所定の配線パターンを有するＣｕからなる再配線層１６を形成する。続いて、レジストを剥離したのち、レジスト下部に残存するＵＢＭ膜１５をエッチングにより除去する。再配線層１６は、絶縁膜１３の開口部１３ａにおいて電極パッド１１に接続される。再配線層１６は、上記のパターニングによって、電極パッド１１とのコンタクト部を挟んで電極パッド１１の検査用領域１１ｂ上を覆うように伸張する部分と、後の工程で形成される半田バンプ１９の形成部の下方まで伸張する部分と、を有する。これにより、電極パッド１１の検査用領域１１ｂに形成されたプローブ痕１００の突起部先端は、再配線層１６によって覆われる（図６（ｄ））。

次に、再配線層１６の端部にＣｕ等からなる柱状電極（Ｃｕポスト）１８を固着させる。続いて、柱状電極１８を埋設するように半導体基板１０の表面を封止樹脂１７で覆う。封止樹脂１７は、エポキシ樹脂等からなり一般的なモールド装置を使用して形成することができる。続いて、封止樹脂１７の表面を研削して内部に埋め込まれた柱状電極１８を露出させる。次に、封止樹脂１７の表面上に露出した柱状電極（Ｃｕポスト１８）の上面に半田バンプ１９を接続する（図６（ｅ））。以上の各工程を経て本実施例に係る半導体装置が完成する。

以上の説明から明らかなように、本発明の半導体装置および半導体装置の製造方法によれば、半導体基板の検査工程において検査プローブが当接される電極パッドの検査用領域の上方には絶縁膜のみならず再配線層が形成されるので、複数回に亘るウエハ検査に起因して、電極パッドの検査用領域に比較的高さの高い突起状のプローブ痕が形成されプローブ痕の突起部先端が絶縁膜の表面から突出した場合でも、当該部分は再配線層によってカバーされる。従って、プローブ痕の突起部を介して電極パッドと封止樹脂とが直接接することを防止することができ、パッケージ内部に水分が侵入した場合でも、電極パッドの腐食の進行を抑制することができるので、高い信頼性を確保することが可能となる。

また、少なくとも突起状のプローブ痕の下方部分は絶縁膜によって覆われるので、再配線層がカバーする部分はプローブ痕の先端部分に限られる。従って、プローブ痕の突起部の高さが高くなった場合でも、絶縁膜から突出したプローブ痕の先端部分を確実に再配線層で覆うことが可能となる。すなわち、電極パッドを再配線層のみで覆う図４に示す構造と比較して、複数回に亘る半導体基板の電気検査が行われる状況下においては、より高い信頼性を確保することができる。

図７および図８に本発明の半導体装置の他の実施例を示す。図７（ａ）および図８（ａ）は、本発明の他の実施例に係る半導体装置の電極パッド形成部の構成を示す平面図、図７（ｂ）および図８（ｂ）は、それぞれ図７（ａ）および図８（ａ）における７ｂ−７ｂ線および８ｂ−８ｂ線に沿った断面図である。尚、図７（ａ）および図８（ｂ）に示す平面図においては、半田バンプ１９、柱状電極１８およびモールド樹脂１７等の構成部分は図示されていない。

上記の実施例においては、コンタクト用領域１１ａと検査用領域１１ｂとが一体的且つ連続的に形成された電極パッド１１を有する場合の構造例を示したが、図７（ａ）および（ｂ）に示すようにコンタクト領域１１ａと検査用領域１１ｂとが互いに離間して配置された電極パッド１１を有する半導体基板にも適用することが可能である。すなわち、互いに離間して配置された電極パッド１１のコンタクト用領域１１ａと検査用領域１１ｂは、Ａｌ等からなる導体配線１１ｃにより電気的に接続されている。かかる構成の電極パッド１１を有する半導体基板１０上には、絶縁膜１３および再配線層１６が電極パッドの各領域上を覆うように延在している。上記の実施例同様、コンタクト用領域１１ａは、絶縁膜１３の開口部において再配線層１６に接続される。かかる構造の半導体装置においても、上記の実施例と同様の作用効果を得ることができる。

また、図８（ａ）および（ｂ）に示すように、再配線層は、コンタクト用領域１１ａ上を覆う部分１６ａと検査用領域１１ｂ上を覆う部分１６ｂとが分離されていてもよい。かかる構造の半導体装置においても、上記の実施例と同様の作用効果を得ることができる。

図１（ａ）は、本発明の実施例である半導体装置の電極パッド形成部の構成を示す平面図、図１（ｂ）は、図１（ａ）における１ｂ−１ｂ線に沿った断面図である。 図２（ａ）は、本発明の実施例である半導体装置の電極パッド形成部の構成を示す平面図、図２（ｂ）は、図２（ａ）における２ｂ−２ｂ線に沿った断面図である。 本発明の実施例とは異なる構造を有する半導体装置の構成を示す断面図である。 本発明の実施例である半導体装置の信頼性評価結果を示す図である。 本発明の実施例である半導体装置の電極パッドに形成されるプローブ痕のパターンバリエーションを示す平面図である。 図６（ａ）〜（ｆ）は、本発明の実施例である半導体装置の製造工程におけるプロセスステップ毎の断面図である。 図７（ａ）は、本発明の他の実施例に係る半導体装置の電極パッド形成部の構成を示す平面図、図７（ｂ）は図７（ａ）における７ｂ−７ｂ線に沿った断面図である。 図８（ａ）は、本発明の他の実施例に係る半導体装置の電極パッド形成部の構成を示す平面図、図８（ｂ）は図８（ａ）における８ｂ−８ｂ線に沿った断面図である。

１０ 半導体基板
１１ 電極パッド
１１ａ コンタクト用領域
１１ｂ 検査用領域
１３ 絶縁膜
１５ ＵＢＭ膜
１６ 再配線層
１７ 封止樹脂
１９ 半田バンプ
１００ プローブ痕

Claims (4)

1. 半導体基板上に形成された電極パッドと、
   前記電極パッドの表面を被覆しかつ前記電極パッドの表面の互いに隣接する第１領域と第２領域とを露出させ、互いに対向する第１端部及び第２端部を有する第１開口部を備え、前記第１領域の前記第２領域側とは反対側の端部が前記第１開口部の前記第１端部に接し、前記第２領域の前記第１領域側とは反対側の端部が前記第１開口部の前記第２端部に接する第１絶縁膜と、
   前記第１開口部内の前記第２領域の一部にプローブを当接させることにより前記第２領域内に形成された凹部及び突起部と、
   前記第１絶縁膜と前記電極パッドと前記突起部の少なくとも下方部分とを被覆すると共に前記第２領域から離間し且つ前記第１開口部内の前記第１領域の一部を露出させる第２開口部を備える第２絶縁膜と、
   前記第２開口部を介して前記電極パッドに接続された接続部と、前記接続部から伸長して前記電極パッドの前記凹部及び前記突起部を含む前記第２領域に対応する前記第２絶縁膜の表面の領域と前記第１開口部の前記第２端部に対応する前記第２絶縁膜の表面の領域とを被覆する第１伸長部と、前記接続部から前記第１伸長部とは異なる方向に伸長して外部接続端子に接続された第２伸長部と、を備える再配線層と、を備えることを特徴とする半導体装置。
2. 前記第２絶縁膜の膜厚は１〜１０μｍであることを特徴とする請求項１に記載の半導体装置。
3. 電極パッドと、前記電極パッドの表面を被覆しかつ前記電極パッドの表面の互いに隣接する第１領域と第２領域とを露出させ、互いに対向する第１端部及び第２端部を有する第１開口部を備え、前記第１領域の前記第２領域側とは反対側の端部が前記第１開口部の前記第１端部に接し、前記第２領域の前記第１領域側とは反対側の端部が前記第１開口部の前記第２端部に接する第１絶縁膜とが形成された半導体基板を準備する工程と、
   前記第１開口部内の前記第２領域の一部に複数回にわたりプローブを当接させて前記第２領域内に凹部及び突起部を形成する測定工程と、
   前記第１絶縁膜と前記電極パッドと前記突起部の少なくとも下方部分とを被覆すると共に前記第２領域から離間し且つ前記第１開口部内の前記電極パッドの前記第１領域の一部を露出させる第２開口部を備えた第２絶縁膜を形成する第２絶縁膜形成工程と、
   前記第２開口部と、前記第２絶縁膜の表面の第２伸長領域と、前記第２開口部を挟んで前記第２伸長領域とは異なる方向に伸長して前記第２絶縁膜の表面の前記凹部及び前記突起部を含む前記第２領域に対応する領域及び前記第１開口部の前記第２端部に対応する前記第２絶縁膜の表面の領域を含む第１伸長領域と、に再配線層を形成するためのレジストマスクを形成するレジストマスク形成工程と、
   前記第２開口部を介して前記電極パッドに接続されると共に前記第１伸長領域に延在する第１伸長部と前記第２伸長領域に延在する第２伸長部とを備えた前記再配線層を形成する再配線層形成工程と、
   前記第２伸長部に接続された外部接続端子を形成する外部接続端子形成工程と、を備えることを特徴とする半導体装置の製造方法。
4. 前記第２絶縁膜の膜厚は１〜１０μｍであることを特徴とする請求項３に記載の半導体装置の製造方法。