JP2005064218A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2005064218A
JP2005064218A JP2003292052A JP2003292052A JP2005064218A JP 2005064218 A JP2005064218 A JP 2005064218A JP 2003292052 A JP2003292052 A JP 2003292052A JP 2003292052 A JP2003292052 A JP 2003292052A JP 2005064218 A JP2005064218 A JP 2005064218A
Authority
JP
Japan
Prior art keywords
region
bonding
probing
pad
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003292052A
Other languages
English (en)
Inventor
Shigero Tawa
茂朗 田和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2003292052A priority Critical patent/JP2005064218A/ja
Publication of JP2005064218A publication Critical patent/JP2005064218A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05095—Disposition of the additional element of a plurality of vias at the periphery of the internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20754—Diameter ranges larger or equal to 40 microns less than 50 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】 金属配線のエレクトロマイグレーション等により信頼性を低下させることなく、ボンディング時に発生するパッド剥がれやボール剥がれ等の不具合を防止する。
【解決手段】 半導体チップ１００上には、その四辺に沿って、複数の矩形状のパッド１０が配列形成されている。また、半導体チップ１００上において、複数のパッド１０の内側には、内部回路領域２０が形成されている。さらに、半導体チップ１００上には、パッシベーション膜３０が形成され、パッド１０以外の領域を保護している。パッド１０上のうち、外側（半導体チップ１００の四辺側）の領域は、正方形状等のプロービング用領域１１とされ、内側（内部回路領域２０側）の領域は、正方形状等のボンディング用領域１２とされている。また、プロービング用領域１１とボンディング用領域１２との間の領域は、これらを電気的に導通させる導電領域１３とされている。
【選択図】図１

Description

本発明は、半導体装置に関し、特に、ボンディング時に発生するパッド剥がれやボール剥がれ等の不具合を防止するためのパッド構造を有する半導体チップに関する。
従来の半導体チップにおいて、配線最上層のパッドは、テスト工程でプローブピンが当てられることにより、針痕が残る。そして、その後のアセンブリ工程で、パッド表面に残る針痕を光学的画像処理により検出し、検出された位置に金ワイヤー等でワイヤボンディングを行っている。
一方で、半導体チップの微細化および高集積化に伴い、パッド構造も微細化されている。例えば、アルミパッド寸法は、５０μｍ×５０μｍ×０．７μｍ、圧着ボール径は４５μｍ程度以下、下層酸化膜及び窒化膜のガラスコート膜厚は０．８μｍ、ポリイミドのパッシベーション膜厚は８μｍである。従って、ワイヤボンディング時や、その後の工程において、以下のような問題点が発生していた。
一点目としては、プローブピンが当てられることにより、パッドの変形やボンディング位置のずれが起こるので、各層間の応力分布が変化する。よって、局所的な応力集中が発生するので、パッドが剥がれてしまうという問題点があった。
二点目としては、プローブピンが複数回以上当てられた場合、パッド表面で損傷する部分の面積が増大し、その針痕に圧着ボールが部分的に入り込んでしまう。よって、超音波により接合を行うときにパッドとボールとの真正面どうしが接合されないので、圧着ボールがパッドに完全には接着せずボールが剥がれてしまうという問題点があった。
このような問題点が発生した半導体チップは不良品となり、歩留まりに直接影響を及ぼす。従って、歩留まりを上げるためには、プローブピンを当てる回数を制限しなければならないという問題点があった。
また、接着性を確保する必要があるので、ボール径やパッド面積を小さくできないという問題点があった。
例えば特許文献１〜２には、プロービング用パッドとボンディング用パッドとを分けることにより、ボンディング用パッドにおける上記の不具合を防ぐ半導体チップの例が示されている。
特開２００２−３２９７４２号公報 特開平７−１１１２８２号公報
上記のような従来の半導体チップにおいて、半導体チップ上に形成されたボンディング用パッドは、その下層に形成された金属配線を介して、内部回路に接続される。この場合、もし、この金属配線がプロービング用パッドの下方を通って配置されていると、プロービング用パッドにプローブが当てられるときの応力がこの金属配線のエレクトロマイグレーション等を引き起こし信頼性が低下するという問題点があった。
本発明は以上の問題点を解決するためになされたものであり、金属配線のエレクトロマイグレーション等により信頼性を低下させることなく、ボンディング時に発生するパッド剥がれやボール剥がれ等の不具合を防止するための構造を有する半導体装置を提供することを目的とする。
上記の課題を解決するために、請求項１に記載の発明に係る半導体装置は、半導体チップの辺に沿って前記半導体チップ上に配列形成された複数のプロービング用領域と、前記半導体チップ上に前記複数のプロービング用領域と各一対にかつ前記プロービング用領域よりも前記辺に対し内側に配列形成された複数のボンディング用領域と、前記プロービング用領域と前記ボンディング用領域とを電気的に導通させる導電領域と、一端が前記ボンディング用領域の下層で当該ボンディング用領域に接続され、他端が前記ボンディング用領域よりも前記辺に対し内側へと延設された第１導電配線とを備える。
請求項１に記載の発明に係る半導体装置は、半導体チップの辺に沿って前記半導体チップ上に配列形成された複数のプロービング用領域と、前記半導体チップ上に前記複数のプロービング用領域と各一対にかつ前記プロービング用領域よりも前記辺に対し内側に配列形成された複数のボンディング用領域と、前記プロービング用領域と前記ボンディング用領域とを電気的に導通させる導電領域と、一端が前記ボンディング用領域の下層で当該ボンディング用領域に接続され、他端が前記ボンディング用領域よりも前記辺に対し内側へと延設された第１導電配線とを備えるので、第１導電配線のエレクトロマイグレーション等により信頼性を低下させることなく、ボンディング時に発生するパッド剥がれやボール剥がれ等の不具合を防止することができる。
＜実施の形態１＞
図１は、本実施の形態に係る半導体チップ１００を示す上面図である。
半導体チップ１００上には、その四辺に沿って、複数の矩形状のパッド１０（第１パッド）が配列形成されている。また、半導体チップ１００上において、複数のパッド１０の内側には、内部回路領域２０が形成されている。さらに、半導体チップ１００上には、パッシベーション膜３０が形成され、パッド１０以外の領域を保護している。
パッド１０のうち、外側（半導体チップ１００の四辺側）の領域は、正方形状等のプロービング用領域１１とされ、内側（内部回路領域２０側）の領域は、正方形状等のボンディング用領域１２とされている。また、プロービング用領域１１とボンディング用領域１２との間の領域は、これらを電気的に導通させる導電領域１３とされている。図１において、これら以外の部材の図示は省略している。
図２は、図１のＡ−Ａ断面を示す断面図である。
図２に示すように、パッド１０において、ボンディング用領域１２上には、圧着ボール１４を用いてワイヤ１５がボンディングされる。ボンディングされたワイヤ１５は、パッド１０と、半導体チップ１００外部とを接続するためのものである。
また、ボンディング用領域１２下には、層間酸化膜１６が形成され、層間酸化膜１６中には金属配線１７（第１導電配線）が形成されている。金属配線１７の一端上の層間酸化膜１６中には、パッド１０のボンディング用領域１２と、金属配線１７とを接続するためのプラグ１８が形成されている。また、金属配線１７の他端は、ボンディング用領域１２よりも内側へと延設されている。即ち、金属配線１７は、パッド１０と、内部回路領域２０内の内部回路（図示しない）とを接続するためのものである。図２に示すように、金属配線１７は、プロービング用領域１１下には配置されないものとする。
パッド１０の大きさとしては、圧着ボール１４によるボンディング径を考慮した場合に、最小寸法になるように形成する。例えば、ボンディング径が４５μｍである場合には、プロービング用領域１１及びボンディング用領域１２の大きさは５０μｍ四方程度あればよく、導電領域１３の大きさやプロービングの位置ずれ等に起因する各領域の境界のマージンを含めると、パッド１０の大きさとしては１２０μｍ×５０μｍ程度あればよい。
次に、図１，２に示されるパッド構造を有する半導体チップ１００の製造方法について説明する。
まず、トランジスタや抵抗体などを基板上に形成する。その後、コンタクトプラグ、金属配線、ビアプラグ、及び上述のパッド構造を含む最上配線層を順次形成する。さらに、ガラスコート及びパッシベーション構造の形成を行う。
次に、不良チップの選別や品質管理のためのウェハレベルのテストを行う。このテストにおいては、電気的導通をとるためにパッド１０のプロービング用領域１１にプローブが当てられる。このプローブは、複数回当てられることもある。
次に、半導体チップ１００は、ダイシング工程及びアセンブリ工程へと進むが、これらの工程においては、ボンディング用領域１２上に、圧着ボール１４がボンディングされる。
半導体チップ１００においては、テスト工程においてプローブが当てられるプロービング用領域１１と、アセンブリ工程においてボンディングされるボンディング用領域１２とが分離されているので、このボンディング時に、ボンディング用領域１２においてパッド剥がれやボール剥がれが発生することを防止することができる。
また、半導体チップ１００上においては、外側にプロービング用領域１１が配置され、内側にボンディング用領域１２が配置されているので、ボンディング用領域１２と内部回路とを接続する金属配線１７は、プロービング用領域１１の下に配置されることはない。従って、プロービングによる応力が集中した場合にも、金属配線１７のエレクトロマイグレーション等を引き起こすことはない。
このように、本実施の形態に係る半導体チップ１００は、金属配線のエレクトロマイグレーション等により信頼性を低下させることなく、ボンディング時に発生するパッド剥がれやボール剥がれ等の不具合を防止することができるという効果を有する。
＜実施の形態２＞
実施の形態１に係る半導体チップ１００においては、正方形状等のプロービング用領域１１と、正方形状等のボンディング用領域１２と、これらを電気的に導通させる導電領域１３とが、半導体チップ１００の辺に対し垂直方向に細長い矩形状のパッド１０の各部分として形成される。しかし、プロービング用領域１１とボンディング用領域１２とを、それぞれ別のパッドとして形成し、これらのパッドを、下層の層間酸化膜中の金属配線で導通させてもよい。
図３は、実施の形態２に係る半導体チップ２００を示す上面図であり、図４はそのＢ−Ｂ断面を示す断面図である。図３，４において、図１，２と同一の要素については、同一の符号を付している。
半導体チップ２００上には、１枚の矩形状のパッド１０に代えて、正方形状等のプロービング用パッド４０（第２パッド）及び正方形状等のボンディング用パッド５０（第３パッド）が形成される。プロービング用パッド４０及びボンディング用パッド５０は、半導体チップ２００の辺に対し垂直方向に並置されている。プロービング用パッド４０上にはプロービング用領域１１が、ボンディング用パッド５０上にはボンディング用領域１２が、それぞれ規定される。また、図３，４においては、下層の層間酸化膜１６中の金属配線１７を、プロービング用パッド４０まで延在させることにより（この延在させた部分を金属配線１９とする）、プロービング用領域１１とボンディング用領域１２とを電気的に導通させる。ここで、金属配線１９は、パッド１０における導電領域１３に代わるものである。即ち、金属配線１９は、第２導電配線として機能する。
半導体チップ２００においては、実施の形態１に係る半導体チップ１００と同様に、テスト工程においてプローブが当てられるプロービング用領域１１と、アセンブリ工程においてボンディングされるボンディング用領域１２とが分離されているので、このボンディング時に、ボンディング用領域１２においてパッド剥がれやボール剥がれが発生することを防止することができる。
また、実施の形態１に係る半導体チップ１００と同様に、半導体チップ２００上においても、外側（四辺側）にプロービング用領域１１が配置され、内側（内部回路領域２０側）にボンディング用領域１２が配置されているので、ボンディング用領域１２と内部回路とを接続する金属配線１７は、プロービング用領域１１の下に配置されることはない。従って、プロービングによる応力が集中した場合にも、金属配線１７のエレクトロマイグレーション等を引き起こすことはない。
このように、本実施の形態に係る半導体チップ２００は、実施の形態１に係る半導体チップ２００と同様に、金属配線のエレクトロマイグレーション等により信頼性を低下させることなく、ボンディング時に発生するパッド剥がれやボール剥がれ等の不具合を防止することができるという効果を有する。
実施の形態１に係る半導体装置を示す上面図である。 実施の形態１に係る半導体装置を示す断面図である。 実施の形態２に係る半導体装置を示す上面図である。 実施の形態２に係る半導体装置を示す断面図である。
符号の説明
１０ パッド、１１ プロービング用領域、１２ ボンディング用領域、１３ 導電領域、１４ 圧着ボール、１５ ワイヤ、１６ 層間酸化膜、１７，１９ 金属配線、１８，２１ プラグ、２０ 内部回路領域、３０ パッシベーション膜、４０ プロービング用パッド、５０ ボンディング用パッド、１００，２００ 半導体チップ。

Claims (4)

  1. 半導体チップの辺に沿って前記半導体チップ上に配列形成された複数のプロービング用領域と、
    前記半導体チップ上に前記複数のプロービング用領域と各一対にかつ前記プロービング用領域よりも前記辺に対し内側に配列形成された複数のボンディング用領域と、
    前記プロービング用領域と前記ボンディング用領域とを電気的に導通させる導電領域と、
    一端が前記ボンディング用領域の下層で当該ボンディング用領域に接続され、他端が前記ボンディング用領域よりも前記辺に対し内側へと延設された第１導電配線と
    を備える半導体装置。
  2. 請求項１に記載の半導体装置であって、
    前記プロービング用領域、前記ボンディング用領域、及び前記導電領域は、前記半導体チップ上に前記辺に対し実質的に垂直方向に細長く形成された第１パッドの各部分として形成される
    半導体装置。
  3. 請求項１に記載の半導体装置であって、
    前記プロービング用領域及び前記ボンディング用領域は、前記半導体チップ上に前記辺に対し実質的に垂直方向に並置された第２パッド及び第３パッドとして形成され、
    前記導電領域は、前記プロービング用領域と前記ボンディング用領域とにそれらの下層で接続された第２導電配線として形成される
    半導体装置。
  4. 請求項３に記載の半導体装置であって、
    前記第１導電配線と前記第２導電配線とは一体に形成される
    半導体装置。
JP2003292052A 2003-08-12 2003-08-12 半導体装置 Pending JP2005064218A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003292052A JP2005064218A (ja) 2003-08-12 2003-08-12 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003292052A JP2005064218A (ja) 2003-08-12 2003-08-12 半導体装置

Publications (1)

Publication Number Publication Date
JP2005064218A true JP2005064218A (ja) 2005-03-10

Family

ID=34369521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003292052A Pending JP2005064218A (ja) 2003-08-12 2003-08-12 半導体装置

Country Status (1)

Country Link
JP (1) JP2005064218A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013065890A (ja) * 2012-12-26 2013-04-11 Renesas Electronics Corp 半導体装置およびその製造方法
JP2014143236A (ja) * 2013-01-22 2014-08-07 Denso Corp 半導体装置
JP2015213190A (ja) * 2015-07-10 2015-11-26 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
JP2018006385A (ja) * 2016-06-27 2018-01-11 ルネサスエレクトロニクス株式会社 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013065890A (ja) * 2012-12-26 2013-04-11 Renesas Electronics Corp 半導体装置およびその製造方法
JP2014143236A (ja) * 2013-01-22 2014-08-07 Denso Corp 半導体装置
JP2015213190A (ja) * 2015-07-10 2015-11-26 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
JP2018006385A (ja) * 2016-06-27 2018-01-11 ルネサスエレクトロニクス株式会社 半導体装置

Similar Documents

Publication Publication Date Title
JP5205066B2 (ja) 半導体装置およびその製造方法
CN100539099C (zh) 焊盘结构及其形成方法
US7298051B2 (en) Semiconductor element and manufacturing method thereof
US20100102454A1 (en) Semiconductor device and method of manufacturing the semiconductor device
JP2006210438A (ja) 半導体装置およびその製造方法
JP2008258258A (ja) 半導体装置
JP2003045876A (ja) 半導体装置
JP2007036060A (ja) 半導体装置及びその製造方法
JP5474534B2 (ja) パッシベーション及びポリイミドにより包囲されたコンタクト及びその製造方法
US20080003820A1 (en) Bonding pad structure and method for making the same
CN100517687C (zh) 半导体器件及其制造方法
US7429795B2 (en) Bond pad structure
US8044482B2 (en) Semiconductor device
US10026699B2 (en) Integrated circuit chip and integrated circuit wafer with guard ring
US20200303268A1 (en) Semiconductor device including residual test pattern
JP4663510B2 (ja) 半導体装置
JP2005064218A (ja) 半導体装置
JP4675147B2 (ja) 半導体装置
US20080083923A1 (en) Semiconductor device
JP4093165B2 (ja) 半導体集積回路装置
JP2008066440A (ja) 半導体装置およびその製造方法
JP2005327763A (ja) 半導体装置
JP2016027664A (ja) 半導体装置
JP5027605B2 (ja) 半導体装置
JP4221019B2 (ja) 半導体装置