JP2011034988A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2011034988A JP2011034988A JP2009176657A JP2009176657A JP2011034988A JP 2011034988 A JP2011034988 A JP 2011034988A JP 2009176657 A JP2009176657 A JP 2009176657A JP 2009176657 A JP2009176657 A JP 2009176657A JP 2011034988 A JP2011034988 A JP 2011034988A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- land portion
- land
- semiconductor device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】ランド部が微細化された場合であっても、ランド部における封止絶縁層の剥離による再配線層の剥がれを抑制することが可能な半導体装置を提供する。
【解決手段】一方の主面10aに半導体デバイスおよび電極が設けられた半導体基板10と、一方の主面10aの上に形成された層間絶縁層11と、層間絶縁層11上に形成された再配線層12と、再配線層12の上を封止する封止絶縁層17とを有し、再配線層12は、配線部13の端部に形成されたランド部14と、ランド部14から離れてランド部14の周囲に形成された外郭部15とを含み、封止絶縁層17は、ランド部14の少なくとも一部が露出する開口部17aを有し、ランド部14と外郭部15との間隙部16において封止絶縁層17と層間絶縁層11とが接合されている。
【選択図】図1
【解決手段】一方の主面10aに半導体デバイスおよび電極が設けられた半導体基板10と、一方の主面10aの上に形成された層間絶縁層11と、層間絶縁層11上に形成された再配線層12と、再配線層12の上を封止する封止絶縁層17とを有し、再配線層12は、配線部13の端部に形成されたランド部14と、ランド部14から離れてランド部14の周囲に形成された外郭部15とを含み、封止絶縁層17は、ランド部14の少なくとも一部が露出する開口部17aを有し、ランド部14と外郭部15との間隙部16において封止絶縁層17と層間絶縁層11とが接合されている。
【選択図】図1
Description
本発明は、再配線層にランド部を有する半導体装置に関する。
近年、半導体パッケージとしては、いわゆるCSP(チップスケールパッケージまたはチップサイズパッケージ)と呼ばれるパッケージ構造が急速に普及しつつある。このパッケージ構造は、一般に、パッケージの平面な表面に電極を平面状に配置する、いわゆるBGA(ボールグリッドアレイ)技術を採用している。そのため、半導体チップを従来よりも小さい面積で電子回路基板上に高密度実装することが可能であり、電子機器の小型軽量化に大きく貢献することができる。
しかし、半導体装置の小型化が進むことにより、再配線層として引き回される配線およびランド部の微細化が必要になる。特に、パッケージに用いている封止絶縁層とその下側の層との密着性が弱い場合、経時劣化によりランド部の周囲に形成された封止絶縁層が剥離を起こす可能性が生じる。このため、長期にわたる半導体装置の信頼性を確保する上で、封止絶縁層の剥離は大きな問題といえる。
特許文献1には、ランド部における封止絶縁層の剥離による再配線層の剥がれを抑制するため、封止絶縁層がランド部内で導電層を貫通した状態でその下側の絶縁膜と接していることを特徴とする半導体装置が開示されている。
しかしながら、特許文献1に記載の半導体装置の場合、数個の貫通孔を離間して設けているので、貫通孔が形成されていない箇所では封止絶縁層の剥離が進行するおそれがある。また、ランド部の微細化に合わせて貫通孔も微細化すると、貫通孔の内部における樹脂層の接合力が十分に得られないおそれもある。
本発明は、上記事情に鑑みてなされたものであり、ランド部が微細化された場合であっても、ランド部における封止絶縁層の剥離による再配線層の剥がれを抑制することが可能な半導体装置を提供することを課題とする。
前記課題を解決するため、一方の主面に半導体デバイスおよび電極が設けられた半導体基板と、前記半導体基板の一方の主面の上に形成された層間絶縁層と、前記層間絶縁層上に形成された再配線層と、前記再配線層の上を封止する封止絶縁層とを有し、前記再配線層は、配線部の端部に形成されたランド部と、前記ランド部から離れて前記ランド部の周囲に形成された外郭部とを含み、前記封止絶縁層は、前記ランド部の少なくとも一部が露出する開口部を有し、前記ランド部と前記外郭部との間隙部において前記封止絶縁層と前記層間絶縁層とが接合されていることを特徴とする半導体装置を提供する。
前記外郭部および前記間隙部は、それぞれ前記ランド部の周囲を取り囲むように、連続して形成されていることが好ましい。
前記外郭部および前記間隙部は、それぞれ前記ランド部の周囲を取り囲むように、連続して形成されていることが好ましい。
前記開口部における封止絶縁層の端部が、前記ランド部の側面より内側に位置し、前記ランド部の上面の一部および側面が、前記封止絶縁層に封止されていることが好ましい。
前記開口部における封止絶縁層の端部が、前記ランド部の側面より外側に位置し、前記ランド部の上面の全部および側面が、前記封止絶縁層の開口部から露出されていることが好ましい。
前記ランド部に外部接続端子が形成されていることが好ましい。
前記ランド部に外部接続端子が形成され、前記外部接続端子が、前記開口部から露出された前記ランド部の上面および側面と接していることが好ましい。
前記開口部における封止絶縁層の端部が、前記ランド部の側面より外側に位置し、前記ランド部の上面の全部および側面が、前記封止絶縁層の開口部から露出されていることが好ましい。
前記ランド部に外部接続端子が形成されていることが好ましい。
前記ランド部に外部接続端子が形成され、前記外部接続端子が、前記開口部から露出された前記ランド部の上面および側面と接していることが好ましい。
本発明によれば、ランド部とその周囲に形成された外郭部との間の間隙部において、封止絶縁層と層間絶縁層とが接合され、しかもこの接合部が、ランド部の周囲のほぼ一周にわたって連続的に形成されるので、ランド部が微細化された場合であっても、ランド部における封止絶縁層の剥離による再配線層の剥がれをより確実に抑制することが可能になる。
以下、好適な実施の形態に基づき、図面を参照して本発明を説明する。
図1に、本発明の半導体装置の第1形態例を示す。
図1(b)に示すように、本形態例の半導体装置の概略構成は、一方の主面10aに半導体デバイスおよび電極(図示せず)が設けられた半導体基板10と、半導体基板10の一方の主面10aの上に形成された層間絶縁層11と、層間絶縁層11上に形成された再配線層12と、再配線層12の上を封止する封止絶縁層17とを有し、再配線層12は、配線部13の端部にランド部14が形成され、封止絶縁層17は、ランド部14の少なくとも一部が露出する開口部17aを有するものである。
図1に、本発明の半導体装置の第1形態例を示す。
図1(b)に示すように、本形態例の半導体装置の概略構成は、一方の主面10aに半導体デバイスおよび電極(図示せず)が設けられた半導体基板10と、半導体基板10の一方の主面10aの上に形成された層間絶縁層11と、層間絶縁層11上に形成された再配線層12と、再配線層12の上を封止する封止絶縁層17とを有し、再配線層12は、配線部13の端部にランド部14が形成され、封止絶縁層17は、ランド部14の少なくとも一部が露出する開口部17aを有するものである。
そして、本形態例の半導体装置は、図1(a)および図1(b)に示すように、再配線層12は、ランド部14から離れてランド部14の周囲に形成された外郭部15をさらに含み、ランド部14と外郭部15との間隙部16において封止絶縁層17と層間絶縁層11とが接合されていることを特徴とする。本形態例の場合、1つのランド部14には、その周囲を取り囲むように、1つの外郭部15が連続して形成されている。これにより、ランド部14と外郭部15との間の間隙部16も、ランド部14の周囲を取り囲むように、1つの間隙部16が連続して形成されている。
図1に示す例においては、ランド部14の全周にわたって、開口部17aにおける封止絶縁層17の端部17bが、ランド部14の側面14bより内側に位置している。また、ランド部14の上面14aの一部および側面14bが、封止絶縁層17によって封止されている。
この場合、樹脂等の絶縁体からなる封止絶縁層17は、銅などの金属からなるランド部14の上面14aに対して密着性が低いので、温度変化や経時劣化等によって端部17bを起点としてランド部14の上面14aと封止絶縁層17との間が剥離するおそれがある。
この場合、樹脂等の絶縁体からなる封止絶縁層17は、銅などの金属からなるランド部14の上面14aに対して密着性が低いので、温度変化や経時劣化等によって端部17bを起点としてランド部14の上面14aと封止絶縁層17との間が剥離するおそれがある。
しかし、本形態例の半導体装置によれば、ランド部14と外郭部15との間の間隙部16において封止絶縁層17と層間絶縁層11とが接合され、この接合部が、間隙部16内においてランド部14の周囲のほぼ一周にわたって連続的に形成されるので、ランド部14が微細化された場合であっても、ランド部14の周辺における封止絶縁層17の端部17bからの剥離による再配線層12の剥がれをより確実に抑制することができる。
ランド部14と外郭部15との間の間隙部16の幅w1は、封止絶縁層17と層間絶縁層11との接合部の幅に対応するものである。この幅w1は、例えば10〜50μmとすることができる。また、外郭部15がランド部14の端部から等間隔で離れて設けられ、間隙部16の幅w1がランド部14の周囲のほぼ一周にわたって均等になると、接合部を剥離しようとする機械的ストレスが集中しにくいので、好ましい。
図1(b)、(c)に示すように、開口部17aにおける封止絶縁層17の端部17bが、ランド部14の側面14bより内側に位置していると、はんだバンプ等の外部接続端子18から伝わる機械的ストレスが、ランド部14の上面14aのみに均一に加わる。そのためランド部14が剥がれ不良となるおそれがない。
図1(b)、(c)に示すように、開口部17aにおける封止絶縁層17の端部17bが、ランド部14の側面14bより内側に位置していると、はんだバンプ等の外部接続端子18から伝わる機械的ストレスが、ランド部14の上面14aのみに均一に加わる。そのためランド部14が剥がれ不良となるおそれがない。
ランド部14の平面形状は、図示した円形に限られるものではなく、四角形などの多角形や、楕円形などでもよい。この場合、外郭部15もランド部14と同様に、四角形などの多角形や、楕円形などの形状とすることが好ましい。
外郭部15の幅w2は、例えば10〜50μmとすることができる。
外郭部15の幅w2は、例えば10〜50μmとすることができる。
なお、本形態例では、外郭部15の端部15a,15b(周方向の端部)は、配線部13に対してその幅方向(図1(a)では上下方向)両側にそれぞれ連結されている。この場合の配線部13は、図1(a)に示すように、ランド部14から遠い側である第1の部分13aと、外郭部15に交差する交差部13cと、ランド部14に近い側である第2の部分13bとを含んでいる。
このほか本発明においては、外郭部15の端部15a,15bの一方または両方が、配線部13から離れていて、外郭部15の端部と配線部13の側部との間で、封止絶縁層17と層間絶縁層11とが接合された構成とすることもできる。この場合、外郭部15の端部と配線部13の側部との間の間隔は、ランド部14と外郭部15との間の間隙部16の幅w1と同程度であることが好ましい。
このほか本発明においては、外郭部15の端部15a,15bの一方または両方が、配線部13から離れていて、外郭部15の端部と配線部13の側部との間で、封止絶縁層17と層間絶縁層11とが接合された構成とすることもできる。この場合、外郭部15の端部と配線部13の側部との間の間隔は、ランド部14と外郭部15との間の間隙部16の幅w1と同程度であることが好ましい。
配線部13の第2の部分13bまたはその近傍には、間隙部16の代わりに封止絶縁層17と層間絶縁層11とを接合するため、貫通孔19を形成しても良い。この貫通孔19内においても、封止絶縁層17と層間絶縁層11とが接合される。
貫通孔19の平面形状は、図示した三角形に限られるものではなく、四角形などの多角形や、円形、楕円形などでもよい。
貫通孔19の平面形状は、図示した三角形に限られるものではなく、四角形などの多角形や、円形、楕円形などでもよい。
以下、本形態例の半導体装置の好ましい構成について、より詳細に説明する。
半導体基板10は、表裏にそれぞれ主面10a,10bを有する。一方の主面10a(図1(b)では上面)には、集積回路等の半導体デバイス(図示せず)およびその電極(図示せず)が設けられている。集積回路を保護するため、酸化膜や窒化膜などのパッシベーション膜(図示せず)が設けられる。
本形態例の半導体装置における半導体基板10は、例えばシリコン(Si)ウエハ等の半導体ウエハまたは該ウエハをダイシングして得られる半導体チップから構成される。電極は、例えばAlパッドからなる。
半導体基板10は、表裏にそれぞれ主面10a,10bを有する。一方の主面10a(図1(b)では上面)には、集積回路等の半導体デバイス(図示せず)およびその電極(図示せず)が設けられている。集積回路を保護するため、酸化膜や窒化膜などのパッシベーション膜(図示せず)が設けられる。
本形態例の半導体装置における半導体基板10は、例えばシリコン(Si)ウエハ等の半導体ウエハまたは該ウエハをダイシングして得られる半導体チップから構成される。電極は、例えばAlパッドからなる。
層間絶縁層11および封止絶縁層17は、樹脂からなる絶縁層でも、樹脂以外の絶縁層でも構わない。配線間容量による信号遅延を抑制するため、いわゆるlow−k絶縁膜であることが好ましい。low−k絶縁膜としては、SiOC膜、SiOCH膜、メチルシルセスキオキサン膜、ベンゾシクロブテン膜等の有機膜や、ヒドロキシシルセスキオキサン膜等の無機膜、またはこれらの膜を多孔質化したものが挙げられる。また、low−k絶縁膜に限定されるものではなく、ポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等、その他従来公知の絶縁材料を用いることができる。
再配線層12は、例えばCu、Al、Ni、Ag、Pb、Sn、Au、Co、Cr、Ti、TiW等の導体(各種の金属や合金等)からなり、その厚さは例えば0.1〜20μmである。再配線層12の形成方法は、特に限定されるものではなく、例えばスパッタリング法、蒸着法、めっき法等、あるいはこれらの2つ以上の方法の組み合わせが挙げられる。また、再配線層12が、単層の導体層でも、多層の導体層を積層したものでも良い。また、再配線層12のパターニングには、フォトリソグラフィ技術が好適に用いられる。
再配線層12の配線パターンは特に限定されるものではないが、例えば図1(a)に示すように、配線部13の端部にランド部14が形成される。配線部13の一端部にランド部14が形成されている場合、その反対側の端部は、半導体基板10の電極に導通されても良い。
図1(c)に示すように、ランド部14の上面14aには、はんだバンプ等の外部接続端子18を搭載することができる。ランド部14の上面14aの少なくとも一部を露呈するため、封止絶縁層17には、開口部17aが設けられている。
図1(c)に示すように、ランド部14の上面14aには、はんだバンプ等の外部接続端子18を搭載することができる。ランド部14の上面14aの少なくとも一部を露呈するため、封止絶縁層17には、開口部17aが設けられている。
外部接続端子18は、半導体装置から構成される半導体チップを、プリント回路基板等の電子回路基板に実装するために用いることができる。外部接続端子18としては、例えば図1(c)に示すはんだバンプの他、樹脂製突部(図示せず)に形成した端子が挙げられる。はんだバンプの形成方法としては、印刷法、めっき法、メタルジェット法、ボール搭載法等が挙げられる。例えば印刷法では、はんだペーストを印刷し、リフロー処理にて溶融させてはんだバンプとすることができる。はんだは、共晶タイプや鉛フリータイプが好適に利用できる。
本形態例の半導体装置は、再配線層12のランド部14付近において外郭部15が形成されるパターンを採用することを除いては、公知の方法によって製造することができる。
まず、半導体基板10の一方の主面10a上に層間絶縁層11を形成する。層間絶縁層11の形成方法としては、例えば回転塗布法(スピンコート法)、印刷法、ラミネート法等が挙げられる。半導体基板10上の電極の少なくとも一部を露呈させるための開口部は、例えば層間絶縁層11を構成する絶縁体(樹脂など)の膜を全面に成膜した後にフォトリソグラフィ技術によってパターニングする等の手法で形成することができる。
まず、半導体基板10の一方の主面10a上に層間絶縁層11を形成する。層間絶縁層11の形成方法としては、例えば回転塗布法(スピンコート法)、印刷法、ラミネート法等が挙げられる。半導体基板10上の電極の少なくとも一部を露呈させるための開口部は、例えば層間絶縁層11を構成する絶縁体(樹脂など)の膜を全面に成膜した後にフォトリソグラフィ技術によってパターニングする等の手法で形成することができる。
次に、層間絶縁層11の上に、配線部13、ランド部14および外郭部15を有する再配線層12を形成する。再配線層12の形成方法は特に限定されないが、例えば次のような方法が挙げられる。
まず、層間絶縁層11の上に、薄い導電膜であるシード層を形成する。シード層の上にめっきレジストを形成し、再配線層12を形成する場所を露光および現像によって開口する。次いで、Cu等を電解めっきにより所望の膜厚まで堆積させ、めっきレジストを除去した後、電解めっき層をエッチングマスクとして利用して、余分なシード層(再配線層12を形成する場所より外側に存在する部分)をエッチング除去する。再配線層12を半導体基板10の電極に導通させる場合は、層間絶縁層11の開口部内まで再配線層12を形成する。
まず、層間絶縁層11の上に、薄い導電膜であるシード層を形成する。シード層の上にめっきレジストを形成し、再配線層12を形成する場所を露光および現像によって開口する。次いで、Cu等を電解めっきにより所望の膜厚まで堆積させ、めっきレジストを除去した後、電解めっき層をエッチングマスクとして利用して、余分なシード層(再配線層12を形成する場所より外側に存在する部分)をエッチング除去する。再配線層12を半導体基板10の電極に導通させる場合は、層間絶縁層11の開口部内まで再配線層12を形成する。
次に、流動性のある絶縁材料を原料に用いて層間絶縁層11および再配線層12の上に封止絶縁層17を形成する。また、封止絶縁層17を硬化させる前に、ランド部14の少なくとも一部が露呈されるように、露光および現像によりパターン形成して、開口部17aを形成する。これにより、図1(b)に示す半導体装置が完成する。
さらに、封止絶縁層17の開口部17a内において、ランド部14上に、はんだバンプ等の外部接続端子18を形成することにより、図1(c)に示す半導体装置が完成する。このようにして製造された半導体装置によれば、半導体チップをBGA(ボールグリッドアレイ)技術によって小さい面積で電子回路基板上に高密度実装することが可能になる。
図2に、本発明の半導体装置の第2形態例を示す。
本形態例の半導体装置は、上述の第1形態例と同様に、一方の主面20aに半導体デバイスおよび電極(図示せず)が設けられた半導体基板20と、半導体基板20の一方の主面20aの上に形成された層間絶縁層21と、層間絶縁層21上に形成された再配線層22と、再配線層22の上を封止する封止絶縁層27とを有し、再配線層22は、配線部23の端部にランド部24が形成され、封止絶縁層27は、ランド部24の少なくとも一部が露出する開口部27aを有し、再配線層22は、ランド部24から離れてランド部24の周囲に形成された外郭部25をさらに含み、ランド部24と外郭部25との間隙部26において封止絶縁層27と層間絶縁層21とが接合されている。
本形態例の半導体装置は、上述の第1形態例と同様に、一方の主面20aに半導体デバイスおよび電極(図示せず)が設けられた半導体基板20と、半導体基板20の一方の主面20aの上に形成された層間絶縁層21と、層間絶縁層21上に形成された再配線層22と、再配線層22の上を封止する封止絶縁層27とを有し、再配線層22は、配線部23の端部にランド部24が形成され、封止絶縁層27は、ランド部24の少なくとも一部が露出する開口部27aを有し、再配線層22は、ランド部24から離れてランド部24の周囲に形成された外郭部25をさらに含み、ランド部24と外郭部25との間隙部26において封止絶縁層27と層間絶縁層21とが接合されている。
本形態例の場合は、図2(a)および図2(b)に示すように、ランド部24の全周にわたって、開口部27aにおける封止絶縁層27の端部27bが、ランド部24の側面24bより外側に位置し、ランド部24の上面24aの全部および側面24bが、封止絶縁層27の開口部27aから露出されている。
また、図2(c)に示すように、外部接続端子28は、ランド部24の上面24aおよび側面24bと接しており、外部接続端子28とランド部24との接合面積が増大するので、接合信頼性が向上する。
また、図2(c)に示すように、外部接続端子28は、ランド部24の上面24aおよび側面24bと接しており、外部接続端子28とランド部24との接合面積が増大するので、接合信頼性が向上する。
さらに、封止絶縁層27の端部27bは、間隙部26内において層間絶縁層21と接合されるので、封止絶縁層27の剥離による再配線層22の剥がれをより確実に抑制することが可能になる。
封止絶縁層27の端部27bの位置は、ランド部24の周囲の全周にわたって、外郭部25より内側に位置し、間隙部26内で十分な接合幅を有することが好ましい。
ランド部24と外郭部25との間の間隙部26の幅w1は、例えば10〜50μmとすることができる。また、外郭部25がランド部24の端部から等間隔で離れて設けられ、間隙部26の幅w1がランド部24の周囲のほぼ一周にわたって均等になると、接合部を剥離しようとする機械的ストレスが集中しにくいので、好ましい。
封止絶縁層27の端部27bの位置は、ランド部24の周囲の全周にわたって、外郭部25より内側に位置し、間隙部26内で十分な接合幅を有することが好ましい。
ランド部24と外郭部25との間の間隙部26の幅w1は、例えば10〜50μmとすることができる。また、外郭部25がランド部24の端部から等間隔で離れて設けられ、間隙部26の幅w1がランド部24の周囲のほぼ一周にわたって均等になると、接合部を剥離しようとする機械的ストレスが集中しにくいので、好ましい。
なお、本形態例では、外郭部25の端部25a,25b(周方向の端部)は、配線部23に対してその幅方向(図2(a)では上下方向)両側にそれぞれ連結されている。この場合の配線部23は、図2(a)に示すように、ランド部24から遠い側である第1の部分23aと、外郭部25に交差する交差部23cと、ランド部24に近い側である第2の部分23bとを含んでいる。
このほか本発明においては、外郭部25の端部25a,25bの一方または両方が、配線部23から離れていて、外郭部25の端部と配線部23の側部との間で、封止絶縁層27と層間絶縁層21とが接合された構成とすることもできる。
このほか本発明においては、外郭部25の端部25a,25bの一方または両方が、配線部23から離れていて、外郭部25の端部と配線部23の側部との間で、封止絶縁層27と層間絶縁層21とが接合された構成とすることもできる。
第2形態例の半導体装置における半導体基板20、層間絶縁層21、再配線層22、配線部23、ランド部24、外郭部25、間隙部26、封止絶縁層27、外部接続端子28等のより具体的な構成および製造方法は、特に断りのない限り、それぞれ、第1形態例の半導体装置における半導体基板10、層間絶縁層11、再配線層12、配線部13、ランド部14、外郭部15、間隙部16、封止絶縁層17、外部接続端子18等と同様とすることができるので、重複する説明は省略する。
配線部23の第2の部分23bまたはその近傍には、間隙部26の代わりに封止絶縁層27と層間絶縁層21とを接合するため、貫通孔29を形成しても良い。この貫通孔29内においても、封止絶縁層27と層間絶縁層21とが接合される。
配線部23の第2の部分23bまたはその近傍には、間隙部26の代わりに封止絶縁層27と層間絶縁層21とを接合するため、貫通孔29を形成しても良い。この貫通孔29内においても、封止絶縁層27と層間絶縁層21とが接合される。
以上、本発明を好適な実施の形態に基づいて説明してきたが、本発明は上述の形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の改変が可能である。
例えば、図1はランド部14の全周にわたって開口部17aにおける封止絶縁層17の端部17bがランド部14の側面14bより内側に位置し、図2はランド部24の全周にわたって開口部27aにおける封止絶縁層27の端部27bがランド部24の側面24bより外側に位置する例であるが、このほか、封止絶縁層の端部がランド部の側面より内側に位置する箇所と、外側に位置する箇所とが混在していても良い。
例えば、図1はランド部14の全周にわたって開口部17aにおける封止絶縁層17の端部17bがランド部14の側面14bより内側に位置し、図2はランド部24の全周にわたって開口部27aにおける封止絶縁層27の端部27bがランド部24の側面24bより外側に位置する例であるが、このほか、封止絶縁層の端部がランド部の側面より内側に位置する箇所と、外側に位置する箇所とが混在していても良い。
本発明は、再配線層にランド部を有する各種の半導体装置に利用することができる。
10,20…半導体基板、10a,20a…一方の主面、10b,20b…他方の主面、11,21…層間絶縁層、12,22…再配線層、13,23…配線部、14,24…ランド部、14a,24a…ランド部の上面、14b,24b…ランド部の側面、15,25…外郭部、16,26…間隙部、17,27…封止絶縁層、17a,27a…開口部、17b,27b…開口部における封止絶縁層の端部、18,28…外部接続端子。
Claims (6)
- 一方の主面に半導体デバイスおよび電極が設けられた半導体基板と、前記半導体基板の一方の主面の上に形成された層間絶縁層と、前記層間絶縁層上に形成された再配線層と、前記再配線層の上を封止する封止絶縁層とを有し、
前記再配線層は、配線部の端部に形成されたランド部と、前記ランド部から離れて前記ランド部の周囲に形成された外郭部とを含み、
前記封止絶縁層は、前記ランド部の少なくとも一部が露出する開口部を有し、前記ランド部と前記外郭部との間隙部において前記封止絶縁層と前記層間絶縁層とが接合されていることを特徴とする半導体装置。 - 前記外郭部および前記間隙部は、それぞれ前記ランド部の周囲を取り囲むように、連続して形成されていることを特徴とする請求項1に記載の半導体装置。
- 前記開口部における封止絶縁層の端部が、前記ランド部の側面より内側に位置し、前記ランド部の上面の一部および側面が、前記封止絶縁層に封止されていることを特徴とする請求項1または2に記載の半導体装置。
- 前記開口部における封止絶縁層の端部が、前記ランド部の側面より外側に位置し、前記ランド部の上面の全部および側面が、前記封止絶縁層の開口部から露出されていることを特徴とする請求項1または2に記載の半導体装置。
- 前記ランド部に外部接続端子が形成されていることを特徴とする請求項1〜4のいずれかに記載の半導体装置。
- 前記ランド部に外部接続端子が形成され、前記外部接続端子が、前記開口部から露出された前記ランド部の上面および側面と接していることを特徴とする請求項4に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009176657A JP2011034988A (ja) | 2009-07-29 | 2009-07-29 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009176657A JP2011034988A (ja) | 2009-07-29 | 2009-07-29 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011034988A true JP2011034988A (ja) | 2011-02-17 |
Family
ID=43763810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009176657A Pending JP2011034988A (ja) | 2009-07-29 | 2009-07-29 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011034988A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11631649B2 (en) | 2018-12-14 | 2023-04-18 | Olympus Corporation | Bonded body and manufacturing method of bonded body |
-
2009
- 2009-07-29 JP JP2009176657A patent/JP2011034988A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11631649B2 (en) | 2018-12-14 | 2023-04-18 | Olympus Corporation | Bonded body and manufacturing method of bonded body |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10026707B2 (en) | Wafer level package and method | |
TWI582930B (zh) | 積體電路裝置及封裝組件 | |
TWI460844B (zh) | 具有內嵌式晶片及矽導通孔晶粒之堆疊封裝結構及其製造方法 | |
US10242972B2 (en) | Package structure and fabrication method thereof | |
US20200370184A1 (en) | Fabrication method of substrate having electrical interconnection structures | |
KR20140012689A (ko) | 지지 터미널 패드를 갖는 반도체 칩 | |
WO2012177450A1 (en) | Semiconductor chip with dual polymer film interconnect structures | |
JP2001127095A (ja) | 半導体装置及びその製造方法 | |
JP2005026301A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
TWI473227B (zh) | 基板之連接結構及其製法 | |
JP2006303036A (ja) | 半導体装置 | |
KR20100093357A (ko) | 웨이퍼 레벨 칩스케일 패키지 | |
JP6152434B2 (ja) | 半導体装置 | |
JP4722690B2 (ja) | 半導体装置およびその製造方法 | |
KR20070006110A (ko) | 웨이퍼 레벨 공정을 이용한 플립칩 패키지 및 그 제조방법 | |
US20120126397A1 (en) | Semiconductor substrate and method thereof | |
JP5873146B2 (ja) | 半導体装置 | |
JP3972211B2 (ja) | 半導体装置及びその製造方法 | |
JP2011034988A (ja) | 半導体装置 | |
TWI744498B (zh) | 基板結構及其製法 | |
JP4322903B2 (ja) | 半導体装置、および半導体装置の製造方法 | |
WO2018198544A1 (ja) | 半導体装置の製造方法および半導体装置 | |
JP2008227162A (ja) | 半導体装置 | |
TWM589366U (zh) | 具有增強互連的晶片封裝組件 | |
JP2007258354A (ja) | 半導体装置の製造方法 |