JP5873146B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5873146B2 JP5873146B2 JP2014144668A JP2014144668A JP5873146B2 JP 5873146 B2 JP5873146 B2 JP 5873146B2 JP 2014144668 A JP2014144668 A JP 2014144668A JP 2014144668 A JP2014144668 A JP 2014144668A JP 5873146 B2 JP5873146 B2 JP 5873146B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- semiconductor device
- electrode
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
Claims (5)
- 半導体基板と、
前記半導体基板の第1主面に形成された半導体素子と、
前記半導体基板の前記第1主面に形成されると共に前記半導体素子に接続された電極と、
前記半導体基板の前記第1主面と前記電極とを被覆すると共に、前記電極の一部を露出させる第1の開口部を有する第1の絶縁膜と、
前記電極の上面に対するプローブ針の当接により前記電極より生じ、前記電極の前記上面上及び前記半導体基板の前記第1主面上の少なくとも一方に残留する残渣物と、
前記半導体基板が有する前記電極の直上に形成され前記電極と電気的に接続された導電性ポストと、
前記第1の絶縁膜と前記導電性ポストの頂面とを被覆すると共に前記電極に対応する前記導電性ポストの前記頂面を露出させる第2の開口部を有する第2の絶縁膜と、
を備え、
前記残渣物は、前記導電性ポスト及び前記第2の絶縁膜の少なくとも一方に埋め込まれている
ことを特徴とする半導体装置。 - 前記第2の絶縁膜が熱硬化樹脂であることを特徴とする請求項1に記載の半導体装置。
- 積層された第1の導電性材料と第2の導電性材料とが前記導電性ポストを構成することを特徴とする請求項1または2に記載の半導体装置。
- 前記第2の開口部における前記導電性ポストの前記頂面から前記第2の絶縁膜上に延在する導電膜層を備えることを特徴とする請求項1から3のいずれか1項に記載の半導体装置。
- 前記残渣物は、前記第2の絶縁膜よりも小さな熱膨張係数を有することを特徴とする請求項1から4のいずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014144668A JP5873146B2 (ja) | 2014-07-15 | 2014-07-15 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014144668A JP5873146B2 (ja) | 2014-07-15 | 2014-07-15 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010030277A Division JP5582811B2 (ja) | 2010-02-15 | 2010-02-15 | 半導体装置及びその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016004857A Division JP6152434B2 (ja) | 2016-01-14 | 2016-01-14 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014197711A JP2014197711A (ja) | 2014-10-16 |
JP5873146B2 true JP5873146B2 (ja) | 2016-03-01 |
Family
ID=52358263
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014144668A Active JP5873146B2 (ja) | 2014-07-15 | 2014-07-15 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5873146B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11387192B2 (en) | 2019-12-31 | 2022-07-12 | Samsung Electronics Co., Ltd. | Semiconductor package |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7335036B2 (ja) | 2019-03-29 | 2023-08-29 | ラピスセミコンダクタ株式会社 | 半導体パッケージの製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005109427A (ja) * | 2003-09-12 | 2005-04-21 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2009231402A (ja) * | 2008-03-21 | 2009-10-08 | Fujitsu Microelectronics Ltd | 半導体装置及び半導体装置の製造方法 |
-
2014
- 2014-07-15 JP JP2014144668A patent/JP5873146B2/ja active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11387192B2 (en) | 2019-12-31 | 2022-07-12 | Samsung Electronics Co., Ltd. | Semiconductor package |
Also Published As
Publication number | Publication date |
---|---|
JP2014197711A (ja) | 2014-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5582811B2 (ja) | 半導体装置及びその製造方法 | |
US8405199B2 (en) | Conductive pillar for semiconductor substrate and method of manufacture | |
US7364998B2 (en) | Method for forming high reliability bump structure | |
US8258055B2 (en) | Method of forming semiconductor die | |
US7417326B2 (en) | Semiconductor device and manufacturing method of the same | |
JP4611943B2 (ja) | 半導体装置 | |
US11495556B2 (en) | Semiconductor structure having counductive bump with tapered portions and method of manufacturing the same | |
JP4596001B2 (ja) | 半導体装置の製造方法 | |
JP5387407B2 (ja) | 半導体装置 | |
JP5249080B2 (ja) | 半導体装置 | |
JP2007317979A (ja) | 半導体装置の製造方法 | |
JP4765947B2 (ja) | 半導体装置およびその製造方法 | |
JP2010192478A (ja) | 半導体装置の製造方法 | |
US20120319251A1 (en) | Solder Ball Protection Structure with Thick Polymer Layer | |
JP2012080043A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6152434B2 (ja) | 半導体装置 | |
JP5873146B2 (ja) | 半導体装置 | |
JP2008244383A (ja) | 半導体装置およびその製造方法 | |
JP4264823B2 (ja) | 半導体装置の製造方法 | |
JP5375354B2 (ja) | 半導体素子及びその製造方法 | |
JP4722690B2 (ja) | 半導体装置およびその製造方法 | |
JP5168965B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4812673B2 (ja) | 半導体装置 | |
JP2007258629A (ja) | チップサイズパッケージの製造方法 | |
US20170053812A1 (en) | Semiconductor device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140715 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150309 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150331 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150521 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151215 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160114 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Ref document number: 5873146 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |