JP4765947B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4765947B2 JP4765947B2 JP2007014533A JP2007014533A JP4765947B2 JP 4765947 B2 JP4765947 B2 JP 4765947B2 JP 2007014533 A JP2007014533 A JP 2007014533A JP 2007014533 A JP2007014533 A JP 2007014533A JP 4765947 B2 JP4765947 B2 JP 4765947B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring
- opening
- inorganic insulating
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
請求項2に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記配線は前記半導体基板上に設けられた有機樹脂からなる有機絶縁膜上に設けられていることを特徴とするものである。
請求項3に記載の発明に係る半導体装置は、請求項2に記載の発明において、前記無機絶縁膜は前記配線を含む前記有機絶縁膜上に設けられていることを特徴とするものである。
請求項4に記載の発明に係る半導体装置は、請求項1〜3のいずれかに記載の発明において、前記配線の接続パッド部、前記オーバーコート膜の開口部の内壁面に前記柱状電極の下地となる下地金属層が設けられていることを特徴とするものである。
請求項5に記載の発明に係る半導体装置は、請求項1〜4のいずれかに記載の発明において、前記柱状電極は、前記無機絶縁膜および前記オーバーコート膜の開口部内における前記配線の接続パッド部上に設けられた下部柱状電極部と、前記下部柱状電極部上およびその周囲における前記オーバーコート膜上に前記下部柱状電極部に連続して設けられた上部柱状電極部とからなることを特徴とするものである。
請求項6に記載の発明に係る半導体装置は、請求項5に記載の発明において、前記配線の接続パッド部、前記オーバーコート膜の開口部の内壁面および前記オーバーコート膜の上面に下地金属層が設けられていることを特徴とするものである。
請求項7に記載の発明に係る半導体装置は、請求項5に記載の発明において、前記無機絶縁膜の開口部の内壁面、前記オーバーコート膜の開口部の内壁面およびその周囲における前記オーバーコート膜の上面と前記柱状電極との間に別の無機絶縁膜が設けられていることを特徴とするものである。
請求項8に記載の発明に係る半導体装置は、半導体基板と、前記半導体基板上に設けられた複数の配線と、前記配線の表面に設けられ、前記配線の接続パッド部に対応する部分に開口部を有する無機絶縁膜と、前記無機絶縁膜を含む前記半導体基板上に設けられ、前記配線の接続パッド部に対応する部分に開口部を有する有機樹脂からなるオーバーコート膜と、前記無機絶縁膜の開口部内、前記オーバーコート膜の開口部内およびその上方に前記配線の接続パッド部に接続されて設けられた柱状電極と、を備え、前記柱状電極は、前記無機絶縁膜および前記オーバーコート膜の開口部内における前記配線の接続パッド部上に設けられた下部柱状電極部と、前記下部柱状電極部上およびその周囲における前記オーバーコート膜上に前記下部柱状電極部に連続して設けられた上部柱状電極部とからなり、前記無機絶縁膜の開口部の内壁面、前記オーバーコート膜の開口部の内壁面およびその周囲における前記オーバーコート膜の上面と前記柱状電極との間に別の無機絶縁膜が設けられていることを特徴とするものである。
請求項9に記載の発明に係る半導体装置は、請求項8に記載の発明において、前記配線は前記半導体基板上に設けられた有機樹脂からなる有機絶縁膜上に設けられていることを特徴とするものである。
請求項10に記載の発明に係る半導体装置は、請求項9に記載の発明において、前記無機絶縁膜は前記配線を含む前記有機絶縁膜上に設けられていることを特徴とするものである。
請求項11に記載の発明に係る半導体装置は、請求項8〜10のいずれかに記載の発明において、前記配線の接続パッド部、前記オーバーコート膜の開口部の内壁面に前記柱状電極の下地となる下地金属層が設けられていることを特徴とするものである。
請求項12に記載の発明に係る半導体装置は、請求項8〜11のいずれかに記載の発明において、前記配線の接続パッド部、前記オーバーコート膜の開口部の内壁面および上部柱状電極部と上部柱状電極部との間に下地金属層が設けられていることを特徴とするものである。
請求項13に記載の発明に係る半導体装置の製造方法は、半導体基板上に複数の配線を形成する工程と、前記配線の表面に、前記配線の接続パッド部に対応する部分に開口部を有する無機絶縁膜を形成する工程と、前記無機絶縁膜を含む前記半導体基板上に、前記配線の接続パッド部に対応する部分に開口部を有する有機樹脂からなるオーバーコート膜を形成する工程と、前記無機絶縁膜の開口部の内壁面および前記オーバーコート膜の開口部の内壁面に別の無機絶縁膜を形成する工程と、前記無機絶縁膜の開口部内、前記オーバーコート膜の開口部内およびその上方に電解メッキにより柱状電極を形成する工程と、を有することを特徴とするものである。
請求項14に記載の発明に係る半導体装置の製造方法は、請求項13に記載の発明において、前記配線は前記半導体基板上に形成された有機絶縁膜上に形成することを特徴とするものである。
請求項15に記載の発明に係る半導体装置の製造方法は、請求項14に記載の発明において、前記無機絶縁膜は前記配線を含む前記有機絶縁膜上に形成することを特徴とするものである。
請求項16に記載の発明に係る半導体装置の製造方法は、請求項13〜15のいずれかに記載の発明において、前記配線の接続パッド部、前記オーバーコート膜の開口部の内壁面に前記柱状電極の下地となる下地金属層を形成することを特徴とするものである。
請求項17に記載の発明に係る半導体装置の製造方法は、請求項13〜16のいずれかに記載の発明において、前記柱状電極を形成する工程は、電解メッキにより、前記無機絶縁膜および前記オーバーコート膜の開口部内における前記配線の接続パッド部上に下部柱状電極部を形成し、続いて、前記下部柱状電極部上およびその周囲における前記オーバーコート膜上に上部柱状電極部を形成する工程であることを特徴とするものである。
請求項18に記載の発明に係る半導体装置の製造方法は、請求項17に記載の発明において、前記配線の接続パッド部、前記オーバーコート膜の開口部の内壁面および前記オーバーコート膜の上面に下地金属層を形成することを特徴とするものである。
請求項19に記載の発明に係る半導体装置の製造方法は、請求項17に記載の発明において、前記柱状電極を形成する前に、前記無機絶縁膜の開口部の内壁面、前記オーバーコート膜の開口部の内壁面およびその周囲における前記オーバーコート膜の上面に別の無機絶縁膜を形成する工程を有することを特徴とするものである。
請求項20に記載の発明に係る半導体装置の製造方法は、半導体基板上に複数の配線を形成する工程と、前記配線の表面に、前記配線の接続パッド部に対応する部分に開口部を有する無機絶縁膜を形成する工程と、前記無機絶縁膜を含む前記半導体基板上に、前記配線の接続パッド部に対応する部分に開口部を有する有機樹脂からなるオーバーコート膜を形成する工程と、前記無機絶縁膜の開口部の内壁面、前記オーバーコート膜の開口部の内壁面およびその周囲における前記オーバーコート膜の上面に別の無機絶縁膜を形成する工程と、前記無機絶縁膜の開口部内、前記オーバーコート膜の開口部内およびその上方に電解メッキにより柱状電極を形成する工程と、を有し、前記柱状電極を形成する工程は、電解メッキにより、前記無機絶縁膜および前記オーバーコート膜の開口部内における前記配線の接続パッド部上に下部柱状電極部を形成し、続いて、前記下部柱状電極部上およびその周囲における前記オーバーコート膜上に上部柱状電極部を形成する工程であることを特徴とするものである。
請求項21に記載の発明に係る半導体装置の製造方法は、請求項20に記載の発明において、前記配線は前記半導体基板上に形成された有機絶縁膜上に形成することを特徴とするものである。
請求項22に記載の発明に係る半導体装置の製造方法は、請求項21に記載の発明において、前記無機絶縁膜は前記配線を含む前記有機絶縁膜上に形成することを特徴とするものである。
請求項23に記載の発明に係る半導体装置の製造方法は、請求項20〜22のいずれかに記載の発明において、前記配線の接続パッド部、前記オーバーコート膜の開口部の内壁面に前記柱状電極の下地となる下地金属層を形成することを特徴とするものである。
請求項24に記載の発明に係る半導体装置の製造方法は、請求項20〜23のいずれかに記載の発明において、前記配線の接続パッド部、前記オーバーコート膜の開口部の内壁面および前記オーバーコート膜の上面に下地金属層を形成することを特徴とするものである。
図1はこの発明の参考例としての半導体装置の断面図を示す。この半導体装置は、CSPと呼ばれるもので、シリコン基板(半導体基板)1を備えている。シリコン基板1の上面には集積回路(図示せず)が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド2が集積回路に接続されて設けられている。
図13はこの発明の第1実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す半導体装置と異なる点は、開口部10を有する第2の無機絶縁膜9を下地金属層7を含む配線8の表面のみに設け、第2の無機絶縁膜9の開口部10の内壁面、オーバーコート膜11の開口部12の内壁面およびその周囲におけるオーバーコート膜11の上面に第3の無機絶縁膜16を設けた点である。
図21はこの発明の第2実施形態としての半導体装置の断面図を示す。この半導体装置において、図13に示す半導体装置と異なる点は、開口部10を有する第2の無機絶縁膜9を配線9を含む有機保護膜5の上面全体に設けた点である。この半導体装置の製造方法の一例としては、図8に示す工程後に、図17に示す工程を行なえばよく、その詳細な説明は省略する。
2 接続パッド
3 第1の無機絶縁膜
5 有機保護膜
7 下地金属層
8 配線
9 第2の無機絶縁膜
11 オーバーコート膜
13 下地金属層
14 柱状電極
14a 下部柱状電極部
14b 上部柱状電極部
15 半田ボール
16 第3の無機絶縁膜
Claims (24)
- 半導体基板と、
前記半導体基板上に設けられた複数の配線と、
前記配線の表面に設けられ、前記配線の接続パッド部に対応する部分に開口部を有する無機絶縁膜と、
前記無機絶縁膜を含む前記半導体基板上に設けられ、前記配線の接続パッド部に対応する部分に開口部を有する有機樹脂からなるオーバーコート膜と、
前記無機絶縁膜の開口部内、前記オーバーコート膜の開口部内およびその上方に前記配線の接続パッド部に接続されて設けられた柱状電極と、
前記無機絶縁膜の開口部の内壁面および前記オーバーコート膜の開口部の内壁面と前記柱状電極との間に設けられた別の無機絶縁膜と、
を備えていることを特徴とする半導体装置。 - 請求項1に記載の発明において、前記配線は前記半導体基板上に設けられた有機樹脂からなる有機絶縁膜上に設けられていることを特徴とする半導体装置。
- 請求項2に記載の発明において、前記無機絶縁膜は前記配線を含む前記有機絶縁膜上に設けられていることを特徴とする半導体装置。
- 請求項1〜3のいずれかに記載の発明において、前記配線の接続パッド部、前記オーバーコート膜の開口部の内壁面に前記柱状電極の下地となる下地金属層が設けられていることを特徴とする半導体装置。
- 請求項1〜4のいずれかに記載の発明において、前記柱状電極は、前記無機絶縁膜および前記オーバーコート膜の開口部内における前記配線の接続パッド部上に設けられた下部柱状電極部と、前記下部柱状電極部上およびその周囲における前記オーバーコート膜上に前記下部柱状電極部に連続して設けられた上部柱状電極部とからなることを特徴とする半導体装置。
- 請求項5に記載の発明において、前記配線の接続パッド部、前記オーバーコート膜の開口部の内壁面および前記オーバーコート膜の上面に下地金属層が設けられていることを特徴とする半導体装置。
- 請求項5に記載の発明において、前記無機絶縁膜の開口部の内壁面、前記オーバーコート膜の開口部の内壁面およびその周囲における前記オーバーコート膜の上面と前記柱状電極との間に別の無機絶縁膜が設けられていることを特徴とする半導体装置。
- 半導体基板と、
前記半導体基板上に設けられた複数の配線と、
前記配線の表面に設けられ、前記配線の接続パッド部に対応する部分に開口部を有する無機絶縁膜と、
前記無機絶縁膜を含む前記半導体基板上に設けられ、前記配線の接続パッド部に対応する部分に開口部を有する有機樹脂からなるオーバーコート膜と、
前記無機絶縁膜の開口部内、前記オーバーコート膜の開口部内およびその上方に前記配線の接続パッド部に接続されて設けられた柱状電極と、
を備え、
前記柱状電極は、前記無機絶縁膜および前記オーバーコート膜の開口部内における前記配線の接続パッド部上に設けられた下部柱状電極部と、前記下部柱状電極部上およびその周囲における前記オーバーコート膜上に前記下部柱状電極部に連続して設けられた上部柱状電極部とからなり、
前記無機絶縁膜の開口部の内壁面、前記オーバーコート膜の開口部の内壁面およびその周囲における前記オーバーコート膜の上面と前記柱状電極との間に別の無機絶縁膜が設けられていることを特徴とする半導体装置。 - 請求項8に記載の発明において、前記配線は前記半導体基板上に設けられた有機樹脂からなる有機絶縁膜上に設けられていることを特徴とする半導体装置。
- 請求項9に記載の発明において、前記無機絶縁膜は前記配線を含む前記有機絶縁膜上に設けられていることを特徴とする半導体装置。
- 請求項8〜10のいずれかに記載の発明において、前記配線の接続パッド部、前記オーバーコート膜の開口部の内壁面に前記柱状電極の下地となる下地金属層が設けられていることを特徴とする半導体装置。
- 請求項8〜11のいずれかに記載の発明において、前記配線の接続パッド部、前記オーバーコート膜の開口部の内壁面および前記オーバーコート膜の上面に下地金属層が設けられていることを特徴とする半導体装置。
- 半導体基板上に複数の配線を形成する工程と、
前記配線の表面に、前記配線の接続パッド部に対応する部分に開口部を有する無機絶縁膜を形成する工程と、
前記無機絶縁膜を含む前記半導体基板上に、前記配線の接続パッド部に対応する部分に開口部を有する有機樹脂からなるオーバーコート膜を形成する工程と、
前記無機絶縁膜の開口部の内壁面および前記オーバーコート膜の開口部の内壁面に別の無機絶縁膜を形成する工程と、
前記無機絶縁膜の開口部内、前記オーバーコート膜の開口部内およびその上方に電解メッキにより柱状電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 請求項13に記載の発明において、前記配線は前記半導体基板上に形成された有機絶縁膜上に形成することを特徴とする半導体装置の製造方法。
- 請求項14に記載の発明において、前記無機絶縁膜は前記配線を含む前記有機絶縁膜上に形成することを特徴とする半導体装置の製造方法。
- 請求項13〜15のいずれかに記載の発明において、前記配線の接続パッド部、前記オーバーコート膜の開口部の内壁面に前記柱状電極の下地となる下地金属層を形成することを特徴とする半導体装置の製造方法。
- 請求項13〜16のいずれかに記載の発明において、前記柱状電極を形成する工程は、電解メッキにより、前記無機絶縁膜および前記オーバーコート膜の開口部内における前記配線の接続パッド部上に下部柱状電極部を形成し、続いて、前記下部柱状電極部上およびその周囲における前記オーバーコート膜上に上部柱状電極部を形成する工程であることを特徴とする半導体装置の製造方法。
- 請求項17に記載の発明において、前記配線の接続パッド部、前記オーバーコート膜の開口部の内壁面および前記オーバーコート膜の上面に下地金属層を形成することを特徴とする半導体装置の製造方法。
- 請求項17に記載の発明において、前記柱状電極を形成する前に、前記無機絶縁膜の開口部の内壁面、前記オーバーコート膜の開口部の内壁面およびその周囲における前記オーバーコート膜の上面に別の無機絶縁膜を形成する工程を有することを特徴とする半導体装置の製造方法。
- 半導体基板上に複数の配線を形成する工程と、
前記配線の表面に、前記配線の接続パッド部に対応する部分に開口部を有する無機絶縁膜を形成する工程と、
前記無機絶縁膜を含む前記半導体基板上に、前記配線の接続パッド部に対応する部分に開口部を有する有機樹脂からなるオーバーコート膜を形成する工程と、
前記無機絶縁膜の開口部の内壁面、前記オーバーコート膜の開口部の内壁面およびその周囲における前記オーバーコート膜の上面に別の無機絶縁膜を形成する工程と、
前記無機絶縁膜の開口部内、前記オーバーコート膜の開口部内およびその上方に電解メッキにより柱状電極を形成する工程と、
を有し、
前記柱状電極を形成する工程は、電解メッキにより、前記無機絶縁膜および前記オーバーコート膜の開口部内における前記配線の接続パッド部上に下部柱状電極部を形成し、続いて、前記下部柱状電極部上およびその周囲における前記オーバーコート膜上に上部柱状電極部を形成する工程であることを特徴とする半導体装置の製造方法。 - 請求項20に記載の発明において、前記配線は前記半導体基板上に形成された有機絶縁膜上に形成することを特徴とする半導体装置の製造方法。
- 請求項21に記載の発明において、前記無機絶縁膜は前記配線を含む前記有機絶縁膜上に形成することを特徴とする半導体装置の製造方法。
- 請求項20〜22のいずれかに記載の発明において、前記配線の接続パッド部、前記オーバーコート膜の開口部の内壁面に前記柱状電極の下地となる下地金属層を形成することを特徴とする半導体装置の製造方法。
- 請求項20〜23のいずれかに記載の発明において、前記配線の接続パッド部、前記オーバーコート膜の開口部の内壁面および前記オーバーコート膜の上面に下地金属層を形成することを特徴とする半導体装置の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007014533A JP4765947B2 (ja) | 2007-01-25 | 2007-01-25 | 半導体装置およびその製造方法 |
US12/009,719 US8749065B2 (en) | 2007-01-25 | 2008-01-22 | Semiconductor device comprising electromigration prevention film and manufacturing method thereof |
PCT/JP2008/051594 WO2008091023A1 (en) | 2007-01-25 | 2008-01-24 | Semiconductor device comprising electromigration prevention film and manufacturing method thereof |
CN200880002910.6A CN101589467B (zh) | 2007-01-25 | 2008-01-24 | 包括电迁移防护膜的半导体装置及其制造方法 |
KR1020097014906A KR20090092328A (ko) | 2007-01-25 | 2008-01-24 | 일렉트로마이그레이션 방지막을 구비하는 반도체 장치 및 그 제조방법 |
TW097102591A TW200847365A (en) | 2007-01-25 | 2008-01-24 | Semiconductor device comprising electromigration prevention film and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007014533A JP4765947B2 (ja) | 2007-01-25 | 2007-01-25 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008182059A JP2008182059A (ja) | 2008-08-07 |
JP4765947B2 true JP4765947B2 (ja) | 2011-09-07 |
Family
ID=39725720
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007014533A Expired - Fee Related JP4765947B2 (ja) | 2007-01-25 | 2007-01-25 | 半導体装置およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4765947B2 (ja) |
CN (1) | CN101589467B (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5277788B2 (ja) * | 2008-08-14 | 2013-08-28 | ソニー株式会社 | 半導体装置およびその製造方法 |
JP5296590B2 (ja) | 2009-03-30 | 2013-09-25 | 新光電気工業株式会社 | 半導体パッケージの製造方法 |
US9024431B2 (en) | 2009-10-29 | 2015-05-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor die contact structure and method |
US8237277B2 (en) * | 2010-03-23 | 2012-08-07 | Casio Computer Co., Ltd. | Semiconductor device provided with tin diffusion inhibiting layer, and manufacturing method of the same |
CN102867758B (zh) * | 2011-07-08 | 2015-12-02 | 颀邦科技股份有限公司 | 凸块制造工艺及其结构 |
US9190348B2 (en) | 2012-05-30 | 2015-11-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Scheme for connector site spacing and resulting structures |
JP5633095B2 (ja) * | 2013-02-08 | 2014-12-03 | 新光電気工業株式会社 | 半導体パッケージの製造方法および半導体パッケージ |
JP6365106B2 (ja) * | 2014-08-18 | 2018-08-01 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
US10651201B2 (en) * | 2017-04-05 | 2020-05-12 | Samsung Electronics Co., Ltd. | Integrated circuit including interconnection and method of fabricating the same, the interconnection including a pattern shaped and/or a via disposed for mitigating electromigration |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5391397A (en) * | 1994-04-05 | 1995-02-21 | Motorola, Inc. | Method of adhesion to a polyimide surface by formation of covalent bonds |
JP3905032B2 (ja) * | 2002-12-20 | 2007-04-18 | シャープ株式会社 | 半導体装置、および、その製造方法 |
JP4307296B2 (ja) * | 2004-03-12 | 2009-08-05 | 三洋電機株式会社 | 半導体装置の製造方法 |
JP2006147810A (ja) * | 2004-11-19 | 2006-06-08 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
-
2007
- 2007-01-25 JP JP2007014533A patent/JP4765947B2/ja not_active Expired - Fee Related
-
2008
- 2008-01-24 CN CN200880002910.6A patent/CN101589467B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008182059A (ja) | 2008-08-07 |
CN101589467B (zh) | 2012-05-30 |
CN101589467A (zh) | 2009-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4765947B2 (ja) | 半導体装置およびその製造方法 | |
US8749065B2 (en) | Semiconductor device comprising electromigration prevention film and manufacturing method thereof | |
JP5582811B2 (ja) | 半導体装置及びその製造方法 | |
US7888238B2 (en) | Method of manufacturing semiconductor device having semiconductor formation regions of different planar sizes | |
US20110254159A1 (en) | Conductive feature for semiconductor substrate and method of manufacture | |
US8309373B2 (en) | Method of manufacturing semiconductor device | |
JP2010232400A (ja) | 半導体基板と半導体基板の製造方法および半導体パッケージ | |
JP2004273591A (ja) | 半導体装置及びその製造方法 | |
JP4956465B2 (ja) | 半導体装置の製造方法 | |
JP2004349610A (ja) | 半導体装置およびその製造方法 | |
US6479376B1 (en) | Process improvement for the creation of aluminum contact bumps | |
JP4492621B2 (ja) | 半導体装置およびその製造方法 | |
JP5460069B2 (ja) | 半導体基板と半導体パッケージおよび半導体基板の製造方法 | |
JP2008244383A (ja) | 半導体装置およびその製造方法 | |
JP2005260081A (ja) | 半導体装置及びその製造方法 | |
JP6152434B2 (ja) | 半導体装置 | |
JP2004134708A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2008218494A (ja) | 半導体装置およびその製造方法 | |
JP5873146B2 (ja) | 半導体装置 | |
JP2007281289A (ja) | 電子部品及びその製造方法 | |
JP5170915B2 (ja) | 半導体装置の製造方法 | |
JP2004296812A (ja) | 半導体装置及びその製造方法 | |
WO2018142976A1 (ja) | Csp型半導体デバイスおよびその製造方法 | |
TW201930646A (zh) | 具凸塊結構之半導體裝置及其製造方法 | |
JP2013207067A (ja) | 半導体装置、及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080514 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110328 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110517 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110530 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140624 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140624 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140624 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140624 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |