JP4765947B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4765947B2
JP4765947B2 JP2007014533A JP2007014533A JP4765947B2 JP 4765947 B2 JP4765947 B2 JP 4765947B2 JP 2007014533 A JP2007014533 A JP 2007014533A JP 2007014533 A JP2007014533 A JP 2007014533A JP 4765947 B2 JP4765947 B2 JP 4765947B2
Authority
JP
Japan
Prior art keywords
insulating film
wiring
opening
inorganic insulating
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007014533A
Other languages
English (en)
Other versions
JP2008182059A (ja
Inventor
一郎 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2007014533A priority Critical patent/JP4765947B2/ja
Priority to US12/009,719 priority patent/US8749065B2/en
Priority to PCT/JP2008/051594 priority patent/WO2008091023A1/en
Priority to CN200880002910.6A priority patent/CN101589467B/zh
Priority to KR1020097014906A priority patent/KR20090092328A/ko
Priority to TW097102591A priority patent/TW200847365A/zh
Publication of JP2008182059A publication Critical patent/JP2008182059A/ja
Application granted granted Critical
Publication of JP4765947B2 publication Critical patent/JP4765947B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

この発明は半導体装置およびその製造方法に関する。
従来の半導体装置には、CSP(chip size package)と呼ばれるもので、半導体基板上に設けられた絶縁膜の上面に配線が設けられ、配線の接続パッド部上面に柱状電極が設けられ、配線を含む絶縁膜の上面に封止膜がその上面が柱状電極の上面と面一となるように設けられ、柱状電極の上面に半田ボールが設けられたものがある(例えば、特許文献1参照)。
特開2004−349611号公報
ところで、上記従来の半導体装置の製造方法では、配線の接続パッド部上面に柱状電極を形成した後に、配線および柱状電極を含む絶縁膜の上面にスピンコート法等によりエポキシ系樹脂、ポリイミド系樹脂等の有機樹脂からなる封止膜をその厚さが柱状電極の高さよりも厚くなるように形成し、封止膜の上面側を適宜に研削して除去することにより、柱状電極の上面を露出させるとともに、この露出された柱状電極の上面を含む封止膜の上面を平坦化している。この場合、研削という特殊工程が必要であるという問題があった。
また、上記従来の半導体装置では、封止膜をエポキシ系樹脂、ポリイミド系樹脂等の有機樹脂によって形成しているので、エレクトロマイグレーションの発生により、配線や柱状電極中の金属(銅)イオンが封止膜中等を移動し、配線相互間、柱状電極相互間あるいは配線と柱状電極との間で短絡が発生する要因の一つになるという問題があった。
そこで、この発明は、研削という特殊工程を不要とすることができ、且つ、エレクトロマイグレーションの発生を抑制することができる半導体装置およびその製造方法を提供することを目的とする。
請求項1に記載の発明に係る半導体装置は、半導体基板と、前記半導体基板上に設けられた複数の配線と、前記配線の表面に設けられ、前記配線の接続パッド部に対応する部分に開口部を有する無機絶縁膜と、前記無機絶縁膜を含む前記半導体基板上に設けられ、前記配線の接続パッド部に対応する部分に開口部を有する有機樹脂からなるオーバーコート膜と、前記無機絶縁膜の開口部内、前記オーバーコート膜の開口部内およびその上方に前記配線の接続パッド部に接続されて設けられた柱状電極と、前記無機絶縁膜の開口部の内壁面および前記オーバーコート膜の開口部の内壁面と前記柱状電極との間に設けられた別の無機絶縁膜と、を備えていることを特徴とするものである。
請求項に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記配線は前記半導体基板上に設けられた有機樹脂からなる有機絶縁膜上に設けられていることを特徴とするものである。
請求項に記載の発明に係る半導体装置は、請求項に記載の発明において、前記無機絶縁膜は前記配線を含む前記有機絶縁膜上に設けられていることを特徴とするものである。
請求項に記載の発明に係る半導体装置は、請求項1〜のいずれかに記載の発明において、前記配線の接続パッド部、前記オーバーコート膜の開口部の内壁面に前記柱状電極の下地となる下地金属層が設けられていることを特徴とするものである。
請求項に記載の発明に係る半導体装置は、請求項1〜4のいずれかに記載の発明において、前記柱状電極は、前記無機絶縁膜および前記オーバーコート膜の開口部内における前記配線の接続パッド部上に設けられた下部柱状電極部と、前記下部柱状電極部上およびその周囲における前記オーバーコート膜上に前記下部柱状電極部に連続して設けられた上部柱状電極部とからなることを特徴とするものである。
請求項に記載の発明に係る半導体装置は、請求項に記載の発明において、前記配線の接続パッド部、前記オーバーコート膜の開口部の内壁面および前記オーバーコート膜上面に下地金属層が設けられていることを特徴とするものである。
請求項に記載の発明に係る半導体装置は、請求項に記載の発明において、前記無機絶縁膜の開口部の内壁面、前記オーバーコート膜の開口部の内壁面およびその周囲における前記オーバーコート膜の上面と前記柱状電極との間に別の無機絶縁膜が設けられていることを特徴とするものである。
請求項8に記載の発明に係る半導体装置は、半導体基板と、前記半導体基板上に設けられた複数の配線と、前記配線の表面に設けられ、前記配線の接続パッド部に対応する部分に開口部を有する無機絶縁膜と、前記無機絶縁膜を含む前記半導体基板上に設けられ、前記配線の接続パッド部に対応する部分に開口部を有する有機樹脂からなるオーバーコート膜と、前記無機絶縁膜の開口部内、前記オーバーコート膜の開口部内およびその上方に前記配線の接続パッド部に接続されて設けられた柱状電極と、を備え、前記柱状電極は、前記無機絶縁膜および前記オーバーコート膜の開口部内における前記配線の接続パッド部上に設けられた下部柱状電極部と、前記下部柱状電極部上およびその周囲における前記オーバーコート膜上に前記下部柱状電極部に連続して設けられた上部柱状電極部とからなり、前記無機絶縁膜の開口部の内壁面、前記オーバーコート膜の開口部の内壁面およびその周囲における前記オーバーコート膜の上面と前記柱状電極との間に別の無機絶縁膜が設けられていることを特徴とするものである。
請求項9に記載の発明に係る半導体装置は、請求項8に記載の発明において、前記配線は前記半導体基板上に設けられた有機樹脂からなる有機絶縁膜上に設けられていることを特徴とするものである。
請求項10に記載の発明に係る半導体装置は、請求項9に記載の発明において、前記無機絶縁膜は前記配線を含む前記有機絶縁膜上に設けられていることを特徴とするものである。
請求項11に記載の発明に係る半導体装置は、請求項8〜10のいずれかに記載の発明において、前記配線の接続パッド部、前記オーバーコート膜の開口部の内壁面に前記柱状電極の下地となる下地金属層が設けられていることを特徴とするものである。
請求項12に記載の発明に係る半導体装置は、請求項8〜11のいずれかに記載の発明において、前記配線の接続パッド部、前記オーバーコート膜の開口部の内壁面および上部柱状電極部と上部柱状電極部との間に下地金属層が設けられていることを特徴とするものである。
請求項1に記載の発明に係る半導体装置の製造方法は、半導体基板上に複数の配線を形成する工程と、前記配線の表面に、前記配線の接続パッド部に対応する部分に開口部を有する無機絶縁膜を形成する工程と、前記無機絶縁膜を含む前記半導体基板上に、前記配線の接続パッド部に対応する部分に開口部を有する有機樹脂からなるオーバーコート膜を形成する工程と、前記無機絶縁膜の開口部の内壁面および前記オーバーコート膜の開口部の内壁面に別の無機絶縁膜を形成する工程と、前記無機絶縁膜の開口部内、前記オーバーコート膜の開口部内およびその上方に電解メッキにより柱状電極を形成する工程と、を有することを特徴とするものである。
請求項1に記載の発明に係る半導体装置の製造方法は、請求項1に記載の発明において、前記配線は前記半導体基板上に形成された有機絶縁膜上に形成することを特徴とするものである。
請求項1に記載の発明に係る半導体装置の製造方法は、請求項1に記載の発明において、前記無機絶縁膜は前記配線を含む前記有機絶縁膜上に形成することを特徴とするものである。
請求項1に記載の発明に係る半導体装置の製造方法は、請求項1〜1のいずれかに記載の発明において、前記配線の接続パッド部、前記オーバーコート膜の開口部の内壁面に前記柱状電極の下地となる下地金属層を形成することを特徴とするものである。
請求項17に記載の発明に係る半導体装置の製造方法は、請求項13〜16のいずれかに記載の発明において、前記柱状電極を形成する工程は、電解メッキにより、前記無機絶縁膜および前記オーバーコート膜の開口部内における前記配線の接続パッド部上に下部柱状電極部を形成し、続いて、前記下部柱状電極部上およびその周囲における前記オーバーコート膜上に上部柱状電極部を形成する工程であることを特徴とするものである。
請求項18に記載の発明に係る半導体装置の製造方法は、請求項17に記載の発明において、前記配線の接続パッド部、前記オーバーコート膜の開口部の内壁面および前記オーバーコート膜上面に下地金属層を形成することを特徴とするものである。
請求項19に記載の発明に係る半導体装置の製造方法は、請求項17に記載の発明において、前記柱状電極を形成する前に、前記無機絶縁膜の開口部の内壁面、前記オーバーコート膜の開口部の内壁面およびその周囲における前記オーバーコート膜の上面に別の無機絶縁膜を形成する工程を有することを特徴とするものである。
請求項20に記載の発明に係る半導体装置の製造方法は、半導体基板上に複数の配線を形成する工程と、前記配線の表面に、前記配線の接続パッド部に対応する部分に開口部を有する無機絶縁膜を形成する工程と、前記無機絶縁膜を含む前記半導体基板上に、前記配線の接続パッド部に対応する部分に開口部を有する有機樹脂からなるオーバーコート膜を形成する工程と、前記無機絶縁膜の開口部の内壁面、前記オーバーコート膜の開口部の内壁面およびその周囲における前記オーバーコート膜の上面に別の無機絶縁膜を形成する工程と、前記無機絶縁膜の開口部内、前記オーバーコート膜の開口部内およびその上方に電解メッキにより柱状電極を形成する工程と、を有し、前記柱状電極を形成する工程は、電解メッキにより、前記無機絶縁膜および前記オーバーコート膜の開口部内における前記配線の接続パッド部上に下部柱状電極部を形成し、続いて、前記下部柱状電極部上およびその周囲における前記オーバーコート膜上に上部柱状電極部を形成する工程であることを特徴とするものである。
請求項21に記載の発明に係る半導体装置の製造方法は、請求項20に記載の発明において、前記配線は前記半導体基板上に形成された有機絶縁膜上に形成することを特徴とするものである。
請求項22に記載の発明に係る半導体装置の製造方法は、請求項21に記載の発明において、前記無機絶縁膜は前記配線を含む前記有機絶縁膜上に形成することを特徴とするものである。
請求項23に記載の発明に係る半導体装置の製造方法は、請求項20〜22のいずれかに記載の発明において、前記配線の接続パッド部、前記オーバーコート膜の開口部の内壁面に前記柱状電極の下地となる下地金属層を形成することを特徴とするものである。
請求項24に記載の発明に係る半導体装置の製造方法は、請求項20〜23のいずれかに記載の発明において、前記配線の接続パッド部、前記オーバーコート膜の開口部の内壁面および前記オーバーコート膜の上面に下地金属層を形成することを特徴とするものである。
この発明によれば、電解メッキにより形成した柱状電極はオーバーコート膜上に突き出ているので、研削という特殊工程を不要とすることができる。また、少なくとも配線の表面のうち接続パッド部以外を無機絶縁膜で覆っているので、少なくとも配線相互間および配線と柱状電極との間におけるエレクトロマイグレーションの発生を抑制することができる。
参考例
図1はこの発明の参考例としての半導体装置の断面図を示す。この半導体装置は、CSPと呼ばれるもので、シリコン基板(半導体基板)1を備えている。シリコン基板1の上面には集積回路(図示せず)が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド2が集積回路に接続されて設けられている。
接続パッド2の中央部を除くシリコン基板1の上面には酸化シリコンまたは窒化シリコンを主成分とする無機材料からなる第1の無機絶縁膜3が設けられ、接続パッド2の中央部は第1の無機絶縁膜3に設けられた開口部4を介して露出されている。第1の無機絶縁膜3の上面にはポリイミド系樹脂、エポキシ系樹脂等の有機樹脂からなる有機保護膜(有機絶縁膜)5が設けられている。第1の無機絶縁膜3の開口部4に対応する部分における有機保護膜5には開口部6が設けられている。
有機保護膜5の上面には銅等からなる下地金属層7が設けられている。下地金属層7の上面全体には銅からなる配線8が設けられている。下地金属層7を含む配線8の一端部は、第1の無機絶縁膜3および有機保護膜5の開口部4、6を介して接続パッド2に接続されている。配線8を含む有機保護膜5の上面には酸化シリコンまたは窒化シリコンを主成分とする無機材料からなる第2の無機絶縁膜9が設けられている。配線8の接続パッド部に対応する部分における第2の無機絶縁膜9には開口部10が設けられている。
第2の無機絶縁膜9の上面にはポリイミド系樹脂、エポキシ系樹脂等の有機樹脂からなるオーバーコート膜11が設けられている。配線8の接続パッド部に対応する部分におけるオーバーコート膜11には開口部12が設けられている。第2の無機絶縁膜9およびオーバーコート膜11の開口部10、12を介して露出された配線8の接続パッド部上面、第2の無機絶縁膜9の開口部10の内壁面、オーバーコート膜11の開口部12の内壁面およびその周囲におけるオーバーコート膜11の上面には銅等からなる下地金属層13が設けられている。下地金属層13の上面全体には銅からなる柱状電極14が設けられている。
この場合、柱状電極14は、第2の無機絶縁膜9およびオーバーコート膜11の開口部10、12内に設けられた下部柱状電極部14aと、下部柱状電極部14aの上面およびその周囲におけるオーバーコート膜11上に設けられた上部柱状電極部14bとからなっている。第2の無機絶縁膜9およびオーバーコート膜11の開口部10、12内に設けられた下地金属層13を含む柱状電極14の下部柱状電極部14aは配線8の接続パッド部に接続されている。オーバーコート膜11の上面に設けられた下地金属層13の端面を含む柱状電極14の上部柱状電極部14bの表面には半田ボール15が設けられている。
次に、この半導体装置の製造方法の一例について説明する。まず、図2に示すように、ウエハ状態のシリコン基板(以下、半導体ウエハ21という)の上面にアルミニウム系金属等からなる接続パッド2、酸化シリコンまたは窒化シリコンを主成分とする無機材料からなる第1の無機絶縁膜3およびポリイミド系樹脂、エポキシ系樹脂等の有機樹脂からなる有機保護膜5が形成され、接続パッド2の中央部が第1の無機絶縁膜3および有機保護膜5に形成された開口部4、6を介して露出されたものを用意する。
この場合、半導体ウエハ21の上面において各半導体装置が形成される領域には所定の機能の集積回路(図示せず)が形成され、接続パッド2はそれぞれ対応する部分に形成された集積回路に電気的に接続されている。なお、図2において、符号22で示す領域はダイシングラインに対応する領域である。
次に、図3に示すように、第1の無機絶縁膜3および有機保護膜5の開口部4、6を介して露出された接続パッド2の上面を含む有機保護膜5の上面全体に下地金属層7を形成する。この場合、下地金属層7は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。
次に、下地金属層7の上面にメッキレジスト膜23をパターン形成する。この場合、配線8形成領域に対応する部分におけるメッキレジスト膜23には開口部24が形成されている。次に、下地金属層7をメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜23の開口部24内の下地金属層7の上面に配線8を形成する。次に、メッキレジスト膜23を剥離し、次いで、配線8をマスクとして配線8下以外の領域における下地金属層7をエッチングして除去すると、図4に示すように、配線8下にのみ下地金属層7が残存される。
次に、図5に示すように、配線8を含む有機保護膜5の上面に、プラズマCVD法により、酸化シリコンまたは窒化シリコンを主成分とする無機材料からなる第2の無機絶縁膜9を成膜する。この場合、すでに形成されているポリイミド系樹脂等の有機樹脂からなる有機保護膜5が熱的ダメージを受けないようにするため、第2の無機絶縁膜9を成膜する際のプロセス温度は250℃以下が好ましい。
例えば、プロセスガスとしてSi(OC254(TEOS)を用いると、プロセス温度120℃程度で、膜厚500〜1000nmのSiO2膜を10〜20分で成膜することができる。プロセスガスとしてSiH(OCH33(TMS)を用いると、プロセス温度80℃程度で、膜厚500〜1000nmのSiO2膜を10〜20分で成膜することができる。
次に、図6に示すように、第2の無機絶縁膜9の上面に、スピンコート法等により、ポリイミド系樹脂、エポキシ系樹脂等の有機樹脂からなるオーバーコート膜11を形成する。次に、配線8の接続パッド部に対応する部分におけるオーバーコート膜11に、フォトマスク(図示せず)を用いたフォトリソグラフィ法により、開口部12を形成する。
次に、図7に示すように、オーバーコート膜11の上面に、ノボラック樹脂等からなるポジ型のレジスト膜25をパターン形成する。この場合、オーバーコート膜11の開口部12(つまり配線8の接続パッド部)に対応する部分におけるレジスト膜25には開口部26が形成されている。
次に、レジスト膜25をマスクとして第2の無機絶縁膜9をドライエッチングすると、図8に示すように、オーバーコート膜11の開口部12(つまり配線8の接続パッド部)に対応する部分における第2の無機絶縁膜9に開口部10が形成される。この場合、ドライエッチングとしては、一般的なRIE(反応性イオンエッチング)等であってもよく、また後述する高密度プラズマドライエッチングであってもよい。
次に、レジスト膜25を剥離する。なお、レジスト膜25を用いずに、オーバーコート膜11をマスクとしてドライエッチングを行なうようにしてもよい。この場合も、ドライエッチングとしては、一般的なRIE(反応性イオンエッチング)等であってもよく、また後述する高密度プラズマドライエッチングであってもよい。
次に、図9に示すように、第2の無機絶縁膜9およびオーバーコート膜11の開口部10、12を介して露出された配線8の接続パッド部上面を含むオーバーコート膜11の上面全体に、銅のスパッタ等により、下地金属層13を形成する。次に、下地金属層13の上面にメッキレジスト膜27をパターン形成する。この場合、柱状電極14の上部柱状電極部14b形成領域に対応する部分におけるメッキレジスト膜27には、オーバーコート膜11の開口部12よりもやや大きめの開口部28が形成されている。
次に、下地金属層13をメッキ電流路とした銅の電解メッキを行なうことにより、第2の無機絶縁膜9およびオーバーコート膜11の開口部10、12内の下地金属層13内に下部柱状電極部14aを形成し、続いて、メッキレジスト膜27の開口部28内の下部柱状電極部14aおよび下地金属層13の上面に上部柱状電極部14bを形成する。
この場合、メッキレジスト膜27の開口部28はオーバーコート膜11の開口部12よりもやや大きいので、メッキレジスト膜27の開口部28内においてはメッキが等方的に堆積される。このため、メッキレジスト膜27の開口部28内に形成される上部柱状電極部14bは盛り上がった形状となる。かくして、下部柱状電極部14aおよび上部柱状電極部14bからなる柱状電極14が形成される。
次に、メッキレジスト膜27を剥離し、次いで、柱状電極14をマスクとして柱状電極14下以外の領域における下地金属層13をエッチングして除去すると、図10に示すように、柱状電極14下にのみ下地金属層13が残存される。次に、柱状電極14の上部柱状電極部14bの上面に、スクリーン印刷法により、フラックス(図示せず)を塗布し、次いで、フラックスの上面に半田ボール(図示せず)を搭載する。
次に、リフロー工程を経ると、フラックスの上面に搭載された半田ボールが溶融した後に表面張力により丸まって固化し、図11に示すように、オーバーコート膜11の上面に形成された下地金属層13の端面を含む柱状電極14の上部柱状電極部14bの表面に半田ボール15が形成される。次に、図12に示すように、半導体ウエハ21、第1の無機絶縁膜3、有機保護膜5、第2の無機絶縁膜9およびオーバーコート膜11をダイシングライン22に沿って切断すると、図1に示す半導体装置が複数個得られる。
ここで、上記半導体装置の製造方法では、図9に示すように、配線8を含む有機保護膜5上に、配線8の接続パッド部に対応する部分に開口部10を有する第2の無機絶縁膜9を形成し、第2の無機絶縁膜9上に、配線8の接続パッド部に対応する部分に開口部12を有するオーバーコート膜11を形成し、第2の無機絶縁膜9およびオーバーコート膜11の開口部10、12内における配線8の接続パッド部上に電解メッキにより柱状電極14を形成しているので、研削という特殊工程を不要とすることができる。
また、上記製造方法により得られた半導体装置では、図1に示すように、配線8の表面のうち接続パッド部以外を酸化シリコンまたは窒化シリコンを主成分とする無機材料からなる第2の無機絶縁膜9で覆っているので、配線8相互間および配線8と柱状電極14との間におけるエレクトロマイグレーションの発生を抑制することができる。
(第実施形態)
図13はこの発明の第実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す半導体装置と異なる点は、開口部10を有する第2の無機絶縁膜9を下地金属層7を含む配線8の表面のみに設け、第2の無機絶縁膜9の開口部10の内壁面、オーバーコート膜11の開口部12の内壁面およびその周囲におけるオーバーコート膜11の上面に第3の無機絶縁膜16を設けた点である。
次に、この半導体装置の製造方法の一例について説明する。この場合、図5に示す工程後に、図14に示すように、第2の無機絶縁膜9の上面に、ノボラック樹脂等からなるポジ型のレジスト膜31をパターン形成する。この場合、配線8の接続パッド部に対応する部分におけるレジスト膜31には第1の開口部32が形成されている。また、配線8の端面を覆う第2の無機絶縁膜9間に対応する部分におけるレジスト膜31には第2の開口部33が形成されている。
次に、レジスト膜31をマスクとして第2の無機絶縁膜9をドライエッチングすると、図15に示すように、レジスト膜31の第1の開口部32(つまり配線8の接続パッド部)に対応する部分における第2の無機絶縁膜9に開口部10が形成され、レジスト膜31の第2の開口部33に対応する部分における第2の無機絶縁膜9が除去される。
この場合、ドライエッチングとしては、一般的なRIE(反応性イオンエッチング)等であってもよく、また後述する高密度プラズマドライエッチングであってもよい。また、この状態では、開口部10を有する第2の無機絶縁膜9は下地金属層7を含む配線8の表面のみに形成されている。次に、レジスト膜31を剥離する。
次に、図16に示すように、第2の無機絶縁膜9を含む有機保護膜5の上面にポリイミド系樹脂、エポキシ系樹脂等の有機樹脂からなるオーバーコート膜11をパターン形成する。この場合、配線8の接続パッド部に対応する部分におけるオーバーコート膜11には、フォトマスク(図示せず)を用いたフォトリソグラフィ法により、開口部12が形成されている。
次に、図17に示すように、第2の無機絶縁膜9およびオーバーコート膜11の開口部10、12を介して露出された配線8の接続パッド部上面を含むオーバーコート膜11の上面全体に、プラズマCVD法により、酸化シリコンまたは窒化シリコンを主成分とする無機材料からなる第3の無機絶縁膜16を成膜する。この場合も、すでに形成されているポリイミド系樹脂等の有機樹脂からなる有機保護膜5およびオーバーコート膜11が熱的ダメージを受けないようにするため、第3の無機絶縁膜16を成膜する際のプロセス温度は250℃以下が好ましい。
次に、第3の無機絶縁膜16の上面に、ノボラック樹脂等からなるポジ型のレジスト膜34をパターン形成する。この場合、レジスト膜34は、オーバーコート膜11の開口部12の内壁面に形成された第3の無機絶縁膜16の上面およびその周囲における第3の無機絶縁膜16の上面のみに形成されている。
次に、レジスト膜34をマスクとして第3の無機絶縁膜16をドライエッチングすると、図18に示すように、レジスト膜34下にのみ第3の無機絶縁膜16が残存される。すなわち、第2の無機絶縁膜9の開口部10の内壁面、オーバーコート膜の開口部12の内壁面およびその周囲におけるオーバーコート膜11の上面に第3の無機絶縁膜16が形成される。この状態では、配線8の接続パッド部は、第3の無機絶縁膜16に形成された開口部17を介して露出されている。次に、レジスト膜34を剥離する。
ここで、この場合のドライエッチングは、特に、第2の無機絶縁膜9およびオーバーコート膜11の開口部10、12の内壁面に成膜された第3の無機絶縁膜16を極力エッチングしないようにするために、プラズマ化されたガスの平均自由行程を長くとることができる高密度プラズマドライエッチングが好ましい。
例えば、ヘリコン波(ホイスラー波)エッチング装置は、高真空下で高密度プラズマを発生させることが可能であり、好ましい。この場合、プロセスガスとしてCF4を用い、それに全体の5〜10%のO2を加えると、エッチング効率を上げることができる。また、高密度プラズマを発生させることが可能な誘導結合プラズマエッチング装置を用いてもよい。
次に、図19に示すように、第3の無機絶縁膜16の開口部17を介して露出された配線8の接続パッド部上面および第3の無機絶縁膜16を含むオーバーコート膜11の上面全体に、銅のスパッタ等により、下地金属層13を形成する。次に、下地金属層13の上面にメッキレジスト膜35をパターン形成する。この場合、柱状電極14の上部柱状電極部14b形成領域に対応する部分におけるメッキレジスト膜35には、第3の無機絶縁膜16の開口部17よりもやや大きめの開口部36が形成されている。
次に、下地金属層13をメッキ電流路とした銅の電解メッキを行なうことにより、第3の無機絶縁膜16の開口部17内の下地金属層13内に下部柱状電極部14aを形成し、続いて、メッキレジスト膜35の開口部36内の下部柱状電極部14aおよび下地金属層13の上面に上部柱状電極部14bを形成する。
この場合も、メッキレジスト膜35の開口部36は第3の無機絶縁膜16の開口部17よりもやや大きいので、メッキレジスト膜35の開口部36内においてはメッキが等方的に堆積される。このため、メッキレジスト膜35の開口部36内に形成される上部柱状電極部14bは盛り上がった形状となる。かくして、下部柱状電極部14aおよび上部柱状電極部14bからなる柱状電極14が形成される。
次に、メッキレジスト膜35を剥離し、次いで、柱状電極14をマスクとして柱状電極14下以外の領域における下地金属層13をエッチングして除去すると、図20に示すように、柱状電極14下にのみ下地金属層13が残存される。以下、上記第1実施形態における製造方法と同様に、フラックス塗布工程、半田ボール形成工程およびダイシング工程を経ると、図13に示す半導体装置が複数個得られる。
このようにして得られた半導体装置では、配線8の表面のうち接続パッド部以外を酸化シリコンまたは窒化シリコンを主成分とする無機材料からなる第2の無機絶縁膜9で覆い、且つ、柱状電極14の下部柱状電極部14aの外周面を酸化シリコンまたは窒化シリコンを主成分とする無機材料からなる第3の無機絶縁膜16で覆っているので、配線8相互間、柱状電極14相互間および配線8と柱状電極14との間におけるエレクトロマイグレーションの発生を抑制することができる。
(第実施形態)
図21はこの発明の第実施形態としての半導体装置の断面図を示す。この半導体装置において、図13に示す半導体装置と異なる点は、開口部10を有する第2の無機絶縁膜9を配線9を含む有機保護膜5の上面全体に設けた点である。この半導体装置の製造方法の一例としては、図8に示す工程後に、図17に示す工程を行なえばよく、その詳細な説明は省略する。
この発明の参考例としての半導体装置の断面図。 図1に示す半導体装置の製造方法の一例において、当初用意したものの断面図。 図2に続く工程の断面図。 図3に続く工程の断面図。 図4に続く工程の断面図。 図5に続く工程の断面図。 図6に続く工程の断面図。 図7に続く工程の断面図。 図8に続く工程の断面図。 図9に続く工程の断面図。 図10に続く工程の断面図。 図11に続く工程の断面図。 この発明の第実施形態としての半導体装置の断面図。 図13に示す半導体装置の製造方法の一例において、所定の工程の断面図。 図14に続く工程の断面図。 図15に続く工程の断面図。 図16に続く工程の断面図。 図17に続く工程の断面図。 図18に続く工程の断面図。 図19に続く工程の断面図。 この発明の第実施形態としての半導体装置の断面図。
符号の説明
1 シリコン基板
2 接続パッド
3 第1の無機絶縁膜
5 有機保護膜
7 下地金属層
8 配線
9 第2の無機絶縁膜
11 オーバーコート膜
13 下地金属層
14 柱状電極
14a 下部柱状電極部
14b 上部柱状電極部
15 半田ボール
16 第3の無機絶縁膜

Claims (24)

  1. 半導体基板と、
    前記半導体基板上に設けられた複数の配線と、
    前記配線の表面に設けられ、前記配線の接続パッド部に対応する部分に開口部を有する無機絶縁膜と、
    前記無機絶縁膜を含む前記半導体基板上に設けられ、前記配線の接続パッド部に対応する部分に開口部を有する有機樹脂からなるオーバーコート膜と、
    前記無機絶縁膜の開口部内、前記オーバーコート膜の開口部内およびその上方に前記配線の接続パッド部に接続されて設けられた柱状電極と
    前記無機絶縁膜の開口部の内壁面および前記オーバーコート膜の開口部の内壁面と前記柱状電極との間に設けられた別の無機絶縁膜と、
    を備えていることを特徴とする半導体装置。
  2. 請求項1に記載の発明において、前記配線は前記半導体基板上に設けられた有機樹脂からなる有機絶縁膜上に設けられていることを特徴とする半導体装置。
  3. 請求項に記載の発明において、前記無機絶縁膜は前記配線を含む前記有機絶縁膜上に設けられていることを特徴とする半導体装置。
  4. 請求項1〜のいずれかに記載の発明において、前記配線の接続パッド部、前記オーバーコート膜の開口部の内壁面に前記柱状電極の下地となる下地金属層が設けられていることを特徴とする半導体装置。
  5. 請求項1〜4のいずれかに記載の発明において、前記柱状電極は、前記無機絶縁膜および前記オーバーコート膜の開口部内における前記配線の接続パッド部上に設けられた下部柱状電極部と、前記下部柱状電極部上およびその周囲における前記オーバーコート膜上に前記下部柱状電極部に連続して設けられた上部柱状電極部とからなることを特徴とする半導体装置。
  6. 請求項に記載の発明において、前記配線の接続パッド部、前記オーバーコート膜の開口部の内壁面および前記オーバーコート膜上面に下地金属層が設けられていることを特徴とする半導体装置。
  7. 請求項に記載の発明において、前記無機絶縁膜の開口部の内壁面、前記オーバーコート膜の開口部の内壁面およびその周囲における前記オーバーコート膜の上面と前記柱状電極との間に別の無機絶縁膜が設けられていることを特徴とする半導体装置。
  8. 半導体基板と、
    前記半導体基板上に設けられた複数の配線と、
    前記配線の表面に設けられ、前記配線の接続パッド部に対応する部分に開口部を有する無機絶縁膜と、
    前記無機絶縁膜を含む前記半導体基板上に設けられ、前記配線の接続パッド部に対応する部分に開口部を有する有機樹脂からなるオーバーコート膜と、
    前記無機絶縁膜の開口部内、前記オーバーコート膜の開口部内およびその上方に前記配線の接続パッド部に接続されて設けられた柱状電極と、
    を備え、
    前記柱状電極は、前記無機絶縁膜および前記オーバーコート膜の開口部内における前記配線の接続パッド部上に設けられた下部柱状電極部と、前記下部柱状電極部上およびその周囲における前記オーバーコート膜上に前記下部柱状電極部に連続して設けられた上部柱状電極部とからなり、
    前記無機絶縁膜の開口部の内壁面、前記オーバーコート膜の開口部の内壁面およびその周囲における前記オーバーコート膜の上面と前記柱状電極との間に別の無機絶縁膜が設けられていることを特徴とする半導体装置。
  9. 請求項8に記載の発明において、前記配線は前記半導体基板上に設けられた有機樹脂からなる有機絶縁膜上に設けられていることを特徴とする半導体装置。
  10. 請求項9に記載の発明において、前記無機絶縁膜は前記配線を含む前記有機絶縁膜上に設けられていることを特徴とする半導体装置。
  11. 請求項8〜10のいずれかに記載の発明において、前記配線の接続パッド部、前記オーバーコート膜の開口部の内壁面に前記柱状電極の下地となる下地金属層が設けられていることを特徴とする半導体装置。
  12. 請求項8〜11のいずれかに記載の発明において、前記配線の接続パッド部、前記オーバーコート膜の開口部の内壁面および前記オーバーコート膜の上面に下地金属層が設けられていることを特徴とする半導体装置。
  13. 半導体基板上に複数の配線を形成する工程と、
    前記配線の表面に、前記配線の接続パッド部に対応する部分に開口部を有する無機絶縁膜を形成する工程と、
    前記無機絶縁膜を含む前記半導体基板上に、前記配線の接続パッド部に対応する部分に開口部を有する有機樹脂からなるオーバーコート膜を形成する工程と、
    前記無機絶縁膜の開口部の内壁面および前記オーバーコート膜の開口部の内壁面に別の無機絶縁膜を形成する工程と、
    前記無機絶縁膜の開口部内、前記オーバーコート膜の開口部内およびその上方に電解メッキにより柱状電極を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  14. 請求項1に記載の発明において、前記配線は前記半導体基板上に形成された有機絶縁膜上に形成することを特徴とする半導体装置の製造方法。
  15. 請求項1に記載の発明において、前記無機絶縁膜は前記配線を含む前記有機絶縁膜上に形成することを特徴とする半導体装置の製造方法。
  16. 請求項1〜1のいずれかに記載の発明において、前記配線の接続パッド部、前記オーバーコート膜の開口部の内壁面に前記柱状電極の下地となる下地金属層を形成することを特徴とする半導体装置の製造方法。
  17. 請求項13〜16のいずれかに記載の発明において、前記柱状電極を形成する工程は、電解メッキにより、前記無機絶縁膜および前記オーバーコート膜の開口部内における前記配線の接続パッド部上に下部柱状電極部を形成し、続いて、前記下部柱状電極部上およびその周囲における前記オーバーコート膜上に上部柱状電極部を形成する工程であることを特徴とする半導体装置の製造方法。
  18. 請求項17に記載の発明において、前記配線の接続パッド部、前記オーバーコート膜の開口部の内壁面および前記オーバーコート膜上面に下地金属層を形成することを特徴とする半導体装置の製造方法。
  19. 請求項17に記載の発明において、前記柱状電極を形成する前に、前記無機絶縁膜の開口部の内壁面、前記オーバーコート膜の開口部の内壁面およびその周囲における前記オーバーコート膜の上面に別の無機絶縁膜を形成する工程を有することを特徴とする半導体装置の製造方法。
  20. 半導体基板上に複数の配線を形成する工程と、
    前記配線の表面に、前記配線の接続パッド部に対応する部分に開口部を有する無機絶縁膜を形成する工程と、
    前記無機絶縁膜を含む前記半導体基板上に、前記配線の接続パッド部に対応する部分に開口部を有する有機樹脂からなるオーバーコート膜を形成する工程と、
    前記無機絶縁膜の開口部の内壁面、前記オーバーコート膜の開口部の内壁面およびその周囲における前記オーバーコート膜の上面に別の無機絶縁膜を形成する工程と、
    前記無機絶縁膜の開口部内、前記オーバーコート膜の開口部内およびその上方に電解メッキにより柱状電極を形成する工程と、
    を有し、
    前記柱状電極を形成する工程は、電解メッキにより、前記無機絶縁膜および前記オーバーコート膜の開口部内における前記配線の接続パッド部上に下部柱状電極部を形成し、続いて、前記下部柱状電極部上およびその周囲における前記オーバーコート膜上に上部柱状電極部を形成する工程であることを特徴とする半導体装置の製造方法。
  21. 請求項20に記載の発明において、前記配線は前記半導体基板上に形成された有機絶縁膜上に形成することを特徴とする半導体装置の製造方法。
  22. 請求項21に記載の発明において、前記無機絶縁膜は前記配線を含む前記有機絶縁膜上に形成することを特徴とする半導体装置の製造方法。
  23. 請求項20〜22のいずれかに記載の発明において、前記配線の接続パッド部、前記オーバーコート膜の開口部の内壁面に前記柱状電極の下地となる下地金属層を形成することを特徴とする半導体装置の製造方法。
  24. 請求項20〜23のいずれかに記載の発明において、前記配線の接続パッド部、前記オーバーコート膜の開口部の内壁面および前記オーバーコート膜の上面に下地金属層を形成することを特徴とする半導体装置の製造方法。
JP2007014533A 2007-01-25 2007-01-25 半導体装置およびその製造方法 Expired - Fee Related JP4765947B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007014533A JP4765947B2 (ja) 2007-01-25 2007-01-25 半導体装置およびその製造方法
US12/009,719 US8749065B2 (en) 2007-01-25 2008-01-22 Semiconductor device comprising electromigration prevention film and manufacturing method thereof
PCT/JP2008/051594 WO2008091023A1 (en) 2007-01-25 2008-01-24 Semiconductor device comprising electromigration prevention film and manufacturing method thereof
CN200880002910.6A CN101589467B (zh) 2007-01-25 2008-01-24 包括电迁移防护膜的半导体装置及其制造方法
KR1020097014906A KR20090092328A (ko) 2007-01-25 2008-01-24 일렉트로마이그레이션 방지막을 구비하는 반도체 장치 및 그 제조방법
TW097102591A TW200847365A (en) 2007-01-25 2008-01-24 Semiconductor device comprising electromigration prevention film and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007014533A JP4765947B2 (ja) 2007-01-25 2007-01-25 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2008182059A JP2008182059A (ja) 2008-08-07
JP4765947B2 true JP4765947B2 (ja) 2011-09-07

Family

ID=39725720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007014533A Expired - Fee Related JP4765947B2 (ja) 2007-01-25 2007-01-25 半導体装置およびその製造方法

Country Status (2)

Country Link
JP (1) JP4765947B2 (ja)
CN (1) CN101589467B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5277788B2 (ja) * 2008-08-14 2013-08-28 ソニー株式会社 半導体装置およびその製造方法
JP5296590B2 (ja) 2009-03-30 2013-09-25 新光電気工業株式会社 半導体パッケージの製造方法
US9024431B2 (en) 2009-10-29 2015-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die contact structure and method
US8237277B2 (en) * 2010-03-23 2012-08-07 Casio Computer Co., Ltd. Semiconductor device provided with tin diffusion inhibiting layer, and manufacturing method of the same
CN102867758B (zh) * 2011-07-08 2015-12-02 颀邦科技股份有限公司 凸块制造工艺及其结构
US9190348B2 (en) 2012-05-30 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Scheme for connector site spacing and resulting structures
JP5633095B2 (ja) * 2013-02-08 2014-12-03 新光電気工業株式会社 半導体パッケージの製造方法および半導体パッケージ
JP6365106B2 (ja) * 2014-08-18 2018-08-01 富士通株式会社 半導体装置及び半導体装置の製造方法
US10651201B2 (en) * 2017-04-05 2020-05-12 Samsung Electronics Co., Ltd. Integrated circuit including interconnection and method of fabricating the same, the interconnection including a pattern shaped and/or a via disposed for mitigating electromigration

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5391397A (en) * 1994-04-05 1995-02-21 Motorola, Inc. Method of adhesion to a polyimide surface by formation of covalent bonds
JP3905032B2 (ja) * 2002-12-20 2007-04-18 シャープ株式会社 半導体装置、および、その製造方法
JP4307296B2 (ja) * 2004-03-12 2009-08-05 三洋電機株式会社 半導体装置の製造方法
JP2006147810A (ja) * 2004-11-19 2006-06-08 Casio Comput Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2008182059A (ja) 2008-08-07
CN101589467B (zh) 2012-05-30
CN101589467A (zh) 2009-11-25

Similar Documents

Publication Publication Date Title
JP4765947B2 (ja) 半導体装置およびその製造方法
US8749065B2 (en) Semiconductor device comprising electromigration prevention film and manufacturing method thereof
JP5582811B2 (ja) 半導体装置及びその製造方法
US7888238B2 (en) Method of manufacturing semiconductor device having semiconductor formation regions of different planar sizes
US20110254159A1 (en) Conductive feature for semiconductor substrate and method of manufacture
US8309373B2 (en) Method of manufacturing semiconductor device
JP2010232400A (ja) 半導体基板と半導体基板の製造方法および半導体パッケージ
JP2004273591A (ja) 半導体装置及びその製造方法
JP4956465B2 (ja) 半導体装置の製造方法
JP2004349610A (ja) 半導体装置およびその製造方法
US6479376B1 (en) Process improvement for the creation of aluminum contact bumps
JP4492621B2 (ja) 半導体装置およびその製造方法
JP5460069B2 (ja) 半導体基板と半導体パッケージおよび半導体基板の製造方法
JP2008244383A (ja) 半導体装置およびその製造方法
JP2005260081A (ja) 半導体装置及びその製造方法
JP6152434B2 (ja) 半導体装置
JP2004134708A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2008218494A (ja) 半導体装置およびその製造方法
JP5873146B2 (ja) 半導体装置
JP2007281289A (ja) 電子部品及びその製造方法
JP5170915B2 (ja) 半導体装置の製造方法
JP2004296812A (ja) 半導体装置及びその製造方法
WO2018142976A1 (ja) Csp型半導体デバイスおよびその製造方法
TW201930646A (zh) 具凸塊結構之半導體裝置及其製造方法
JP2013207067A (ja) 半導体装置、及びその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080514

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110328

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110530

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140624

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140624

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140624

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140624

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees