JP2006147810A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2006147810A JP2006147810A JP2004335255A JP2004335255A JP2006147810A JP 2006147810 A JP2006147810 A JP 2006147810A JP 2004335255 A JP2004335255 A JP 2004335255A JP 2004335255 A JP2004335255 A JP 2004335255A JP 2006147810 A JP2006147810 A JP 2006147810A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- copper
- semiconductor device
- columnar electrode
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】 銅からなる配線8の表面および銅からなる柱状電極9の外周面には、該外周面に形成された酸化銅層を還元処理してなる酸化還元銅層10が設けられている。これにより、酸化還元銅層10が無い場合と比較して、エポキシ系樹脂等からなる封止膜11が配線8の表面および柱状電極9の外周面から剥離しにくいようにすることができる。
【選択図】 図1
Description
図1はこの発明の第1実施形態としての半導体装置の断面図を示す。この半導体装置はシリコン基板(半導体基板)1を備えている。シリコン基板1の上面には所定の機能の集積回路(図示せず)が設けられ、上面周辺部にはアルミニウムからなる複数の接続パッド2が集積回路に接続されて設けられている。
次に、この半導体装置の製造方法の一例について説明する。まず、図2に示すように、ウエハ状態のシリコン基板(半導体基板)1上にアルミニウムからなる接続パッド2、窒化シリコン等からなる絶縁膜3およびポリイミド等からなる保護膜5が設けられ、接続パッド2の中央部が絶縁膜3および保護膜5に形成された開口部4、6を介して露出されたものを用意する。この場合、ウエハ状態のシリコン基板の上面の各半導体装置形成領域には所定の機能の集積回路が(図示せず)が形成され、当該領域の周辺部に形成された接続パッド2は、それぞれ、対応する領域に形成された集積回路に電気的に接続されている。
次に、図1に示す半導体装置の製造方法の他の例について説明する。図5に示すように、ウェットエッチングにより配線8下にのみ下地金属層7を残存させた後に、必要に応じ、上記ウェットエッチング後の水洗等により下地金属層7のうちの銅層の側面、配線8の表面および柱状電極9の表面に不均一に発生した酸化銅を硫酸中への浸漬処理により除去し、次いで水洗、乾燥を行い、下地金属層7のうちの銅層の側面、配線8の表面および柱状電極9の表面を純銅面とする。
図14はこの発明の第2実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す半導体装置と異なる点は、柱状電極9の外周面に酸化還元銅層10を形成せず、下地金属層7のうちの銅層の側面および配線8の表面のみに酸化還元銅層10を形成した点である。この場合、柱状電極9下の配線8の表面にも酸化還元銅層10が形成されている。
図18はこの発明の第3実施形態としての半導体装置の断面図を示す。この半導体装置において、図14に示す半導体装置と異なる点は、下地金属層7のうちの銅層の側面および配線8の表面に形成された酸化還元銅層10の表面(下地金属層7のうちのチタン層の側面を含む)および柱状電極9の外周面にメッキ層13を形成した点である。
2 接続パッド
3 絶縁膜
5 保護膜
7 下地金属層
8 配線
9 柱状電極
10 酸化還元銅層
11 封止膜
12 半田ボール
13 メッキ層
Claims (21)
- 半導体基板上に形成された銅からなる配線と、前記配線上に形成された銅からなる柱状電極と、前記配線を含む前記半導体基板上に前記柱状電極の外周面を覆うように形成された樹脂からなる封止膜とを具備する半導体装置において、少なくとも前記配線の表面に酸化還元銅層が形成されていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記柱状電極の外周面にも酸化還元銅層が形成されていることを特徴とする半導体装置。
- 請求項2に記載の発明において、前記柱状電極およびその外周面の前記酸化還元銅層の上面は前記封止膜の上面とほぼ面一であることを特徴とする半導体装置。
- 請求項3に記載の発明において、前記柱状電極およびその外周面の前記酸化還元銅層の上面に半田ボールが形成されていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記酸化還元銅層は前記配線の表面全体に形成され、前記柱状電極は前記酸化還元銅層上に形成されていることを特徴とする半導体装置。
- 請求項5に記載の発明において、前記柱状電極の上面は前記封止膜の上面とほぼ面一であることを特徴とする半導体装置。
- 請求項6に記載の発明において、前記柱状電極の上面に半田ボールが形成されていることを特徴とする半導体装置。
- 請求項5に記載の発明において、前記酸化還元銅層の表面および前記柱状電極の外周面にニッケルメッキ層および金メッキ層またはニッケルメッキ層およびパラジウムメッキ層が形成されていることを特徴とする半導体装置。
- 請求項8に記載の発明において、前記柱状電極およびその外周面の前記両メッキ層の上面は前記封止膜の上面とほぼ面一であることを特徴とする半導体装置。
- 請求項9に記載の発明において、前記柱状電極およびその外周面の前記両メッキ層の上面に半田ボールが形成されていることを特徴とする半導体装置。
- 半導体基板上に形成された銅からなる配線の表面および前記配線上に形成された銅からなる柱状電極の表面に酸化銅層を形成し、前記酸化銅層を還元処理により酸化還元銅層とし、前記酸化還元銅層を含む前記半導体基板上に樹脂からなる封止膜を形成し、前記封止膜の上面側および少なくとも前記柱状電極上の前記酸化還元銅層を除去することを特徴とする半導体装置の製造方法。
- 半導体基板上に形成された銅からなる配線の表面に酸化銅層を形成し、前記酸化銅層を還元処理により酸化還元銅層とし、前記酸化還元銅層上に銅からなる柱状電極を形成し、前記柱状電極を含む前記半導体基板上に樹脂からなる封止膜を形成し、前記封止膜の上面側を除去して少なくとも前記柱状電極の上面を露出させることを特徴とする半導体装置の製造方法。
- 半導体基板上に形成された銅からなる配線の表面に酸化銅層を形成し、前記酸化銅層を還元処理により酸化還元銅層とし、前記酸化還元銅層上に銅からなる柱状電極を形成し、前記酸化還元銅層の表面および前記柱状電極の表面にニッケルメッキ層および金メッキ層またはニッケルメッキ層およびパラジウムメッキ層を形成し、前記両メッキ層を含む前記半導体基板上に樹脂からなる封止膜を形成し、前記封止膜の上面側および少なくとも前記柱状電極上の前記両メッキ層を除去することを特徴とする半導体装置の製造方法。
- 請求項11〜13のいずれかに記載の発明において、前記酸化銅層は加熱処理により形成することを特徴とする半導体装置の製造方法。
- 請求項11〜13のいずれかに記載の発明において、前記酸化銅層は処理液を用いた浸漬処理により形成することを特徴とする半導体装置の製造方法。
- 請求項15に記載の発明において、前記処理液は水酸化ナトリウムを含む第1の処理液と亜鉛素酸ナトリウムを含む第2の処理液との混合液からなることを特徴とする半導体装置の製造方法。
- 請求項16に記載の発明において、前記第1の処理液は10〜20wt%程度の水酸化ナトリウムを含み、前記第2の処理液は15〜25wt%程度の亜鉛素酸ナトリウムを含むことを特徴とする半導体装置の製造方法。
- 請求項16に記載の発明において、前記浸漬処理の時間は数分であることを特徴とする半導体装置の製造方法。
- 請求項11〜13のいずれかに記載の発明において、前記還元処理はアルカリ性化合物単体または還元剤単体あるいはそれらの混合物を用いて行なうことを特徴とする半導体装置の製造方法。
- 請求項19に記載の発明において、前記還元処理は水酸化ナトリウムおよび次亜リン酸ナトリウムを含む混合液を用いて行なうことを特徴とする半導体装置の製造方法。
- 請求項20に記載の発明において、前記混合液は水酸化ナトリウム5.0g/L(純水)と次亜リン酸ナトリウム4.0g/L(純水)とからなることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004335255A JP2006147810A (ja) | 2004-11-19 | 2004-11-19 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004335255A JP2006147810A (ja) | 2004-11-19 | 2004-11-19 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006147810A true JP2006147810A (ja) | 2006-06-08 |
Family
ID=36627152
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004335255A Pending JP2006147810A (ja) | 2004-11-19 | 2004-11-19 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006147810A (ja) |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008182059A (ja) * | 2007-01-25 | 2008-08-07 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
JP2008244383A (ja) * | 2007-03-29 | 2008-10-09 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
US7863739B2 (en) | 2001-03-05 | 2011-01-04 | Megica Corporation | Low fabrication cost, fine pitch and high reliability solder bump |
US7902679B2 (en) | 2001-03-05 | 2011-03-08 | Megica Corporation | Structure and manufacturing method of a chip scale package with low fabrication cost, fine pitch and high reliability solder bump |
JP2011091432A (ja) * | 2010-12-27 | 2011-05-06 | Casio Computer Co Ltd | 半導体装置の製造方法 |
US7960270B2 (en) | 2002-01-07 | 2011-06-14 | Megica Corporation | Method for fabricating circuit component |
US8021921B2 (en) | 2002-10-25 | 2011-09-20 | Megica Corporation | Method of joining chips utilizing copper pillar |
US8067837B2 (en) | 2004-09-20 | 2011-11-29 | Megica Corporation | Metallization structure over passivation layer for IC chip |
US8178967B2 (en) | 2001-09-17 | 2012-05-15 | Megica Corporation | Low fabrication cost, high performance, high reliability chip scale package |
US8288865B2 (en) | 2009-01-30 | 2012-10-16 | Sanyo Electric Co., Ltd. | Semiconductor module having semiconductor device mounted on device mounting substrate |
US8294279B2 (en) | 2005-01-25 | 2012-10-23 | Megica Corporation | Chip package with dam bar restricting flow of underfill |
US8481418B2 (en) | 2002-05-01 | 2013-07-09 | Megica Corporation | Low fabrication cost, high performance, high reliability chip scale package |
US8749065B2 (en) | 2007-01-25 | 2014-06-10 | Tera Probe, Inc. | Semiconductor device comprising electromigration prevention film and manufacturing method thereof |
US8901733B2 (en) | 2001-02-15 | 2014-12-02 | Qualcomm Incorporated | Reliable metal bumps on top of I/O pads after removal of test probe marks |
CN106328604A (zh) * | 2015-07-01 | 2017-01-11 | 珠海越亚封装基板技术股份有限公司 | 芯片封装 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11163207A (ja) * | 1997-12-01 | 1999-06-18 | Hitachi Chem Co Ltd | 半導体チップ搭載用基板の製造法および半導体装置 |
JP2003133477A (ja) * | 2001-10-25 | 2003-05-09 | Ibiden Co Ltd | 半導体チップおよびその製造方法 |
JP2004022699A (ja) * | 2002-06-14 | 2004-01-22 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
JP2004281744A (ja) * | 2003-03-17 | 2004-10-07 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
-
2004
- 2004-11-19 JP JP2004335255A patent/JP2006147810A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11163207A (ja) * | 1997-12-01 | 1999-06-18 | Hitachi Chem Co Ltd | 半導体チップ搭載用基板の製造法および半導体装置 |
JP2003133477A (ja) * | 2001-10-25 | 2003-05-09 | Ibiden Co Ltd | 半導体チップおよびその製造方法 |
JP2004022699A (ja) * | 2002-06-14 | 2004-01-22 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
JP2004281744A (ja) * | 2003-03-17 | 2004-10-07 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
Cited By (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8901733B2 (en) | 2001-02-15 | 2014-12-02 | Qualcomm Incorporated | Reliable metal bumps on top of I/O pads after removal of test probe marks |
US8072070B2 (en) | 2001-03-05 | 2011-12-06 | Megica Corporation | Low fabrication cost, fine pitch and high reliability solder bump |
US8158508B2 (en) | 2001-03-05 | 2012-04-17 | Megica Corporation | Structure and manufacturing method of a chip scale package |
US7902679B2 (en) | 2001-03-05 | 2011-03-08 | Megica Corporation | Structure and manufacturing method of a chip scale package with low fabrication cost, fine pitch and high reliability solder bump |
US8368213B2 (en) | 2001-03-05 | 2013-02-05 | Megica Corporation | Low fabrication cost, fine pitch and high reliability solder bump |
US7863739B2 (en) | 2001-03-05 | 2011-01-04 | Megica Corporation | Low fabrication cost, fine pitch and high reliability solder bump |
US9369175B2 (en) | 2001-09-17 | 2016-06-14 | Qualcomm Incorporated | Low fabrication cost, high performance, high reliability chip scale package |
US8178967B2 (en) | 2001-09-17 | 2012-05-15 | Megica Corporation | Low fabrication cost, high performance, high reliability chip scale package |
US7960270B2 (en) | 2002-01-07 | 2011-06-14 | Megica Corporation | Method for fabricating circuit component |
US8890336B2 (en) | 2002-01-07 | 2014-11-18 | Qualcomm Incorporated | Cylindrical bonding structure and method of manufacture |
US8461679B2 (en) | 2002-01-07 | 2013-06-11 | Megica Corporation | Method for fabricating circuit component |
US8481418B2 (en) | 2002-05-01 | 2013-07-09 | Megica Corporation | Low fabrication cost, high performance, high reliability chip scale package |
US8021921B2 (en) | 2002-10-25 | 2011-09-20 | Megica Corporation | Method of joining chips utilizing copper pillar |
US8421222B2 (en) | 2002-10-25 | 2013-04-16 | Megica Corporation | Chip package having a chip combined with a substrate via a copper pillar |
US8067837B2 (en) | 2004-09-20 | 2011-11-29 | Megica Corporation | Metallization structure over passivation layer for IC chip |
US8742582B2 (en) | 2004-09-20 | 2014-06-03 | Megit Acquisition Corp. | Solder interconnect on IC chip |
US8294279B2 (en) | 2005-01-25 | 2012-10-23 | Megica Corporation | Chip package with dam bar restricting flow of underfill |
JP2008182059A (ja) * | 2007-01-25 | 2008-08-07 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
US8749065B2 (en) | 2007-01-25 | 2014-06-10 | Tera Probe, Inc. | Semiconductor device comprising electromigration prevention film and manufacturing method thereof |
JP2008244383A (ja) * | 2007-03-29 | 2008-10-09 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
US8288865B2 (en) | 2009-01-30 | 2012-10-16 | Sanyo Electric Co., Ltd. | Semiconductor module having semiconductor device mounted on device mounting substrate |
JP2011091432A (ja) * | 2010-12-27 | 2011-05-06 | Casio Computer Co Ltd | 半導体装置の製造方法 |
CN106328604A (zh) * | 2015-07-01 | 2017-01-11 | 珠海越亚封装基板技术股份有限公司 | 芯片封装 |
JP2017017300A (ja) * | 2015-07-01 | 2017-01-19 | ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド | チップパッケージ |
CN106328604B (zh) * | 2015-07-01 | 2021-07-06 | 珠海越亚半导体股份有限公司 | 芯片封装 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006147810A (ja) | 半導体装置およびその製造方法 | |
JP5001542B2 (ja) | 電子装置用基板およびその製造方法、ならびに電子装置の製造方法 | |
JP5296590B2 (ja) | 半導体パッケージの製造方法 | |
JP3883543B2 (ja) | 導体基材及び半導体装置 | |
JP4705143B2 (ja) | 印刷回路基板の製造方法 | |
JP2007524996A (ja) | 銅コンタクトを有する集積回路ダイおよび該集積回路ダイのための方法 | |
JP2010171386A (ja) | 半導体装置及びその製造方法 | |
JP6009300B2 (ja) | 配線基板及びその製造方法 | |
TW200404344A (en) | Connection terminals and manufacturing method of the same, semiconductor device and manufacturing method of the same | |
JP2004022699A (ja) | 半導体装置およびその製造方法 | |
JP2014078658A (ja) | 半導体パッケージ用基板、及びその製造方法 | |
JP2784122B2 (ja) | 半導体装置の製法 | |
JP2002231871A (ja) | リードフレームの製造方法及びリードフレーム | |
TWI379396B (en) | Pre-plated leadframe having enhanced encapsulation adhesion | |
CN1257549C (zh) | 半导体装置及其制造方法 | |
TWI241704B (en) | Surface treatment for oxidation removal in integrated circuit package assemblies | |
US9230823B1 (en) | Method of photoresist strip | |
TWI497670B (zh) | 基於鋁合金引線框架的半導體元件及製備方法 | |
JP5633095B2 (ja) | 半導体パッケージの製造方法および半導体パッケージ | |
JP2000068303A (ja) | 半導体装置の製造方法 | |
KR101070923B1 (ko) | 반도체 기판의 제조방법 | |
KR20080082382A (ko) | 반도체 기판의 제조방법 | |
JP2006054467A (ja) | 基板のソルダーボールの形成方法及び基板 | |
JP2006120803A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2002237500A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060314 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071026 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080303 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080519 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100824 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101025 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110419 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111101 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20111115 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20111115 |