JP2002237500A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2002237500A JP2002237500A JP2001371667A JP2001371667A JP2002237500A JP 2002237500 A JP2002237500 A JP 2002237500A JP 2001371667 A JP2001371667 A JP 2001371667A JP 2001371667 A JP2001371667 A JP 2001371667A JP 2002237500 A JP2002237500 A JP 2002237500A
- Authority
- JP
- Japan
- Prior art keywords
- film
- seed
- plating
- forming
- seed film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
- H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 シード膜が不動態酸化皮膜を形成する場合で
も、シード膜が感光性膜と反応する場合でも、信頼性及
び生産性の向上を可能とする。 【解決手段】 パッド電極１４が形成された基板１０上
に密着膜２０、シード膜２２、及び保護膜２４を順次形
成した後、開口部４０を有する感光性膜３０を形成す
る。開口部４０に露出した保護膜２４をシード膜２０に
対して選択的にエッチング除去した後、開口部４０に露
出したシード膜２２上にバリアメタルとなるめっき膜を
形成する。これにより、シード膜２０は、保護膜２４に
覆われているので、保護膜２４形成後の工程におけるシ
ード膜２２の酸化や感光性膜３０との反応が抑えられ
る。
も、シード膜が感光性膜と反応する場合でも、信頼性及
び生産性の向上を可能とする。 【解決手段】 パッド電極１４が形成された基板１０上
に密着膜２０、シード膜２２、及び保護膜２４を順次形
成した後、開口部４０を有する感光性膜３０を形成す
る。開口部４０に露出した保護膜２４をシード膜２０に
対して選択的にエッチング除去した後、開口部４０に露
出したシード膜２２上にバリアメタルとなるめっき膜を
形成する。これにより、シード膜２０は、保護膜２４に
覆われているので、保護膜２４形成後の工程におけるシ
ード膜２２の酸化や感光性膜３０との反応が抑えられ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に半田バンプとパッド電極間のバリアメ
タルの形成方法に関する。
方法に関し、特に半田バンプとパッド電極間のバリアメ
タルの形成方法に関する。
【０００２】
【従来の技術】近年、半導体チップと基板との接続や、
半導体パッケージと基板との接続に半田バンプを使用す
る方法が広く用いられるようになってきた。以下に、従
来の技術として、半導体チップのパッド電極上にバリア
メタルを介して半田バンプを形成するフリップチップ法
の場合を例に挙げて説明する。
半導体パッケージと基板との接続に半田バンプを使用す
る方法が広く用いられるようになってきた。以下に、従
来の技術として、半導体チップのパッド電極上にバリア
メタルを介して半田バンプを形成するフリップチップ法
の場合を例に挙げて説明する。
【０００３】フリップチップでは、半田バンプと半導体
チップのパッド電極との間に単層又は多層の金属層（以
下「バリアメタル」という。）を挿入することにより、
半田成分のパッド電極への拡散を防止して、界面強度の
低下を防止している。半田の成分である錫と鉛のうち、
錫のバリアメタルとの反応性が高い。このため、従来
は、半田中の錫の割合を減らした鉛を主成分とする半田
を使用する方法や、バリアメタルの厚さを厚くする方法
が用いられてきた。しかしながら、近年になって環境汚
染を防止するために、Ｓｎを主成分とする鉛フリー半田
が検討されるようになってきた。現在、我々はそのバリ
アメタルにＮｉ又はＣｒの合金層を含む多層膜を用いる
ことを検討している。
チップのパッド電極との間に単層又は多層の金属層（以
下「バリアメタル」という。）を挿入することにより、
半田成分のパッド電極への拡散を防止して、界面強度の
低下を防止している。半田の成分である錫と鉛のうち、
錫のバリアメタルとの反応性が高い。このため、従来
は、半田中の錫の割合を減らした鉛を主成分とする半田
を使用する方法や、バリアメタルの厚さを厚くする方法
が用いられてきた。しかしながら、近年になって環境汚
染を防止するために、Ｓｎを主成分とする鉛フリー半田
が検討されるようになってきた。現在、我々はそのバリ
アメタルにＮｉ又はＣｒの合金層を含む多層膜を用いる
ことを検討している。
【０００４】バリアメタルによる信頼性は、バリアメタ
ル膜厚を厚くして拡散長を長くすることにより向上する
ことができる。バリアメタル層はスパッタ法又はめっき
法を用いて形成されるが、めっき法の方がスループット
が高いので、その点で厚膜バリアメタルを形成するのに
適している。そのため、バリアメタルはめっきで形成さ
れることが多い。
ル膜厚を厚くして拡散長を長くすることにより向上する
ことができる。バリアメタル層はスパッタ法又はめっき
法を用いて形成されるが、めっき法の方がスループット
が高いので、その点で厚膜バリアメタルを形成するのに
適している。そのため、バリアメタルはめっきで形成さ
れることが多い。
【０００５】特に、電解めっき法は、マスクを用いて選
択成長させることにより、次の利点を生じる。．全面
成膜に比べて、膜ストレスによる基板の反りを低減でき
る。．全面成膜の場合はめっきシード膜に加えめっき
膜を加工してバリアメタルのパッドを形成しなければな
らないが、選択成長の場合はめっきシード膜のみの加工
でよいので、全面成膜に比べて加工が容易である。．
選択成長させるため、全面成膜に比べて材料コストが低
くなる。
択成長させることにより、次の利点を生じる。．全面
成膜に比べて、膜ストレスによる基板の反りを低減でき
る。．全面成膜の場合はめっきシード膜に加えめっき
膜を加工してバリアメタルのパッドを形成しなければな
らないが、選択成長の場合はめっきシード膜のみの加工
でよいので、全面成膜に比べて加工が容易である。．
選択成長させるため、全面成膜に比べて材料コストが低
くなる。
【０００６】従来の電解めっき法によるバリアメタルの
形成工程を図４（Ａ）〜（Ｃ）を参照して説明する。半
導体基板１０には絶縁膜１２を介してパッド電極１４が
設けられている。パッド電極を含む電極を覆って設けら
れたパシベーション膜１６には、パッド電極上に開口部
が設けられている。このような半導体基板の全面に、ま
ず、図４（Ａ）に示すように、密着膜２０及びシード膜
２２を順次スパッタリングにより形成する。次に、図４
（Ｂ）に示すように、半導体産業で通常用いられるフォ
トレジスト、ポリイミド、ドライフィルム等の感光性膜
３０をシード膜２２上に直接塗布後、露光及び現像によ
り開口部４０を形成する。続いて、図４（Ｃ）に示すよ
うに、開口部４０に電解めっき法によりバリアメタルと
なるめっき膜５０が形成される。
形成工程を図４（Ａ）〜（Ｃ）を参照して説明する。半
導体基板１０には絶縁膜１２を介してパッド電極１４が
設けられている。パッド電極を含む電極を覆って設けら
れたパシベーション膜１６には、パッド電極上に開口部
が設けられている。このような半導体基板の全面に、ま
ず、図４（Ａ）に示すように、密着膜２０及びシード膜
２２を順次スパッタリングにより形成する。次に、図４
（Ｂ）に示すように、半導体産業で通常用いられるフォ
トレジスト、ポリイミド、ドライフィルム等の感光性膜
３０をシード膜２２上に直接塗布後、露光及び現像によ
り開口部４０を形成する。続いて、図４（Ｃ）に示すよ
うに、開口部４０に電解めっき法によりバリアメタルと
なるめっき膜５０が形成される。
【０００７】
【発明が解決しようとする課題】前述した電解めっきの
シード膜には、めっきするＮｉやＣｒを主成分とする材
料を用いる場合と、Ｃｕを主成分とする材料を用いる場
合とがある。シード膜／めっき膜界面を同種材料とする
場合は、同種材料とすることで界面不整合を低減するこ
とにより、界面密着性やめっき膜質を向上することが狙
いである。しかし、実際には、めっき前のシード膜表面
には酸化膜が形成されてしまう。そのため、シード膜と
めっき膜との界面がシード膜表面の酸化膜／めっき膜界
面となるため、界面密着性もめっき膜質も劣悪である。
シード膜には、めっきするＮｉやＣｒを主成分とする材
料を用いる場合と、Ｃｕを主成分とする材料を用いる場
合とがある。シード膜／めっき膜界面を同種材料とする
場合は、同種材料とすることで界面不整合を低減するこ
とにより、界面密着性やめっき膜質を向上することが狙
いである。しかし、実際には、めっき前のシード膜表面
には酸化膜が形成されてしまう。そのため、シード膜と
めっき膜との界面がシード膜表面の酸化膜／めっき膜界
面となるため、界面密着性もめっき膜質も劣悪である。
【０００８】シード膜表面の酸化膜は、シード膜形成後
の工程において大気に曝されることにより、及びめっき
工程の前の酸素プラズマ処理により、形成される。めっ
き工程の前の酸素プラズマ処理は、感光性膜の開口部に
残る有機残渣を除去するため、又はシード膜や感光性膜
の濡れ性を高くすることによりめっき性を良くするため
に施される。
の工程において大気に曝されることにより、及びめっき
工程の前の酸素プラズマ処理により、形成される。めっ
き工程の前の酸素プラズマ処理は、感光性膜の開口部に
残る有機残渣を除去するため、又はシード膜や感光性膜
の濡れ性を高くすることによりめっき性を良くするため
に施される。
【０００９】シード膜の主成分がＮｉ又はＣｒである場
合、酸化膜は耐食性の不動態酸化皮膜である。通常のめ
っき工程では、表面酸化膜は酸等の薬液によって除去さ
れる。しかし、酸化膜が不動態の場合は、その除去が困
難である。発明者等の検討によれば、酸処理の長時間
化、高濃度化、高温化等により除去性は良くなる。この
とき、界面密着性や膜質が改善することも分かった。し
かし、酸化膜を十分に除去するだけの酸処理を施すと、
感光性膜の変形や、感光性膜とシード膜との密着性の低
下により、剥がれや薬液浸み込み等の感光性膜の劣化が
生じることも分かった。すなわち、酸処理による酸化膜
除去量と感光性膜の薬液耐性とがトレードオフの関係に
あるため、酸などの薬液処理では酸化膜の完全な除去は
困難である。仮に、両立する条件があった場合でも、プ
ロセスマージンが小さいので、実際の生産への適用は困
難である。
合、酸化膜は耐食性の不動態酸化皮膜である。通常のめ
っき工程では、表面酸化膜は酸等の薬液によって除去さ
れる。しかし、酸化膜が不動態の場合は、その除去が困
難である。発明者等の検討によれば、酸処理の長時間
化、高濃度化、高温化等により除去性は良くなる。この
とき、界面密着性や膜質が改善することも分かった。し
かし、酸化膜を十分に除去するだけの酸処理を施すと、
感光性膜の変形や、感光性膜とシード膜との密着性の低
下により、剥がれや薬液浸み込み等の感光性膜の劣化が
生じることも分かった。すなわち、酸処理による酸化膜
除去量と感光性膜の薬液耐性とがトレードオフの関係に
あるため、酸などの薬液処理では酸化膜の完全な除去は
困難である。仮に、両立する条件があった場合でも、プ
ロセスマージンが小さいので、実際の生産への適用は困
難である。
【００１０】密着性を改善するために、ストライクめっ
き後に通常めっきを行う二段階めっきによる成膜が提案
されている（特開平９-１８６１６１号公報）。この方
法は、図５に示すように、Ｎｉシード膜上に密着性を改
善するためのＮｉストライクめっき膜５０ａを形成した
後、連続して通常のＮｉめっき膜５０ｂの形成を行うも
のである。しかしながら、我々の検討では、ストライク
めっきを行っても十分な酸処理をした場合に比べて密着
性が低かったため、めっき膜はシード膜から容易に剥離
した。
き後に通常めっきを行う二段階めっきによる成膜が提案
されている（特開平９-１８６１６１号公報）。この方
法は、図５に示すように、Ｎｉシード膜上に密着性を改
善するためのＮｉストライクめっき膜５０ａを形成した
後、連続して通常のＮｉめっき膜５０ｂの形成を行うも
のである。しかしながら、我々の検討では、ストライク
めっきを行っても十分な酸処理をした場合に比べて密着
性が低かったため、めっき膜はシード膜から容易に剥離
した。
【００１１】一方、シード膜にＣｕを主成分とする材料
を用いる方法も検討されている。これは、シード膜の膜
質が良好になることにより良好なめっき膜の形成が期待
されるため、及びＣｕは半導体の埋め込み配線として高
い実績を持つので生産展開が容易なためである。しかし
ながら、Ｃｕは反応性に富むため例えば感光性膜にポリ
イミドを用いた場合、Ｃｕとポリイミドとの界面が反応
して反応層を形成する。又は、感光性膜を現像する際の
アルカリ性現像液とＣｕ表面とが反応する。
を用いる方法も検討されている。これは、シード膜の膜
質が良好になることにより良好なめっき膜の形成が期待
されるため、及びＣｕは半導体の埋め込み配線として高
い実績を持つので生産展開が容易なためである。しかし
ながら、Ｃｕは反応性に富むため例えば感光性膜にポリ
イミドを用いた場合、Ｃｕとポリイミドとの界面が反応
して反応層を形成する。又は、感光性膜を現像する際の
アルカリ性現像液とＣｕ表面とが反応する。
【００１２】この反応層は薬液処理によって除去するこ
とも可能であるが、除去後は反応分だけシード膜の膜厚
が減少する。膜厚が薄いとシード膜のシート抵抗が増加
するので、電解めっき時の基板面内における電位分布の
広がり（ばらつき）が大きくなる。めっき膜の成膜速度
は電位に強く依存するため、この電位分布はめっき膜の
膜厚分布の広がり（ばらつき）を大きくする。通常、反
応層には面内分布があるため、これが同様の理由でめっ
き膜の膜厚分布の広がりを更に増加させる。多数の半田
バンプを半導体チップの全面に配置する半導体装置にお
いては、感光性膜に設けられた開口部の面積の基板面積
に対する割合が大きいために、前述した、めっき膜厚分
布の広がりが特に顕著となる。
とも可能であるが、除去後は反応分だけシード膜の膜厚
が減少する。膜厚が薄いとシード膜のシート抵抗が増加
するので、電解めっき時の基板面内における電位分布の
広がり（ばらつき）が大きくなる。めっき膜の成膜速度
は電位に強く依存するため、この電位分布はめっき膜の
膜厚分布の広がり（ばらつき）を大きくする。通常、反
応層には面内分布があるため、これが同様の理由でめっ
き膜の膜厚分布の広がりを更に増加させる。多数の半田
バンプを半導体チップの全面に配置する半導体装置にお
いては、感光性膜に設けられた開口部の面積の基板面積
に対する割合が大きいために、前述した、めっき膜厚分
布の広がりが特に顕著となる。
【００１３】更に、反応層によっては薬液による除去が
困難な場合もある。この場合、めっき膜とシード膜との
界面の反応層に起因して、めっき膜の膜質が劣化した
り、めっき膜とシード膜との界面の密着性が劣化したり
する。
困難な場合もある。この場合、めっき膜とシード膜との
界面の反応層に起因して、めっき膜の膜質が劣化した
り、めっき膜とシード膜との界面の密着性が劣化したり
する。
【００１４】以上のように、次の二つが当面の課題とな
っている。．シード膜がＮｉ又はＣｒのように不動態
酸化皮膜を形成する場合には、従来の手法では高い密着
性と良好な膜質は得られない。．シード膜がＣｕのよ
うに感光性膜と反応する場合には、従来の薬液除去では
めっき膜の面内不均一性をもたらす。
っている。．シード膜がＮｉ又はＣｒのように不動態
酸化皮膜を形成する場合には、従来の手法では高い密着
性と良好な膜質は得られない。．シード膜がＣｕのよ
うに感光性膜と反応する場合には、従来の薬液除去では
めっき膜の面内不均一性をもたらす。
【００１５】そこで、本発明の目的は、シード膜が不動
態酸化皮膜を形成する場合でも高い密着性と良好な膜質
が得られるとともに、シード膜が感光性膜と反応する場
合でもめっき膜の良好な面内均一性が得られることによ
り、信頼性及び生産性の向上を可能とする半導体装置の
製造方法を提供することにある。
態酸化皮膜を形成する場合でも高い密着性と良好な膜質
が得られるとともに、シード膜が感光性膜と反応する場
合でもめっき膜の良好な面内均一性が得られることによ
り、信頼性及び生産性の向上を可能とする半導体装置の
製造方法を提供することにある。
【００１６】
【課題を解決するための手段】上記目的を達成するた
め、本発明に係る半導体装置の製造方法は、基板の接続
箇所の上にシード膜を形成する工程と、シード膜上に保
護膜を形成する工程と、保護膜上に接続箇所の上に開口
部を有するマスクを形成する工程と、開口部に露出した
保護膜を除去して、開口部にシード膜を露出させる工程
と、開口部に露出したシード膜上にめっき膜を形成する
工程と、このめっき膜の上に半田バンプを形成する工程
と、を備えたものである。
め、本発明に係る半導体装置の製造方法は、基板の接続
箇所の上にシード膜を形成する工程と、シード膜上に保
護膜を形成する工程と、保護膜上に接続箇所の上に開口
部を有するマスクを形成する工程と、開口部に露出した
保護膜を除去して、開口部にシード膜を露出させる工程
と、開口部に露出したシード膜上にめっき膜を形成する
工程と、このめっき膜の上に半田バンプを形成する工程
と、を備えたものである。
【００１７】シード膜の主成分は、感光性膜の開口部を
形成する工程により反応層が形成される金属、酸化によ
り不動態酸化皮膜を形成する金属、Ｎｉ又はＣｒ、感光
性膜と２００℃以下で反応する金属、感光性膜の現像液
と室温程度で反応する金属、Ｃｕ等としてもよい。保護
膜は、酸化により不動態酸化皮膜を形成しない金属又は
合金、Ｃｕを主成分、ＴｉＷを主成分等としてもよい。
形成する工程により反応層が形成される金属、酸化によ
り不動態酸化皮膜を形成する金属、Ｎｉ又はＣｒ、感光
性膜と２００℃以下で反応する金属、感光性膜の現像液
と室温程度で反応する金属、Ｃｕ等としてもよい。保護
膜は、酸化により不動態酸化皮膜を形成しない金属又は
合金、Ｃｕを主成分、ＴｉＷを主成分等としてもよい。
【００１８】保護膜を除去する溶液は、除去性に選択性
が高く保護膜を選択的に除去するもの、シード膜をＮｉ
又はＣｒ等の不動態酸化皮膜を形成する金属とし、保護
膜をＣｕ等とした場合、ＨＦとＨ２Ｏ２を含むもの等と
してもよい。また、シード膜をＣｕ等の金属とし、保護
膜をＴｉＷ等とした場合、Ｈ２Ｏ２を含むもの等として
もよい。
が高く保護膜を選択的に除去するもの、シード膜をＮｉ
又はＣｒ等の不動態酸化皮膜を形成する金属とし、保護
膜をＣｕ等とした場合、ＨＦとＨ２Ｏ２を含むもの等と
してもよい。また、シード膜をＣｕ等の金属とし、保護
膜をＴｉＷ等とした場合、Ｈ２Ｏ２を含むもの等として
もよい。
【００１９】本発明により、めっき膜の膜質向上、めっ
き膜／シード膜界面の密着性向上、めっき膜の膜厚にお
ける面内均一性の向上等が可能となる。これは、パッド
電極と半田バンプと間のバリアメタルとしてめっき膜を
適用した場合、バリアメタルの信頼性が向上することを
意味する。したがって、本発明により半導体装置の信頼
性を向上させることができる。
き膜／シード膜界面の密着性向上、めっき膜の膜厚にお
ける面内均一性の向上等が可能となる。これは、パッド
電極と半田バンプと間のバリアメタルとしてめっき膜を
適用した場合、バリアメタルの信頼性が向上することを
意味する。したがって、本発明により半導体装置の信頼
性を向上させることができる。
【００２０】このような作用が得られるのは、不動態酸
化皮膜を形成しない材料を主成分とする保護膜をシード
膜上に堆積し、保護膜とシード膜とで除去選択性のある
薬液で保護膜を除去するからである。これにより、感光
性膜によるマスク形成工程で、シード膜に不動態酸化皮
膜が形成されることが防止される。及び、シード膜と感
光性膜とが直接接触しないので、シード膜と感光性膜と
の反応が防止される。
化皮膜を形成しない材料を主成分とする保護膜をシード
膜上に堆積し、保護膜とシード膜とで除去選択性のある
薬液で保護膜を除去するからである。これにより、感光
性膜によるマスク形成工程で、シード膜に不動態酸化皮
膜が形成されることが防止される。及び、シード膜と感
光性膜とが直接接触しないので、シード膜と感光性膜と
の反応が防止される。
【００２１】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００２２】図１及び図２は、本発明に係る半導体装置
の製造方法の実施形態を示す断面図である。以下、この
図面に基づき説明する。
の製造方法の実施形態を示す断面図である。以下、この
図面に基づき説明する。
【００２３】図１（Ａ）に示すように、半導体基板１０
には絶縁膜１２を介してパッド電極１４が設けられてい
る。パッド電極１４を含む電極を覆って設けられたパシ
ベーション膜１６にはパッド電極１４上に開口部が設け
られている。本発明の半導体基板１０は、半導体産業で
一般に使用される材料であり、Ｓｉ基板、ＳＯＩ（シリ
コン・オン・インシュレータ）基板、シリコン・オン・
サファイヤ基板、化合物半導体基板、あるいはガラス基
板上に能動素子を形成したもの等全て含まれる。
には絶縁膜１２を介してパッド電極１４が設けられてい
る。パッド電極１４を含む電極を覆って設けられたパシ
ベーション膜１６にはパッド電極１４上に開口部が設け
られている。本発明の半導体基板１０は、半導体産業で
一般に使用される材料であり、Ｓｉ基板、ＳＯＩ（シリ
コン・オン・インシュレータ）基板、シリコン・オン・
サファイヤ基板、化合物半導体基板、あるいはガラス基
板上に能動素子を形成したもの等全て含まれる。
【００２４】半導体基板１０には、通常、多数の能動素
子が形成されているが、図面を明瞭にするためこれらの
能動素子は図示していない。また、パッド電極１４は実
際には複数個設けられている。
子が形成されているが、図面を明瞭にするためこれらの
能動素子は図示していない。また、パッド電極１４は実
際には複数個設けられている。
【００２５】絶縁膜１２としては、シリコン酸化膜、シ
リコン酸窒化膜あるいはポリイミド等の有機系絶縁膜等
を使用する。通常、この絶縁膜は半導体基板１０上に形
成された多層配線構造の最上層層間絶縁膜を構成するも
のである。
リコン酸窒化膜あるいはポリイミド等の有機系絶縁膜等
を使用する。通常、この絶縁膜は半導体基板１０上に形
成された多層配線構造の最上層層間絶縁膜を構成するも
のである。
【００２６】本発明のパッド電極１４には、Ｃｕ、Ａｌ
あるいはＡｌ−Ｃｕ合金を使用する。代わりに、これら
の金属膜上にＴｉ及びＴｉＮを順次形成した複合膜から
なるものも好適に使用される。
あるいはＡｌ−Ｃｕ合金を使用する。代わりに、これら
の金属膜上にＴｉ及びＴｉＮを順次形成した複合膜から
なるものも好適に使用される。
【００２７】パシベーション膜１６は、ポリイミド、シ
リコン酸化膜、シリコン酸窒化膜あるいはシリコン酸化
膜上にシリコン酸窒化膜を形成した複合膜、そのほか半
導体産業でパシベーション膜として知られるものからな
る。
リコン酸化膜、シリコン酸窒化膜あるいはシリコン酸化
膜上にシリコン酸窒化膜を形成した複合膜、そのほか半
導体産業でパシベーション膜として知られるものからな
る。
【００２８】本発明の第１実施形態では、シード膜とめ
っき膜に同種の材料が使用される。シード膜としては、
Ｎｉ、Ｃｒまたはこれらの金属を主成分とする合金膜が
使用されるが、以下はＮｉの場合について説明する。ま
ず、図１（Ａ）に示されるように、上述したようなパッ
ド電極１４とこのパッド電極上に開口部を有するパシベ
ーション膜１６の形成された半導体基板１０上の全面
に、密着膜２０、シード膜２２、及び保護膜２４を順次
スパッタ法により堆積する。ここで、密着膜２０は約５
０ｎｍの厚さを有するＴｉ、ＴｉＷまたはこれらの複合
膜である。シード膜２２として約３００ｎｍの厚さを有
するＮｉを堆積する。このＮｉシード膜２２上に形成す
る保護膜２４として、本実施形態では、約５０ｎｍの厚
さのＣｕを使用する。Ｎｉシード膜２２表面に不動態酸
化皮膜が形成されることを防止するために、少なくと
も、シード膜２２を堆積した後は、大気に曝すことな
く、保護膜２４を真空中で連続的に堆積することが望ま
しい。
っき膜に同種の材料が使用される。シード膜としては、
Ｎｉ、Ｃｒまたはこれらの金属を主成分とする合金膜が
使用されるが、以下はＮｉの場合について説明する。ま
ず、図１（Ａ）に示されるように、上述したようなパッ
ド電極１４とこのパッド電極上に開口部を有するパシベ
ーション膜１６の形成された半導体基板１０上の全面
に、密着膜２０、シード膜２２、及び保護膜２４を順次
スパッタ法により堆積する。ここで、密着膜２０は約５
０ｎｍの厚さを有するＴｉ、ＴｉＷまたはこれらの複合
膜である。シード膜２２として約３００ｎｍの厚さを有
するＮｉを堆積する。このＮｉシード膜２２上に形成す
る保護膜２４として、本実施形態では、約５０ｎｍの厚
さのＣｕを使用する。Ｎｉシード膜２２表面に不動態酸
化皮膜が形成されることを防止するために、少なくと
も、シード膜２２を堆積した後は、大気に曝すことな
く、保護膜２４を真空中で連続的に堆積することが望ま
しい。
【００２９】次に、図１（Ｂ）に示されるように、感光
性膜３０として例えば１０μｍのフォトレジストを保護
膜２４上に塗布し、露光及び現像を行って、パッド電極
１４の上方に開口部４０を形成する。開口部４０を形成
した後、酸素を含むプラズマで処理を行って開口部内に
露出した保護膜２４上に残った有機残渣を除去する。
性膜３０として例えば１０μｍのフォトレジストを保護
膜２４上に塗布し、露光及び現像を行って、パッド電極
１４の上方に開口部４０を形成する。開口部４０を形成
した後、酸素を含むプラズマで処理を行って開口部内に
露出した保護膜２４上に残った有機残渣を除去する。
【００３０】続いて、図１（Ｃ）に示されるように、ウ
ェットエッチング工程によりシード膜２２に対して選択
的に保護膜２４が除去される。本実施形態においては、
Ｃｕからなる保護膜２４を、Ｎｉからなるシード膜２２
に対して選択的に除去するために、ＨＦとＨ２Ｏ２と水
からなるエッチング溶液が用いられる。Ｃｕ保護膜２４
は、それ自身の表面に不動態酸化皮膜が形成されない材
料であるので、前述したエッチング溶液を用いて、フォ
トレジストの薬液耐性を維持しつつ保護膜２４をシード
膜２２に対して十分選択的に除去することが可能であ
る。
ェットエッチング工程によりシード膜２２に対して選択
的に保護膜２４が除去される。本実施形態においては、
Ｃｕからなる保護膜２４を、Ｎｉからなるシード膜２２
に対して選択的に除去するために、ＨＦとＨ２Ｏ２と水
からなるエッチング溶液が用いられる。Ｃｕ保護膜２４
は、それ自身の表面に不動態酸化皮膜が形成されない材
料であるので、前述したエッチング溶液を用いて、フォ
トレジストの薬液耐性を維持しつつ保護膜２４をシード
膜２２に対して十分選択的に除去することが可能であ
る。
【００３１】図２（Ａ）は、Ｃｕ保護膜２４が除去さ
れ、露出したＮｉシード膜２２上に選択的にＮｉめっき
膜５０が形成された状態を示す断面図である。保護膜２
４をエッチング溶液で選択的に除去した後、水洗が行わ
れるが、この水洗工程の後、空気によるシード層２２の
酸化を防止するため、乾燥工程を行うことなく半導体基
板１０がめっき液中に保持される。めっき液はスルファ
ミン酸Ｎｉを含む溶液であり、電解めっき法により、厚
さ数μｍのＮｉめっき膜５０が形成される。このとき、
密着膜２０、シード膜２２、及び保護膜２４が電解めっ
きの電流パスとして機能する。
れ、露出したＮｉシード膜２２上に選択的にＮｉめっき
膜５０が形成された状態を示す断面図である。保護膜２
４をエッチング溶液で選択的に除去した後、水洗が行わ
れるが、この水洗工程の後、空気によるシード層２２の
酸化を防止するため、乾燥工程を行うことなく半導体基
板１０がめっき液中に保持される。めっき液はスルファ
ミン酸Ｎｉを含む溶液であり、電解めっき法により、厚
さ数μｍのＮｉめっき膜５０が形成される。このとき、
密着膜２０、シード膜２２、及び保護膜２４が電解めっ
きの電流パスとして機能する。
【００３２】めっき膜５０が形成された後、公知の技術
であるドライプロセスあるいはウェットプロセスにより
感光性膜３０が除去される。続いて、フォトリソグラフ
ィー技術により、めっき膜５０上にフォトレジストから
なるマスクが形成される。このマスクのサイズはめっき
膜５０と同じ大きさか、あるいはやや大きい。このマス
クを用いて、バリアメタルパッドを完成させるために、
不要の保護膜２４、シード膜２２及び密着膜２０がエッ
チング除去される。エッチング工程が終了した後、マス
クを除去した状態が図２（Ｂ）に示されている。
であるドライプロセスあるいはウェットプロセスにより
感光性膜３０が除去される。続いて、フォトリソグラフ
ィー技術により、めっき膜５０上にフォトレジストから
なるマスクが形成される。このマスクのサイズはめっき
膜５０と同じ大きさか、あるいはやや大きい。このマス
クを用いて、バリアメタルパッドを完成させるために、
不要の保護膜２４、シード膜２２及び密着膜２０がエッ
チング除去される。エッチング工程が終了した後、マス
クを除去した状態が図２（Ｂ）に示されている。
【００３３】図２（Ｃ）はめっき膜５０上に半田バンプ
７０が形成された状態を示す断面図である。この工程で
は、まずカバー膜としてポリイミド膜６０が全面に形成
され、フォトリソグラフィー技術によりめっき膜５０上
に開口部が形成される。その後、Ｐｂフリー半田、例え
ばＳｎ−Ａｇ共晶合金からなる半田ボールをめっき膜５
０上に載置し、加熱してリフローすることにより半田バ
ンプ７０が形成される。
７０が形成された状態を示す断面図である。この工程で
は、まずカバー膜としてポリイミド膜６０が全面に形成
され、フォトリソグラフィー技術によりめっき膜５０上
に開口部が形成される。その後、Ｐｂフリー半田、例え
ばＳｎ−Ａｇ共晶合金からなる半田ボールをめっき膜５
０上に載置し、加熱してリフローすることにより半田バ
ンプ７０が形成される。
【００３４】以上説明した第１実施形態によれば、Ｃｕ
保護膜２４は、Ｎｉシード膜２２表面に、フォトレジス
ト３０塗布前に大気に曝されることにより、又は開口部
４０形成時の露光及び現像後に大気に曝されることによ
り、又は酸素プラズマ処理により、Ｎｉと酸素の反応層
である不動態酸化皮膜が形成されることを有効に防止す
る。したがって、Ｎｉシード膜２２表面を酸化させるこ
と無く、Ｎｉめっき膜５０を堆積することができる。こ
れにより、Ｎｉシード膜２２とＮｉめっき膜５０とは良
好な密着性を示すとともに、Ｎｉめっき膜５０の膜質も
向上する。上記の第１実施形態の記述は、Ｎｉに代えて
Ｃｒとした場合も、全く同様である。また、図３に示さ
れるように、マスクとめっき膜５０のサイズがほぼ同じ
場合でも、露光マスクと半導体基板の位置合わせずれに
よっては、保護膜２４が一部残存する状態になるが特に
問題は発生しない。
保護膜２４は、Ｎｉシード膜２２表面に、フォトレジス
ト３０塗布前に大気に曝されることにより、又は開口部
４０形成時の露光及び現像後に大気に曝されることによ
り、又は酸素プラズマ処理により、Ｎｉと酸素の反応層
である不動態酸化皮膜が形成されることを有効に防止す
る。したがって、Ｎｉシード膜２２表面を酸化させるこ
と無く、Ｎｉめっき膜５０を堆積することができる。こ
れにより、Ｎｉシード膜２２とＮｉめっき膜５０とは良
好な密着性を示すとともに、Ｎｉめっき膜５０の膜質も
向上する。上記の第１実施形態の記述は、Ｎｉに代えて
Ｃｒとした場合も、全く同様である。また、図３に示さ
れるように、マスクとめっき膜５０のサイズがほぼ同じ
場合でも、露光マスクと半導体基板の位置合わせずれに
よっては、保護膜２４が一部残存する状態になるが特に
問題は発生しない。
【００３５】次に、本発明の第２実施形態について説明
する。本発明の第２実施形態ではシード膜２２にＣｕが
使用される。本実施形態が第１実施形態と異なるのは、
図１及び図２に示されるものの中で、シード膜２２とし
てＣｕが使用されること、保護膜２４としてＴｉＷが使
用されること、および感光性膜３０としてポリイミドが
使用されることである。これに伴って、本実施形態で
は、Ｃｕシード膜２２に対して選択的にＴｉＷ保護膜２
４を除去するエッチング溶液として、Ｈ２Ｏ２水溶液が
使用される。ＴｉＷもそれ自身の表面に不動態酸化皮膜
が生じない材料であるので、このエッチング溶液により
感光性膜であるポリイミドの薬液耐性を維持しつつ、Ｃ
ｕシード膜２２に対してＴｉＷ保護膜２４を十分選択的
に除去できる。めっき膜５０は第１実施形態と同様に、
ＮｉまたはＣｒが使用される。その他、第１実施形態と
同様の工程で製造される。
する。本発明の第２実施形態ではシード膜２２にＣｕが
使用される。本実施形態が第１実施形態と異なるのは、
図１及び図２に示されるものの中で、シード膜２２とし
てＣｕが使用されること、保護膜２４としてＴｉＷが使
用されること、および感光性膜３０としてポリイミドが
使用されることである。これに伴って、本実施形態で
は、Ｃｕシード膜２２に対して選択的にＴｉＷ保護膜２
４を除去するエッチング溶液として、Ｈ２Ｏ２水溶液が
使用される。ＴｉＷもそれ自身の表面に不動態酸化皮膜
が生じない材料であるので、このエッチング溶液により
感光性膜であるポリイミドの薬液耐性を維持しつつ、Ｃ
ｕシード膜２２に対してＴｉＷ保護膜２４を十分選択的
に除去できる。めっき膜５０は第１実施形態と同様に、
ＮｉまたはＣｒが使用される。その他、第１実施形態と
同様の工程で製造される。
【００３６】本発明の第２実施形態によれば、ＴｉＷ保
護膜２４が有ることにより、Ｃｕシード膜２２表面にポ
リイミド及び現像液との反応層が形成されないため、反
応層除去によるめっき膜５０の膜厚分布（ばらつき）の
増大、反応層の除去残渣によるＣｕシード膜２２とめっ
き膜５０との密着性の劣化、めっき膜５０の膜質の劣化
等を防止することができる。これは、パッド電極と半田
バンプとの間のバリアメタルの信頼性が向上することを
意味する。したがって、本実施形態により半導体装置の
信頼性を向上させることができる。更に、ＴｉＷ保護膜
２４が有る場合、酸素プラズマ処理によるＣｕシード膜
２２表面及び内部の酸化の心配が無いため、十分な酸素
プラズマ処理が行うことができる。すなわち、プロセス
マージンが広げることで半導体装置の信頼性を向上させ
ることができる。
護膜２４が有ることにより、Ｃｕシード膜２２表面にポ
リイミド及び現像液との反応層が形成されないため、反
応層除去によるめっき膜５０の膜厚分布（ばらつき）の
増大、反応層の除去残渣によるＣｕシード膜２２とめっ
き膜５０との密着性の劣化、めっき膜５０の膜質の劣化
等を防止することができる。これは、パッド電極と半田
バンプとの間のバリアメタルの信頼性が向上することを
意味する。したがって、本実施形態により半導体装置の
信頼性を向上させることができる。更に、ＴｉＷ保護膜
２４が有る場合、酸素プラズマ処理によるＣｕシード膜
２２表面及び内部の酸化の心配が無いため、十分な酸素
プラズマ処理が行うことができる。すなわち、プロセス
マージンが広げることで半導体装置の信頼性を向上させ
ることができる。
【００３７】以上、本発明をその好適な実施形態に基づ
いて説明したが、本発明は上記実施形態の構成にのみ限
定されるものではなく、請求項に記載された範囲におい
て、上記実施形態の構成から種々の修正及び変更を行う
ことができる。上記実施形態ではシード膜／保護膜の組
み合わせとしてＮｉ／Ｃｕ、Ｃｕ／ＴｉＷを用いている
が、他の組み合わせも可能である。また、めっき膜とし
てＮｉ及びＣｒを用いて説明したが、Ｃｕ等の他の材料
でも可能である。更に、ＮｉまたはＣｒで形成されため
っき膜上に、半田の濡れ性を改善するために、Ｃｕ等か
らなるめっき膜を形成することも可能である。また、め
っきマスクとなる感光性膜材料も、フォトレジスト、ポ
リイミド以外にも、ドライフィルム等の半導体製造工程
で通常用いられている材料を用いてもよい。
いて説明したが、本発明は上記実施形態の構成にのみ限
定されるものではなく、請求項に記載された範囲におい
て、上記実施形態の構成から種々の修正及び変更を行う
ことができる。上記実施形態ではシード膜／保護膜の組
み合わせとしてＮｉ／Ｃｕ、Ｃｕ／ＴｉＷを用いている
が、他の組み合わせも可能である。また、めっき膜とし
てＮｉ及びＣｒを用いて説明したが、Ｃｕ等の他の材料
でも可能である。更に、ＮｉまたはＣｒで形成されため
っき膜上に、半田の濡れ性を改善するために、Ｃｕ等か
らなるめっき膜を形成することも可能である。また、め
っきマスクとなる感光性膜材料も、フォトレジスト、ポ
リイミド以外にも、ドライフィルム等の半導体製造工程
で通常用いられている材料を用いてもよい。
【００３８】
【発明の効果】本発明の効果は、生産性及び信頼性の高
い半導体装置の製造方法を提供できることである。
い半導体装置の製造方法を提供できることである。
【００３９】その理由は、保護膜をシード膜上に形成す
ることにより、感光性膜に開口部を形成する工程など
で、シード膜表面に酸化層や反応層が形成されることを
防止できるためである。これにより、シード膜とめっき
膜との界面密着性の向上、めっき膜の膜質改善、めっき
膜の面内分布改善という効果が得られる。これらの効果
は、パッド電極と半田バンプとの間のバリアメタルとし
てめっき膜を用いた場合、信頼性を向上できることを意
味する。また、前述したように酸化層及び反応層形成を
防止できるため、開口部形成のプロセスマージンが広が
ることにより、信頼性や歩留まりを向上させることがで
きる。
ることにより、感光性膜に開口部を形成する工程など
で、シード膜表面に酸化層や反応層が形成されることを
防止できるためである。これにより、シード膜とめっき
膜との界面密着性の向上、めっき膜の膜質改善、めっき
膜の面内分布改善という効果が得られる。これらの効果
は、パッド電極と半田バンプとの間のバリアメタルとし
てめっき膜を用いた場合、信頼性を向上できることを意
味する。また、前述したように酸化層及び反応層形成を
防止できるため、開口部形成のプロセスマージンが広が
ることにより、信頼性や歩留まりを向上させることがで
きる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の製造方法の実施形態
を示す断面図であり、図１（Ａ）〜図１（Ｃ）の順に工
程が進行する。
を示す断面図であり、図１（Ａ）〜図１（Ｃ）の順に工
程が進行する。
【図２】本発明に係る半導体装置の製造方法の実施形態
を示す断面図であり、図１（Ｃ）に続く工程を示す。
を示す断面図であり、図１（Ｃ）に続く工程を示す。
【図３】図２（Ｂ）に示される工程において、位置合わ
せずれが発生した状態を示す断面図である。
せずれが発生した状態を示す断面図である。
【図４】従来の半導体装置の製造方法を示す断面図であ
り、図４（Ａ）〜図４（Ｃ）の順に工程が進行する。
り、図４（Ａ）〜図４（Ｃ）の順に工程が進行する。
【図５】従来の二段階めっき法によるめっき膜の製造方
法を示す断面図である。
法を示す断面図である。
１０ 基板 １２ 絶縁膜 １４ パッド電極 １６ パシベーション膜 ２０ 密着膜 ２２ シード膜 ２４ 保護膜 ３０ 感光性膜 ４０ 開口部 ５０ めっき膜 ６０ カバー膜 ７０ 半田バンプ
Claims (20)
- 【請求項１】 基板の接続箇所の上にシード膜を形成す
る工程と、 前記シード膜上に保護膜を形成する工程と、 前記保護膜上に前記接続箇所の上に開口部を有するマス
クを形成する工程と、 前記開口部に露出した前記保護膜を除去して、前記開口
部に前記シード膜を露出させる工程と、 前記開口部に露出した前記シード膜上にめっき膜を形成
する工程と、 前記めっき膜の上に半田バンプを形成する工程と、 を有することを特徴とする半導体装置の製造方法。 - 【請求項２】 前記パッド電極とシード膜の間に密着膜
を形成する工程を更に有する請求項１記載の半導体装置
の製造方法。 - 【請求項３】 前記シード膜がＮｉ及びＣｒのうちの一
つを含む金属である請求項１記載の半導体装置の製造方
法。 - 【請求項４】 前記保護膜がＣｕを含む金属である請求
項２記載の半導体装置の製造方法。 - 【請求項５】 前記保護膜を除去する工程が、ＨＦとＨ
２Ｏ２とを含む水溶液でエッチングする工程である請求
項４記載の半導体装置の製造方法。 - 【請求項６】 前記シード膜がＣｕを含む金属である請
求項１記載の半導体装置の製造方法。 - 【請求項７】 前記保護膜がＴｉＷからなる請求項６記
載の半導体装置の製造方法。 - 【請求項８】 前記保護膜を除去する工程が、Ｈ２Ｏ２
を含む水溶液でエッチングする工程である請求項７記載
の半導体装置の製造方法。 - 【請求項９】 複数のパッド電極を有する基板を用意す
る工程と、 前記複数のパッド電極の上にシード膜を形成する工程
と、 前記シード膜上に保護膜を形成する工程と、 前記保護膜上に感光性膜を形成する工程と前記感光性膜
の前記各パッド電極の上方の位置に開口部を形成して前
記保護膜を選択的に露出させる工程と、 前記露出した前記保護膜を除去することにより、前記開
口部に前記シード膜を露出させる工程と、 前記開口部に露出した前記シード膜上にめっき膜を形成
する工程と、 前記めっき膜の上に半田バンプを形成する工程と、 を有する半導体装置の製造方法。 - 【請求項１０】 前記パッド電極とシード膜の間に密着
膜を形成する工程を更に有する請求項９記載の半導体装
置の製造方法。 - 【請求項１１】 前記シード膜が、酸化により不動態酸
化皮膜を形成する金属を含む請求項９記載の半導体装置
の製造方法。 - 【請求項１２】 前記シード膜が、Ｎｉ及びＣｒのうち
の一つを含む金属である請求項１１記載の半導体装置の
製造方法。 - 【請求項１３】 前記保護膜が、酸化により不動態酸化
皮膜を形成しない金属からなる請求項１１記載の半導体
装置の製造方法。 - 【請求項１４】 前記保護膜が、Ｃｕを含む金属である
請求項１３記載の半導体装置の製造方法。 - 【請求項１５】 前記保護膜を除去する工程が、ＨＦと
Ｈ２Ｏ２とを含む水溶液でエッチングする工程である請
求項１４記載の半導体装置の製造方法。 - 【請求項１６】 前記シード膜が、前記感光性膜と２０
０℃以下で反応する金属である請求項９記載の半導体装
置の製造方法。 - 【請求項１７】 前記シード膜が、前記感光性膜の現像
液と室温で反応する金属である請求項９記載の半導体装
置の製造方法。 - 【請求項１８】 前記シード膜が、Ｃｕを主成分とする
金属である請求項９記載の半導体装置の製造方法。 - 【請求項１９】 前記保護膜が、ＴｉＷからなる請求項
１８記載の半導体装置の製造方法。 - 【請求項２０】 前記保護膜を除去する工程が、Ｈ２Ｏ
２を含む水溶液でエッチングする工程である請求項１９
記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001371667A JP3506686B2 (ja) | 2000-12-08 | 2001-12-05 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000-374517 | 2000-12-08 | ||
| JP2000374517 | 2000-12-08 | ||
| JP2001371667A JP3506686B2 (ja) | 2000-12-08 | 2001-12-05 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002237500A true JP2002237500A (ja) | 2002-08-23 |
| JP3506686B2 JP3506686B2 (ja) | 2004-03-15 |
Family
ID=26605508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001371667A Expired - Fee Related JP3506686B2 (ja) | 2000-12-08 | 2001-12-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3506686B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006210778A (ja) * | 2005-01-31 | 2006-08-10 | Nec Electronics Corp | 半導体装置の製造方法およびエッチング液 |
| JP2006294761A (ja) * | 2005-04-07 | 2006-10-26 | Sharp Corp | 半導体装置，電子機器および半導体装置の製造方法 |
| JP2008244134A (ja) * | 2007-03-27 | 2008-10-09 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| CN114451072A (zh) * | 2019-08-26 | 2022-05-06 | Lg 伊诺特有限公司 | 印刷电路板 |
| US12010795B2 (en) | 2019-08-26 | 2024-06-11 | Lg Innotek Co., Ltd. | Printed circuit board |
-
2001
- 2001-12-05 JP JP2001371667A patent/JP3506686B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006210778A (ja) * | 2005-01-31 | 2006-08-10 | Nec Electronics Corp | 半導体装置の製造方法およびエッチング液 |
| JP4551229B2 (ja) * | 2005-01-31 | 2010-09-22 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法およびエッチング液 |
| JP2006294761A (ja) * | 2005-04-07 | 2006-10-26 | Sharp Corp | 半導体装置，電子機器および半導体装置の製造方法 |
| JP4722532B2 (ja) * | 2005-04-07 | 2011-07-13 | シャープ株式会社 | 半導体装置，電子機器および半導体装置の製造方法 |
| JP2008244134A (ja) * | 2007-03-27 | 2008-10-09 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| CN114451072A (zh) * | 2019-08-26 | 2022-05-06 | Lg 伊诺特有限公司 | 印刷电路板 |
| US12010795B2 (en) | 2019-08-26 | 2024-06-11 | Lg Innotek Co., Ltd. | Printed circuit board |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3506686B2 (ja) | 2004-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6613663B2 (en) | Method for forming barrier layers for solder bumps | |
| US5492235A (en) | Process for single mask C4 solder bump fabrication | |
| US7642647B2 (en) | Semiconductor device | |
| JP4682657B2 (ja) | 弾性表面波デバイス | |
| US7132358B2 (en) | Method of forming solder bump with reduced surface defects | |
| JP2007173415A (ja) | 半導体装置及びその製造方法 | |
| JP2007317979A (ja) | 半導体装置の製造方法 | |
| US6639314B2 (en) | Solder bump structure and a method of forming the same | |
| US20060017171A1 (en) | Formation method and structure of conductive bumps | |
| JP2004214345A (ja) | 半導体装置およびその製造方法 | |
| JP2784122B2 (ja) | 半導体装置の製法 | |
| JP3506686B2 (ja) | 半導体装置の製造方法 | |
| US6716739B2 (en) | Bump manufacturing method | |
| JP3116573B2 (ja) | 半導体装置用バンプ電極及びその形成方法 | |
| JPH02253628A (ja) | 半導体装置の製造方法 | |
| JPH09186161A (ja) | 半導体装置のはんだバンプ形成方法 | |
| JPH09148331A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3825355B2 (ja) | バンプ電極を備えている電子部品及びその製造方法 | |
| JP2006120803A (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN1103119C (zh) | 用于单掩膜c4焊料凸点制造的方法 | |
| JPS6348427B2 (ja) | ||
| JP2002334897A (ja) | 半導体装置のバンプ構造及びその製造方法 | |
| JP3308882B2 (ja) | 半導体装置の電極構造の製造方法 | |
| JPH0845938A (ja) | 半導体装置及びその製造方法 | |
| JPH03190240A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031118 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031216 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071226 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081226 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101226 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101226 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101226 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131226 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |