JP3116573B2 - 半導体装置用バンプ電極及びその形成方法 - Google Patents
半導体装置用バンプ電極及びその形成方法Info
- Publication number
- JP3116573B2 JP3116573B2 JP18652392A JP18652392A JP3116573B2 JP 3116573 B2 JP3116573 B2 JP 3116573B2 JP 18652392 A JP18652392 A JP 18652392A JP 18652392 A JP18652392 A JP 18652392A JP 3116573 B2 JP3116573 B2 JP 3116573B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal layer
- photoresist
- head
- nickel plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Weting (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の基板、特に
金属の内部拡散を防止できる半導体装置用バンプ電極及
びその形成方法に関連する。
金属の内部拡散を防止できる半導体装置用バンプ電極及
びその形成方法に関連する。
【０００２】
【従来の技術】バンプ電極と称する半導体素子の突起状
電極は、絶縁膜に形成された開口を通じて半導体基板に
接続された下地金属層と、下地金属層の上面に茸形状断
面で形成された中間金属層と、中間金属層の上面に半球
状に形成された半田層とから構成される。
電極は、絶縁膜に形成された開口を通じて半導体基板に
接続された下地金属層と、下地金属層の上面に茸形状断
面で形成された中間金属層と、中間金属層の上面に半球
状に形成された半田層とから構成される。
【０００３】茸形状断面を備えた中間金属層を銅（Ｃ
u）メッキで形成すると、中間金属層の銅と半田層中の
錫（Ｓn）成分とが反応して両層の界面に錫-銅の合金層
が形成され易いことが確認されている。合金層は経時的
に両層の結合強度を低下させ、最終的に半田層の剥離を
招来することがある。そこで、中間金属層の表面にニッ
ケル（Ｎi）メッキを施して前記合金層の成長を抑制す
る技術が提案されている。この技術では、ニッケルメッ
キ層によって半田層と中間金属層間の金属成分の相互拡
散を抑制することができる。また、錫と銅との反応で形
成される合金層に比べて、ニッケル−銅合金層の成長速
度は十分に遅いから、合金層の成長に伴う上記剥離の問
題を解消することができる。
u）メッキで形成すると、中間金属層の銅と半田層中の
錫（Ｓn）成分とが反応して両層の界面に錫-銅の合金層
が形成され易いことが確認されている。合金層は経時的
に両層の結合強度を低下させ、最終的に半田層の剥離を
招来することがある。そこで、中間金属層の表面にニッ
ケル（Ｎi）メッキを施して前記合金層の成長を抑制す
る技術が提案されている。この技術では、ニッケルメッ
キ層によって半田層と中間金属層間の金属成分の相互拡
散を抑制することができる。また、錫と銅との反応で形
成される合金層に比べて、ニッケル−銅合金層の成長速
度は十分に遅いから、合金層の成長に伴う上記剥離の問
題を解消することができる。
【０００４】
【発明が解決しようとする課題】中間金属層にニッケル
メッキを施して半田層の剥離を防止できるが、バンプ電
極の周辺部付近で絶縁膜と半導体基板との積層部にクラ
ックが生じ易いことが判明した。この理由は必ずしも明
らかではないが、中間金属層以外の部分に形成されたニ
ッケルメッキ層によって熱処理の際に不測の機械的応力
が生ずるためと推測される。
メッキを施して半田層の剥離を防止できるが、バンプ電
極の周辺部付近で絶縁膜と半導体基板との積層部にクラ
ックが生じ易いことが判明した。この理由は必ずしも明
らかではないが、中間金属層以外の部分に形成されたニ
ッケルメッキ層によって熱処理の際に不測の機械的応力
が生ずるためと推測される。
【０００５】そこで、本発明は中間金属層と半田層との
剥離を確実に防止し且つ絶縁膜及び半導体基板への損傷
の発生も抑制できる半導体装置用バンプ電極及びその形
成方法を提供することを目的とする。
剥離を確実に防止し且つ絶縁膜及び半導体基板への損傷
の発生も抑制できる半導体装置用バンプ電極及びその形
成方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明による半導体装置
用バンプ電極は、半導体基板（1）に直接固着され又は
導電層（5, 6）を介して間接的に固着された支持部（9
a）及び支持部（9a）の側部から外側に突出して支持部
（9a）の上部に形成された頭部（9b）とを備えた銅メッ
キの突起状金属層（9）と、突起状金属層（9）の頭部
（9b）の上面に形成されたニッケルメッキ層(12)と、ニ
ッケルメッキ層(12)上に形成された半球状の半田層（1
3）とを備えている。頭部（9b）の下面及び支持部（9
a）にはニッケルメッキ層が形成されない。本発明によ
る半導体装置用バンプ電極の形成方法は、半導体基板
（1）に直接固着され又は導電層（5, 6）を介して間接
的に固着された支持部（9a）及び支持部（9a）の側部か
ら外側に突出して支持部（9a）の上部に形成された頭部
（9b）とを備えた銅メッキの突起状金属層（9）を形成
する工程と、突起状金属層（9）をポジ形のフォトレジ
スト（10, 11）で被覆する工程と、フォトレジスト（1
0,11）に光を射照してこれを感光させ、頭部（9b）の上
面のフォトレジスト（10,11）を除去するが、頭部（9
b）と半導体基板（1）との中間領域（A）にあるフォト
レジスト（10, 11）を残存させる工程と、頭部（9b）の
下面及び支持部（9a）にはニッケルメッキ層を形成せず
に、頭部（9b）の上面に選択的にニッケルメッキ層(12)
を形成する工程と、ニッケルメッキ層(12)上に半田層
（13）を形成する工程とを含む。
用バンプ電極は、半導体基板（1）に直接固着され又は
導電層（5, 6）を介して間接的に固着された支持部（9
a）及び支持部（9a）の側部から外側に突出して支持部
（9a）の上部に形成された頭部（9b）とを備えた銅メッ
キの突起状金属層（9）と、突起状金属層（9）の頭部
（9b）の上面に形成されたニッケルメッキ層(12)と、ニ
ッケルメッキ層(12)上に形成された半球状の半田層（1
3）とを備えている。頭部（9b）の下面及び支持部（9
a）にはニッケルメッキ層が形成されない。本発明によ
る半導体装置用バンプ電極の形成方法は、半導体基板
（1）に直接固着され又は導電層（5, 6）を介して間接
的に固着された支持部（9a）及び支持部（9a）の側部か
ら外側に突出して支持部（9a）の上部に形成された頭部
（9b）とを備えた銅メッキの突起状金属層（9）を形成
する工程と、突起状金属層（9）をポジ形のフォトレジ
スト（10, 11）で被覆する工程と、フォトレジスト（1
0,11）に光を射照してこれを感光させ、頭部（9b）の上
面のフォトレジスト（10,11）を除去するが、頭部（9
b）と半導体基板（1）との中間領域（A）にあるフォト
レジスト（10, 11）を残存させる工程と、頭部（9b）の
下面及び支持部（9a）にはニッケルメッキ層を形成せず
に、頭部（9b）の上面に選択的にニッケルメッキ層(12)
を形成する工程と、ニッケルメッキ層(12)上に半田層
（13）を形成する工程とを含む。
【０００７】
【作用】ニッケルメッキ層(12)の上面に半田層（13）を
形成すると、ニッケルメッキ層(12)は突起状金属層
（9）と半田層（13）間の金属成分の相互拡散を抑制す
る作用がある。また、頭部（9b）の上面にのみに制限し
て形成されるニッケルメッキ層(12)は、頭部（9b）の下
面及び支持部（9a）に形成されず、金属層（9）の膨張
率差に起因する機械的応力を低減できる。
形成すると、ニッケルメッキ層(12)は突起状金属層
（9）と半田層（13）間の金属成分の相互拡散を抑制す
る作用がある。また、頭部（9b）の上面にのみに制限し
て形成されるニッケルメッキ層(12)は、頭部（9b）の下
面及び支持部（9a）に形成されず、金属層（9）の膨張
率差に起因する機械的応力を低減できる。
【０００８】露光の際に、突起状金属層（9）の頭部（9
b）を遮光マスクとして頭部の下方に選択的にポジ形の
フォトレジスト（10, 11）を残存させ、残存したフォト
レジスト（10, 11）を更にマスクとしてメッキ又は蒸着
を施すと、頭部（9b）の上面に選択的にニッケルメッキ
層(12)を形成できる。
b）を遮光マスクとして頭部の下方に選択的にポジ形の
フォトレジスト（10, 11）を残存させ、残存したフォト
レジスト（10, 11）を更にマスクとしてメッキ又は蒸着
を施すと、頭部（9b）の上面に選択的にニッケルメッキ
層(12)を形成できる。
【０００９】
【実施例】以下、本発明による半導体装置用バンプ電極
及びその形成方法の一実施例を図１〜図１０について説
明する。
及びその形成方法の一実施例を図１〜図１０について説
明する。
【００１０】まず、シリコン（Ｓi）等から成る半導体
基板（ウェハ）（1）の上面全体にアルミニウム（Ａl）
を真空蒸着した後、これを選択的にエッチングしてバン
プ電極形成予定領域に図１に示す約２μｍ（マイクロメ
ータ）の厚みを有するアルミニウム層（2）を形成す
る。
基板（ウェハ）（1）の上面全体にアルミニウム（Ａl）
を真空蒸着した後、これを選択的にエッチングしてバン
プ電極形成予定領域に図１に示す約２μｍ（マイクロメ
ータ）の厚みを有するアルミニウム層（2）を形成す
る。
【００１１】次に、周知のＣＶＤ（Chemical Vapor Dep
osition）法等によって半導体基板（1）の上面全体に二
酸化珪素（ＳiＯ2）膜を形成した後、選択的にエッチン
グし、図２に示すように、バンプ電極形成予定領域に開
口（4）を有する絶縁膜（3）を形成する。アルミニウム
層（2）の中心側は開口（4）から露出し、周辺側は絶縁
膜（3）に被覆される。
osition）法等によって半導体基板（1）の上面全体に二
酸化珪素（ＳiＯ2）膜を形成した後、選択的にエッチン
グし、図２に示すように、バンプ電極形成予定領域に開
口（4）を有する絶縁膜（3）を形成する。アルミニウム
層（2）の中心側は開口（4）から露出し、周辺側は絶縁
膜（3）に被覆される。
【００１２】続いて、図３のように、半導体基板（1）
の上面全体にクロム（Ｃr）と銅（Ｃu）を連続的に真空
蒸着して約４,５００オングストロームの厚さのクロム
層（5）と約３μｍの厚さの銅層（6）を形成する。アル
ミニウム層（2）、クロム層（5）及び銅層（6）は導電
層を形成し、クロム層（5）と銅層（6）は中間金属層を
形成する。
の上面全体にクロム（Ｃr）と銅（Ｃu）を連続的に真空
蒸着して約４,５００オングストロームの厚さのクロム
層（5）と約３μｍの厚さの銅層（6）を形成する。アル
ミニウム層（2）、クロム層（5）及び銅層（6）は導電
層を形成し、クロム層（5）と銅層（6）は中間金属層を
形成する。
【００１３】更に、銅層（6）の上面全体にフォトレジ
ストを形成してこの一部を選択的にエッチング除去し、
図４に示すように開口（7）を有するフォトレジスト膜
（8）を形成する。銅層（6）の一部は、バンプ電極形成
予定領域に設けられた開口（7）から露出する。続い
て、開口（7）内及びその周辺のフォトレジスト膜（8）
上に厚さ３０〜４０μｍの銅メッキの突起状金属層
（9）を突起状電極層として形成する。突起状金属層
（9）の断面形状は開口（7）を通じて銅層（6）に直接
接触する支持部（9a）と、開口（7）近傍のフォトレジ
スト膜（8）の上面に延在する頭部（9b）とを備えた茸
形状となる。したがって、突起状金属層（9）の支持部
（9a）は開口（7）内に埋設され、頭部（9b）は支持部
（9a）の側部及び開口（7）の周縁から外側に張出す。
ストを形成してこの一部を選択的にエッチング除去し、
図４に示すように開口（7）を有するフォトレジスト膜
（8）を形成する。銅層（6）の一部は、バンプ電極形成
予定領域に設けられた開口（7）から露出する。続い
て、開口（7）内及びその周辺のフォトレジスト膜（8）
上に厚さ３０〜４０μｍの銅メッキの突起状金属層
（9）を突起状電極層として形成する。突起状金属層
（9）の断面形状は開口（7）を通じて銅層（6）に直接
接触する支持部（9a）と、開口（7）近傍のフォトレジ
スト膜（8）の上面に延在する頭部（9b）とを備えた茸
形状となる。したがって、突起状金属層（9）の支持部
（9a）は開口（7）内に埋設され、頭部（9b）は支持部
（9a）の側部及び開口（7）の周縁から外側に張出す。
【００１４】次に、図４のフォトレジスト膜（8）を除
去した後、半導体基板（1）を所定のエッチング液中に
浸漬させて、図５に示すように突起状金属層（9）の支
持部（9a）よりも外側に延在したクロム層（5）と銅層
（6）を部分的に除去する。これにより突起状金属層
（9）の頭部（9b）と絶縁膜（3）の対向間隔によって数
１０μｍの幅狭領域Ａが形成される。また、エッチング
の際に突起状金属層（9）がマスクとなるため、支持部
（9a）の下方とその近接部分にクロム層（5a）と銅層
（6a）が残存する。本実施例では、中間金属層を構成す
るクロム層（5a）と銅層（6a）の各周縁部は頭部（9b）
より内側に位置する。前記エッチング処理では突起状金
属層（9）の表面部も若干溶融するが、突起状金属層
（9）の径及び厚みはクロム層（5）及び銅層（6）に比
べて十分に大きいので、突起状金属層（9）のエッチン
グによる影響は無視できる程度である。
去した後、半導体基板（1）を所定のエッチング液中に
浸漬させて、図５に示すように突起状金属層（9）の支
持部（9a）よりも外側に延在したクロム層（5）と銅層
（6）を部分的に除去する。これにより突起状金属層
（9）の頭部（9b）と絶縁膜（3）の対向間隔によって数
１０μｍの幅狭領域Ａが形成される。また、エッチング
の際に突起状金属層（9）がマスクとなるため、支持部
（9a）の下方とその近接部分にクロム層（5a）と銅層
（6a）が残存する。本実施例では、中間金属層を構成す
るクロム層（5a）と銅層（6a）の各周縁部は頭部（9b）
より内側に位置する。前記エッチング処理では突起状金
属層（9）の表面部も若干溶融するが、突起状金属層
（9）の径及び厚みはクロム層（5）及び銅層（6）に比
べて十分に大きいので、突起状金属層（9）のエッチン
グによる影響は無視できる程度である。
【００１５】次に、図６に示すように、半導体基板
（1）の上面全体に第１のポジ形フォトレジスト（10）
と第２のポジ形フォトレジスト（11）を順次塗布する。
第１のポジ形フォトレジスト（10）と第２のポジ形フォ
トレジスト（11）各露出部はアルカリ水溶液等の現像液
に対して可溶性となるフォトレジストである。本実施例
では、相対的に流動性の高い第１のポジ形フォトレジス
ト（10）を幅狭領域Ａに充填した後、相対的に流動性の
低い第２のポジ形フォトレジスト（11）を塗布すること
により、大きなレジスト膜厚を確保し且つ幅狭領域Ａに
フォトレジストを良好に充填することができる。
（1）の上面全体に第１のポジ形フォトレジスト（10）
と第２のポジ形フォトレジスト（11）を順次塗布する。
第１のポジ形フォトレジスト（10）と第２のポジ形フォ
トレジスト（11）各露出部はアルカリ水溶液等の現像液
に対して可溶性となるフォトレジストである。本実施例
では、相対的に流動性の高い第１のポジ形フォトレジス
ト（10）を幅狭領域Ａに充填した後、相対的に流動性の
低い第２のポジ形フォトレジスト（11）を塗布すること
により、大きなレジスト膜厚を確保し且つ幅狭領域Ａに
フォトレジストを良好に充填することができる。
【００１６】図６のように、フォトレジストは頭部（9
b）の外周側で相対的に厚く形成され、頭部（9b）の外
周側から離間するにつれてフォトレジストの厚さは薄く
なる。
b）の外周側で相対的に厚く形成され、頭部（9b）の外
周側から離間するにつれてフォトレジストの厚さは薄く
なる。
【００１７】次に、フォトレジスト（10, 11）に対して
半導体基板（1）の表面に直交する図６の矢印Ｂ方向に
紫外線を照射すると、遮光マスクとなる突起状金属層
（9）の頭部（9b）は、幅狭領域Ａに充填されたフォト
レジスト（10, 11）への紫外線の照射を阻止する。紫外
線の照射後、半導体基板（1）をアルカリ水溶液等の現
像液に浸漬すると、図７に示すように、幅狭領域Ａ内の
フォトレジスト（10a, 11a）は残存し、他領域のフォト
レジスト（10, 11）はエッチング除去される。
半導体基板（1）の表面に直交する図６の矢印Ｂ方向に
紫外線を照射すると、遮光マスクとなる突起状金属層
（9）の頭部（9b）は、幅狭領域Ａに充填されたフォト
レジスト（10, 11）への紫外線の照射を阻止する。紫外
線の照射後、半導体基板（1）をアルカリ水溶液等の現
像液に浸漬すると、図７に示すように、幅狭領域Ａ内の
フォトレジスト（10a, 11a）は残存し、他領域のフォト
レジスト（10, 11）はエッチング除去される。
【００１８】次に、図７の半導体基板（1）にニッケル
（Ｎi）メッキを施して、突起状金属層（9）の頭部（9
b）上面に０.５μｍ程度の厚みのニッケルメッキ層（1
2）を金属膜として形成する。フォトレジスト（10a, 11
a）によって被覆された頭部（9b）の下面、支持部（9
a）、クロム層（5a）及び銅層（6a）の側面にはニッケ
ルメッキ層（12）が形成されない。特に、フォトレジス
ト（10a, 11a）は、クロム層（5a）及び銅層（6a）に対
するニッケルメッキ層（12）の付着を有効に阻止する。
フォトレジスト（10a, 11a）によってニッケルメッキ層
（12）と完全に分断される二酸化珪素からなる絶縁膜
（3）にニッケルメッキは付着しない。
（Ｎi）メッキを施して、突起状金属層（9）の頭部（9
b）上面に０.５μｍ程度の厚みのニッケルメッキ層（1
2）を金属膜として形成する。フォトレジスト（10a, 11
a）によって被覆された頭部（9b）の下面、支持部（9
a）、クロム層（5a）及び銅層（6a）の側面にはニッケ
ルメッキ層（12）が形成されない。特に、フォトレジス
ト（10a, 11a）は、クロム層（5a）及び銅層（6a）に対
するニッケルメッキ層（12）の付着を有効に阻止する。
フォトレジスト（10a, 11a）によってニッケルメッキ層
（12）と完全に分断される二酸化珪素からなる絶縁膜
（3）にニッケルメッキは付着しない。
【００１９】最後に、図９に示すように、突起状金属層
（9）の上面にニッケルメッキ層（12）を介して鉛（Ｐ
b）と錫（Ｓn）を成分とする半田をメッキ等によって選
択的に付着させて半球状の半田層（13）を形成し、バン
プ電極を完成する。ニッケルメッキ層（12）の厚みは、
機械的応力の低減のために１μｍ以下が望ましいが、突
起状金属層（9）と半田層（13）間の金属成分の相互拡
散を十分に抑制するため、０.３μｍ以上が良い。
（9）の上面にニッケルメッキ層（12）を介して鉛（Ｐ
b）と錫（Ｓn）を成分とする半田をメッキ等によって選
択的に付着させて半球状の半田層（13）を形成し、バン
プ電極を完成する。ニッケルメッキ層（12）の厚みは、
機械的応力の低減のために１μｍ以下が望ましいが、突
起状金属層（9）と半田層（13）間の金属成分の相互拡
散を十分に抑制するため、０.３μｍ以上が良い。
【００２０】本実施例によって形成されたバンプ電極に
よれば以下の効果が得られる。
よれば以下の効果が得られる。
【００２１】(1) 突起状金属層（9）と半田層（13）と
の間に介在するニッケルメッキ層（12）により、突起状
金属層（9）の銅と半田層（13）の鉛又は錫の相互拡散
が抑制され、合金層成長に伴うバンプ電極の層間剥離を
防止できる。 (2) 突起状金属層（9）の上面にのみニッケルメッキ層
（12）を形成するので、ニッケルメッキ層（12）の膨張
率の差異等に起因する機械的応力は絶縁膜（3）及び半
導体基板（1）に影響を与えない。
の間に介在するニッケルメッキ層（12）により、突起状
金属層（9）の銅と半田層（13）の鉛又は錫の相互拡散
が抑制され、合金層成長に伴うバンプ電極の層間剥離を
防止できる。 (2) 突起状金属層（9）の上面にのみニッケルメッキ層
（12）を形成するので、ニッケルメッキ層（12）の膨張
率の差異等に起因する機械的応力は絶縁膜（3）及び半
導体基板（1）に影響を与えない。
【００２２】本発明の実施態様は前記の実施例に限定さ
れず、更に変更が可能である。例えば、本発明は、電力
用ショットキバリアダイオード及びその他の半導体装置
に本発明を適用することが可能である。また、アルミニ
ウム層（2）、クロム層（5）及び銅層（6）により導電
層を構成したが、導電層を省略して突起状金属層（9）
を半導体基板（1）に直接固着したり、所望数の層を介
して突起状金属層（9）を半導体基板（1）に固着するこ
とができる。更に、突起状電極層として突起状金属層
（9）を形成する例を示したが、アルミニウム等他の金
属でもよい。フォトレジスト（10, 11）の感光、現像を
２回に分けて行ってもよい。また、図１０のようにレジ
ストの厚みの差を利用して、頭部（9b）の外周側にもレ
ジストが残存するようにして再度感光現像して図７のよ
うにレジストを形成してもよい。
れず、更に変更が可能である。例えば、本発明は、電力
用ショットキバリアダイオード及びその他の半導体装置
に本発明を適用することが可能である。また、アルミニ
ウム層（2）、クロム層（5）及び銅層（6）により導電
層を構成したが、導電層を省略して突起状金属層（9）
を半導体基板（1）に直接固着したり、所望数の層を介
して突起状金属層（9）を半導体基板（1）に固着するこ
とができる。更に、突起状電極層として突起状金属層
（9）を形成する例を示したが、アルミニウム等他の金
属でもよい。フォトレジスト（10, 11）の感光、現像を
２回に分けて行ってもよい。また、図１０のようにレジ
ストの厚みの差を利用して、頭部（9b）の外周側にもレ
ジストが残存するようにして再度感光現像して図７のよ
うにレジストを形成してもよい。
【００２３】
【発明の効果】前述のように、本発明では、頭部の上面
にのみに制限して形成された金属層により中間金属層と
半田層との剥離を確実に防止し且つ絶縁膜及び半導体基
板への損傷の発生も抑制できる半導体装置用バンプ電極
及びその形成方法が得られる。
にのみに制限して形成された金属層により中間金属層と
半田層との剥離を確実に防止し且つ絶縁膜及び半導体基
板への損傷の発生も抑制できる半導体装置用バンプ電極
及びその形成方法が得られる。
【図１】 本発明によるバンプ電極の形成方法に使用す
る半導体基板にアルミニウム層を形成した状態を示す断
面図
る半導体基板にアルミニウム層を形成した状態を示す断
面図
【図２】 図１の半導体基板に絶縁層を形成した状態を
示す断面図
示す断面図
【図３】 図２の半導体基板に中間金属層を形成した状
態を示す断面図
態を示す断面図
【図４】 図３のアルミニウム層上に突起状金属層を突
起状電極層として形成した断面図
起状電極層として形成した断面図
【図５】 図４に示す中間金属層の周縁部をエッチング
除去した断面図
除去した断面図
【図６】 図５の半導体基板にフォトレジストを塗布し
た断面図
た断面図
【図７】 紫外線の照射後、図６に示す突起状電極層の
周囲のフォトレジストを除去した断面図
周囲のフォトレジストを除去した断面図
【図８】 突起状金属の上面にニッケルメッキ層を形成
した断面図
した断面図
【図９】 ニッケルメッキ層上に半田層を形成した断面
図
図
【図１０】 本発明の他の実施例を示す断面図
（1）．．．半導体基板、 （2）．．．アルミニウム
層、（3）．．．絶縁層、（4）．．．開口、
（5）．．．クロム層（導電層）、（6）．．．銅層（導
電層）、（7）．．．開口、（8）．．．フォトレジスト
膜、（9）．．．突起状金属層、（9a）．．．支持部、
（9b）．．．頭部、（10）、（11）．．．フォトレジス
ト、（12）．．．ニッケルメッキ層（金属膜）、（1
3）．．．半田層、
層、（3）．．．絶縁層、（4）．．．開口、
（5）．．．クロム層（導電層）、（6）．．．銅層（導
電層）、（7）．．．開口、（8）．．．フォトレジスト
膜、（9）．．．突起状金属層、（9a）．．．支持部、
（9b）．．．頭部、（10）、（11）．．．フォトレジス
ト、（12）．．．ニッケルメッキ層（金属膜）、（1
3）．．．半田層、
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−187948（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60
Claims (2)
- 【請求項１】 半導体基板に直接固着され又は導電層を
介して間接的に固着された支持部及び該支持部の側部か
ら外側に突出して前記支持部の上部に形成された頭部と
を備えた銅メッキの突起状金属層と、 前記突起状金属層の頭部の上面に形成されたニッケルメ
ッキ層と、 前記金属層上に形成された半球状の半田層とを備え、 前記頭部の下面及び支持部にはニッケルメッキ層が形成
されないことを特徴とする半導体装置用バンプ電極。 - 【請求項２】 半導体基板に直接固着され又は導電層を
介して間接的に固着された支持部及び該支持部の側部か
ら外側に突出して前記支持部の上部に形成された頭部と
を備えた銅メッキの突起状金属層を形成する工程と、 前記突起状金属層をポジ形のフォトレジストで被覆する
工程と、 前記フォトレジストに光を射照してこれを感光させ、前
記頭部の上面のフォトレジストを除去するが、前記頭部
と前記半導体基板との中間領域にある前記フォトレジス
トを残存させる工程と、 前記頭部の下面及び支持部にニッケルメッキ層を形成せ
ずに、前記頭部の上面に選択的にニッケルメッキ層を形
成する工程と、 前記ニッケルメッキ層上に半田層を形成する工程とを含
むことを特徴とする半導体装置用バンプ電極の形成方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18652392A JP3116573B2 (ja) | 1992-07-14 | 1992-07-14 | 半導体装置用バンプ電極及びその形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18652392A JP3116573B2 (ja) | 1992-07-14 | 1992-07-14 | 半導体装置用バンプ電極及びその形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0637093A JPH0637093A (ja) | 1994-02-10 |
| JP3116573B2 true JP3116573B2 (ja) | 2000-12-11 |
Family
ID=16189990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18652392A Expired - Fee Related JP3116573B2 (ja) | 1992-07-14 | 1992-07-14 | 半導体装置用バンプ電極及びその形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3116573B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7129558B2 (en) * | 2002-11-06 | 2006-10-31 | International Rectifier Corporation | Chip-scale schottky device |
| JP2006332694A (ja) * | 2006-07-24 | 2006-12-07 | Megic Corp | 半導体表面上に金属バンプを形成する方法 |
| JP4617339B2 (ja) * | 2007-09-21 | 2011-01-26 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP2008160158A (ja) * | 2008-03-21 | 2008-07-10 | Fujitsu Ltd | 半導体装置 |
| WO2021177034A1 (ja) * | 2020-03-03 | 2021-09-10 | ローム株式会社 | 半導体装置 |
| JPWO2023026984A1 (ja) * | 2021-08-26 | 2023-03-02 |
-
1992
- 1992-07-14 JP JP18652392A patent/JP3116573B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0637093A (ja) | 1994-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5631499A (en) | Semiconductor device comprising fine bump electrode having small side etch portion and stable characteristics | |
| US6613663B2 (en) | Method for forming barrier layers for solder bumps | |
| US5418186A (en) | Method for manufacturing a bump on a semiconductor chip | |
| KR101043313B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US5496770A (en) | Method for manufacturing a semiconductor chip bump having improved contact characteristics | |
| JPH04155835A (ja) | 集積回路装置の製造方法 | |
| US7320932B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6639314B2 (en) | Solder bump structure and a method of forming the same | |
| JP3116573B2 (ja) | 半導体装置用バンプ電極及びその形成方法 | |
| JPH11354560A (ja) | 半導体装置の製造方法 | |
| JP3860028B2 (ja) | 半導体装置 | |
| JP2006291242A (ja) | 金めっき液および金めっき方法および半導体装置の製造方法および半導体装置 | |
| JPH11145174A (ja) | 半導体装置およびその製造方法 | |
| JP2007258629A (ja) | チップサイズパッケージの製造方法 | |
| JP3506686B2 (ja) | 半導体装置の製造方法 | |
| JP2730492B2 (ja) | 半導体装置 | |
| JP2001035876A (ja) | フリップチップ接続構造、半導体装置および半導体装置製造方法 | |
| JPH06177136A (ja) | バンプ電極をもつ回路装置 | |
| KR950003517B1 (ko) | 반도체 소자의 솔더 범프 형성방법 | |
| JPH11186309A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2004063729A (ja) | 電極構造及びその形成方法 | |
| JPH05299420A (ja) | 半導体装置 | |
| JPH06342796A (ja) | 突起電極の形成方法 | |
| JPH0653222A (ja) | バンプ電極の形成方法 | |
| JPH0715909B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |