CN115244669A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN115244669A
CN115244669A CN202180018565.0A CN202180018565A CN115244669A CN 115244669 A CN115244669 A CN 115244669A CN 202180018565 A CN202180018565 A CN 202180018565A CN 115244669 A CN115244669 A CN 115244669A
Authority
CN
China
Prior art keywords
leads
semiconductor device
electrodes
electrode
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180018565.0A
Other languages
English (en)
Inventor
藤井贤治
二井瑛典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN115244669A publication Critical patent/CN115244669A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

半导体器件包括导电部件、半导体元件和接合层。上述导电部件具有在厚度方向上彼此朝向相反侧的主面和背面。上述半导体元件具有主体层和在上述主体层的上述厚度方向上从与上述主面相对一侧向上述主面突出的多个电极。上述接合层将上述主面与上述多个电极接合在一起。上述多个电极的每一个具有：与上述主体层接触的基部；和从上述基部突出且与上述接合层接触的柱状部。上述多个电极包括：第一电极；和沿着上述厚度方向看位于比上述第一电极靠近上述主体层的周边缘的位置的第二电极。沿着上述厚度方向看，上述第二电极的上述柱状部的面积比上述第一电极的上述柱状部的面积大。

Description

半导体器件
技术领域
本发明涉及具有半导体元件的半导体器件。
背景技术
一直以来，公知的是半导体元件通过倒装安装来接合于导电部件(引线等)的半导体器件。专利文献1中公开了这样的半导体器件的一例。
在该半导体器件中，半导体元件(专利文献1中半导体芯片)的多个电极通过接合层(专利文献1中导体凸块)接合于导电部件(专利文献1中为引出配线)。半导体元件的多个电极与导电部件相对。
在该半导体器件的制造时，将半导体元件通过倒装芯片安装来接合于导电部件时，首先，将半导体元件的多个电极经由接合层临时安装于导电部件。接着，使接合层通过回流焊熔融。这时，由于回流焊产生半导体元件热应力。由此，半导体元件在其厚度方向上发生翘起。当该翘起变得显著时，在沿着该厚度方向看位于与半导体元件的周边缘比较靠近的位置的多个电极各自中，与接合层相对的该电极的接触面积变得更小。当成为这样的状态时，该电极与该电极所接合的导电部件的导通状态有可能变差。
现有技术文献
专利文献
专利文献1：日本特开2018-85522号公报。
发明内容
发明要解决的问题
本发明鉴于上述问题，其目的之一在于，提供一种在器件制造时能够减少被倒装芯片安装的半导体元件的厚度方向的翘曲的半导体器件。
用于解决问题的技术手段
依据本发明提供的半导体器件，其包括：导电部件，其具有在厚度方向上彼此朝向相反侧的主面和背面；半导体元件，其具有主体层和多个电极，所述多个电极在所述主体层的所述厚度方向上从与所述主面相对一侧向所述主面突出；和将所述主面与所述多个电极接合在一起的接合层，所述多个电极的每一个具有：与所述主体层接触的基部；和从所述基部突出且与所述接合层接触的柱状部，所述多个电极包括：第一电极；和沿着所述厚度方向看位于比所述第一电极靠近所述主体层的周边缘的位置的第二电极，沿着所述厚度方向看，所述第二电极的所述柱状部的面积比所述第一电极的所述柱状部的面积大。
优选所述第二电极的所述柱状部的高度比所述第一电极的所述柱状部的高度大。
优选所述第二电极的所述柱状部的高度为所述第一电极的所述柱状部的高度的110％以上且120％以下。
优选所述多个电极的每一个的所述柱状部具有：与所述主面相对的前端面；与所述前端面相连且朝向与所述厚度方向正交的方向的侧面，所述接合层与所述前端面和所述侧面接触。
优选所述半导体元件具有表面保护膜，该表面保护膜覆盖所述主体层中的所述厚度方向的与所述主面相对的一侧，所述多个电极的每一个的所述前端面，在所述厚度方向上位于所述主面与所述表面保护膜之间。
优选在所述多个电极的每一个中，所述基部和所述柱状部与所述表面保护膜接触。
优选在所述多个电极的至少任一者中，所述柱状部位于与所述表面保护膜离开的位置。
优选所述第二电极的所述柱状部位于与所述表面保护膜离开的位置。
优选在所述多个电极的每一个的所述柱状部形成有从所述前端面向所述主体层凹陷的凹部，所述接合层与所述凹部接触。
优选所述多个电极的每一个的所述前端面为向所述主面鼓出的凸状。
优选所述第二电极的所述柱状部具有弯曲面，所述弯曲面形成所述前端面与所述侧面的边界，并且向所述柱状部的外方呈凸状地鼓出。
优选所述导电部件包括多个第一引线和多个第二引线，所述多个第一引线在与所述厚度方向正交的第一方向上延伸，并且沿着与所述厚度方向和所述第一方向双方正交的第二方向排列，所述多个第二引线位于与所述多个第一引线在所述第二方向上离开的位置，所述主体层具有：半导体衬底；和层叠在所述半导体衬底的所述厚度方向上的与所述主面相对一侧的半导体层，在所述半导体层中构成有开关电路和与所述开关电路导通的控制电路，所述多个电极中的任意者与所述开关电路导通，并且与所述多个第一引线中的任意者的所述主面接合，所述多个电极中的任意者与所述控制电路导通，并且与所述多个第二引线中的任意者的所述主面接合。
优选还具有覆盖所述多个第一引线和所述多个第二引线各自的各一部分以及所述半导体元件的密封树脂，所述密封树脂具有：在所述厚度方向上与所述背面朝向相同侧的底面；和与所述底面相连且在所述第一方向上位于彼此离开的位置的一对第一侧面，所述多个第一引线的每一个包括：在所述第一方向上延伸的主部；和与所述主部的所述第一方向的两端相连的一对侧部，所述一对侧部的每一个侧部具有与所述主面和所述背面相连且朝向所述第一方向的第一端面，所述多个第一引线的每一个的所述背面从所述底面露出，所述一对侧部的任意者的所述第一端面，从所述一对第一侧面的各第一侧面以与该第一侧面成同一平面的方式露出，在所述多个第一引线的每一个中，所述第一端面的所述第二方向的尺寸，比所述主部的所述背面的所述第二方向的尺寸小。
优选在所述多个第一引线的至少任一者中，在所述一对侧部的每一个，形成有从所述主面至所述背面且从所述第二方向的两侧向该侧部的内方凹陷的缩窄部。
优选在所述多个第一引线的至少任一者中，在所述一对侧部的每一个，形成有从所述主面至所述背面且从所述第一端面向所述第一方向凹陷的切口部，并且所述切口部将所述第一端面分割成2个区域。
优选所述多个第二引线的每一个具有与所述主面和所述背面相连且朝向所述第二方向的第二端面，所述密封树脂具有与所述底面和所述一对第一侧面相连且在所述第二方向上位于彼此离开的位置的一对第二侧面，所述多个第二引线的每一个的所述背面从所述底面露出，所述多个第二引线的每一个的所述第二端面以与该第二侧面成同一平面的方式从所述一对第二侧面的任意者露出。
优选所述多个第一引线之中的位于与所述多个第二引线最远离的位置的该第一引线，包括在所述第二方向之中的与所述多个第二引线远离一侧从所述主部突出的多个突出部，所述多个突出部的每一个具有与所述主面和所述背面相连且朝向所述第二方向的副端面，所述多个突出部的每一个的所述副端面以与该第二侧面成同一平面的方式从所述一对第二侧面的任意者露出。
发明效果
依据本发明的半导体器件，在该装置的制造时，能够减少被倒装芯片安装的半导体元件的厚度方向的翘曲。
本发明的其他的特征和优点，通过基于附图在以下进行的详细的说明能够更加明确。
附图说明
图1本发明的第一实施方式的半导体器件的立体图。
图2是图1所示的半导体器件的平面图，透视了密封树脂。
图3是与图2对应的半导体器件的平面图，相对于图2进一步透视了半导体元件的一部分。
图4为图1所示的半导体器件的底面图。
图5为图1所示的半导体器件的正面图。
图6为图1所示的半导体器件的背面图。
图7为图1所示的半导体器件的右侧面图。
图8为图1所示的半导体器件的左侧面图。
图9为图3的部分放大图。
图10为图3的部分放大图。
图11为沿着图3的XI-XI线的截面图。
图12为沿着图3的XII-XII线的截面图。
图13为沿着图3的XIII-XIII线的截面图。
图14为沿着图3的XIV-XIV线的截面图。
图15为图11的部分放大图，表示了第一电极及其附近。
图16为图11的部分放大图，表示了第二电极及其附近。
图17为本发明的第二实施方式的半导体器件的部分放大截面图，表示了第一电极及其附近。
图18是图17所示的半导体器件的部分放大截面图，表示了第二电极及其附近。
图19是本发明的第三实施方式的半导体器件的部分放大截面图，表示了第二电极及其附近。
具体实施方式
关于用于实施本发明的方式，基于附图进行说明。
〔第一实施方式〕
基于图1～图16，关于本发明的第一实施方式的半导体器件A10进行说明。半导体器件A10包括导电部件10、半导体元件20、接合层30和密封树脂40。如图1所示，半导体器件A10的封装形式为QFN(Quad For Non-Lead Package：四方扁平无引脚封装)。半导体元件20为倒装芯片型的LSI。在半导体元件20中，在其内部构成有开关电路212A和控制电路212B(各自的详细说明后述)。在半导体器件A10中，通过开关电路212A，直流电力(电压)被转变为交流电力(电压)。半导体器件A10例如用于构成DC/DC转换器的电路的一个要素。在此，图2中，为了便于理解，透视了密封树脂40。图3中为了便于理解，相对于图2透视了半导体元件20(除了后述的多个电极22的柱状部222以外。)。在这些图中，将透视的半导体元件20和密封树脂40分别用假想线(两点划线)表示。
在半导体器件A10的说明中，将导电部件10的厚度方向z称为“厚度方向z”。将相对于厚度方向z正交的方向称为“第一方向x”。将相对于厚度方向z和第一方向x的两者正交的方向称为“第二方向y”。如图1和图2所示，半导体器件A10沿着厚度方向z看为正方形形状。另外，在半导体器件A10的说明中，为了方便，将在第二方向y上多个第二引线12(详细说明后述)位于的一侧称为“第二方向y的一方侧”。将在第二方向y上多个第一引线11(详细说明后述)位于的一侧称为“第二方向y的另一方侧”。
导电部件10如图2所示，支承半导体元件20，并且构成用于将半导体器件A10安装于配线基板的端子。如图11～图14所示，导电部件10其一部分被密封树脂40覆盖。导电部件10具有在厚度方向z上彼此朝向相反侧的主面101和背面102。主面101朝向厚度方向z的一方侧，并且与半导体元件20相对。半导体元件20被主面101支承。主面101被密封树脂40覆盖。背面102朝向厚度方向z的另一方侧。导电部件10由单一的引线框构成。该引线框例如由含有铜(Cu)或者铜合金的材料构成。导电部件10包含多个第一引线11、多个第二引线12和一对第三引线13。
多个第一引线11如图3和图4所示，沿着厚度方向z看是在第二方向y上延伸的带状。多个第一引线11沿着第二方向y排列。在半导体器件A10表示的例子中，多个第一引线11由第一输入端子11A、第二输入端子11B和输出端子11C这3个端子构成。多个第一引线11从第二方向y的一方侧向另一方侧按照第一输入端子11A、输出端子11C、第二输入端子11B的顺序排列。第一输入端子11A和第二输入端子11B在半导体器件A10中被输入作为电力转换对象的直流电力(电压)。第一输入端子11A为正极(P端子)。第二输入端子11B为负极(N端子)。输出端子11C输出通过在半导体元件20中构成的开关电路212A被电力转换后的交流电力(电压)。
如图3所示，第一输入端子11A在第二方向y上位于多个第二引线12与输出端子11C之间。输出端子11C在第二方向y上位于第一输入端子11A与第二输入端子11B之间。第一输入端子11A和输出端子11C各自包含主部111和一对侧部112。如图3和图4所示，主部111在第一方向x上延伸。多个第一引线11中，半导体元件20被主部111的主面101支承。一对侧部112与主部111的第一方向x的两端相连。如图3、图4、图12和图13所示，一对侧部112各自具有第一端面112A。第一端面112A与第一引线11的主面101和背面102的双方相连，并且朝向第一方向x。第一端面112A从密封树脂40露出。
如图9所示，在第一输入端子11A和输出端子11C的一对侧部112各自形成有缩窄部112B。缩窄部112B从第一引线11的主面101至背面102，且从第二方向y的两侧向侧部112的内方凹陷。缩窄部112B与密封树脂40接触。由于缩窄部112B，在第一输入端子11A和输出端子11C中，一对第一端面112A各自的第二方向y的尺寸b变得比主部111的背面102的第二方向y的尺寸B小。
如图3所示，第二输入端子11B位于比输出端子11C靠第二方向y的另一方侧。因此，第二输入端子11B位于多个第一引线11中的第二方向y的另一方侧。第二输入端子11B包括主部111、一对侧部112和多个突出部113。多个突出部113从主部111的第二方向y的另一方侧突出。在相邻的2个突出部113之间填充有密封树脂40。如图12所示，多个突出部113各自具有副端面113A。副端面113A与第二输入端子11B的主面101和背面102的双方相连，并且朝向第二方向y的另一方侧。副端面113A从密封树脂40露出。如图7所示，多个副端面113A沿着第一方向x以规定的间隔排列。
如图10所示，在第二输入端子11B的一对侧部112各自形成有切口部112C。切口部112C从第二输入端子11B的主面101至背面102，且从第一端面112A在第一方向x上凹陷。由此，第一端面112A在第二方向y上被分割成彼此分离的2个区域。由于切口部112C，在第二输入端子11B中，一对第一端面112A各自的第二方向y的尺寸b变得比主部111的背面102的第二方向y的尺寸B小。此外，这里的尺寸b为，将第一端面112A的一方的区域的第二方向y的尺寸b1和第一端面112A的另一方的区域的第二方向y的尺寸b2相加而得的尺寸(b＝b1+b2)。在切口部112C中填充有密封树脂40。
如图3和图4所示，在多个第一引线11的每一个中，主面101的面积比背面102的面积大。在半导体器件A10表示的例子中，第一输入端子11A和输出端子11C各自的背面102的面积均相等。第二输入端子11B的背面102的面积，比第一输入端子11A和输出端子11C各自的背面102的面积大。
在第一输入端子11A、第二输入端子11B和输出端子11C各自中，在支承半导体元件20的主部111的主面101，例如也可以实施镀银(Ag)。并且，在第一输入端子11A、第二输入端子11B和输出端子11C各自中，也可以对从密封树脂40露出的背面102、一对第一端面112A和多个副端面113A例如实施镀锡(Sn)。此外，代替镀锡，例如也可以采用按镍(Ni)、钯(Pd)、金(Au)的顺序层叠而成的多个金属镀层。
多个第二引线12如图3所示，位于比多个第一引线11靠第二方向y的一方侧。多个第二引线12的任意一个是在半导体元件20中构成的控制电路212B的接地端子。对其他的多个第二引线12的每一个，输入用于驱动控制电路212B的电力(电压)或者用于对控制电路212B传达的电信号。如图3、图4和图11所示，多个第二引线12的每一个具有第二端面121。第二端面121与第二引线12的主面101和背面102的双方相连，并且朝向第二方向y的一方侧。第二端面121从密封树脂40露出。如图8所示，多个第二端面121沿着第一方向x以规定的间隔排列。
如图3和图4所示，在多个第二引线12的每一个中，主面101的面积比背面102的面积大。此外，多个第二引线12的背面102的面积均相等。在支承半导体元件20的多个第二引线12的背面102，例如也可以实施镀银。并且，在从密封树脂40露出的多个第二引线12的背面102和第二端面121例如也可以实施镀锡。此外，代替镀锡，例如也可以采用按镍、钯、金的顺序层叠的多个金属镀层。
一对第三引线13如图3所示，在第二方向y上位于第一引线11(第一输入端子11A)与多个第二引线12之间。一对第三引线13在第一方向x上彼此离开。对一对第三引线13的每一个，输入用于向半导体元件20中构成的控制电路212B传达的电信号等。如图3、图4和图14所示，一对第三引线13的每一个具有第三端面131。第三端面131与主面101和背面102的双方相连，并且朝向第一方向x。第三端面131从密封树脂40露出。第三端面131与多个第一引线11的第一端面112A一起沿着第二方向y排列。
如图3和图4所示，在一对第三引线13的每一个中，主面101的面积比背面102的面积大。在支承半导体元件20的一对第三引线13的主面101，例如也可以实施镀银。并且，在从密封树脂40露出的一对第三引线13的背面102和第三端面131，例如也可以实施镀锡。此外，代替镀锡，例如也可以采用按镍、钯、金的顺序层叠的多个金属镀层。
半导体元件20如图11～图14所示，通过倒装芯片接合而接合于导电部件10(多个第一引线11、多个第二引线12和一对第三引线13)，并且被它们支承。半导体元件20被密封树脂40覆盖。如图12～图18所示，半导体元件20具有主体层21、多个电极22和表面保护膜23。
主体层21形成半导体元件20的主要部分。如图15和图16所示，主体层21具有半导体衬底211、半导体层212和钝化膜213。主体层21的厚度(厚度方向z的尺寸)为100μm以上且300μm以下。
如图15和图16所示，半导体衬底211在其下方支承有半导体层212、钝化膜213、多个电极22和表面保护膜23。半导体衬底211例如由以硅(Si)或者碳化硅(SiC)为主成分的材料构成。
如图11～图14所示，半导体层212层叠在半导体衬底211的与导电部件10的主面101相对一侧。半导体层212包含基于被掺杂的元素量而不同的多个种类的p型半导体和n型半导体。在半导体层212构成开关电路212A、与开关电路212A导通的控制电路212B。开关电路212A为MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)或IGBT(Insulated Gate Bipolar Transistor)等。在半导体器件A10表示的例子中，开关电路212A被划分为高电压区域(上臂电路)和低电压区域(下臂电路)这2个区域。各个区域由1个n沟道型的MOSFET构成。控制电路212B构成用于驱动开关电路212A的栅极驱动器、与开关电路212A的高电压区域对应的自举电路等，进行用于将开关电路212A正常地驱动的控制。此外，在半导体层212构成配线层(省略图示)。通过该配线层，开关电路212A与控制电路212B相互导通。
如图15和图16所示，钝化膜213覆盖半导体层212的下表面。钝化膜213具有电绝缘性。钝化膜213例如由与半导体层212的下表面接触的氧化硅膜(SiO2)和层叠在该氧化硅膜上的氮化硅膜(Si3N4)构成。在钝化膜213设置有在厚度方向z上贯通的多个开口213A。
如图11～图14所示，多个电极22在主体层21的厚度方向z上从与导电部件10的主面101相对一侧向导电部件10的主面101突出。此外，多个电极22的上端与主体层21的半导体层212接触。多个电极22与导电部件10的主面101接合。多个电极22包括多个第一电极22A和多个第二电极22B。如图2和图3所示，沿着厚度方向z看，多个第二电极22B各自位于比多个第一电极22A的任意者都靠近半导体元件20的周边缘的位置。多个电极22的任意者与半导体层212的开关电路212A导通，并且与多个第一引线11的任意者的主面101接合。多个电极22的任意者与半导体层212的控制电路212B导通，并且与多个第二引线12的任意者的主面101接合。并且，多个第二电极22B之中一对该第二电极22B与控制电路212B导通，并且相对于一对第三引线13的主面101独立地接合。
如图15和图16所示，多个电极22的每一个具有基部221和柱状部222。基部221与主体层21的半导体层212接触。由此，基部221与半导体层212的开关电路212A和半导体层212的控制电路212B的任意者导通。基部221在其组成中包含铝(Al)或者铜。作为其他的基部221的构成，也可以是从半导体层212向下方依次层叠有铜、镍、钯的多个金属层。基部221与主体层21的钝化膜213接触。基部221的一部分从钝化膜213的开口213A露出。柱状部222从自开口213A露出的基部221的部分向导电部件10的主面101突出。柱状部222例如为圆柱状。柱状部222在其组成中包含铜。柱状部222具有前端面222A和侧面222B。前端面222A与导电部件10的主面101相对。侧面222B与前端面222A相连，并且朝向相对于厚度方向z正交的方向。在半导体器件A10中，在柱状部222中形成有从前端面222A向主体层21凹陷的凹部222C。多个电极22通过电解电镀形成。
如图3所示，沿着厚度方向z看，多个第二电极22B各自的柱状部222的面积比多个第一电极22A各自的柱状部222的面积大。如图15和图16所示，多个第二电极22B各自的柱状部222的高度h2，比多个第一电极22A各自的柱状部222的高度h1大。在此，在多个电极22每一个中，高度h1、h2为从前端面222A至柱状部222与基部221的边界的厚度方向z的距离。多个第二电极22B各自的柱状部222的高度h2为多个第一电极22A各自的柱状部222的高度h1的110％以上且120％以下。
如图16所示，多个第二电极22B各自的柱状部222具有形成前端面222A与侧面222B的边界的弯曲面222D。弯曲面222D向柱状部222的外方呈凸状地鼓出。
如图15和图16所示，表面保护膜23覆盖主体层21的与导电部件10的主面101相对的一侧、即主体层21的钝化膜213。在多个电极22的每一个中，柱状部222的前端面222A在厚度方向z上位于导电部件10的主面101与表面保护膜23之间。在半导体器件A10中，表面保护膜23与多个电极22的基部221和柱状部222的双方接触。表面保护膜23具有电绝缘性。表面保护膜23由例如含有聚酰亚胺的材料构成。
接合层30如图15和图16所示，与导电部件10的主面101和多个电极22的双方接触。接合层30具有导电性。由此，多个电极22的每一个在成为与导电部件10导通的状态下接合于导电部件10的主面101。接合层30例如在其组成中含有锡和银的无铅焊料。在多个电极22的每一个中，接合层30与柱状部222的前端面222A和侧面222B的双方接触。在半导体器件A10中，接合层30进一步还与柱状部222的凹部222C接触。
密封树脂40如图5～图8所示，具有顶面41、底面42、一对第一侧面431和一对第二侧面432。密封树脂40例如由含有黑色的环氧树脂的材料构成。
如图11～图14所示，顶面41在厚度方向z上与导电部件10的主面101朝向相同侧。如图5～图8所示，底面42与顶面41朝向相反侧。如图4所示，多个第一引线11的背面102、多个第二引线12的背面102和一对第三引线13的背面102从底面42露出。
如图7和图8所示，一对第一侧面431与顶面41和底面42的双方相连，并且朝向第一方向x。一对第一侧面431在第二方向y上彼此离开。如图12～图14所示，多个第一引线11的第一端面112A和第三引线13的第三端面131，以与第一侧面431成同一平面的方式从一对第一侧面431的各者露出。
如图5和图6所示，一对第二侧面432与顶面41、底面42和一对第一侧面431的任一者都相连，并且朝向第二方向y。一对第二侧面432在第一方向x上相互离开。如图11所示，多个第二引线12的第二端面121以与第二侧面432成同一平面的方式从位于第二方向y的一方侧的第二侧面432露出。第二输入端子11B(第一引线11)的多个副端面113A以与第二侧面432成同一平面的方式从位于第二方向y的另一方侧的第二侧面432露出。
接着，关于半导体器件A10的作用效果进行说明。
半导体器件A10包括：具有主面101的导电部件10；具有多个电极22的半导体元件20；和将主面101与多个电极22接合在一起的接合层30。多个电极22的每一个具有：与主体层21的与主面101相对一侧接触的基部221；和从基部221向主面101突出并且与接合层30接触的柱状部222。由此，半导体元件20通过倒装芯片接合而接合于导电部件10。
并且，多个电极22包括第一电极22A，和沿着厚度方向z看位于比第一电极22A靠近半导体元件20的主体层21的周边缘的位置的第二电极22B。沿着厚度方向z看，第二电极22B的柱状部222的面积比第一电极22A的柱状部222的面积大。由此，相对于接合层30的第二电极22B的柱状部222的接触面积增加，因此相对于接合层30的该柱状部222的接合强度增加。因此，在将半导体元件20相对于导电部件10倒装芯片安装时，因回流焊而作用于主体层21的热应力使得主体层21要在厚度方向z上翘起时，作用于第二电极22B并且抵抗该翘起的抵抗力会变得更大。因此，依据半导体器件A10，在该装置的制造时，能够降低被倒装芯片安装的半导体元件20的厚度方向z的翘曲。
第二电极22B的柱状部222的高度h2比第一电极22A的柱状部222的高度h1大。由此，在将半导体元件20相对于导电部件10倒装芯片安装时，即使在主体层21产生厚度方向z的翘曲的情况下，也能够确保第二电极22B的柱状部222相对于接合层30的贯入量为一定量以上。这是因为，由于通过回流焊使接合层30熔融，半导体元件20会因自重而向导电部件10下沉入接合层30中而产生的。在该情况下，第二电极22B的柱状部222的高度h2为第一电极22A的柱状部222的高度h1的110％以上且120％以下，对于发挥本作用是优选的。因此，在半导体器件A10的制造时，即使发生半导体元件20的厚度方向z的翘曲的情况下，也能够防止第二电极22B相对于导电部件10的导通状态的恶化。
第二电极22B的柱状部222具有形成前端面222A与侧面222B的边界的弯曲面222D。弯曲面222D向柱状部222的外方呈凸状地鼓出。在将半导体元件20相对于导电部件10倒装芯片安装时，如果在主体层21产生厚度方向z的翘曲，则应力被传递到接合层30与第二电极22B的界面。因此，通过采用本结构，能够降低在第二电极22B的柱状部222中的该应力的集中。
在半导体器件A10中，在多个电极22各自的柱状部222形成有从前端面222A向主体层21凹陷的凹部222C。凹部222C与接合层30接触。由此，在接合层30产生相对于柱状部222的锚定效应(锚固效应)。因此，能够实现柱状部222与接合层30的接合强度的提高。
在半导体元件20的主体层21的半导体层212中构成开关电路212A。开关电路212A与多个电极22的至少任一者导通。另一方面，导电部件10所包含的、且与多个电极22的至少任一者接合的多个第一引线11的背面102，从密封树脂40的底面42露出。由此，在半导体器件A10的使用时，能够使通过开关电路212A的驱动从半导体元件20产生的热高效地向外部散热。
多个电极22的每一个，如前所述具有基部221和柱状部222。柱状部222的构成材料包含铜。柱状部222比键合导线长度小，并且横截面积大。因此，与将第一引线11和基部221通过键合导线连接的情况相比较，能够使第一引线11与开关电路212A之间的寄生电阻降低。当寄生电阻被降低时，能够获得降低开关电路212A中的导通电阻和噪声的效果。
多个第一引线11的每一个具有在第一方向x上延伸的主部111、与主部111的第一方向x的两端相连的一对侧部112。一对侧部112各自具有朝向第一方向x且从密封树脂40的第一侧面431露出的第一端面112A。一对第一端面112A各自与第一侧面431成同一平面。在第二方向y上，一对第一端面112A各自的尺寸b比主部111的背面102的尺寸B小。由此，能够使一对第一端面112A各自的面积比现有技术的QFN的半导体器件中的它们的面积小。因此，在半导体器件A10的制造中，在基于刀片切割进行单片化时，能够抑制一对第一端面112A中的金属毛刺的产生。如果能够抑制金属毛刺的发生，就能够实现半导体器件A10相对于配线基板的安装性的提高。
如图9所示，在多个第一引线11(第一输入端子11A和输出端子11C)的一对侧部112各自形成有缩窄部112B。由此，在第二方向y上，能够使一对第一端面112A各自的尺寸b比第一引线11的主部111的背面102的尺寸B小。另外，缩窄部112B在第一方向x上与密封树脂40接触。由此，能够防止多个第一引线11从密封树脂40的一对第一侧面431脱出。
如图10所示，在第一引线11(第二输入端子11B)的一对侧部112各自形成有切口部112C。由此，在第二方向y上也能够使一对第一端面112A各自的尺寸b比第一引线11的主部111的背面102的尺寸B小。在切口部112C中填充有密封树脂40。由此，构成为第一引线11在第一方向x上与密封树脂40接触的结构。因此，能够防止第一引线11从密封树脂40的一对第一侧面431脱出。
第二输入端子11B包括从主部111的第二方向y的另一方侧突出的多个突出部113。多个突出部113各自具有朝向第二方向y的副端面113A。多个副端面113A从位于第二方向y的另一方侧的密封树脂40的第二侧面432露出。由此，构成为第二输入端子11B在第二方向y的另一方侧与密封树脂40接触的结构。因此，能够防止第二输入端子11B从位于第二方向y的另一方侧的第二侧面432脱出。
在多个第一引线11的每一个中，主面101的面积比背面102的面积大。由此，构成为多个第一引线11在厚度方向z的背面102所朝向的一侧与密封树脂40接触的结构。因此，能够防止多个第一引线11从密封树脂40的底面42脱出。并且，能够确保与多个电极22的至少任一者接合的多个第一引线11各自的主面101的面积更大。由此，能够使与多个第一引线11接合的多个电极22的个数进一步增加。
导电部件10海包括与多个电极22的至少任一者接合的多个第二引线12。在多个第二引线12的每一个中，主面101的面积比背面102的面积大。因此，与先前所述的第一引线11的主面101和背面102的关系同样地，能够防止多个第二引线12从密封树脂40的底面42脱出。并且，能够进一步确保与多个电极22的至少任一者接合的多个第二引线12各自的面积。由此，能够进一步使与多个第二引线12接合的多个电极22的个数增加。
〔第二实施方式〕
基于图17和图18，关于本发明的第二实施方式的半导体器件A20进行说明。在这些图中，对于与先前所述的半导体器件A10相同或者类似的要素标注相同的附图标记，省略重复的说明。在此，图17的截面位置与图15的截面位置相同。图18的截面位置与图16的截面位置相同。
半导体器件A20中，半导体元件20的多个电极22的结构与先前所述的半导体器件A10中的结构不同。
如图17和图18所示，在多个电极22(多个第一电极22A和多个第二电极22B)的每一个中，柱状部222的前端面222A为朝向导电部件10的主面101鼓出的凸状。
接着，关于半导体器件A20的作用效果进行说明。
半导体器件A20包括：具有主面101的导电部件10；具有多个电极22的半导体元件20；和将主面101与多个电极22接合在一起的接合层30。多个电极22的每一个具有：与主体层21的与主面101相对一侧接触的基部221；和从基部221向主面101突出且与接合层30接触的柱状部222。并且，多个电极22包括第一电极22A和沿着厚度方向z看位于比第一电极22A靠近半导体元件20的主体层21的周边缘的位置的第二电极22B。沿着厚度方向z看，第二电极22B的柱状部222的面积比第一电极22A的柱状部222的面积大。因此，基于半导体器件A20，在该装置的制造时，也能够降低被倒装芯片安装的半导体元件20的厚度方向z的翘曲。
在半导体器件A20中，在多个电极22的每一个中，柱状部222的前端面222A为向导电部件10的主面101鼓出的凸状。由此，在将半导体元件20通过倒装芯片接合而与导电部件10接合时，存在于主面101与柱状部222之间的接合层30在相对于厚度方向z正交的方向上被展开。被展开的接合层30与柱状部222的侧面222B接触。因此，接合层30相对于侧面222B的接触面积进一步增加，因此能够进一步增加该柱状部222相对于接合层30的接合强度。
〔第三实施方式〕
基于图19关于本发明的第三实施方式的半导体器件A30进行说明。在这些图中，对于与先前所述的半导体器件A10相同或者类似的要素标注相同的附图标记，省略重复的说明。在此，图19的截面位置与图16的截面位置相同。
半导体器件A30中，半导体元件20的多个电极22和表面保护膜23的结构与先前所述的半导体器件A10的结构不同。
如图19所示，在多个电极22之中的多个第二电极22B的每一个中，柱状部222的前端面222A相对于导电部件10的主面101平行。
如图19所示，表面保护膜23位于与多个第二电极22B各自的柱状部222离开的位置。在表面保护膜23设置有在厚度方向z上贯通的多个开口231。多个第二电极22B的任一者的柱状部222从多个开口231各自露出。由此，在多个第二电极22B的形成时，能够使多个第二电极22B各自的柱状部222的体积，比先前所述的半导体器件A10和半导体器件A20各自中的多个第二电极22B各自的柱状部222的体积大。
接着，关于半导体器件A30的作用效果进行说明。
半导体器件A30包括：具有主面101的导电部件10；具有多个电极22的半导体元件20；和将主面101与多个电极22接合在一起的接合层30。多个电极22的每一个具有：与主体层21的与主面101相对一侧接触的基部221；和从基部221向主面101突出且与接合层30接触的柱状部222。并且，多个电极22包括第一电极22A和沿着厚度方向z看位于比第一电极22A靠近半导体元件20的主体层21的周边缘的位置的第二电极22B。沿着厚度方向z看，第二电极22B的柱状部222的面积比第一电极22A的柱状部222的面积大。因此，基于半导体器件A30，在该装置的制造时，能够降低被倒装芯片安装的半导体元件20的厚度方向z的翘曲。
在半导体器件A30中，半导体元件20的表面保护膜23位于与第二电极22B的柱状部222离开的位置。由此，在第二电极22B的形成时，能够使第二电极22B的柱状部222的体积，比先前所述的半导体器件A10和半导体器件A20各自中的第二电极22B的柱状部222的体积大。这样的结构，在沿着厚度方向z看时，能够更可靠地使第二电极22B的柱状部222的面积比第一电极22A的柱状部222的面积大。
在半导体器件A10～半导体器件A30中，导电部件10将由相同的引线框构成的多个引线(多个第一引线11、多个第二引线12和一对第三引线13)作为对象。作为其他的导电部件10的结构，也可以具有绝缘基板，和配置在该绝缘基板上且彼此离开的多个区域的导电层。
本发明不限于先前所述的实施方式。本发明的各部的具体的结构能够自由进行各种设计变更。
附图标记的说明
A10、A20、A30：半导体器件
10：导电部件
101：主面
102：背面
11：第一引线
11A：第一输入端子
11B：第二输入端子
11C：输出端子
111：主部
112：侧部
112A：第一端面
112B：缩窄部
112C：切口部
113：突出部
113A：副端面
12：第二引线
121：第二端面
13：第三引线
131：第三端面
20：半导体元件
21：主体层
211：半导体衬底
212：半导体层
212A：开关电路
212B：控制电路
213：钝化膜
213A：开口
22：电极
22A：第一电极
22B：第二电极
221：基部
222：柱状部
222A：前端面
222B：侧面
222C：凹部
222D：弯曲面
23：表面保护膜
231：开口
30：接合层
40：密封树脂
41：顶面
42：底面
431：第一侧面
432：第二侧面
B：尺寸
b、b1、b2：尺寸
h1、h2：高度
z：厚度方向
x：第一方向
y：第二方向。

Claims (17)

1.一种半导体器件，其特征在于，包括：
导电部件，其具有在厚度方向上彼此朝向相反侧的主面和背面；
半导体元件，其具有主体层和多个电极，所述多个电极在所述主体层的所述厚度方向上从与所述主面相对一侧向所述主面突出；和
将所述主面与所述多个电极接合在一起的接合层，
所述多个电极的每一个具有：与所述主体层接触的基部；和从所述基部突出且与所述接合层接触的柱状部，
所述多个电极包括：第一电极；和沿着所述厚度方向看位于比所述第一电极靠近所述主体层的周边缘的位置的第二电极，
沿着所述厚度方向看，所述第二电极的所述柱状部的面积比所述第一电极的所述柱状部的面积大。
2.如权利要求1所述的半导体器件，其特征在于：
所述第二电极的所述柱状部的高度比所述第一电极的所述柱状部的高度大。
3.如权利要求2所述的半导体器件，其特征在于：
所述第二电极的所述柱状部的高度为所述第一电极的所述柱状部的高度的110％以上且120％以下。
4.如权利要求1～3中任一项所述的半导体器件，其特征在于：
所述多个电极的每一个的所述柱状部具有：与所述主面相对的前端面；与所述前端面相连且朝向与所述厚度方向正交的方向的侧面，
所述接合层与所述前端面和所述侧面接触。
5.如权利要求4所述的半导体器件，其特征在于：
所述半导体元件具有表面保护膜，该表面保护膜覆盖所述主体层中的所述厚度方向的与所述主面相对的一侧，
所述多个电极的每一个的所述前端面，在所述厚度方向上位于所述主面与所述表面保护膜之间。
6.如权利要求5所述的半导体器件，其特征在于：
在所述多个电极的每一个中，所述基部和所述柱状部与所述表面保护膜接触。
7.如权利要求5所述的半导体器件，其特征在于：
在所述多个电极的至少任一者中，所述柱状部位于与所述表面保护膜离开的位置。
8.如权利要求7所述的半导体器件，其特征在于：
所述第二电极的所述柱状部位于与所述表面保护膜离开的位置。
9.如权利要求4～8中任一项所述的半导体器件，其特征在于：
在所述多个电极的每一个的所述柱状部形成有从所述前端面向所述主体层凹陷的凹部，
所述接合层与所述凹部接触。
10.如权利要求4～8中任一项所述的半导体器件，其特征在于：
所述多个电极的每一个的所述前端面为向所述主面鼓出的凸状。
11.如权利要求4～10中任一项所述的半导体器件，其特征在于：
所述第二电极的所述柱状部具有弯曲面，所述弯曲面形成所述前端面与所述侧面的边界，并且向所述柱状部的外方呈凸状地鼓出。
12.如权利要求1～11中任一项所述的半导体器件，其特征在于：
所述导电部件包括多个第一引线和多个第二引线，
所述多个第一引线在与所述厚度方向正交的第一方向上延伸，并且沿着与所述厚度方向和所述第一方向双方正交的第二方向排列，
所述多个第二引线位于与所述多个第一引线在所述第二方向上离开的位置，
所述主体层具有：半导体衬底；和层叠在所述半导体衬底的所述厚度方向上的与所述主面相对一侧的半导体层，
在所述半导体层中构成有开关电路和与所述开关电路导通的控制电路，
所述多个电极中的任意者与所述开关电路导通，并且与所述多个第一引线中的任意者的所述主面接合，
所述多个电极中的任意者与所述控制电路导通，并且与所述多个第二引线中的任意者的所述主面接合。
13.如权利要求12所述的半导体器件，其特征在于：
还具有覆盖所述多个第一引线和所述多个第二引线各自的各一部分以及所述半导体元件的密封树脂，
所述密封树脂具有：在所述厚度方向上与所述背面朝向相同侧的底面；和与所述底面相连且在所述第一方向上位于彼此离开的位置的一对第一侧面，
所述多个第一引线的每一个包括：在所述第一方向上延伸的主部；和与所述主部的所述第一方向的两端相连的一对侧部，
所述一对侧部的每一个侧部具有与所述主面和所述背面相连且朝向所述第一方向的第一端面，
所述多个第一引线的每一个的所述背面从所述底面露出，
所述一对侧部的任意者的所述第一端面，从所述一对第一侧面的各第一侧面以与该第一侧面成同一平面的方式露出，
在所述多个第一引线的每一个中，所述第一端面的所述第二方向的尺寸，比所述主部的所述背面的所述第二方向的尺寸小。
14.如权利要求13所述的半导体器件，其特征在于：
在所述多个第一引线的至少任一者中，在所述一对侧部的每一个，形成有从所述主面至所述背面且从所述第二方向的两侧向该侧部的内方凹陷的缩窄部。
15.如权利要求14所述的半导体器件，其特征在于：
在所述多个第一引线的至少任一者中，在所述一对侧部的每一个，形成有从所述主面至所述背面且从所述第一端面向所述第一方向凹陷的切口部，并且所述切口部将所述第一端面分割成2个区域。
16.如权利要求13～15中任一项所述的半导体器件，其特征在于：
所述多个第二引线的每一个具有与所述主面和所述背面相连且朝向所述第二方向的第二端面，
所述密封树脂具有与所述底面和所述一对第一侧面相连且在所述第二方向上位于彼此离开的位置的一对第二侧面，
所述多个第二引线的每一个的所述背面从所述底面露出，
所述多个第二引线的每一个的所述第二端面以与该第二侧面成同一平面的方式从所述一对第二侧面的任意者露出。
17.如权利要求16所述的半导体器件，其特征在于：
所述多个第一引线之中的位于与所述多个第二引线最远离的位置的该第一引线，包括在所述第二方向之中的与所述多个第二引线远离一侧从所述主部突出的多个突出部，
所述多个突出部的每一个具有与所述主面和所述背面相连且朝向所述第二方向的副端面，
所述多个突出部的每一个的所述副端面以与该第二侧面成同一平面的方式从所述一对第二侧面的任意者露出。
CN202180018565.0A 2020-03-03 2021-02-17 半导体器件 Pending CN115244669A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-035735 2020-03-03
JP2020035735 2020-03-03
PCT/JP2021/005922 WO2021177034A1 (ja) 2020-03-03 2021-02-17 半導体装置

Publications (1)

Publication Number Publication Date
CN115244669A true CN115244669A (zh) 2022-10-25

Family

ID=77613323

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180018565.0A Pending CN115244669A (zh) 2020-03-03 2021-02-17 半导体器件

Country Status (4)

Country Link
US (1) US20230090494A1 (zh)
JP (1) JPWO2021177034A1 (zh)
CN (1) CN115244669A (zh)
WO (1) WO2021177034A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2023136078A1 (zh) * 2022-01-14 2023-07-20

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0562977A (ja) * 1991-09-02 1993-03-12 Fuji Electric Co Ltd 集積回路装置用バンプ電極
JP3116573B2 (ja) * 1992-07-14 2000-12-11 サンケン電気株式会社 半導体装置用バンプ電極及びその形成方法
JPH1012620A (ja) * 1996-06-26 1998-01-16 Denso Corp フリップチップ用バンプ電極
JPH11340352A (ja) * 1998-05-22 1999-12-10 Matsushita Electric Ind Co Ltd 実装構造体
JP2003037129A (ja) * 2001-07-25 2003-02-07 Rohm Co Ltd 半導体装置およびその製造方法
JP2003297868A (ja) * 2002-04-05 2003-10-17 Hitachi Ltd 半導体装置およびその製造方法
JP2005123247A (ja) * 2003-10-14 2005-05-12 Seiko Epson Corp 半導体装置及びその製造方法
JP2006324320A (ja) * 2005-05-17 2006-11-30 Renesas Technology Corp 半導体装置
JP5056718B2 (ja) * 2008-10-16 2012-10-24 株式会社デンソー 電子装置の製造方法
US20150097286A1 (en) * 2013-04-12 2015-04-09 Xintec Inc. Chip package and method for fabricating the same
US9997482B2 (en) * 2014-03-13 2018-06-12 Taiwan Semiconductor Manufacturing Co., Ltd. Solder stud structure

Also Published As

Publication number Publication date
JPWO2021177034A1 (zh) 2021-09-10
WO2021177034A1 (ja) 2021-09-10
US20230090494A1 (en) 2023-03-23

Similar Documents

Publication Publication Date Title
JP7199921B2 (ja) 半導体装置
US11961816B2 (en) Semiconductor chip and semiconductor device including a copper pillar and an intermediate layer and a concave portion formed at one end surface of the copper pillar
US12009310B2 (en) Semiconductor device
WO2021193338A1 (ja) 半導体装置
CN115244669A (zh) 半导体器件
JP7231382B2 (ja) 半導体装置
WO2022080081A1 (ja) 半導体装置
EP4250353A1 (en) Semiconductor device
US11967577B2 (en) Semiconductor device and method for manufacturing the same
US20220157758A1 (en) Semiconductor device
US20240047315A1 (en) Semiconductor device
US20230005845A1 (en) Semiconductor device
US20220415764A1 (en) Semiconductor device
US20240258219A1 (en) Semiconductor device
WO2024128062A1 (ja) 半導体装置
WO2024029385A1 (ja) 半導体装置
JP2023163856A (ja) 半導体装置
CN117712066A (zh) 半导体器件和半导体器件的制造方法
JP2021180230A (ja) 半導体装置
CN116762168A (zh) 半导体器件
CN118382917A (zh) 半导体装置
CN118556287A (zh) 半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination