CN116762168A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN116762168A
CN116762168A CN202180090737.5A CN202180090737A CN116762168A CN 116762168 A CN116762168 A CN 116762168A CN 202180090737 A CN202180090737 A CN 202180090737A CN 116762168 A CN116762168 A CN 116762168A
Authority
CN
China
Prior art keywords
leads
lead
semiconductor device
main
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180090737.5A
Other languages
English (en)
Inventor
藤井贤治
西冈太郎
疋田真也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN116762168A publication Critical patent/CN116762168A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种半导体器件，其包括：多个引线，其分别具有朝向厚度方向的一侧的主面，并且在与所述厚度方向正交的第一方向上延伸；半导体元件，其具有与所述多个引线各自的主面连接的多个电极；和覆盖所述多个引线和所述半导体元件的密封树脂。所述密封树脂具有在所述厚度方向上以所述多个引线为基准位于与所述半导体元件相反侧的树脂底面。所述多个引线在与所述厚度方向和所述第一方向正交的第二方向上相互隔开间隔地配置。所述多个引线各自具有在所述厚度方向上朝向与该各引线的所述主面相反侧的第一背面、第二背面和凹面。所述第一背面和所述第二背面在所述第一方向上以夹着所述凹面的方式间隔开，并且从所述树脂底面露出，所述凹面被所述密封树脂覆盖。

Description

半导体器件
技术领域
本发明涉及半导体器件。
背景技术
作为半导体器件的封装形式的一种，公知有QFN(Quad For Non-Lead Package：方形扁平无引脚封装)。专利文献1中公开有QFN型半导体器件的一例。
该半导体器件具有多个引线，各引线的端面以与密封树脂(密封材料)的侧面成同一平面的方式露出。另外，各引线的背面以与密封树脂的底面成同一平面的方式露出。因此，该半导体器件与引线从密封树脂的侧面突出的QFP(Quad Flat Package：方形扁平封装)型相比较，能够实现半导体器件的小型化，能够缩小相对于配线基板的安装面积。
在专利文献1记载的半导体器件中，各引线支承半导体元件。如该文献的图4所示，各引线10的背面102在方向x上长条状地延伸，位于半导体元件的正下。因此，从半导体元件产生的热经由引线10集中在半导体元件的正下，易于在此处散热。由此，担心从半导体器件的散热变得不均匀。另外，引线10各自的背面102在方向y上相互隔开地排列。将这样的半导体器件向配线基板焊接时，相邻的背面102(即引线10)彼此有可能不适当地导通。为了避免这样的不良状况，需要增大相邻的背面102的相互间的间隔。但是，这样会妨碍半导体器件的小型化。
现有技术文献
专利文献
专利文献1：日本特开2020-77694号公报。
发明内容
发明要解决的问题
鉴于上述的情况，本发明的问题之一在于，提供适合于均匀地散热和安装可靠性的提高的半导体器件。
用于解决问题的技术手段
根据本发明提供的半导体器件，其包括：多个第一引线，其分别具有朝向厚度方向的一侧的第一主面，并且在相对于所述厚度方向正交的第一方向上延伸；半导体元件，其具有与所述多个第一引线各自的第一主面连接的多个第一电极；和覆盖所述多个第一引线和所述半导体元件的密封树脂。所述密封树脂具有在所述厚度方向上以所述多个第一引线为基准位于与所述半导体元件相反侧的树脂底面。所述多个第一引线在与所述厚度方向和所述第一方向正交的第二方向上相互隔开间隔地配置。所述多个第一引线的各第一引线具有在所述厚度方向上朝向与该各第一引线的所述第一主面相反侧的第一背面、第二背面和第一凹面。所述第一背面和所述第二背面在所述第一方向上以夹着所述第一凹面的方式间隔开，并且从所述树脂底面露出，所述第一凹面被所述密封树脂覆盖。
发明效果
依据上述结构，能够提高半导体元件的热的散热性，并且能够适当地进行半导体器件的安装。
本发明的其他的特征和优点，通过参照附图在以下进行的详细的说明能够更加明确。
附图说明
图1是表示本发明的第一实施方式的半导体器件的立体图。
图2是图1所示的半导体器件的俯视图(透视了密封树脂)。
图3是图1所示的半导体器件的俯视图(透视了半导体元件和密封树脂)。
图4是图1所示的半导体器件的仰视图。
图5是图1所示的半导体器件的主视图。
图6是图1所示的半导体器件的后视图。
图7是图1所示的半导体器件的右视图。
图8是图1所示的半导体器件的左视图。
图9是图3的部分放大图。
图10是图3的部分放大图。
图11是沿着图3的XI-XI线的剖视图。
图12是沿着图3的XII-XII线的剖视图。
图13是沿着图3的XIII-XIII线的剖视图。
图14是沿着图3的XIV-XIV线的剖视图。
图15是沿着图3的XV-XV线的剖视图。
图16是表示本发明的第二实施方式的半导体器件的立体图。
图17是图16所示的半导体器件的俯视图(透视了密封树脂)。
图18是图16所示的半导体器件的俯视图(透视了半导体元件和密封树脂)。
图19是图16所示的半导体器件的仰视图。
图20是图16所示的半导体器件的主视图。
图21是图16所示的半导体器件的后视图。
图22是图16所示的半导体器件的右视图。
图23是图16所示的半导体器件的左视图。
图24是沿着图18的XXIV-XXIV线的剖视图。
图25是沿着图18的XXV-XXV线的剖视图。
图26是沿着图18的XXVI-XXVI线的剖视图。
图27是沿着图18的XXVII-XXVII线的剖视图。
图28是沿着图18的XXVIII-XXVIII线的剖视图。
具体实施方式
以下，关于本发明的优选的实施方式，参照附图进行具体的说明。
本发明中的“第一”、“第二”、“第三”等的用语只是作为标签使用，不一定是要对这些对象物赋予顺序。
在本发明中，“某物A形成在某物B”和“某物A形成在某物B上”，除非另有规定，包括“某物A直接形成在某物B的情况”和“在某物A与某物B之间插设有其他物体，并且某物A形成在某物B的情况”。同样地，“某物A配置在某物B”和“某物A配置在某物B上”是指，除非另有规定，包括“某物A直接配置在某物B的情况”和“在某物A与某物B之间插设有其他物体，并且某物A配置在某物B的情况”。同样地，“某物A位于某物B上”是指，除非另有规定，包括“某物A与某物B相接触，某物A位于某物B上”和“在某物A与某物B之间插设有其他物体，并且某物A位于某物B上的情况”。另外，“在某方向看某物A与某物B重叠”是指，除非另有规定，包括“某物A与某物B的全部重叠的情况”和“某物A与某物B的一部分重叠的情况”。
基于图1～图15，对本发明的第一实施方式的半导体器件A10进行说明。半导体器件A10包括多个第一引线10、多个第二引线20、多个第三引线25、多个引线26、第四引线27、半导体元件30和密封树脂40。如图1所示，半导体器件A10的封装形式为QFN。半导体元件30为，在其内部构成有开关电路321和控制电路322的倒装芯片型的LSI。在半导体器件A10中，直流电(电压)通过开关电路321转变为交流电(电压)。半导体器件A10用于构成例如DC/DC转换器的电路的一个要素。为了便于理解，图2透视了密封树脂40，图3透视了半导体元件30和密封树脂40。在这些图中，将所透视的半导体元件30和密封树脂40分别用假想线(两点划线)表示。
在半导体器件A10的说明中，将第一引线10的厚度方向称为“厚度方向z”。将相对于厚度方向z正交的1个方向称为“第一方向x”。将相对于厚度方向z和第一方向x的双方正交的方向称为“第二方向y”。如图1和图2所示，半导体器件A10在厚度方向z上看(也称为“俯视”)为长矩形形状。
多个第一引线10、多个第二引线20、多个第三引线25、多个引线26和第四引线27如图2所示支承半导体元件30，并且构成用于将半导体器件A10安装到配线基板的端子。如图11～图15所示，多个第一引线10、多个第二引线20、多个第三引线25、多个引线26和第四引线27的各个，其一部分被密封树脂40覆盖。多个第一引线10、多个第二引线20、多个第三引线25、多个引线26和第四引线27均由同一引线框架构成。该引线框架的构成材料例如是铜(Cu)或者铜合金。
多个第一引线10如图3和图4所示，分别在第一方向x上延伸。多个第一引线10在第二方向y上隔开规定间隔地排列。多个第一引线10的各个在半导体器件A10中是用于输入作为功率转换对象的直流电(电压)的输入端子。第一引线10是正极(P端子)。
如图11、图12、图14所示，第一引线10具有第一主面101、第一背面102、第二背面103、第一凹面104、第一端面105和第二端面106。第一主面101朝向厚度方向z的一侧，并且与半导体元件30相对。第一主面101被密封树脂40覆盖。半导体元件30被第一主面101支承。
第一背面102、第二背面103和第一凹面104朝向与第一主面101相反侧(厚度方向z的另一侧)。第一背面102和第二背面103在第一方向x上以夹着第一凹面104的方式间隔开地设置，且从密封树脂40露出。第一凹面104位于比第一背面102和第二背面103偏靠厚度方向z的一侧的位置，比第一背面102和第二背面103更靠近第一主面101。该第一凹面104被密封树脂40覆盖。第一端面105与第一主面101和第一背面102的双方相连，并且朝向第一方向x的一侧。第二端面106与第一主面101和第二背面103的双方相连，并且朝向第一方向x的另一侧。第一端面105和第二端面106从密封树脂40露出。
如图12、图14所示，第一引线10包括第一端子部11、第二端子部12和第一主部13。第一端子部11具有第一主面101的一部分、第一背面102和第一端面105，并且在厚度方向z上看与第一背面102重叠。(换言之，第一端子部11形成第一主面101的一部分、第一背面102和第一端面105。)第二端子部12具有第一主面101的一部分、第二背面103和第二端面106，并且在厚度方向z上看与第二背面103重叠。(换言之，第二端子部12形成第一主面101的一部分、第二背面103和第二端面106。)第一主部13具有第一主面101的一部分和第一凹面104，并且在厚度方向z上看与第一凹面104重叠。第一端子部11和第二端子部12与第一主部13的第一方向x的两端相连。如图9所示，第一端子部11的第二方向y上的尺寸L1，比第一主部13的第二方向y上的尺寸L3大。另外，如图10所示，第二端子部12的第二方向y上的尺寸L2，比第一主部13的第二方向y上的尺寸L3大。
多个第一引线10的各个中，在支承半导体元件30的第一主面101也可以实施例如镀银(Ag)。并且，在从密封树脂40露出的第一背面102、第二背面103、第一端面105和第二端面106也可以实施例如镀锡(Sn)。此外，代替镀锡，也可以采用例如按镍(Ni)、钯(Pd)、金(Au)的顺序层叠的多个镀覆金属。
多个第二引线20如图3和图4所示，分别在第一方向x上延伸。在本实施方式中，多个第二引线20在第二方向y上隔开规定间隔地排列。各第二引线20配置于在第二方向y上相邻的一对第一引线10之间。多个第一引线10和多个第二引线20在第二方向y上交替地排列。多个第二引线20的各个，用于输出通过在半导体元件30中构成的开关电路321进行了功率转换后的交流电(电压)。
如图11、图13所示，第二引线20具有第二主面201、第三背面202、第二凹面203、第三凹面204、第四凹面205(也参照图4)、第三端面206和第四端面207。第二主面201在厚度方向z上朝向与第一引线10的第一主面101相同侧，并且与半导体元件30相对。第二主面201被密封树脂40覆盖。半导体元件30被第二主面201支承。
第三背面202、第二凹面203、第三凹面204和第四凹面205朝向与第二主面201相反侧(厚度方向z的另一侧)。第二凹面203和第三凹面204在第一方向x上以夹着第三背面202的方式间隔开地设置。第二凹面203和第三凹面204位于比第三背面202偏靠厚度方向z的一侧，并且比第三背面202更靠近第二主面201的位置。该第二凹面203和第三凹面204被密封树脂40覆盖。第三背面202在第一方向x上位于第二凹面203和第三凹面204之间，且从密封树脂40露出。第四凹面205位于比第三背面202偏靠厚度方向z的一侧，且比第三背面202更靠近第二主面201的位置。该第四凹面205被密封树脂40覆盖。第三端面206与第二主面201和第二凹面203的双方相连，并且朝向第一方向x的一侧。第四端面207与第二主面201和第三凹面204的双方相连，并且朝向第一方向x的另一侧。第三端面206和第四端面207从密封树脂40露出。
如图11、图13所示，第二引线20包含第三端子部21、第二主部22、第三主部23和突出部24。第三端子部21具有第二主面201的一部分和第三背面202，并且在厚度方向z上看与第三背面202重叠。第二主部22具有第二主面201的一部分、第二凹面203和第三端面206，并且在厚度方向z上看与第二凹面203重叠。第三主部23具有第二主面201的一部分、第三凹面204和第四端面207，并且在厚度方向z上看与第三凹面204重叠。第二主部22和第三主部23与第三端子部21的第一方向x的两端相连。如图11所示，突出部24形成第二主面201的一部分和第四凹面205，从第三端子部21向第二方向y突出。在本实施方式中，突出部24具有从第三端子部21的第二方向y的两端突出的2个部分，设为在第二方向y上夹着第三端子部21的配置。
如图3、图4等所示，在多个第二引线20的各个中，第三端子部21配置在第二引线20的第一方向x上的中央。第三端子部21在第二方向y上看，与多个第一引线10的第一端子部11和第二端子部12的任一者均不重叠。
在多个第二引线20的各个中，在支承半导体元件30的第二主面201也可以实施例如镀银。并且，在从密封树脂40露出的第三背面202、第三端面206和第四端面207也可以实施例如镀锡。此外，代替镀锡，也可以采用例如按镍、钯、金的顺序层叠的多个镀覆金属。
多个第三引线25如图3所示，位于比多个第一引线10靠第二方向y的一侧。对多个第三引线25的各个输入例如用于使控制电路322驱动的电力(电压)、或者用于传达到控制电路322的电信号。如图3、图4、图11所示，多个第三引线25的各个具有第三主面251、第四背面252和第五端面253。第三主面251在厚度方向z上朝向与第一引线10的第一主面101相同侧，并且与半导体元件30相对。第三主面251被密封树脂40覆盖。半导体元件30被第三主面251支承。第四背面252朝向与第三主面251相反侧(厚度方向z的另一侧)。第四背面252从密封树脂40露出。第五端面253与第三主面251和第四背面252的双方相连，并且朝向第二方向y的一侧。第五端面253从密封树脂40露出。如图8所示，多个第三引线25的多个第五端面253沿着第一方向x按规定的间隔排列。
在多个第三引线25的各个中，在支承半导体元件30的第三主面251可以实施例如镀银。并且，在从密封树脂40露出的第四背面252和第五端面253可以实施例如镀锡。此外，代替镀锡，也可以采用例如按镍、钯、金的顺序层叠的多个镀覆金属。
多个引线26如图3所示，在第二方向y上位于多个第一引线10与多个第三引线25之间。多个引线26其一部分与剩余的一部分在第一方向x上相互隔开间隔。对多个引线26的各个输入例如用于对控制电路322传达的电信号。如图3、图4、图15所示，多个引线26的各个具有主面261、背面262和端面263。主面261在厚度方向z上朝向与第一引线10的第一主面101相同侧，并且与半导体元件30相对。主面261被密封树脂40覆盖。半导体元件30被主面261支承。背面262朝向与主面261相反侧(厚度方向z的另一侧)。背面262从密封树脂40露出。端面263与主面261和背面262的双方相连，并且朝向第二方向y的一侧或者另一侧。端面263从密封树脂40露出。如图5、图6所示，端面263与第一引线10的第一端面105(第二端面106)和第二引线20的第三端面206(第四端面207)一起沿着第二方向y排列。
在多个引线26的各个中，在支承半导体元件30的主面261例如可以实施镀银。并且，在从密封树脂40露出的背面262和端面263例如也可以实施镀锡。此外，代替镀锡，例如也可以采用按镍、钯、金的顺序层叠的多个镀覆金属。
第四引线27如图3所示，位于比多个第一引线10靠第二方向y的另一侧。第四引线27是在半导体器件A10中用于输入作为功率转换对象的直流电(电压)的输入端子。第四引线27为负极(N端子)。
如图3、图4、图11所示，第四引线27具有第四主面271、第五背面272、第五凹面273和多个第六端面274。第四主面271在厚度方向z上朝向与第一引线10的第一主面101相同侧，并且与半导体元件30相对。第四主面271、第五背面272被密封树脂40覆盖。半导体元件30被第四主面271支承。
第五背面272和第五凹面273朝向与第四主面271相反侧(厚度方向z的另一侧)。在本实施方式中，第五背面272在第一方向x上被分断为相互隔开的多个区域。第五凹面273在第四引线27中位于偏靠第二方向y的一侧的位置。第五凹面273位于比第五背面272更靠近第四主面271的位置。该第五凹面273被密封树脂40覆盖。多个第六端面274的各个与第四主面271和第五背面272的双方相连，并且朝向第二方向y的另一侧。第六端面274从密封树脂40露出。如图7所示，多个第六端面274沿着第一方向x按规定的间隔排列。
如图3、图4、图11所示，第四引线27包括第四主部28和多个第四端子部29。第四主部28具有第四主面271的一部分和第五凹面273，并且在第一方向x上延伸。多个第四端子部29的各个从第四主部28向第二方向y的另一侧突出。多个第四端子部29隔开间隔地排列。各第四端子部29具有第四主面271的一部分、第五背面272的一部分和第六端面274。
在第四引线27中，对支承半导体元件30的第四主面271可以实施例如镀银。并且，对从密封树脂40露出的第五背面272和多个第六端面274也可以实施例如镀锡。此外代替镀锡，也可以采用例如按镍、钯、金的顺序层叠的多个镀覆金属。
半导体元件30如图11～图15所示，被多个第一引线10、多个第二引线20、多个第三引线25、多个引线26和第四引线27支承。半导体元件30被密封树脂40覆盖。半导体元件30具有半导体基板31、半导体层32、多个第一电极33、多个第二电极34、多个第三电极35和多个第四电极36。
如图11～图15所示，半导体基板31在其下方支承有半导体层32、多个第一电极33、多个第二电极34、多个第三电极35和多个第四电极36。半导体基板31的构成材料例如是Si(硅)或者碳化硅(SiC)。
半导体层32在厚度方向z上在与第一引线10的第一主面101相对一侧层叠于半导体基板31。半导体层32包括基于掺杂的元素量的不同的多种p型半导体和n型半导体。在半导体层32，构成有开关电路321和与开关电路321导通的控制电路322。开关电路321为MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor：金属氧化物半导体场效应晶体管)或IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极晶体管)等。在半导体器件A10所示的例子中，开关电路321被划分为高电压区域(上臂电路)和低电压区域(下臂电路)这2个区域。各个区域由1个n沟道型的MOSFET构成。控制电路322构成用于使开关电路321驱动的栅极驱动器、或与开关电路321的高电压区域对应的自举电路等，并且进行用于使开关电路321正常地驱动的控制。此外，在半导体层32进一步构成有配线层(省略图示)。通过该配线层，将开关电路321与控制电路322相互导通。
如图11～图15所示，多个第一电极33、多个第二电极34、多个第三电极35和多个第四电极36，在厚度方向z上设置在与第一引线10的第一主面101相对一侧。多个第一电极33、多个第二电极34、多个第三电极35和多个第四电极36与半导体层32相接。
多个第一电极33、多个第二电极34和多个第四电极36与半导体层32的开关电路321导通。多个第一电极33与多个第一引线10的第一主面101连接。由此，多个第一引线10与开关电路321导通。多个第二电极34与多个第二引线20的第二主面201连接。由此，多个第二引线20与开关电路321导通。此外，如图3、图11、图13等所示，在本实施方式中，在厚度方向z上看，至少1个第二电极34与第三端子部21重叠。在图示的例中，在厚度方向z上看，3个第二电极34与第三端子部21重叠。多个第四电极36与第四引线27的第四主面271连接。由此，第四引线27与开关电路321导通。
多个第三电极35与半导体层32的控制电路322导通。同时，多个第三电极35的一部分与多个第三引线25的第三主面251连接。其余的第三电极35与多个引线26的主面261连接。由此，多个第三引线25和多个引线26与控制电路322导通。作为上述多个第一电极33、多个第二电极34、多个第三电极35和多个第四电极36的构成材料，例如含有铜。
密封树脂40如图5～图8所示，具有顶面41、底面42、第一(树脂)侧面431、第二(树脂)侧面432、第三(树脂)侧面433和第四(树脂)侧面434。密封树脂40的构成材料例如是黑色的环氧树脂。
如图11～图15所示，顶面41在厚度方向z上朝向与第一引线10的第一主面101相同侧。如图5～图8所示，底面42朝向与顶面41相反侧。如图4、图11～图15所示，多个第一引线10的第一背面102和第二背面103、多个第二引线20的第三背面202、多个第三引线25的第四背面252、多个引线26的背面262以及第四引线27的第五背面272从底面42露出。
如图7和图8所示，第一侧面431与顶面41和底面42的双方相连，并且朝向第一方向x的一侧。第二侧面432与顶面41和底面42的双方相连，并且朝向第一方向x的另一侧。第一侧面431和第二侧面432在第一方向x上相互隔开。如图12～图15所示，多个第一引线10的第一端面105、多个第二引线20的第三端面206、和多个引线26之中的一部分的引线26的端面263，以与第一侧面431成同一平面的方式从第一侧面431露出。另外，多个第一引线10的第二端面106、多个第二引线20的第四端面207、和多个引线26之中的一部分引线26的端面263，以与第二侧面432成同一平面的方式从第二侧面432露出。
如图5和图6所示，第三侧面433与顶面41、底面42、第一侧面431和432的任一者均相连，并且朝向第二方向y的一侧。第四侧面434与顶面41、底面42、第一侧面431和432的任一者均相连，并且朝向第二方向y的另一侧。第三侧面433和第四侧面434在第二方向y上相互隔开。如图11所示，多个第三引线25的第五端面253以与第三侧面433成同一平面的方式从第三侧面433露出。第四引线27中的多个第四端子部29的第六端面274，以与第四侧面434成同一平面的方式从第四侧面434露出。
接着，关于本实施方式的作用效果进行说明。
半导体器件A10具有：在第一方向x上延伸，并且连接半导体元件30的多个第一电极33的多个第一引线10；和覆盖多个第一引线10的一部分的密封树脂40。多个第一引线10的各个具有在厚度方向z上朝向与第一主面101相反侧的第一背面102、第二背面103和第一凹面104。第一背面102和第二背面103在第一方向x上夹着第一凹面104而间隔开，并且从密封树脂40的底面42露出。第一凹面104被密封树脂40覆盖。多个第一引线10在第二方向y上隔开间隔地排列。在将半导体器件A10向配线基板进行安装时，多个第一引线10的第一背面102和第二背面103成为向该配线基板的接合部。在本实施方式中，多个第一引线10具有的各多个的第一背面102和第二背面103，在第一方向x和第二方向y的双方上分散配置。依据这样的结构，能够将由半导体元件30产生的热更加分散地逸散。因此，半导体器件A10能够使半导体元件30的热更加均匀地散热。另外，各多个的第一背面102和第二背面103成为向配线基板的安装时的接合部。由此，接合部较多，能够提高安装可靠性。
半导体器件A10具有在第一方向x上延伸的第二引线20。第二引线20具有：连接半导体元件30的多个第二电极34的第二主面201；和在厚度方向z上朝向与第二主面201相反侧的第三背面202、第二凹面203和第三凹面204。第二凹面203和第三凹面204在第一方向x上夹着第三背面202而间隔开。第三背面202从密封树脂40的底面42露出。在将半导体器件A10向配线基板安装时，在第二引线20中第三背面202成为向该配线基板的接合部。第三背面202在第一方向x上延伸的第二引线20中位于第一方向x的中间。依据这样的结构，能够防止第二引线20的第二凹面203与多个第一引线10的第一背面102和第二背面103接近，并且提高安装可靠性。
如图3、图4所示，在本实施方式中，第二引线20在第二方向y上配置在相邻的一对第一引线10之间。半导体器件A10具有多个第二引线20，多个第一引线10和多个第二引线20在第二方向y上交替地排列。依据这样的结构，能够防止在相邻的一对第一引线10中，第一背面102彼此或者第二背面103彼此接近。另外，在相邻的第一引线10和第二引线20中，能够防止第一背面102或者第二背面103与第三背面202接近。因此，能够高效率地配置更多的第一背面102、第二背面103和第三背面202。该结构对于提高半导体器件A10的散热性和安装可靠性更加优选。
第一引线10包括：具有第一背面102的第一端子部11；和具有第二背面103的第二端子部12。第二引线20包括具有第三背面202的第三端子部21。第二引线20的第三端子部21在第二方向y上看与多个第一引线10的第一端子部11和第二端子部12的任一者均不重叠。依据该结构，在相邻的第一引线10与第二引线20中，能够更可靠地防止第一背面102或者第二背面103与第三背面202接近。
第一引线10包括具有第一凹面104的第一主部13。第一端子部11和第二端子部12的各自的在第二方向y上的尺寸L1、L2，比第一主部13的第二方向y上的尺寸L3大。依据该结构，能够缩小在第二方向y上隔着第二引线20而相邻的第一引线10的排列间距。该结构在实现半导体器件A10的小型化方面是优选的。
关于与第二引线20的第二主面201连接的第二电极34，在厚度方向z上看至少1个第二电极34与第三端子部21重叠。依据该结构，能够利用第三端子部21支承半导体元件30，半导体元件30的支承状态稳定。
第二引线20包括从第三端子部21向第二方向y突出的突出部24。突出部24形成第二主面201的一部分和朝向与第二主面201相反侧的第四凹面205。该第四凹面205被密封树脂40覆盖。依据像这样具有与第三端子部21相连的突出部24的结构，能够防止第二引线20从底面42脱落，能够适当地维持与第二主面201连接的多个第二电极34的连接状态。
基于图16～图28，关于本发明的第二实施方式的半导体器件A20进行说明。在图16以后的附图中，对于与上述实施方式的半导体器件A10相同或者类似的要素，标注与上述实施方式相同的附图标记，适当省略说明。此外，在半导体器件A20涉及的部件的说明中，为了避免与上述的半导体器件A10的部件混同，例如，将最初提及的“引线”不称为“第一引线”而称为“第五引线”。关于其他的部件也是同样的。
半导体器件A20具有多个第五引线50、引线54、第六引线60、一对第七引线70、多个引线80、半导体元件30和密封树脂40。如图16所示，半导体器件A20的封装形式为QFN。半导体元件30为在其内部构成有开关电路321和控制电路322的倒装芯片型的LSI。在半导体器件A20中，直流电(电压)通过开关电路321转换为交流电(电压)。半导体器件A20例如用于构成DC/DC转换器的电路的一个要素。为了便于理解，图17透视了密封树脂40，图18透视了半导体元件30和密封树脂40。在这些图中，将所透视的半导体元件30和密封树脂40分别用假想线(两点划线)表示。
在半导体器件A20的说明中，将第五引线50的厚度方向称为“厚度方向z”。将相对于厚度方向z正交的1个方向称为“第一方向x”。将相对于厚度方向z和第一方向x的双方正交的方向称为“第二方向y”。如图16和图17所示，半导体器件A20在厚度方向z上看为正方形形状。
多个第五引线50、引线54、第六引线60、一对第七引线70和多个引线80如图17所示支承半导体元件30，并且构成用于将半导体器件A20安装到配线基板的端子。如图23～图28所示，多个第一引线10、多个第二引线20、多个第三引线25、多个引线26和第四引线27的各个，其一部分被密封树脂40覆盖。多个第五引线50、引线54、第六引线60、一对第七引线70和多个引线80均由同一引线框架构成。该引线框架的构成材料例如为铜或者铜合金。
多个第五引线50如图18和图19所示，在半导体器件A20中配置在第二方向y的一侧和另一侧。在本实施方式中，2个(一对)第五引线50配置在第二方向y的一侧，另外2个(一对)第五引线50配置在第二方向y的另一侧。在本实施方式中，多个第五引线50分别大致在第二方向y上延伸。位于第二方向y的一侧的一对第五引线50在第一方向x上隔开间隔地配置。另外，位于第二方向y的另一侧的一对第五引线50在第一方向x上隔开间隔地配置。多个第五引线50的各个输出通过在半导体元件30中构成的开关电路321进行了功率转换的交流电(电压)。
如图24所示，第五引线50具有第五主面501、第六背面502、第七背面503、第六凹面504和第七端面505。第七端面505朝向厚度方向z的一侧，并且与半导体元件30相对。第七端面505被密封树脂40覆盖。半导体元件30被第五主面501支承。
第六背面502、第七背面503和第六凹面504朝向与第五主面501相反侧(厚度方向z的另一侧)。第六背面502和第七背面503在第二方向y上以夹着第六凹面504的方式间隔开地设置，且从密封树脂40露出。第六凹面504位于比第六背面502和第七背面503偏靠厚度方向z的一侧，且比第六背面502和第七背面503更靠近第五主面501的位置。该第六凹面504被密封树脂40覆盖。第七端面505与第五主面501和第六背面502的双方相连，并且朝向第二方向y的一侧或者另一侧。第七端面505从密封树脂40露出。
如图24所示，第五引线50包括第六端子部51、第七端子部52和第六主部53。第六端子部51具有第五主面501的一部分、第六背面502和第七端面505，并且在厚度方向z上看与第六背面502重叠。第七端子部52具有第五主面501的一部分和第七背面503，并且在厚度方向z上看与第七背面503重叠。第六主部53具有第五主面501的一部分和第六凹面504，并且在厚度方向z上与看第六凹面504重叠。第六端子部51和第七端子部52与第六主部53的第二方向y的两端相连。
在多个第五引线50的各个中，可以对支承半导体元件30的第五主面501实施例如镀银。并且，也可以对从密封树脂40露出的第六背面502、第七背面503和第七端面505实施例如镀锡。此外，代替镀锡，也可以采用例如按照镍、钯、金的顺序层叠的多个镀覆金属。
引线54如图18和图19所示在第二方向y上延伸。在本实施方式中，引线54位于半导体器件A20的第一方向x的中间。引线54在半导体器件A20中是用于输入作为功率转换对象的直流电(电压)的输入端子。引线54是正极(P端子)。
如图26所示，引线54具有主面541、背面542、背面543、凹面544、端面545和端面546。主面541在厚度方向z上朝向与第五引线50的第五主面501相同侧，并且与半导体元件30相对。主面541被密封树脂40覆盖。半导体元件30被主面541支承。
背面542、背面543和凹面544朝向与主面541相反侧(厚度方向z的另一侧)。背面542和背面543在第二方向y上以夹着凹面544的方式间隔开地设置，并且从密封树脂40露出。背面542位于第二方向y的一侧，且背面543位于第二方向y的另一侧。凹面544位于比背面542和背面543偏靠厚度方向z的一侧，且比背面542和背面543更靠近主面541的位置。该凹面544被密封树脂40覆盖。端面545与主面541和背面542的双方相连，并且朝向第二方向y的一侧。端面546与主面541和背面543的双方相连，并且朝向第二方向y的另一侧。端面545和端面546从密封树脂40露出。
在引线54中，可以对支承半导体元件30的主面541实施例如镀银。并且，对从密封树脂40露出的背面542、背面543、端面545和端面546也可以实施例如镀锡。此外，代替镀锡，也可以采用例如按照镍、钯、金的顺序层叠的多个镀覆金属。
第六引线60如图18和图19所示在第二方向y上延伸。在本实施方式中，第六引线60位于半导体器件A20的第一方向x上的中间。第六引线60在半导体器件A20中是用于输入作为功率转换对象的直流电(电压)的输入端子。第六引线60是负极(N端子)。
如图25所示，第六引线60具有第六主面601、第八背面602、第八端面603和第九端面604。第六主面601在厚度方向z上朝向与第五引线50的第五主面501相同侧，并且与半导体元件30相对。第六主面601被密封树脂40覆盖。半导体元件30被第六主面601支承。
第八背面602朝向与第六主面601相反侧(厚度方向z的另一侧)。第八背面602从密封树脂40露出。在本实施方式中，第六主面601和第八背面602遍及半导体器件A20的第二方向y的全长地配置。第八端面603与第六主面601和第八背面602的双方相连，并且朝向第二方向y的一侧。第九端面604与第六主面601和第八背面602的双方相连，并且朝向第二方向y的另一侧。第九端面604和第九端面604从密封树脂40露出。
在第六引线60中，可以对支承半导体元件30的第六主面601实施例如镀银。并且，也可以对从密封树脂40露出的第八背面602、第八端面603和第九端面604实施例如镀锡。此外，代替镀锡，也可以采用例如按照镍、钯、金的顺序层叠的多个镀覆金属。
一对第七引线70如图18和图19所示，配置在半导体器件A20的第二方向y上的中间。一对第七引线70分别在第一方向x上延伸。一方的第七引线70位于第一方向x的一侧，另一方的第七引线70位于第一方向x的另一侧。对一对第七引线70的各个，例如输入用于使控制电路322驱动的电力(电压)、或者用于传递到控制电路322的电信号。
如图27所示，一对第七引线70的各个具有第七主面701、第九背面702和第十端面703。第七主面701在厚度方向z上朝向与第五引线50的第五主面501相同侧，并且与半导体元件30相对。第七主面701被密封树脂40覆盖。半导体元件30被第七主面701支承。
第九背面702朝向与第七主面701相反侧(厚度方向z的另一侧)。第九背面702从密封树脂40露出。第十端面703与第七主面701和第九背面702的双方相连，并且朝向第一方向x。更具体而言，一方的第七引线70的第十端面703朝向第一方向x的一侧，另一方的第七引线70的第十端面703朝向第一方向x的另一侧。第十端面703从密封树脂40露出。
在一对第七引线70的各个中，可以对支承半导体元件30的第七主面701实施例如镀银。并且，对从密封树脂40露出的第九背面702和第十端面703也可以实施例如镀锡。此外，代替镀锡，也可以采用例如按照镍、钯、金的顺序层叠的多个镀覆金属。
多个引线80如图18和图19所示，在半导体器件A20中配置在第一方向x的一侧和另一侧、以及第二方向y的一侧和另一侧(换言之，在厚度方向z上看配置在半导体器件A20的周边缘部)。对多个引线80的各个输入例如用于传达到控制电路322的电信号。如图28所示，多个引线80的各个具有主面801、背面802和端面803。主面801在厚度方向z上朝向与第五引线50的第五主面501相同侧，并且与半导体元件30相对。主面801被密封树脂40覆盖。半导体元件30被主面801支承。背面802朝向与主面801相反侧(厚度方向z的另一侧)。背面802从密封树脂40露出。端面803与主面801和背面802的双方相连，并且朝向第一方向x的一侧、第一方向x的另一侧、第二方向y的一侧和第二方向y的另一侧的任一者。端面803从密封树脂40露出。
在多个引线80的各个中，可以对支承半导体元件30的主面801实施例如镀银。并且，对从密封树脂40露出的背面802和端面803也可以实施例如镀锡。此外，代替镀锡，也可以采用例如按照镍、钯、金的顺序层叠的多个镀覆金属。
半导体元件30如图24～图28所示，被多个第五引线50、引线54、第六引线60、一对第七引线70和多个引线80支承。半导体元件30被密封树脂40覆盖。半导体元件30具有半导体基板31、半导体层32、多个第五电极37、多个电极371、多个第六电极38、多个第七电极39和多个电极391。
如图24～图28所示，半导体基板31在其下方支承有半导体层32、多个第五电极37、多个电极371、多个第六电极38、多个第七电极39和多个电极391。半导体基板31的构成材料例如是Si(硅)或者碳化硅(SiC)。
半导体层32在厚度方向z上在与第五引线50的第五主面501相对一侧层叠有半导体基板31。半导体层32包括基于掺杂的元素量的不同的多种p型半导体和n型半导体。在半导体层32，构成有开关电路321和与开关电路321导通的控制电路322。开关电路321为MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)或IGBT(InsulatedGate Bipolar Transistor)等。半导体器件A20所示的例子中，开关电路321被划分为高电压区域(上臂电路)和低电压区域(下臂电路)这2个区域。各个区域由1个n沟道型的MOSFET构成。控制电路322构成用于使开关电路321驱动的栅极驱动器、或与开关电路321的高电压区域对应的自举电路等，并且进行用于正常地驱动开关电路321的控制。此外，在半导体层32中进一步构成有配线层(省略图示)。通过该配线层将开关电路321与控制电路322相互导通。
如图24～图28所示，多个第五电极37、多个电极371、多个第六电极38、多个第七电极39和多个电极391设置于在厚度方向z上与第五引线50的第五主面501相对一侧。多个第五电极37、多个电极371、多个第六电极38、多个第七电极39和多个电极391与半导体层32相接。
多个第五电极37、多个电极371和多个第六电极38与半导体层32的开关电路321导通。多个第五电极37与多个第五引线50的第五主面501连接。由此，多个第五引线50与开关电路321导通。如图18、图24等所示，在本实施方式中，在厚度方向z上看至少1个第五电极37与第七端子部52(第七背面503)重叠。多个电极371与引线54的主面541连接。由此，引线54与开关电路321导通。多个第六电极38与第六引线60的第六主面601连接。由此，第六引线60与开关电路321导通。
多个第七电极39和多个电极391与半导体层32的控制电路322导通。多个第七电极39与一对第七引线70的第七主面701连接。多个电极391与多个引线80的主面801连接。由此，一对第七引线70和多个引线80与控制电路322导通。作为上述多个第五电极37、多个电极371、多个第六电极38、多个第七电极39和多个电极391的构成材料，例如含有铜。
半导体元件30如图17和图18所示，在厚度方向z上看呈矩形形状。第一元件侧面301具有第一元件侧面301、第二元件侧面302、第三元件侧面303和第四元件侧面304。第一元件侧面301和第二元件侧面302在第一方向x上相互隔开间隔。第一元件侧面301朝向第一方向x的一侧。第二元件侧面302朝向第一方向x的另一侧。第三元件侧面303和第四元件侧面304分别与第一元件侧面301和第二元件侧面302的双方相连。第三元件侧面303和第四元件侧面304在第二方向y上相互隔开。第三元件侧面303朝向第二方向y的一侧。第四元件侧面304朝向第二方向y的另一侧。在本实施方式中，在厚度方向z上看半导体基板31和半导体层32的外周边缘构成第一元件侧面301、第二元件侧面302、第三元件侧面303和第四元件侧面304。
在本实施方式中，如图18所示，在厚度方向z上看，将由第一元件侧面301、第二元件侧面302、第三元件侧面303和第四元件侧面304包围的区域分别在第一方向x和第二方向y上二等分，规定出4个分割区域Da。在厚度方向z上看，在4个分割区域Da的各个配置有至少1个第七背面503。在厚度方向z上看，在配置于各分割区域Da的第七背面503，重叠有至少1个第五电极37。另外，在本实施方式中，配置在第二方向y的一侧的一对第五引线50和配置在第二方向y的另一侧的一对第五引线50中包含的4个第七背面503，在厚度方向z上看配置在相互不同的分割区域Da中。
第六引线60在第一方向x上位于配置在4个分割区域Da的4个第七背面503之中的位于第一方向x的一侧的一对第七背面503、与位于第一方向x的另一侧的一对第七背面503之间。
配置在4个分割区域Da的4个第七背面503的各个在第二方向y上长条状地延伸。配置在4个分割区域Da中的4个第七背面503之中，位于第一方向x的一侧的一对第七背面503和位于第一方向x的另一侧的一对第七背面503分别在第二方向y上看相互重叠。配置在4个分割区域Da中的4个第七背面503之中，位于第二方向y的一侧的一对第七背面503和位于第二方向y的另一侧的一对第七背面503分别在第一方向x上看相互重叠。换言之，配置在4个分割区域Da中的4个第七背面503，关于与第一方向x平行地延伸的某个直线(中央线)对称地配置，并且，关于与第二方向y平行地延伸的某个直线(中央线)对称地配置。
密封树脂40如图20～图23所示具有顶面41、底面42、第一侧面431、第二侧面432、第三侧面433和第四侧面434。密封树脂40的构成材料例如为黑色的环氧树脂。
如图24～图28所示，顶面41在厚度方向z上朝向与第五引线50的第五主面501相同侧。如图20～图23所示，底面42朝向与顶面41相反侧。如图19、图24～图28所示，多个第五引线50的第六背面502和第七背面503、引线54的背面542和背面543、第六引线60的第八背面602、一对第七引线70的第九背面702、以及多个引线80的背面802从底面42露出。
如图22和图23所示，第一侧面431与顶面41和底面42的双方相连，并且朝向第一方向x的一侧。第二侧面432与顶面41和底面42的双方相连，并且朝向第一方向x的另一侧。第一侧面431和第二侧面432在第一方向x上相互隔开。如图27、图28所示，一方的第七引线70的第十端面703和多个引线80之中的一部分引线80的端面803，以与第一侧面431成同一平面的方式从第一侧面431露出。另外，另一方的第七引线70的第十端面703和多个引线80之中的一部分引线80的端面803，以与第二侧面432成同一平面的方式从第二侧面432露出。
如图20和图21所示，第三侧面433与顶面41、底面42、第一侧面431和432的任一者均相连，并且朝向第二方向y的一侧。第四侧面434与顶面41、底面42、第一侧面431和432的任一者均相连，并且朝向第二方向y的另一侧。第三侧面433和第四侧面434在第二方向y上相互隔开。如图24～图26所示，多个第五引线50之中的一部分第五引线50的第七端面505、引线54的端面545、和第六引线60的第八端面603，以与第三侧面433成同一平面的方式从第三侧面433露出。多个第五引线50之中的一部分第五引线50的第七端面505、引线54的端面546和第六引线60的第九端面604，以与第四侧面434成同一平面的方式从第四侧面434露出。
接着，关于本实施方式的作用效果进行说明。
半导体器件A20具有：连接多个第五电极37的多个第五引线50；和覆盖多个第五引线50的一部分的密封树脂40。多个第五引线50的各个，具有在厚度方向z上朝向与第五主面501相反侧的第六背面502、第七背面503和第六凹面504。第六背面502和第七背面503夹着第六凹面504在第二方向y上间隔开，并且从密封树脂40的底面42露出。第六凹面504被密封树脂40覆盖。第七端面505与第五主面501和第六背面502的双方相连，并且以与密封树脂40的第三侧面433和第四侧面434的任一者成同一平面的方式从密封树脂40露出。由此，第五引线50包括：位于密封树脂40的在第二方向y上的端部(第三侧面433或者第四侧面434)，并且具有第六背面502的第六端子部51；和在第二方向y上位于比第六端子部51靠半导体器件A20的内侧，且具有第七背面503的第七端子部52。依据该结构，能够防止半导体元件30经由多个第五电极37由第五引线50单臂状地支承，半导体元件30由多个第五引线50稳定地支承。
在本实施方式中，在厚度方向z上看，将由半导体元件30的第一元件侧面301、第二元件侧面302、第三元件侧面303和第四元件侧面304包围的区域在第一方向x和第二方向y上分别二等分，规定了4个分割区域Da。在厚度方向z上看，在4个分割区域Da的各个中，配置有至少1个第七背面503。依据该结构，在各分割区域Da配置具有第七背面503的第七端子部52。因此，能够将半导体元件30平衡性良好地稳定支承。
在厚度方向z上看，至少1个第五电极37与配置在各分割区域Da中的第七背面503重叠。依据该结构，半导体元件30经由多个第五电极37被具有第七背面503的第七端子部52直接支承。由此，使半导体元件30的支承状态更稳定。
半导体器件A20具有在第二方向y上延伸、并且连接多个第六电极38的第六引线60。第六引线60具有第六主面601、第八背面602、第八端面603和第九端面604。第八端面603与第六主面601和第八背面602的双方相连，并且朝向第二方向y的一侧。第九端面604与第六主面601和第八背面602的双方相连，并且朝向第二方向y的另一侧。第六主面601和第八背面602遍及半导体器件A20的第二方向y的全长地配置。依据该结构，能够使第八背面602的面积比较大，能够提高半导体元件30的热的散热性和安装可靠性。
第六引线60位于半导体器件A20的第一方向x上的中间。更具体而言，第六引线60在第一方向x上位于配置在4个分割区域Da的4个第七背面503之中的、位于第一方向x的一侧的一对第七背面503与位于第一方向x的另一侧的一对第七背面503之间。依据该结构，通过具有配置在4个分割区域Da的4个第七背面503的4个第五引线50、和配置在半导体器件A20的第一方向x上的中间的第六引线60，能够支承半导体元件30。因此，半导体元件30的支承状态更加稳定。
半导体器件A20具有在第一方向x上延伸并且连接多个第七电极39的一对第七引线70。配置在半导体器件A20的第二方向y上的中间。更具体而言，一对第七引线70中，一方的第七引线70位于第一方向x的一侧，另一方的第七引线70位于第一方向x的另一侧。如图18、图19所示，一对第七引线70在第二方向y上，位于配置在4个分割区域Da的4个第七背面503之中位于第二方向y的一侧的一对第七背面503、与位于第二方向y的另一侧的一对第七背面503之间。依据该结构，关于4个第七背面503(第七端子部52)、第六引线60和一对第七引线70，能够抑制偏差，平衡性良好地配置。因此，能够更加稳定地支承半导体元件30。
本发明的半导体器件不限于上述的实施方式。本发明的半导体器件的各部的具体的结构能够自由进行各种设计变更。
本发明包括以下的附记中记载的实施方式。
附记1.
一种半导体器件，其包括：
多个第一引线，其分别具有朝向厚度方向的一侧的第一主面，并且在相对于所述厚度方向正交的第一方向上延伸；
半导体元件，其具有与所述多个第一引线各自的第一主面连接的多个第一电极；和
覆盖所述多个第一引线和所述半导体元件的密封树脂，
所述密封树脂具有在所述厚度方向上以所述多个第一引线为基准位于与所述半导体元件相反侧的树脂底面，
所述多个第一引线在与所述厚度方向和所述第一方向正交的第二方向上相互隔开间隔地配置，
所述多个第一引线的各第一引线具有在所述厚度方向上朝向与该各第一引线的所述第一主面相反侧的第一背面、第二背面和第一凹面，所述第一背面和所述第二背面在所述第一方向上以夹着所述第一凹面的方式间隔开，并且从所述树脂底面露出，所述第一凹面被所述密封树脂覆盖。
附记2.
附记1中记载的半导体器件，
还包括具有第二主面且在所述第一方向上延伸的至少1个第二引线，
所述第二引线至少局部地被所述密封树脂覆盖，
所述半导体元件具有与所述第二主面连接的多个第二电极，
所述第二引线具有在所述厚度方向上与所述第二主面相反侧的第三背面、第二凹面和第三凹面，
所述第三背面从所述树脂底面露出，
所述第二凹面和所述第三凹面在所述第一方向上以夹着所述第三背面的方式间隔开，并且被所述密封树脂覆盖。
附记3.
附记2中记载的半导体器件，
所述多个第一引线包含在所述第二方向上隔着所述第二引线的2个相邻的第一引线。
附记4.
附记3中记载的半导体器件，
所述至少1个第二引线是在所述第二方向上相互隔开间隔地配置的多个第二引线，
所述多个第一引线和所述多个第二引线在所述第二方向上交替地配置。
附记5.
附记4中记载的半导体器件，
所述多个第一引线的各第一引线包含：形成该各第一引线的所述第一主面的一部分和所述第一背面的第一端子部；和形成该各第一引线的所述第一主面的一部分和所述第二背面的第二端子部，
所述多个第二引线的各第二引线包含形成该各第二引线的所述第二主面的一部分和所述第三背面的第三端子部。
附记6.
附记5中记载的半导体器件，
所述多个第二引线的每一个的所述第三端子部，在所述第二方向上看与所述多个第一引线各自中的所述第一端子部和所述第二端子部的任意者均不重叠。
附记7.
附记6中记载的半导体器件，
在所述厚度方向看，所述多个第二电极的至少1个与所述多个第二引线之中的1个第二引线的第三端子部重叠。
附记8.
附记7中记载的半导体器件，
所述多个第二引线的各第二引线包含从该各第二引线的所述第三端子部向所述第二方向突出的突出部，所述突出部形成该各第二引线的所述第二主面的一部分和朝向与所述第二主面相反侧的第四凹面，所述第四凹面被所述密封树脂覆盖。
附记9.
附记6至8中任一项记载的半导体器件，
所述多个第一引线的各第一引线包含第一主部，所述第一主部形成该各第一引线的所述第一主面的一部分和所述第一凹面，并且从所述厚度方向看与所述第一凹面重叠，
在该各第一引线中，所述第一端子部和所述第二端子部的各自的所述第二方向上的尺寸，比所述第一主部的所述第二方向上的尺寸大。
附记10.
附记4至9中任一项记载的半导体器件，
所述多个第一引线的各第一引线具有：与该各第一引线的所述第一主面和所述第一背面相连且朝向所述第一方向的一侧的第一端面；和与所述第一主面和所述第二背面相连且朝向所述第一方向的另一侧的第二端面，
所述多个第二引线的各第二引线具有：与该各第二引线的所述第二主面和所述第二凹面相连且朝向所述第一方向的一侧的第三端面；和与所述第二主面和所述第三凹面相连且朝向所述第一方向的另一侧的第四端面，
所述密封树脂具有与所述树脂底面相连，并且在所述第一方向上相互隔开，且分别朝向所述第一方向的一侧和另一侧的第一树脂侧面和第二树脂侧面，
所述第一端面和所述第三端面以与所述第一树脂侧面成同一平面的方式从所述第一树脂侧面露出，所述第二端面和所述第四端面以与所述第二树脂侧面成同一平面的方式从所述第二树脂侧面露出。
附记11.
附记10中记载的半导体器件，
还包括多个第三引线，其分别具有在所述厚度方向上彼此朝向相反侧的第三主面和第四背面，并且位于比所述多个第一引线靠所述第二方向的一侧，
所述多个第三引线的各自的至少一部分被所述密封树脂覆盖，
所述半导体元件具有多个第三电极，并且该多个第三电极的至少1个与所述多个第三引线之中的1个第三引线的第三主面连接。
附记12.
附记11中记载的半导体器件。
所述多个第三引线的各第三引线具有与该各第三引线的所述第三主面和所述第四背面相连，并且朝向所述第二方向的一侧的第五端面，
所述密封树脂具有与所述树脂底面、所述第一树脂侧面和所述第二树脂侧面相连，并且在所述第二方向上相互隔开的第三树脂侧面和第四树脂侧面，
所述多个第三引线的各自的所述第四背面从所述树脂底面露出，
所述多个第三引线的各自的所述第五端面以与该第三树脂侧面成同一平面的方式从所述第三树脂侧面露出。
附记13.
附记12中记载的半导体器件，
还包括第四引线，其具有在所述厚度方向上彼此朝向相反侧的第四主面和第五背面，并且位于比所述多个第一引线靠所述第二方向的另一侧，
所述第四引线的至少一部分被所述密封树脂覆盖，
所述第五背面从所述树脂底面露出，
所述半导体元件具有与所述第四主面连接的多个第四电极。
附记14.
附记13中记载的半导体器件，
所述第四引线包含第四主部和多个第四端子部，所述第四主部形成所述第四主面的一部分和朝向与所述第四主面相反侧的第五凹面，并且在所述第一方向上延伸，所述多个第四端子部在所述第一方向上相互隔开间隔地配置，所述多个第四端子部的每一个从所述第四主部向所述第二方向的另一侧突出，并且形成所述第四主面的一部分和所述第五背面的一部分，
所述第五凹面被所述密封树脂覆盖，
所述多个第四端子部的每一个具有与所述第四主面和所述第五背面相连，并且朝向所述第二方向的另一侧的第六端面，
所述多个第四端子部的各自的第六端面，以与该第四树脂侧面成同一平面的方式从所述第四树脂侧面露出。
附记15.
附记13或14中记载的半导体器件，
所述半导体元件包括半导体基板和层叠于该半导体基板的半导体层，在所述半导体层中构成有开关电路和与所述开关电路导通的控制电路，
所述多个第一电极、所述多个第二电极和所述多个第四电极与所述开关电路导通，且所述多个第三电极与所述控制电路导通。
附记16.
附记15中记载的半导体器件，
所述多个第一引线和所述第四引线为用于输入作为功率转换对象的直流电的输入端子，
所述多个第二引线为用于输出通过所述开关电路进行了功率转换的交流电的输出端子。
附记17.
一种半导体器件，其包括：
多个第五引线，其分别具有朝向厚度方向的第五主面；
半导体元件，其具有多个第五电极，且该多个第五电极与所述多个第五引线各自的第五主面连接；和
覆盖所述多个第五引线和所述半导体元件的密封树脂，
所述密封树脂具有：在所述厚度方向上以所述多个第五电极为基准位于与所述半导体元件相反侧的树脂底面；与所述树脂底面相连，并且在相对于所述厚度方向正交的第一方向上相互隔开的第一树脂侧面和第二树脂侧面；和在与所述厚度方向和所述第一方向正交的第二方向上相互隔开的第三树脂侧面和第四树脂侧面，
所述多个第五引线的各第五引线具有：在所述厚度方向上朝向与该各第五引线的所述第五主面相反侧的第六背面、第七背面以及第六凹面；和朝向所述第二方向的第七端面，所述第六背面和所述第七背面在所述第二方向上以夹着所述第六凹面的方式间隔开，并且从所述树脂底面露出，所述第六凹面被所述密封树脂覆盖，所述第七端面与所述第五主面和所述第六背面相连，并且以与所述第三树脂侧面和所述第四树脂侧面的任一者成同一平面的方式从所述密封树脂露出。
附记18.
附记17中记载的半导体器件，
所述半导体元件具有：在所述第一方向上相互隔开的第一元件侧面和第二元件侧面；和在所述第二方向上相互隔开且与所述第一元件侧面和所述第二元件侧面相连的第三元件侧面和第四元件侧面，
在所述厚度方向上看，将由所述第一元件侧面、所述第二元件侧面、所述第三元件侧面和所述第四元件侧面包围的区域在所述第一方向和所述第二方向的各方向上二等分而形成的4个分割区域的各分割区域中，配置由所述多个第五引线各自的第七背面之中的至少1个。
附记19.
附记18中记载的半导体器件，
在所述厚度方向上看，配置在所述4个分割区域的各分割区域中的所述至少1个第七背面，与所述多个第五电极之中的至少1个第五电极重叠。
附记20.
附记19中记载的半导体器件，
所述多个第五引线包括第一对的第五引线和第二对的第五引线，所述第一对的第五引线各自的第七端面与所述第三树脂侧面成同一平面，所述第二对的第五引线各自的第七端面与所述第四树脂侧面成同一平面，
所述第一对的第五引线和所述第二对的第五引线各自的第七背面，在所述厚度方向上看分别配置在所述4个分割区域中。
附记21.
附记20中记载的半导体器件，
还包括第六引线，其具有在所述厚度方向上彼此朝向相反侧的第六主面和第八背面，并且在所述第二方向上延伸，
所述第六引线的一部分被所述密封树脂覆盖，
所述半导体元件具有与所述第六主面连接的多个第六电极，
所述第六引线具有与所述第六主面和所述第八背面相连，并且朝向所述第二方向的一侧和另一侧的第八端面和第九端面，
所述第八端面以与该第三树脂侧面成同一平面的方式从所述第三树脂侧面露出，
所述第九端面以与该第四树脂侧面成同一平面的方式从所述第四树脂侧面露出。
附记22.
附记21中记载的半导体器件，
分别配置在所述4个分割区域中的所述第七背面，分为第一对的第七背面和第二对的第七背面，所述第一对的第七背面与所述第二对的第七背面在所述第一方向上隔开，
所述第六引线在所述第一方向上位于所述第一对的第七背面与所述第二对的第七背面之间。
附记23.
附记21或22中记载的半导体器件，
分别配置在所述4个分割区域中的所述第七背面，分别在所述第二方向上延伸，
分别配置在所述4个分割区域中的所述第七背面，关于与所述第一方向平行地延伸的直线对称地配置，并且，关于与所述第二方向平行地延伸的直线对称地配置。
附记24.
附记23中记载的半导体器件，
还包括一对第七引线，其分别具有在所述厚度方向上彼此朝向相反侧的第七主面和第九背面，并且在所述第一方向上延伸，
所述半导体元件具有与所述一对第七引线各自的第七主面连接的多个第七电极，
所述一对第七引线各自的一部分被所述密封树脂覆盖，
所述一对第七引线的各第七引线具有与该各第七引线的所述第七主面和所述第九背面相连，并且朝向所述第一方向的第十端面，
所述一对第七引线各自的第十端面在所述第一方向上彼此朝向相反侧，
分别配置在所述4个分割区域中的所述第七背面，分为第三对的第七背面和第四对的第七背面，所述第三对的第七背面与所述第四对的第七背面在所述第二方向上隔开，
所述一对第七引线在所述第二方向上位于所述第三对的第七背面与所述第四对的第七背面之间。
附记25.
附记24中记载的半导体器件，
所述半导体元件具有半导体基板和在所述厚度方向上层叠于所述半导体基板的半导体层，
在所述半导体层中构成有开关电路和与所述开关电路导通的控制电路，
所述多个第五电极、所述多个第六电极与所述开关电路导通，
所述多个第七电极与所述控制电路导通。
附记26.
附记25中记载的半导体器件，
所述第六引线为用于输入作为功率转换对象的直流电的输入端子，
所述多个第五引线为用于输出通过所述开关电路进行了功率转换的交流电的输出端子。
附图标记的说明
A10、A20：半导体器件10：第一引线
101：第一主面102：第一背面
103：第二背面104：第一凹面
105：第一端面106：第二端面
11：第一端子部12：第二端子部
13：第一主部20：第二引线
201：第二主面202：第三背面
203：第二凹面204：第三凹面
205：第四凹面206：第三端面
207：第四端面21：第三端子部
22：第二主部23：第三主部
24：突出部25：第三引线
251：第三主面252：第四背面
253：第五端面26：引线
261：主面262：背面
263：端面27：第四引线
271：第四主面272：第五背面
273：第五凹面274：第六端面
28：第四主部29：第四端子部
30：半导体元件301：第一元件侧面
302：第二元件侧面303：第三元件侧面
304：第四元件侧面31：半导体基板
32：半导体层321：开关电路
322：控制电路33：第一电极
34：第二电极35：第三电极
36：第四电极37：第五电极
371：电极38：第六电极
39：第七电极391：电极
40：密封树脂41：顶面
42：底面431：第一侧面
432：第二侧面433：第三侧面
434：第四侧面50：第五引线
501：第五主面502：第六背面
503：第七背面504：第六凹面
505：第七端面51：第六端子部
52：第七端子部53：第六主部
54：引线541：主面
542：背面543：背面
544：凹面545：端面
546：端面60：第六引线
601：第六主面602：第八背面
603：第八端面604：第九端面
70：第七引线701：第七主面
702：第九背面703：第十端面
80：引线801：主面
802：背面803：端面
Da：分割区域
L1：尺寸(第一端子部的第二方向上的尺寸)
L2：尺寸(第二端子部的第二方向上的尺寸)
L3：尺寸(第一主部的第二方向上的尺寸)
x：第一方向y：第二方向z：厚度方向。

Claims (16)

1.一种半导体器件，其特征在于，包括：
多个第一引线，其分别具有朝向厚度方向的一侧的第一主面，并且在相对于所述厚度方向正交的第一方向上延伸；
半导体元件，其具有与所述多个第一引线各自的第一主面连接的多个第一电极；和
覆盖所述多个第一引线和所述半导体元件的密封树脂，
所述密封树脂具有在所述厚度方向上以所述多个第一引线为基准位于与所述半导体元件相反侧的树脂底面，
所述多个第一引线在与所述厚度方向和所述第一方向正交的第二方向上相互隔开间隔地配置，
所述多个第一引线的各第一引线具有在所述厚度方向上朝向与该各第一引线的所述第一主面相反侧的第一背面、第二背面和第一凹面，所述第一背面和所述第二背面在所述第一方向上以夹着所述第一凹面的方式间隔开，并且从所述树脂底面露出，所述第一凹面被所述密封树脂覆盖。
2.如权利要求1所述的半导体器件，其特征在于：
还包括具有第二主面且在所述第一方向上延伸的至少1个第二引线，
所述第二引线至少局部地被所述密封树脂覆盖，
所述半导体元件具有与所述第二主面连接的多个第二电极，
所述第二引线具有在所述厚度方向上与所述第二主面相反侧的第三背面、第二凹面和第三凹面，
所述第三背面从所述树脂底面露出，
所述第二凹面和所述第三凹面在所述第一方向上以夹着所述第三背面的方式间隔开，并且被所述密封树脂覆盖。
3.如权利要求2所述的半导体器件，其特征在于：
所述多个第一引线包含在所述第二方向上隔着所述第二引线的2个相邻的第一引线。
4.如权利要求3所述的半导体器件，其特征在于：
所述至少1个第二引线是在所述第二方向上相互隔开间隔地配置的多个第二引线，
所述多个第一引线和所述多个第二引线在所述第二方向上交替地配置。
5.如权利要求4所述的半导体器件，其特征在于：
所述多个第一引线的各第一引线包含：形成该各第一引线的所述第一主面的一部分和所述第一背面的第一端子部；和形成该各第一引线的所述第一主面的一部分和所述第二背面的第二端子部，
所述多个第二引线的各第二引线包含形成该各第二引线的所述第二主面的一部分和所述第三背面的第三端子部。
6.如权利要求5所述的半导体器件，其特征在于：
所述多个第二引线的每一个的所述第三端子部，在所述第二方向上看与所述多个第一引线各自中的所述第一端子部和所述第二端子部的任意者均不重叠。
7.如权利要求6所述的半导体器件，其特征在于：
在所述厚度方向看，所述多个第二电极的至少1个与所述多个第二引线之中的1个第二引线的第三端子部重叠。
8.如权利要求7所述的半导体器件，其特征在于：
所述多个第二引线的各第二引线包含从该各第二引线的所述第三端子部向所述第二方向突出的突出部，所述突出部形成该各第二引线的所述第二主面的一部分和朝向与所述第二主面相反侧的第四凹面，所述第四凹面被所述密封树脂覆盖。
9.如权利要求6～8中任一项所述的半导体器件，其特征在于：
所述多个第一引线的各第一引线包含第一主部，所述第一主部形成该各第一引线的所述第一主面的一部分和所述第一凹面，并且从所述厚度方向看与所述第一凹面重叠，
在该各第一引线中，所述第一端子部和所述第二端子部的各自的所述第二方向上的尺寸，比所述第一主部的所述第二方向上的尺寸大。
10.如权利要求4～9中任一项所述的半导体器件，其特征在于：
所述多个第一引线的各第一引线具有：与该各第一引线的所述第一主面和所述第一背面相连且朝向所述第一方向的一侧的第一端面；和与所述第一主面和所述第二背面相连且朝向所述第一方向的另一侧的第二端面，
所述多个第二引线的各第二引线具有：与该各第二引线的所述第二主面和所述第二凹面相连且朝向所述第一方向的一侧的第三端面；和与所述第二主面和所述第三凹面相连且朝向所述第一方向的另一侧的第四端面，
所述密封树脂具有与所述树脂底面相连，并且在所述第一方向上相互隔开，且分别朝向所述第一方向的一侧和另一侧的第一树脂侧面和第二树脂侧面，
所述第一端面和所述第三端面以与所述第一树脂侧面成同一平面的方式从所述第一树脂侧面露出，所述第二端面和所述第四端面以与所述第二树脂侧面成同一平面的方式从所述第二树脂侧面露出。
11.如权利要求10所述的半导体器件，其特征在于：
还包括多个第三引线，其分别具有在所述厚度方向上彼此朝向相反侧的第三主面和第四背面，并且位于比所述多个第一引线靠所述第二方向的一侧，
所述多个第三引线的各自的至少一部分被所述密封树脂覆盖，
所述半导体元件具有多个第三电极，并且该多个第三电极的至少1个与所述多个第三引线之中的1个第三引线的第三主面连接。
12.如权利要求11所述的半导体器件，其特征在于：
所述多个第三引线的各第三引线具有与该各第三引线的所述第三主面和所述第四背面相连，并且朝向所述第二方向的一侧的第五端面，
所述密封树脂具有与所述树脂底面、所述第一树脂侧面和所述第二树脂侧面相连，并且在所述第二方向上相互隔开的第三树脂侧面和第四树脂侧面，
所述多个第三引线的各自的所述第四背面从所述树脂底面露出，
所述多个第三引线的各自的所述第五端面以与该第三树脂侧面成同一平面的方式从所述第三树脂侧面露出。
13.如权利要求12所述的半导体器件，其特征在于：
还包括第四引线，其具有在所述厚度方向上彼此朝向相反侧的第四主面和第五背面，并且位于比所述多个第一引线靠所述第二方向的另一侧，
所述第四引线的至少一部分被所述密封树脂覆盖，
所述第五背面从所述树脂底面露出，
所述半导体元件具有与所述第四主面连接的多个第四电极。
14.如权利要求13所述的半导体器件，其特征在于：
所述第四引线包含第四主部和多个第四端子部，所述第四主部形成所述第四主面的一部分和朝向与所述第四主面相反侧的第五凹面，并且在所述第一方向上延伸，所述多个第四端子部在所述第一方向上相互隔开间隔地配置，所述多个第四端子部的每一个从所述第四主部向所述第二方向的另一侧突出，并且形成所述第四主面的一部分和所述第五背面的一部分，
所述第五凹面被所述密封树脂覆盖，
所述多个第四端子部的每一个具有与所述第四主面和所述第五背面相连，并且朝向所述第二方向的另一侧的第六端面，
所述多个第四端子部的各自的第六端面，以与该第四树脂侧面成同一平面的方式从所述第四树脂侧面露出。
15.如权利要求13或14所述的半导体器件，其特征在于：
所述半导体元件包括半导体基板和层叠于该半导体基板的半导体层，在所述半导体层中构成有开关电路和与所述开关电路导通的控制电路，
所述多个第一电极、所述多个第二电极和所述多个第四电极与所述开关电路导通，且所述多个第三电极与所述控制电路导通。
16.如权利要求15所述的半导体器件，其特征在于：
所述多个第一引线和所述第四引线为用于输入作为功率转换对象的直流电的输入端子，
所述多个第二引线为用于输出通过所述开关电路进行了功率转换的交流电的输出端子。
CN202180090737.5A 2021-01-15 2021-12-22 半导体器件 Pending CN116762168A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021004766 2021-01-15
JP2021-004766 2021-01-15
PCT/JP2021/047504 WO2022153806A1 (ja) 2021-01-15 2021-12-22 半導体装置

Publications (1)

Publication Number Publication Date
CN116762168A true CN116762168A (zh) 2023-09-15

Family

ID=82447765

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180090737.5A Pending CN116762168A (zh) 2021-01-15 2021-12-22 半导体器件

Country Status (5)

Country Link
US (1) US20230361007A1 (zh)
JP (1) JPWO2022153806A1 (zh)
CN (1) CN116762168A (zh)
DE (1) DE112021006817T5 (zh)
WO (1) WO2022153806A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006279088A (ja) * 2006-07-18 2006-10-12 Renesas Technology Corp 半導体装置の製造方法
JP7024349B2 (ja) * 2017-11-24 2022-02-24 セイコーエプソン株式会社 センサーユニット、センサーユニットの製造方法、慣性計測装置、電子機器、および移動体
JP7231382B2 (ja) 2018-11-06 2023-03-01 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
WO2022153806A1 (ja) 2022-07-21
US20230361007A1 (en) 2023-11-09
DE112021006817T5 (de) 2023-10-26
JPWO2022153806A1 (zh) 2022-07-21

Similar Documents

Publication Publication Date Title
JP7199921B2 (ja) 半導体装置
JP7137558B2 (ja) 半導体装置
JP4019993B2 (ja) 半導体装置
JP7231382B2 (ja) 半導体装置
US20240006364A1 (en) Semiconductor device
US20230110154A1 (en) Semiconductor device
CN116762168A (zh) 半导体器件
US20230090494A1 (en) Semiconductor device
WO2023140046A1 (ja) 半導体装置
US9362221B2 (en) Surface mountable power components
US20230369185A1 (en) Semiconductor device
WO2023162700A1 (ja) 半導体装置
US20220102264A1 (en) Semiconductor device
WO2023095681A1 (ja) 半導体装置
WO2022070741A1 (ja) 半導体装置
US11967577B2 (en) Semiconductor device and method for manufacturing the same
WO2024043008A1 (ja) 半導体装置
US20220310835A1 (en) Bidirectional switch module and bidirectional switch
WO2023042615A1 (ja) 半導体装置、および半導体素子の実装構造
US20230087499A1 (en) Semiconductor unit and semiconductor device
CN109994445B (zh) 半导体元件和半导体装置
CN117897808A (zh) 半导体装置以及半导体装置的安装结构
CN117957651A (zh) 半导体装置以及半导体元件的安装结构
CN116711074A (zh) 半导体装置
CN117441230A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination