CN117441230A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN117441230A
CN117441230A CN202280040756.1A CN202280040756A CN117441230A CN 117441230 A CN117441230 A CN 117441230A CN 202280040756 A CN202280040756 A CN 202280040756A CN 117441230 A CN117441230 A CN 117441230A
Authority
CN
China
Prior art keywords
semiconductor device
lead
thickness direction
face
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280040756.1A
Other languages
English (en)
Inventor
鹿野正起
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN117441230A publication Critical patent/CN117441230A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/40175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40491—Connecting portions connected to auxiliary connecting means on the bonding areas being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

半导体装置具有：第一引线；半导体元件，其具有第一电极；导通部件，其使所述第一引线和所述第一电极导通；第一导通接合层，其将所述第一引线和所述导通部件导通接合；第二导通接合层，其将所述第一电极和所述导通部件导通接合。所述导通部件具有：第一面，其在所述半导体元件的厚度方向上与所述第一引线对置；第二面，其在与所述厚度方向正交的第一方向上与所述第一引线对置。所述第一引线具有：第三面，其与所述第一面对置；第四面，其与所述第二面对置。所述第一导通接合层与所述第一面和所述第三面相接。

Description

半导体装置
技术领域
本公开涉及半导体装置。
背景技术
在专利文献1中公开了导体层与多个半导体元件接合而成的半导体装置(功率模块)的一例。该半导体装置具有与导体层和多个半导体元件接合的多个连接金属部件。由此，能够使较大的电流流过多个半导体元件。
但是，在专利文献1所公开的半导体装置中，有时多个连接金属部件的至少某一个相对于成为其接合对象的半导体元件电极产生位置偏移。若位置偏移程度比较大，则有时连接金属部件覆盖在半导体元件的栅极电极之上。该情况下，在使导线与栅极电极接合时，难以通过连接金属部件进行导线接合。因此，期望能抑制连接金属部件相对于半导体元件的电极的位置偏移的对策。
现有技术文献
专利文献
专利文献1：日本特开2016-162773号公报
发明内容
发明要解决的课题
本公开鉴于上述情况，其课题之一在于提供一种半导体装置，其能够抑制导通部件相对于半导体元件的电极的位置偏移。
用于解决课题的手段
由本公开提供的半导体装置具有：第一引线；半导体元件，其具有第一电极；导通部件，其使所述第一引线和所述第一电极导通；第一导通接合层，其将所述第一引线和所述导通部件导通接合；以及第二导通接合层，其将所述第一电极和所述导通部件导通接合，所述导通部件具有：第一面，其在所述半导体元件的厚度方向上与所述第一引线对置；第二面，其在与所述厚度方向正交的第一方向上与所述第一引线对置，所述第一引线具有：第三面，其与所述第一面对置；第四面，其与所述第二面对置，所述第一导通接合层与所述第一面和所述第三面相接。
发明效果
根据本公开的半导体装置，能够抑制导通部件相对于半导体元件的电极的位置偏移。
本公开的其他特征以及优点，基于附图通过以下进行的详细的说明而变得更加明确。
附图说明
图1是本公开的第一实施方式的半导体装置的俯视图，透过密封树脂。
图2是与图1对应的俯视图，进一步透过导通部件、第一导通接合层及第二导通部件。
图3是图1所示的半导体装置的仰视图。
图4是图1所示的半导体装置的右侧视图。
图5是图1所示的半导体装置的后视图。
图6是沿着图1的VI-VI线的剖视图。
图7是沿着图1的VII-VII线的剖视图。
图8是沿着图1的VIII-VIII线的剖视图。
图9是图6的局部放大图。
图10是图6的局部放大图。
图11是图1所示的半导体装置的变形例的局部放大剖视图。
图12是本公开的第二实施方式的半导体装置的俯视图，透过密封树脂。
图13是沿着图12的XIII-XIII线的剖视图。
图14是沿着图12的XIV-XIV线的剖视图。
图15是图13的局部放大图。
图16是本公开的第三实施方式的半导体装置的俯视图，透过密封树脂。
图17是沿着图16的XVII-XVII线的剖视图。
图18是图17的局部放大图。
图19是图16所示的半导体装置的变形例的局部放大剖面图。
图20是本公开的第四实施方式的半导体装置的俯视图，透过密封树脂。
图21是沿着图20的XXI-XXI线的剖视图。
图22是图21的局部放大图。
具体实施方式
根据附图对用于实施本公开的方式进行说明。
根据图1～图10，对本公开的第一实施方式的半导体装置A10进行说明。半导体装置A10例如用于DC-DC转换器这样的具有电力转换电路的电子设备等。半导体装置A10具有：半导体元件10、导通部件30、第一引线21、第二引线22、裸片焊盘23、接合层29、第一导通接合层31、第二导通部件32、导线40和密封树脂50。在此，为了便于理解，图1透过密封树脂50。为了便于理解，图2相对于图1进一步透过导通部件30、第一导通接合层31及第二导通部件32。在图1和图2中，用假想线(双点划线)表示透过的密封树脂50。在图2中，用假想线表示透过的导通部件30。在图1中，分别用单点划线表示VII-VII线及VIII-VIII线。
在半导体装置A10的说明中，为了方便，将半导体元件10的厚度方向称为“厚度方向z”。将与厚度方向z正交的一个方向称为“第一方向x”。将与厚度方向z及第一方向x双方正交的方向称为“第二方向y”。
如图1、图2、图6以及图7所示，半导体元件10搭载于裸片焊盘23。半导体元件10例如是MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)。此外，半导体元件10也可以是IGBT(Insulated Gate Bipolar Transistor)等开关元件或二极管。在半导体装置A10的说明中，半导体元件10以n沟道型且纵型构造的MOSFET为对象。半导体元件10包含化合物半导体基板。该化合物半导体基板的组成包含碳化硅(SiC)。即，该半导体基板含有碳化硅。如图2及图9所示，半导体元件10具有：第一电极11、第二电极12及第三电极(在图示的例子中为栅极电极)13。
如图9所示，第一电极11及第二电极12在厚度方向z上相互分离，第一电极11相对于第二电极12位于厚度方向z的一侧。与由半导体元件10转换后的电力对应的电流流过第一电极11。即，第一电极11相当于半导体元件10的源极电极。第一电极11包含多个金属镀层。第一电极11包含镍(Ni)镀层和层叠在该镍镀层之上的金(Au)镀层。此外，第一电极11也可以是包含镍镀层、层叠在该镍镀层之上的钯(Pd)镀层、以及层叠在该钯镀层之上的金镀层。
如图9所示，第二电极12在厚度方向z上位于与第一电极11相反的一侧，且与裸片焊盘23对置。与由半导体元件10转换之前的电力对应的电流流过第二电极12。即，第二电极12相当于半导体元件10的漏极电极。
如图2所示，栅极电极13在厚度方向z上位于与第一电极11相同的一侧。对栅极电极13施加用于驱动半导体元件10的栅极电压。在厚度方向z上观察，栅极电极13的面积比第一电极11的面积小。
导通部件30使第一引线21与半导体元件10的第一电极11导通。因此，导通部件30构成半导体装置A10的导电路径的一部分。导通部件30的组成包含铜(Cu)。导通部件30是金属夹。如图1及图6所示，导通部件30跨越第一引线21与裸片焊盘23之间。如图6以及图10所示，导通部件30具有：第一面301、第二面302、接合面303以及倾斜面304。
如图10所示，第一面301在厚度方向z上与第一引线21对置。第二面302在第一方向x上与第一引线21对置。第二面302在第一方向x上朝向与半导体元件10所在一侧相反的一侧。第二面302位于比第一面301在第一方向x上远离半导体元件10的一侧。第二面302与第一面301相连。
如图9所示，接合面303与半导体元件10的第一电极11对置。倾斜面304在第一方向x上位于第一面301与接合面303之间，且与接合面303相连。倾斜面304向在第一方向x上越远离接合面303在厚度方向z上越远离半导体元件10的方向，相对于接合面303以倾斜角α倾斜。作为一例，倾斜角α为30°以上且60°以下。
第一引线21、第二引线22以及裸片焊盘23与导通部件30一起构成半导体装置A10的导电路径。第一引线21、第二引线22及裸片焊盘23由同一引线框构成。该引线框为铜或铜合金。因此，第一引线21、第二引线22及裸片焊盘23的组成包含铜。
如图1和图2所示，第一引线21位于第一方向x的一侧。第一引线21经由导通部件30与半导体元件10的第一电极11导通。因此，第一引线21构成半导体装置A10的源极端子。如图1～图3所示，第一引线21具有：第一主面211、第一安装面212、多个第一侧面213、第三面214、第四面215、第五面216以及多个凹部217。
如图6和图10所示，第三面214朝向厚度方向z的一侧(例如在图10中为上侧)。与此相关联地，如图9所示，第一电极11具有：朝向半导体元件10的外部(即厚度方向z的一侧)的面、朝向半导体元件10的内部(即厚度方向z的另一侧)的面。即，在厚度方向z上，第三面214朝向的一侧与第一电极11的外面朝向的一侧相同。第三面214与导通部件30的第一面301对置。
如图6及图10所示，第四面215在第一方向x上朝向半导体元件10所在的一侧。第四面215与导通部件30的第二面302对置。第四面215与第三面214相连。在第一引线21形成有由第三面214以及第四面215规定的切口。
如图6和图10所示，第一主面211在厚度方向z上朝向与第三面214相同的一侧。第一主面211在厚度方向z上将第四面215夹在中间而位于与第一侧面213相反的一侧。第一主面211位于比第三面214在第一方向x上远离半导体元件10的一侧。第一主面211与第四面215相连。也可以在第一主面211之上设置组成中包含镍或银(Ag)等的镀层。
如图6和图10所示，第一安装面212在厚度方向z上朝向与第三面214相反的一侧。如图3所示，第一安装面212从密封树脂50露出。第三面214在厚度方向z上位于第一主面211与第一安装面212之间。在厚度方向z上观察，第三面214与第一安装面212重叠(参照图2和图3)。也可以在第一安装面212之上设置组成中包含锡(Sn)等的镀层。
如图6及图10所示，第五面216在第一方向x上朝向与第四面215相同的一侧。第五面216在厚度方向z上位于第一安装面212与第三面214之间。第五面216与第一安装面212及第三面214相连。第五面216在第一方向x上将第三面214夹在中间而位于与第四面215相反的一侧。第五面216位于比第四面215在第一方向x上靠近半导体元件10的一侧。
如图2以及图6所示，多个第一侧面213在第一方向x上朝向与半导体元件10所在一侧相反的一侧。多个第一侧面213与第一主面211及第一安装面212相连。多个第一侧面213沿着第二方向y排列。如图5所示，多个第一侧面213从密封树脂50露出。
如图2及图3所示，多个凹部217从在第二方向y上相邻的两个第一侧面213之间向第一方向x凹陷。在多个凹部217填充有密封树脂50。
如图1和图2所示，第二引线22在第二方向y上位于远离第一引线21的位置。第二引线22与半导体元件10的栅极电极13导通。因此，第二引线22构成半导体装置A10的栅极端子。如图1～图3所示，第二引线22具有：第二主面221、第二安装面222、第二侧面223以及薄壁部224。
如图8所示，第二主面221在厚度方向z上朝向与第一引线21的第三面214相同的一侧。第二主面221的厚度方向z的位置与第一引线21的第一主面211的厚度方向z的位置相等。也可以在第二主面221之上设置组成中包含镍或银等的镀层。
如图8所示，第二安装面222在厚度方向z上朝向与第二主面221相反的一侧。如图3所示，第二安装面222从密封树脂50露出。也可以在第一安装面212之上设置组成中包含锡等的镀层。
如图1及图2所示，第二侧面223在第一方向x上朝向与第一引线21的多个第一侧面213相同的一侧。第二侧面223与第二主面221以及第二安装面222相连。如图5所示，第二侧面223从密封树脂50露出。
如图3所示，薄壁部224是在厚度方向z上观察从第二安装面222向与厚度方向z正交的方向伸出的檐状。第二主面221的一部分包含于薄壁部224。如图8所示，薄壁部224包含中间面224A和端面224B。中间面224A在厚度方向z上朝向与第二主面221相反的一侧。中间面224A在厚度方向z上位于第二主面221与第二安装面222之间。中间面224A与密封树脂50相接。端面224B与第二主面221及中间面224A相连，且朝向第二方向y。如图5所示，端面224B从密封树脂50露出。端面224B的面积比第二侧面223的面积小。
如图1及图2所示，裸片焊盘23在第一方向x上位于与第一引线21及第二引线22分离的位置。裸片焊盘23与半导体元件10的第二电极12导通。因此，裸片焊盘23构成半导体装置A10的漏极端子。如图1～图3所示，裸片焊盘23具有：搭载面231、背面232、多个周面233以及薄壁部234。
如图6所示，搭载面231在厚度方向z上朝向与第一引线21的第三面214相同的一侧。搭载面231的厚度方向z的位置与第一引线21的第一主面211的厚度方向z的位置相等。在搭载面231搭载有半导体元件10。也可以在搭载面231之上设置组成中包含镍或银等的镀层。
如图6及图7所示，背面232在厚度方向z上朝向与半导体元件10所在一侧相反的一侧。如图3所示，背面232从密封树脂50露出。在厚度方向z上观察，背面232与半导体元件10重叠。也可以在背面232之上设置组成中包含锡等的镀层。
如图1和图2所示，多个周面233在第一方向x上朝向与第一引线21的第一侧面213相反的一侧。多个周面233与搭载面231及背面232相连。多个周面233沿着第二方向y排列。如图6所示，多个周面233从密封树脂50露出。
如图3所示，薄壁部234是在厚度方向z上观察从背面232向与厚度方向z正交的方向伸出的檐状。搭载面231的一部分包含于薄壁部234。如图7所示，薄壁部234包含中间面234A和一对端面234B。中间面234A在厚度方向z上朝向与搭载面231相反的一侧。中间面234A在厚度方向z上位于搭载面231与背面232之间。中间面234A与密封树脂50相接。一对端面234B与搭载面231及中间面234A相连，且在第二方向y上彼此朝向相反侧。一对端面234B在第二方向y上位于相互分离的位置。一对端面234B从密封树脂50露出。一对端面234B各自的面积比多个周面233各自的面积小。
如图9所示，接合层29介于裸片焊盘23的搭载面231与半导体元件10的第二电极12之间。接合层29与搭载面231及第二电极12相接。接合层29将裸片焊盘23与第二电极12导通接合。由此，裸片焊盘23与第二电极12导通。接合层29的组成包含锡。接合层29是焊料。
第一导通接合层31将第一引线21与导通部件30导通接合。在图1中，用多个斜线的区域表示第一导通接合层31。如图10所示，第一导通接合层31包含位于导通部件30的第一面301与第一引线21的第三面214之间的部分。该部分与第一面301以及第三面214相接。并且，第一导通接合层31包含位于导通部件30的第二面302与第一引线21的第四面215之间的部分。该部分与第二面302以及第四面215相接。第一导通接合层31的组成包含锡。第一导通接合层31是焊料。
如图10所示，从导通部件30的第一面301到第一引线21的第三面214的第一间隔P1的最大值，比从导通部件30的第二面302到第一引线21的第四面215的第二间隔P2的最大值小。由此，第一导通接合层31的位于第一面301与第三面214之间的部分的厚度，比第一导通接合层31的位于第二面302与第四面215之间的部分的厚度薄。
第二导通部件32将半导体元件10的第一电极11与导通部件30导通接合。在图1中，用多个斜线的区域表示第二导通部件32。如图9所示，第二导通部件32介于第一电极11与导通部件30的接合面303之间。第二导通部件32与第一电极11及接合面303相接。第二导通部件32的组成包含锡。第二导通部件32为焊料。
如图1所示，导线40与半导体元件10的栅极电极13和第二引线22的第二主面221导通接合。由此，第二引线22与栅极电极13导通。导线40的组成包含金。此外，导线40的组成也可以是包含铝(Al)的情况、包含铜的情况。
如图1以及图6所示，密封树脂50覆盖半导体元件10、导通部件30以及导线40、第一引线21、第二引线22以及裸片焊盘23各自的一部分。密封树脂50具有电绝缘性。密封树脂50例如由包含黑色的环氧树脂的材料构成。密封树脂50具有：顶面51、底面52、一对第一侧面53以及一对第二侧面54。
如图6和图7所示，顶面51在厚度方向z上朝向与裸片焊盘23的搭载面231相同的一侧。如图6和图7所示，底面52在厚度方向z上朝向与顶面51相反的一侧。如图3所示，第一引线21的第一安装面212、第二引线22的第二安装面222以及裸片焊盘23的背面232从底面52露出。
如图3、图5以及图6所示，一对第一侧面53在第一方向x上彼此朝向相反侧，且在第一方向x上位于彼此分离的位置。一对第一侧面53与顶面51及底面52相连。第一引线21的多个第一侧面213以及第二引线22的第二侧面223从一对第一侧面53中的一个第一侧面53露出。裸片焊盘23的多个周面233从一对第一侧面53中的另一个第一侧面53露出。多个第一侧面213、第二侧面223以及多个周面233与一对第一侧面53中的某一个齐平。
如图3、图4、图7及图8所示，一对第二侧面54在第二方向y上彼此朝向相反侧，且在第二方向y上位于彼此分离的位置。一对第二侧面54与顶面51及底面52相连。裸片焊盘23的一对端面234B从一对第二侧面54露出。第二引线22的端面224B从一对第二侧面54中的一个第二侧面54露出。一对端面234B和端面224B与一对第二侧面54中的某一个齐平。
接着，根据图11，对作为半导体装置A10的变形例的半导体装置A11进行说明。在此，图11的位置与图10的位置相同。
如图11所示，在半导体装置A11中，导通部件30的第一面301和第一引线21的第三面214及第四面215的结构与半导体装置A10的该结构不同。第一面301和第三面214是在厚度方向z上彼此向相反侧凹陷的曲面。第四面215是向第一方向x凹陷的曲面。第四面215与第三面214平滑地相连。第三面214以及第四面215构成设置于第一引线21的一个曲面的各一部分。
半导体装置A11的第一面301、第三面214和第四面215是通过对成为第一引线21和导通部件30的基础的引线框实施蚀刻加工而得到的。另一方面，半导体装置A10的第三面214和第四面215是通过对成为第一引线21的基础的引线框实施冲压加工而得到的。
接着，对半导体装置A10的作用效果进行说明。
半导体装置A10具有：第一引线21、使第一引线21与半导体元件10的第一电极11导通的导通部件30、以及将第一引线21与导通部件30导通接合的第一导通接合层31。导通部件30具有：在厚度方向z上与第一引线21对置的第一面301、在第一方向x上与第一引线21对置的第二面302。第一引线21具有：与第一面301对置的第三面214、与第二面302对置的第四面215。第一导通接合层31与第一面301和第三面214相接。通过采用本结构，当经由第一导通接合层31使导通部件30与第一引线21导通接合时，如果导通部件30在第一方向x上偏移，则第二面302与第四面215接触，或者第一导通接合层31被夹在第二面302和第四面215之间。由此，导通部件30的第一方向x上的位移被限制，因此，能够抑制导通部件30相对于第一电极11在第一方向x的位置偏移。因此，根据半导体装置A10，能够抑制导通部件30相对于半导体元件10的电极(第一电极11)的位置偏移。
第一导通接合层31还与导通部件30的第二面302和第一引线21的第四面215相接。由此，导通部件30相对于第一引线21的接合面积扩大。因此，能够提高导通部件30相对于第一引线21的接合强度。
从导通部件30的第一面301到第一引线21的第三面214的第一间隔P1的最大值，比从导通部件30的第二面302到第一引线21的第四面215的第二间隔P2的最大值小。关于本结构，当经由第一导通接合层31使导通部件30与第一引线21导通接合时，比较大的压缩应力作用在第一导通接合层31的位于第一面301和第三面214之间的部分。由此，导通部件30相对于第一引线21的接合强度提高。并且，关于本结构，当经由第一导通接合层31使导通部件30与第一引线21导通接合时，在导通部件30要在第一方向x上偏移时，第二面302从熔融的第一导通接合层31受到比较大的反作用力。由此，更有效地抑制导通部件30相对于半导体元件10的第一电极11在第一方向x的位置偏移。
在半导体装置A11中，导通部件30的第一面301是向厚度方向z凹陷的曲面。通过采用本结构，导通部件30相对于第一导通接合层31的接触面积增加。并且，在第一导通接合层31中出现由第一面301引起的锚固效应(Anchor Effect)。由此，能够进一步提高导通部件30相对于第一引线21的接合强度。
第一导通接合层31与第一引线21的第一主面211相接。关于本结构，在导通部件30的第一面301和第二面302与第一引线21的第三面214和第四面215的间隙中填充有第一导通接合层31。由此，能够可靠地实现导通部件30相对于第一引线21的接合强度提高。
第一引线21具有：在厚度方向z上朝向与第三面214相反的一侧的第一安装面212。在厚度方向z上观察，第三面214与第一安装面212重叠。通过采用本结构，在经由第一导通接合层31使导通部件30与第一引线21导通接合时，通过使第一安装面212的整体支承于工件，当压缩力从导通部件30作用于第三面214时，来自工件的反作用力作用于第一安装面212。由此，能够抑制在第一引线21产生的弯曲。
第一导通接合层31、第二导通部件32及接合层29的组成包含锡。由此，在将导通部件30与第一引线21以及半导体元件10的第一电极11导通接合的工序中，能够将半导体元件10与裸片焊盘23接合。
第一引线21具有：在第一方向x上朝向与半导体元件10所在一侧相反的一侧的第一侧面213。第一侧面213从密封树脂50露出。通过采用本结构，在将半导体装置A10安装于布线基板时，焊料附着于第一引线21的第一安装面212和第一侧面213。由此，形成覆盖第一侧面213的焊脚。因此，能够实现半导体装置A10相对于布线基板的安装强度提高。
裸片焊盘23的背面232从密封树脂50露出。由此，能够提高半导体装置A10的散热性。
导通部件30的组成包含铜。由此，与组成中包含铝的导线相比，能够降低导通部件30的电阻。这适合于使更大的电流流过半导体元件10。
根据图12～图15，对本公开的第二实施方式的半导体装置A20进行说明。在这些图中，对与前述的半导体装置A10相同或类似的要素标注相同的符号，省略重复的说明。在此，为了便于理解，图12透过密封树脂50。
半导体装置A20的第一引线21和导通部件30的结构与前述的半导体装置A10的该结构不同。
如图12、图13及图15所示，在半导体装置A20中，第一引线21不具有第一主面211。第一引线21的第三面214与多个第一侧面213相连。第一引线21的第四面215在厚度方向z上位于第一安装面212与第三面214之间。第四面215与第一安装面212相连。
如图15所示，导通部件30的第一面301与第二面302相比在厚度方向z上位于第一引线21的第三面214朝向的一侧的位置。第一面301位于比第二面302在第一方向x上远离半导体元件10的一侧的位置。在导通部件30形成有由第一面301以及第二面302规定的切口。
接着，对半导体装置A20的作用效果进行说明。
半导体装置A20具有：第一引线21、使第一引线21与半导体元件10的第一电极11导通的导通部件30、以及将第一引线21与导通部件30导通接合的第一导通接合层31。导通部件30具有：在厚度方向z上与第一引线21对置的第一面301、在第一方向x上与第一引线21对置的第二面302。第一引线21具有：与第一面301对置的第三面214、与第二面302对置的第四面215。第一导通接合层31与第一面301和第三面214相接。因此，通过半导体装置A20，也能够抑制导通部件30相对于半导体元件10的电极(第一电极11)的位置偏移。并且，半导体装置A20具有与半导体装置A10一样的结构，由此，在半导体装置A20中也能获得该结构的作用效果。
通过采用半导体装置A20的结构，与半导体装置A10的情况相比，能够缩小第一引线21的第一方向x的尺寸。由此，能够使第一引线21与裸片焊盘23在第一方向x上的间隔更长。因此，在形成密封树脂50时，能够实现在第一方向x上填充于第一引线21与裸片焊盘23之间的树脂的密度增加。
根据图16～图18，对本公开的第三实施方式的半导体装置A30进行说明。在这些图中，对与前述的半导体装置A10相同或类似的要素标注相同的符号，省略重复的说明。在此，为了便于理解，图16透过密封树脂50。
半导体装置A20的导通部件30和第一导通接合层31的结构与前述的半导体装置A10的该结构不同。
如图16及图18所示，导通部件30具有限制面305。限制面305在第一方向x上朝向与第二面302相同的一侧。限制面305在厚度方向z上将第一面301夹在中间位于与第二面302相反的一侧。限制面305在第一方向x上将第一面301夹在中间位于与第二面302相反的一侧。限制面305位于比第二面302在第一方向x上靠近半导体元件10的一侧的位置。在导通部件30形成有由第一面301以及限制面305规定的切口。
如图16以及图18所示，导通部件30的限制面305与第一引线21的第五面216对置。第一导通接合层31的一部分位于第五面216与限制面305之间。第一导通接合层31与第五面216和限制面305相接。
接着，根据图19，对作为半导体装置A30的变形例的半导体装置A31进行说明。在此，图19的位置与图18的位置相同。
如图19所示，在半导体装置A31中，导通部件30具有对置面306来代替限制面305。对置面306在厚度方向z上朝向与第一面301相同的一侧。对置面306在厚度方向z上位于与第一面301相反的一侧而将第二面302夹在中间。对置面306在第一方向x上位于与第一面301相反的一侧而将第二面302夹在中间。对置面306位于比第一面301在第一方向x上远离半导体元件10的一侧的位置。在导通部件30形成有由第二面302及对置面306规定的切口。
如图19所示，导通部件30的对置面306与第一引线21的第一主面211对置。第一导通接合层31的一部分位于第一主面211与对置面306之间。第一导通接合层31与对置面306相接。
接着，对半导体装置A30的作用效果进行说明。
半导体装置A30具有：第一引线21、使第一引线21与半导体元件10的第一电极11导通的导通部件30、以及将第一引线21与导通部件30导通接合的第一导通接合层31。导通部件30具有：在厚度方向z上与第一引线21对置的第一面301、在第一方向x上与第一引线21对置的第二面302。第一引线21具有：与第一面301对置的第三面214、与第二面302对置的第四面215。第一导通接合层31与第一面301和第三面214相接。因此，通过半导体装置A30，也能够抑制导通部件30相对于半导体元件10的电极(第一电极11)的位置偏移。并且，通过半导体装置A30具有与半导体装置A10一样的结构，在半导体装置A30中也能获得该结构的作用效果。
在半导体装置A30中，导通部件30具有：与第一引线21的第五面216对置的限制面305。通过采用本结构，当经由第一导通接合层31使导通部件30与第一引线21导通接合时，如果导通部件30在第一方向x上偏移，则限制面305与第五面216接触，或者第一导通接合层31被夹在限制面305和第五面216之间。由此，导通部件30的第一方向x上的位移由第二面302及限制面305这两者限制，因此，能够有效地抑制导通部件30相对于半导体元件10的第一电极11在第一方向x的位置偏移。该情况下，当第一导通接合层31的一部分位于第五面216与限制面305之间且与第五面216和限制面305相接时，导通部件30相对于第一引线21的接合面积扩大。由此，能够实现导通部件30相对于第一引线21的接合强度提高。
在半导体装置A31中，导通部件30具有：与第一引线21的第一主面211对置的对置面306。第一导通接合层31与第一主面211和对置面306相接。通过采用本结构，在经由第一导通接合层31使导通部件30与第一引线21导通接合时，经由第一导通接合层31从第一引线21作用于导通部件30的厚度方向z的反作用力增加。由此，使导通部件30相对于第一引线21的接合面积扩大，并且作用于第一导通接合层31的厚度方向z的压缩应力增加，因此，能够实现导通部件30相对于第一引线21的接合强度提高。
根据图20～图22，对本公开的第四实施方式的半导体装置A40进行说明。在这些图中，对与前述的半导体装置A10相同或类似的要素标注相同的符号，省略重复的说明。在此，为了便于理解，图20透过密封树脂50。
半导体装置A40的第一引线21和导通部件30的结构与前述的半导体装置A10的该结构不同。
如图20～图22所示，在半导体装置A40中，第一引线21不具有第五面216。第一引线21的第四面215在第一方向x上朝向与半导体元件10所在一侧相反的一侧。第一引线21的第三面214在第一方向x上位于第四面215与多个第一侧面213之间。第一引线21的第一主面211位于比第三面214在第一方向x上靠近半导体元件10的一侧的位置。
如图20以及图21所示，导通部件30跨越第一引线21的第一主面211。
接着，对半导体装置A40的作用效果进行说明。
半导体装置A40具有：第一引线21、使第一引线21与半导体元件10的第一电极11导通的导通部件30、以及将第一引线21与导通部件30导通接合的第一导通接合层31。导通部件30具有：在厚度方向z上与第一引线21对置的第一面301、在第一方向x上与第一引线21对置的第二面302。第一引线21具有：与第一面301对置的第三面214、与第二面302对置的第四面215。第一导通接合层31与第一面301和第三面214相接。因此，通过半导体装置A40，也能够抑制导通部件30相对于半导体元件10的电极(第一电极11)的位置偏移。并且，通过半导体装置A40具有与半导体装置A10一样的结构，在半导体装置A40中也能获得该构成的作用效果。
本公开不限于前述的实施方式。本公开的各部分的具体结构可以自由地进行各种设计变更。
本公开包含以下的附记所记载的实施方式。
附记1.
一种半导体装置，具有：
第一引线；
半导体元件，其具有第一电极；
导通部件，其使所述第一引线和所述第一电极导通；
第一导通接合层，其将所述第一引线和所述导通部件导通接合；以及
第二导通接合层，其将所述第一电极和所述导通部件导通接合，
所述导通部件具有：第一面，其在所述半导体元件的厚度方向上与所述第一引线对置；第二面，其在与所述厚度方向正交的第一方向上与所述第一引线对置，
所述第一引线具有：第三面，其与所述第一面对置；第四面，其与所述第二面对置，
所述第一导通接合层与所述第一面和所述第三面相接。
附记2.
根据附记1所述的半导体装置，其中，
所述第三面在所述厚度方向上朝向与所述第一电极的外面相同的一侧。
附记3.
根据附记2所述的半导体装置，其中，
所述第一导通接合层与所述第二面和所述第四面相接。
附记4.
根据附记3所述的半导体装置，其中，
所述第一面是向所述厚度方向凹陷的曲面。
附记5.
根据附记3或4所述的半导体装置，其中，
从所述第一面到所述第三面的第一间隔的最大值比从所述第二面到所述第四面的第二间隔的最大值小。
附记6.
根据附记3～5中任一项所述的半导体装置，其中，
所述第一引线具有：第一主面，其在所述厚度方向上朝向与所述第三面相同的一侧，
所述第一主面在所述厚度方向上位于与所述第三面相反的一侧而将所述第四面夹在中间。
附记7.
根据附记6所述的半导体装置，其中，
所述第四面在所述第一方向上朝向所述半导体元件所在的一侧。
附记8.
根据附记7所述的半导体装置，其中，
所述第一导通接合层与所述第一主面相接。
附记9.
根据附记6所述的半导体装置，其中，
所述第四面在所述第一方向上朝向与所述半导体元件所在一侧相反的一侧，
所述导通部件跨越所述第一主面。
附记10.
根据附记7或8所述的半导体装置，其中，
所述第一引线具有：第一安装面，其在所述厚度方向上朝向与所述第三面相反的一侧；第五面，其在所述第一方向上朝向与所述第四面相同的一侧，
在所述厚度方向上观察，所述第三面与所述第一安装面重叠，
所述第五面在所述厚度方向上位于所述第一安装面与所述第三面之间，且在所述第一方向上位于与所述第四面相反的一侧而将所述第三面夹在中间。
附记11.
根据附记10所述的半导体装置，其中，
所述导通部件具有与所述第五面对置的限制面。
附记12.
根据附记11所述的半导体装置，其中，
所述第一导通接合层的一部分位于所述第五面与所述限制面之间。
附记13.
根据附记10～12中任一项所述的半导体装置，其中，
所述第一导通接合层和所述第二导通接合层含有锡。
附记14.
根据附记13所述的半导体装置，其中，
所述半导体装置还具有：
裸片焊盘，其位于与所述第一引线分离的位置；以及
接合层，其将所述裸片焊盘与所述半导体元件接合，
所述接合层含有锡。
附记15.
根据附记14所述的半导体装置，其中，
所述半导体元件具有：第二电极，其在所述厚度方向上位于与所述第一电极相反一侧的位置，
所述接合层与所述第二电极相接。
附记16.
根据附记15所述的半导体装置，其中，
所述半导体装置还具有：第二引线，其在与所述厚度方向以及所述第一方向正交的第二方向上，位于远离所述第一引线的位置，
所述半导体元件具有：栅极电极，其在所述厚度方向上位于与所述第一电极相同一侧的位置，
所述第二引线与所述栅极电极导通。
附记17.
根据附记14～16中任一项所述的半导体装置，其中，
所述半导体装置还具有：密封树脂，其覆盖所述半导体元件和所述导通部件、以及所述第一引线和所述裸片焊盘各自的一部分，
所述裸片焊盘具有：背面，其在所述厚度方向上朝向与所述半导体元件所在一侧相反的一侧，
所述第一安装面及所述背面从所述密封树脂露出。
附记18.
根据附记17所述的半导体装置，其中，
所述第一引线具有：第一侧面，其在所述第一方向上朝向与所述半导体元件所在一侧相反的一侧，
所述第一侧面从所述密封树脂露出。
符号说明
A10、A20、A30、A40：半导体装置
10：半导体元件 11：第一电极 12：第二电极
13：栅极电极 21：第一引线 211：第一主面
212：第一安装面 213：第一侧面 214：第三面
215：第四面 216：第五面 217：凹部
22：第二引线 221：第二主面 222：第二安装面
223：第二侧面 224：薄壁部 224A：中间面
224B：端面 23：裸片焊盘 231：搭载面
232：背面 233：周面 234：薄壁部
234A：中间面 234B：端面 29：接合层
30：导通部件 301：第一面 302：第二面
303：接合面 304：倾斜面 305：限制面
306：对置面 31：第一导通部件 32：第二导通部件
40：引线 50：密封树脂 51：顶面
52：底面 53：第一侧面 54：第二侧面
P1：第一间隔 P2：第二间隔
z：厚度方向 x：第一方向 y：第二方向。

Claims (18)

1.一种半导体装置，具有：
第一引线；
半导体元件，其具有第一电极；
导通部件，其使所述第一引线和所述第一电极导通；
第一导通接合层，其将所述第一引线和所述导通部件导通接合；以及
第二导通接合层，其将所述第一电极和所述导通部件导通接合，
所述导通部件具有：第一面，其在所述半导体元件的厚度方向上与所述第一引线对置；第二面，其在与所述厚度方向正交的第一方向上与所述第一引线对置，
所述第一引线具有：第三面，其与所述第一面对置；第四面，其与所述第二面对置，
所述第一导通接合层与所述第一面和所述第三面相接。
2.根据权利要求1所述的半导体装置，其中，
所述第三面在所述厚度方向上朝向与所述第一电极的外面相同的一侧。
3.根据权利要求2所述的半导体装置，其中，
所述第一导通接合层与所述第二面和所述第四面相接。
4.根据权利要求3所述的半导体装置，其中，
所述第一面是向所述厚度方向凹陷的曲面。
5.根据权利要求3或4所述的半导体装置，其中，
从所述第一面到所述第三面的第一间隔的最大值比从所述第二面到所述第四面的第二间隔的最大值小。
6.根据权利要求3～5中任一项所述的半导体装置，其中，
所述第一引线具有：第一主面，其在所述厚度方向上朝向与所述第三面相同的一侧，
所述第一主面在所述厚度方向上位于与所述第三面相反的一侧而将所述第四面夹在中间。
7.根据权利要求6所述的半导体装置，其中，
所述第四面在所述第一方向上朝向所述半导体元件所在的一侧。
8.根据权利要求7所述的半导体装置，其中，
所述第一导通接合层与所述第一主面相接。
9.根据权利要求6所述的半导体装置，其中，
所述第四面在所述第一方向上朝向与所述半导体元件所在一侧相反的一侧，
所述导通部件跨越所述第一主面。
10.根据权利要求7或8所述的半导体装置，其中，
所述第一引线具有：第一安装面，其在所述厚度方向上朝向与所述第三面相反的一侧；第五面，其在所述第一方向上朝向与所述第四面相同的一侧，
在所述厚度方向上观察，所述第三面与所述第一安装面重叠，
所述第五面在所述厚度方向上位于所述第一安装面与所述第三面之间，且在所述第一方向上位于与所述第四面相反的一侧而将所述第三面夹在中间。
11.根据权利要求10所述的半导体装置，其中，
所述导通部件具有与所述第五面对置的限制面。
12.根据权利要求11所述的半导体装置，其中，
所述第一导通接合层的一部分位于所述第五面与所述限制面之间。
13.根据权利要求10～12中任一项所述的半导体装置，其中，
所述第一导通接合层和所述第二导通接合层含有锡。
14.根据权利要求13所述的半导体装置，其中，
所述半导体装置还具有：
裸片焊盘，其位于与所述第一引线分离的位置；以及
接合层，其将所述裸片焊盘与所述半导体元件接合，
所述接合层含有锡。
15.根据权利要求14所述的半导体装置，其中，
所述半导体元件具有：第二电极，其在所述厚度方向上位于与所述第一电极相反一侧的位置，
所述接合层与所述第二电极相接。
16.根据权利要求15所述的半导体装置，其中，
所述半导体装置还具有：第二引线，其在与所述厚度方向以及所述第一方向正交的第二方向上，位于与所述第一引线分离的位置，
所述半导体元件具有：栅极电极，其在所述厚度方向上位于与所述第一电极相同一侧的位置，
所述第二引线与所述栅极电极导通。
17.根据权利要求14～16中任一项所述的半导体装置，其中，
所述半导体装置还具有：密封树脂，其覆盖所述半导体元件和所述导通部件、以及所述第一引线和所述裸片焊盘各自的一部分，
所述裸片焊盘具有：背面，其在所述厚度方向上朝向与所述半导体元件所在一侧相反的一侧，
所述第一安装面及所述背面从所述密封树脂露出。
18.根据权利要求17所述的半导体装置，其中，
所述第一引线具有：第一侧面，其在所述第一方向上朝向与所述半导体元件所在一侧相反的一侧，
所述第一侧面从所述密封树脂露出。
CN202280040756.1A 2021-06-07 2022-05-12 半导体装置 Pending CN117441230A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-095201 2021-06-07
JP2021095201 2021-06-07
PCT/JP2022/020032 WO2022259809A1 (ja) 2021-06-07 2022-05-12 半導体装置

Publications (1)

Publication Number Publication Date
CN117441230A true CN117441230A (zh) 2024-01-23

Family

ID=84424861

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280040756.1A Pending CN117441230A (zh) 2021-06-07 2022-05-12 半导体装置

Country Status (5)

Country Link
US (1) US20240047315A1 (zh)
JP (1) JPWO2022259809A1 (zh)
CN (1) CN117441230A (zh)
DE (1) DE112022002587T5 (zh)
WO (1) WO2022259809A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6594000B2 (ja) 2015-02-26 2019-10-23 ローム株式会社 半導体装置
JP7137955B2 (ja) * 2018-04-05 2022-09-15 ローム株式会社 半導体装置
JP7173487B2 (ja) * 2018-11-30 2022-11-16 ローム株式会社 半導体装置
JP2021027146A (ja) * 2019-08-05 2021-02-22 住友電気工業株式会社 半導体装置

Also Published As

Publication number Publication date
DE112022002587T5 (de) 2024-03-07
US20240047315A1 (en) 2024-02-08
JPWO2022259809A1 (zh) 2022-12-15
WO2022259809A1 (ja) 2022-12-15

Similar Documents

Publication Publication Date Title
US20220301966A1 (en) Semiconductor device
JP3744431B2 (ja) 半導体装置およびその製造方法
WO2022080081A1 (ja) 半導体装置
CN117441230A (zh) 半导体装置
WO2021177034A1 (ja) 半導体装置
WO2023181957A1 (ja) 半導体装置
CN113287195A (zh) 半导体装置
WO2023149257A1 (ja) 半導体装置
WO2023189480A1 (ja) 半導体素子および半導体装置
WO2024018790A1 (ja) 半導体装置
WO2024043008A1 (ja) 半導体装置
WO2022153902A1 (ja) 半導体装置
WO2023189930A1 (ja) 半導体素子および半導体装置
WO2024029385A1 (ja) 半導体装置
WO2023162700A1 (ja) 半導体装置
WO2024018851A1 (ja) 半導体装置
WO2023199808A1 (ja) 半導体装置
WO2023140046A1 (ja) 半導体装置
WO2023106151A1 (ja) 半導体装置
WO2023120353A1 (ja) 半導体装置
WO2024029336A1 (ja) 半導体装置
WO2024024371A1 (ja) 半導体装置
WO2022259825A1 (ja) 半導体装置
US20220415764A1 (en) Semiconductor device
WO2022153806A1 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination