JP7137955B2 - 半導体装置 - Google Patents

Description

本開示は、半導体素子を備えた半導体装置に関する。

半導体素子を備えた半導体装置は、様々な構成が提案されている。特許文献１には、従来の半導体装置の一例が開示されている。同文献に開示された半導体装置は、半導体素子、複数のリードおよび封止樹脂を備えている。半導体素子は、複数のリードのいずれかに支持されており、複数のリードに導通している。半導体素子は、たとえばトランジスタである。封止樹脂は、複数のリードの一部ずつと半導体素子とを覆っている。複数のリードのうち封止樹脂から露出した部分は、回路基板等に実装される際に、複数の端子として用いられる。複数の端子の幾つかは、封止樹脂の内部で繋がっている。複数の端子は、たとえばはんだによって回路基板に接合される。特許文献１に記載の半導体装置は、複数の端子として、４本のドレイン端子、３本のソース端子および１本のゲート端子を有する。４本のドレイン端子と、３本のソース端子および１本ゲート端子とは、封止樹脂を挟んで反対側に配置されている。

特開２００５－２７７１６８号公報

近年、半導体装置は、その小型化に伴い、複数の端子の個々の大きさが小さくなりつつある。その結果、半導体装置を回路基板に実装する際のはんだ付け面積が必然的に小さくなり、回路基板への実装強度の低下が懸念される。

本開示は、上記課題に鑑みて考え出されたものであり、その目的は、回路基板への実装強度を高めることが可能な半導体装置を提供することにある。

本開示の第１の側面によって提供される半導体装置は、厚さ方向において互いに反対側を向く素子主面および素子裏面を有し、前記素子主面に第１電極および第２電極が形成された半導体素子と、各々が前記半導体素子に導通する複数のリードと、前記厚さ方向に直交する第１方向において互いに反対側を向く第１樹脂側面および第２樹脂側面を有し、前記複数のリードの一部ずつおよび前記半導体素子を覆う封止樹脂と、を備えており、前記複数のリードは、前記第１電極に導通する第１リードおよび前記第２電極に導通する第２リードを含み、前記第１リードは、前記第１樹脂側面から露出する第１実装部を含んでおり、前記第２リードは、前記第１樹脂側面から露出する第２実装部を含んでおり、前記第２実装部は、前記厚さ方向および前記第１方向に直交する第２方向において、前記第１実装部に並び、かつ、前記第１実装部よりも前記第２方向の寸法が大きいことを特徴とする。

前記半導体装置の好ましい実施の形態においては、前記第２実装部は、前記封止樹脂の前記第１方向の中央を繋ぐ線分の延長線に交わる。

前記半導体装置の好ましい実施の形態においては、前記封止樹脂の前記第２方向の寸法に対する、前記第１実装部と前記第２実装部との離間距離の割合は、０．０８以上である。

前記半導体装置の好ましい実施の形態においては、前記割合は、０．３５以下である。

前記半導体装置の好ましい実施の形態においては、前記第１実装部は、前記厚さ方向から見て、前記第１樹脂側面から突き出ており、前記第２実装部は、前記厚さ方向から見て、前記第１樹脂側面から突き出ている。

前記半導体装置の好ましい実施の形態においては、前記第１実装部および前記第２実装部はともに、前記厚さ方向から見て、前記第１樹脂側面が向く方向と同じ方向を向く端面が窪んでいる。

前記半導体装置の好ましい実施の形態においては、前記第１実装部および前記第２実装部はともに、前記第１樹脂側面に近い基端部分の前記厚さ方向の寸法が、先端部分の前記厚さ方向の寸法よりも大きい。

前記半導体装置の好ましい実施の形態においては、前記第２実装部は、前記厚さ方向に貫通した貫通孔を有する。

前記半導体装置の好ましい実施の形態においては、前記素子裏面には第３電極が形成されており、前記複数のリードは、さらに、前記第３電極に導通する第３リードを含む。

前記半導体装置の好ましい実施の形態においては、前記第３リードは、前記第２樹脂側面から露出する第３実装部を含んでいる。

前記半導体装置の好ましい実施の形態においては、前記第３実装部は、互いに離間した第１露出部および第２露出部を含んでおり、前記第２露出部は、前記第２方向において前記第１露出部に並び、かつ、前記第１露出部よりも前記第２方向の寸法が大きい。

前記半導体装置の好ましい実施の形態においては、前記第１樹脂側面のうち前記第１実装部と前記第２実装部とに挟まれた領域と、前記第２樹脂側面のうち前記第１露出部と前記第２露出部とに挟まれた領域とが、前記第１方向から見て重なる。

前記半導体装置の好ましい実施の形態においては、前記第３実装部は、前記厚さ方向から見て、前記第２樹脂側面から突き出ている。

前記半導体装置の好ましい実施の形態においては、前記封止樹脂に覆われており、第４電極および第５電極が形成された第２の半導体素子をさらに備えている。

前記半導体装置の好ましい実施の形態においては、前記複数のリードは、さらに、前記第４電極に導通する第４リードおよび前記第５電極に導通する第５リードを含み、前記封止樹脂は、前記素子裏面と同じ方向を向く樹脂裏面を有しており、前記第３リードは、前記樹脂裏面から露出する第３実装部を含んでおり、前記第４リードは、前記第２樹脂側面から露出する第４実装部を含んでおり、前記第５リードは、前記第２樹脂側面から露出する第５実装部を含んでいる。

前記半導体装置の好ましい実施の形態においては、前記第２の半導体素子は、主面に前記第４電極および前記第５電極が形成されており、かつ、裏面に第６電極が形成されており、前記第３リードは、さらに前記第６電極に導通しており、前記第５実装部は、前記第２方向において前記第４実装部に並び、かつ、前記第４実装部よりも前記第２方向の寸法が大きい。

前記半導体装置の好ましい実施の形態においては、前記第１樹脂側面のうち前記第１実装部および前記第２実装部に挟まれた領域と、前記第２樹脂側面のうち前記第４実装部および前記第５実装部に挟まれた領域とが、前記第１方向から見て重なる。

前記半導体装置の好ましい実施の形態においては、前記第２の半導体素子は、パワーＭＯＳＦＥＴであり、前記第４電極は、ゲート電極であり、前記第５電極は、ソース電極であり、前記第６電極は、ドレイン電極である。

前記半導体装置の好ましい実施の形態においては、前記半導体素子は、パワーＭＯＳＦＥＴであり、前記第１電極は、ソース電極であり、前記第２電極は、ゲート電極である。

本開示の半導体装置によれば、半導体装置の回路基板への実装強度を高めることができる。

第１実施形態に係る半導体装置を示す平面図である。 図１に示す平面図において封止樹脂を透過した図である。 第１実施形態に係る半導体装置を示す底面図である。 第１実施形態に係る半導体装置を示す側面図（右側面図）である。 第１実施形態に係る半導体装置を示す正面図である。 図２のＶＩ－ＶＩ線に沿う断面図である。 図２のＶＩＩ－ＶＩＩ線に沿う断面図である。 第１実施形態に係る半導体装置の製造における一工程を示す要部平面図である。 第１実施形態に係る半導体装置の製造における一工程を示す要部平面図である。 第２実施形態に係る半導体装置を示す平面図である。 図１０のＸＩ－ＸＩ線に沿う断面図である。 第３実施形態に係る半導体装置を示す平面図である。 図１２のＸＩＩＩ－ＸＩＩＩ線に沿う断面図である。 図１２のＸＩＶ－ＸＩＶ線に沿う断面図である。 第４実施形態に係る半導体装置を示す平面図である。 図１５のＸＶＩ－ＸＶＩ線に沿う断面図である。 第４実施形態の変形例に係る半導体装置を示す平面図である。 第５実施形態に係る半導体装置を示す平面図である。 第５実施形態に係る半導体装置を示す底面図である。 図１８のＸＸ－ＸＸ線に沿う断面図である。 第６実施形態に係る半導体装置を示す平面図である。 第６実施形態に係る半導体装置を示す底面図である。 第７実施形態に係る半導体装置を示す平面図である。 第７実施形態に係る半導体装置を示す底面図である。 第７実施形態の変形例に係る半導体装置を示す平面図である。 第７実施形態の変形例に係る半導体装置を示す平面図である。 第７実施形態の変形例に係る半導体装置を示す平面図である。 第８実施形態に係る半導体装置を示す平面図である。 第８実施形態に係る半導体装置を示す底面図である。 変形例に係る半導体装置を示す平面図である。 変形例に係る半導体装置を示す平面図である。 変形例に係る半導体装置を示す側面図（右側面図）である。 変形例に係る半導体装置を示す側面図（右側面図）である。 変形例に係る半導体装置を示す側面図（右側面図）である。 第９実施形態に係る半導体装置を示す平面図である。 第９実施形態に係る半導体装置を示す底面図である。

以下、本開示の半導体装置の好ましい実施の形態について、図面を参照して、具体的に説明する。

図１～図７は、本開示の第１実施形態に基づく半導体装置を示している。本実施形態の半導体装置Ａ１は、半導体素子１１、封止樹脂２、第１リード３１、第２リード３２、第３リード３３、ボンディングワイヤ４１、複数のボンディングリボン４２、および、導電性接合材４３を備えている。

図１は、半導体装置Ａ１を示す平面図である。図２は、図１に示す平面図において封止樹脂２を透過した図である。図３は、半導体装置Ａ１を示す底面図である。図４は、半導体装置Ａ１を示す側面図（右側面図）である。図５は、半導体装置Ａ１を示す正面図である。図６は、図２のＶＩ－ＶＩ線に沿う断面図である。図７は、図２のＶＩＩ－ＶＩＩ線に沿う断面図である。ここで、説明の便宜上、互いに直交するｘ方向、ｙ方向およびｚ方向の３つの方向を定義する。ｚ方向は半導体装置Ａ１の厚さ方向とする。ｘ方向は、半導体装置Ａ１の平面図における左右方向とする。ｙ方向は半導体装置Ａ１の平面図における上下方向とする。なお、ｘ方向、ｙ方向およびｚ方向が、本開示にかかる特許請求の範囲に記載の「第２方向」、「第１方向」および「第３方向」にそれぞれ相当する。

半導体装置Ａ１は、様々な電子機器などの回路基板に表面実装する装置である。本実施形態においては、半導体装置Ａ１は、ｚ方向から見て（「平面視」ともいう）、略矩形状である。半導体装置Ａ１の大きさは、たとえばｘ方向寸法が４．９０～５．１０ｍｍ、ｙ方向寸法が５．９０～６．１０ｍｍ、ｚ方向寸法が０．９０～１．１０ｍｍである。なお、半導体装置Ａ１の大きさは、これに限定されない。たとえば、ｘ方向寸法が３．２０～３．４０ｍｍ、ｙ方向寸法が３．２０～３．４０ｍｍ、ｚ方向寸法が０．７０～０．９０ｍｍとすることもできる。

半導体素子１１は、半導体装置Ａ１の電気的機能を発揮する要素である。半導体素子１１は、３つの電極を有する３端子素子である。本実施形態においては、半導体素子１１は、パワーＭＯＳＦＥＴとしているが、パワーＭＯＳＦＥＴに限定されない。半導体素子１１は、素子主面１１ａおよび素子裏面１１ｂを有する。

素子主面１１ａおよび素子裏面１１ｂは、ｚ方向において離間しており、互いに反対側を向く。素子主面１１ａには、ゲート電極１１１およびソース電極１１２が形成されている。ゲート電極１１１の面積は、ソース電極１１２の面積よりも小さい。素子裏面１１ｂには、ドレイン電極１１３が形成されている。本実施形態においては、半導体装置Ａ１を回路基板に実装した際、素子裏面１１ｂが当該回路基板に対向する。ゲート電極１１１、ソース電極１１２およびドレイン電極１１３が、本開示にかかる特許請求の範囲に記載の「第１電極」、「第２電極」および「第３電極」にそれぞれ相当する。

封止樹脂２は、第１リード３１、第２リード３２および第３リード３３のそれぞれ一部ずつと、半導体素子１１と、ボンディングワイヤ４１と、複数のボンディングリボン４２と、導電性接合材４３とを覆っている。封止樹脂２は、たとえば黒色のエポキシ樹脂からなる。本実施形態においては、封止樹脂２は、平面視矩形状である。なお、封止樹脂２の平面視形状はこれに限定されない。封止樹脂２は、図１～図７に示すように、樹脂主面２１、樹脂裏面２２および複数の樹脂側面２３を有する。

樹脂主面２１と樹脂裏面２２とは、ｚ方向において互いに反対側を向く。樹脂主面２１は、素子主面１１ａと同じ方向を向く。樹脂裏面２２は、素子裏面１１ｂと同じ方向を向く。複数の樹脂側面２３は、樹脂主面２１および樹脂裏面２２に繋がっている。本実施形態においては、各樹脂側面２３は、図４および図５に示すように、樹脂主面２１および樹脂裏面２２の両方に対して直交する平坦面である。なお、各樹脂側面２３は、ｚ方向に対して若干傾斜していてもよい。本実施形態においては、複数の樹脂側面２３は、第１樹脂側面２３１および第２樹脂側面２３２を含む。第１樹脂側面２３１および第２樹脂側面２３２は、ｙ方向において離間しており、互いに反対側を向く。

第１リード３１、第２リード３２および第３リード３３は、半導体装置Ａ１におけるリードフレームとして機能する。第１リード３１、第２リード３２および第３リード３３は、半導体素子１１を支持するとともに、半導体素子１１と導通している。第１リード３１、第２リード３２および第３リード３３は、たとえば、金属板に打ち抜き加工や折り曲げ加工などを施すことにより形成されている。第１リード３１、第２リード３２および第３リード３３はともに、金属からなり、好ましくはＣｕおよびＮｉのいずれか、またはこれらの合金や４２アロイなどからなる。第１リード３１、第２リード３２および第３リード３３の厚さは、たとえば０．２０～０．３０ｍｍである。第１リード３１、第２リード３２および第３リード３３は、互いに離間している。本実施形態においては、第１リード３１、第２リード３２および第３リード３３はともに、平面視矩形状である。

第１リード３１は、第１先端面３１ａおよび第１露出裏面３１ｂを有している。第１先端面３１ａは、封止樹脂２の第１樹脂側面２３１と同じ方向を向く。本実施形態においては、第１先端面３１ａは平坦である。第１露出裏面３１ｂは、封止樹脂２の樹脂裏面２２から露出する面である。第１リード３１は、第１先端面３１ａを除いて、めっき（図示略）で覆われている。当該めっきの素材は、たとえばＡｇやＳｎなどが挙げられる。なお、第１リード３１におけるめっきの形成領域は、限定されない。本実施形態においては、第１リード３１は、第１ボンディングパッド部３１１、第１端子部３１２および第１連結部３１３を含んでいる。本実施形態においては、第１ボンディングパッド部３１１、第１端子部３１２および第１連結部３１３はともに、平面視矩形状である。

第１ボンディングパッド部３１１は、ボンディングワイヤ４１が接合された部分である。

第１端子部３１２は、半導体装置Ａ１を回路基板に実装する際の端子として機能する部分である。第１端子部３１２は、封止樹脂２から露出する部分を有する。本実施形態においては、第１端子部３１２は、平面視において、封止樹脂２の第１樹脂側面２３１から突き出ている。本実施形態においては、第１端子部３１２が、本開示にかかる特許請求の範囲に記載の「第１実装部」に相当する。

第１連結部３１３は、第１ボンディングパッド部３１１と第１端子部３１２とを繋ぐ部分である。第１連結部３１３は封止樹脂２に覆われている。本実施形態においては、第１連結部３１３は、図７に示すように、屈曲している。第１連結部３１３が屈曲していることで、第１ボンディングパッド部３１１は第１端子部３１２よりもｚ方向において上方に位置する。本実施形態においては、第１連結部３１３は、ｚ方向に直交する平面（ｘ－ｙ平面）に対して傾斜している。なお、第１連結部３１３は、ｘ－ｙ平面に対して傾斜しているのではなく、直立していてもよい。

第２リード３２は、第２先端面３２ａおよび第２露出裏面３２ｂを有している。第２先端面３２ａは、封止樹脂２の第１樹脂側面２３１と同じ方向を向く。本実施形態においては、第２先端面３２ａは平坦である。第２露出裏面３２ｂは、封止樹脂２の樹脂裏面２２から露出する面である。第２リード３２は、第２先端面３２ａを除いて、めっき（図示略）で覆われている。当該めっきの素材は、たとえばＡｇやＳｎなどが挙げられる。なお、第２リード３２におけるめっきの形成領域は、限定されない。第２リード３２は、第２ボンディングパッド部３２１、第２端子部３２２および第２連結部３２３を含んでいる。本実施形態においては、第２ボンディングパッド部３２１、第２端子部３２２および第２連結部３２３はともに、平面視矩形状である。

第２ボンディングパッド部３２１は、複数のボンディングリボン４２のそれぞれが接合された部分である。第２ボンディングパッド部３２１は、ｘ方向から見て第１ボンディングパッド部３１１に重なる。

第２端子部３２２は、半導体装置Ａ１を回路基板に実装する際の端子として機能する部分である。第２端子部３２２は、封止樹脂２から露出する部分を有する。本実施形態においては、第２端子部３２２は、平面視において、封止樹脂２の第１樹脂側面２３１から突き出ている。本実施形態においては、図２に示すように、第２端子部３２２のｘ方向寸法を、第２ボンディングパッド部３２１のｘ方向寸法と略同じとしている。本実施形態においては、第２端子部３２２が、本開示にかかる特許請求の範囲に記載の「第２実装部」に相当する。

第２連結部３２３は、第２ボンディングパッド部３２１と第２端子部３２２とを繋ぐ部分である。本実施形態においては、第２連結部３２３は、図６に示すように、屈曲している。第２連結部３２３が屈曲していることで、第２ボンディングパッド部３２１は第２端子部３２２よりもｚ方向において上方に位置する。本実施形態においては、第２連結部３２３は、ｚ方向に直交する平面（ｘ－ｙ平面）に対して傾斜している。なお、第２連結部３２３は、ｘ－ｙ平面に対して傾斜しているのではなく、直立していてもよい。

第３リード３３は、第３先端面３３ａ、第３露出裏面３３ｂおよび２つの側方先端面３３ｃを有している。第３先端面３３ａは、封止樹脂２の第２樹脂側面２３２と同じ方向を向く。本実施形態においては、第３先端面３３ａは平坦である。第３露出裏面３３ｂは、封止樹脂２の樹脂裏面２２から露出する面である。２つの側方先端面３３ｃは、ｘ方向の一方をそれぞれ向く。第３リード３３は、第３先端面３３ａおよび側方先端面３３ｃを除いて、めっき（図示略）で覆われている。当該めっきの素材は、たとえばＡｇやＳｎなどが挙げられる。なお、第３リード３３におけるめっきの形成領域は、限定されない。第３リード３３は、第３ボンディングパッド部３３１、第３端子部３３２、第３連結部３３３および２つの側方延出部３３４を含んでいる。本実施形態においては、第３ボンディングパッド部３３１、第３端子部３３２および第３連結部３３３はともに、平面視矩形状である。

第３ボンディングパッド部３３１は、半導体素子１１が搭載された部分である。本実施形態においては、第３ボンディングパッド部３３１は、いわゆるダイパッドとして機能する。

第３端子部３３２は、半導体装置Ａ１を回路基板に実装する際の端子として機能する部分である。第３端子部３３２は、封止樹脂２から露出する部分を有する。本実施形態においては、第３端子部３３２は、平面視において、封止樹脂２の第２樹脂側面２３２から突き出ている。第３端子部３３２は、ｙ方向から見て第１端子部３１２および第２端子部３２２の両方に重なる。本実施形態においては、図２に示すように、第３端子部３３２のｘ方向寸法を、第３ボンディングパッド部３３１のｘ方向寸法と略同じとしている。本実施形態においては、第３端子部３３２が、本開示にかかる特許請求の範囲に記載の「第３実装部」に相当する。

第３連結部３３３は、第３ボンディングパッド部３３１および第３端子部３３２に繋がる。第３連結部３３３は、第３ボンディングパッド部３３１からｙ方向に延出し、第３端子部３３２は、第３連結部３３３からｙ方向に延出している。

２つの側方延出部３３４は、第３ボンディングパッド部３３１のｘ方向の各端縁からそれぞれ１つずつ延びている。各側方延出部３３４の一部は平面視において封止樹脂２から突き出ている。なお、第３リード３３が２つの側方延出部３３４を含んでいなくてもよい。

第１端子部３１２、第２端子部３２２および第３端子部３３２の大きさおよび配置については後述する。

ボンディングワイヤ４１は、導電性を有する線状部材である。本実施形態においては、ボンディングワイヤ４１は、Ｃｕ（銅）、Ａｕ（金）あるいはＡｌ（アルミニウム）からなる。ボンディングワイヤ４１は、図２および図７に示すように、一端が第１ボンディングパッド部３１１に接合され、他端がゲート電極１１１に接合されている。これにより、第１ボンディングパッド部３１１（第１リード３１）とゲート電極１１１とが導通している。本実施形態においては、ボンディングワイヤ４１を介して、第１端子部３１２がゲート電極１１１に導通しているので、第１端子部３１２が半導体装置Ａ１におけるゲート端子となる。

複数のボンディングリボン４２の各々は、導電性を有する線状部材である。本実施形態においては、各ボンディングリボン４２は、Ａｌからなる。各ボンディングリボン４２は、図２および図６に示すように、一端が第２ボンディングパッド部３２１に接合され、他端がソース電極１１２に接合されている。各ボンディングリボン４２は、第２ボンディングパッド部３２１（第２リード３２）とソース電極１１２とを導通させている。本実施形態においては、半導体装置Ａ１は、２つのボンディングリボン４２を備えている。なお、ボンディングリボン４２の代わりに、ボンディングワイヤ４１と同様のボンディングワイヤを用いてもよい。本実施形態においては、複数のボンディングリボン４２を介して、第２端子部３２２がソース電極１１２に導通しているので、第２端子部３２２が半導体装置Ａ１におけるソース端子となる。

導電性接合材４３は、たとえばはんだやＡｇペーストなどの導電体である。本実施形態においては、導電性接合材４３は、半導体素子１１（素子裏面１１ｂ）と第３リード３３（第３ボンディングパッド部３３１）との間に介在し、これらを導通接合している。本実施形態においては、素子裏面１１ｂにドレイン電極１１３が形成されている。したがって、導電性接合材４３はドレイン電極１１３と第３ボンディングパッド部３３１とを導通させている。本実施形態においては、導電性接合材４３を介して、第３端子部３３２がドレイン電極１１３に導通しているので、第３端子部３３２が半導体装置Ａ１におけるドレイン端子となる。

次に、第１リード３１における第１端子部３１２、第２リード３２における第２端子部３２２および第３リード３３における第３端子部３３２のそれぞれの大きさおよび配置についての一例を説明する。

図１に示すように、第１端子部３１２および第２端子部３２２は、平面視において、第１樹脂側面２３１から突き出ている。また、第３端子部３３２は、平面視において、第２樹脂側面２３２から突き出ている。よって、第１端子部３１２および第２端子部３２２と、第３端子部３３２とは、封止樹脂２を挟んで反対側に配置されている。

図１に示すように、平面視において、第１端子部３１２のｘ方向中央と第２端子部３２２のｘ方向中央とは、封止樹脂２のｘ方向中央を挟んで反対側に位置する。また、図１に示すように、第２端子部３２２および第３端子部３３２は、封止樹脂２のｘ方向中央を結ぶ線分の延長線Ｌ１に重なっている。

図１および図５に示すように、封止樹脂２のｘ方向寸法ｄ２に対する、第１端子部３１２と第２端子部３２２との離間距離ｄ１の割合（ｄ１／ｄ２）は、０．０８以上でありかつ０．３５以下である。具体的には、封止樹脂２のｘ方向寸法ｄ２が５．０ｍｍであるとすると、第１端子部３１２と第２端子部３２２との離間距離ｄ１は０．４～１．７５ｍｍである。また、封止樹脂２のｘ方向寸法ｄ２が３．３ｍｍであるとすると、第１端子部３１２と第２端子部３２２との離間距離ｄ１は０．２６～１．１６ｍｍである。たとえば、ＨＳＯＰ（Heatsink Small Outline Package）型のパッケージにおいて、第１端子部３１２と第２端子部３２２との離間距離ｄ１を０．４ｍｍとすることもできる。この場合、封止樹脂２のｘ方向寸法ｄ２が５．０ｍｍであり、かつ、第１端子部３１２と第２端子部３２２との離間距離ｄ１が０．４ｍｍであるので、上記割合（ｄ１／ｄ２）は０．０８となる。すなわち、上記割合（ｄ１／ｄ２）が最小の場合である。

図５に示すように、第１端子部３１２および第２端子部３２２は、ｚ方向において同じ位置に配置されており、かつ、ｘ方向に並んでいる。また、図１に示すように、第２端子部３２２のｘ方向寸法は、第１端子部３１２のｘ方向寸法よりも大きい。たとえば、第２端子部３２２のｘ方向寸法は、第１端子部３１２のｘ方向寸法の２～８．７倍程度である。たとえば、上記割合（ｄ１／ｄ２）が０．２０であるＨＳＯＰ型のパッケージ、すなわち、封止樹脂２のｘ方向寸法ｄ２が５．０ｍｍであり、かつ、第１端子部３１２と第２端子部３２２との離間距離ｄ１が１．０ｍｍであるＨＳＯＰ型のパッケージにおいて、第１端子部３１２のｘ方向寸法を０．３３ｍｍ、第２端子部３２２のｘ方向寸法を２．８７ｍｍとしたとき、第２端子部３２２のｘ方向寸法は、第１端子部３１２のｘ方向寸法の約８．７倍となる。また、上記割合（ｄ１／ｄ２）が０．０８であるＨＳＯＰ型のパッケージ、すなわち、封止樹脂２のｘ方向寸法ｄ２が５．０ｍｍであり、かつ、第１端子部３１２と第２端子部３２２との離間距離ｄ１が０．４ｍｍであるＨＳＯＰ型のパッケージにおいて、第１端子部３１２のｘ方向寸法を０．９４ｍｍ、第２端子部３２２のｘ方向寸法を２．８６ｍｍとしたとき、第２端子部３２２のｘ方向寸法は、第１端子部３１２のｘ方向寸法の約３．０倍となる。なお、他のパッケージ（たとえばＨＵＭＬ型のパッケージ）に適用した場合、第２端子部３２２のｘ方向寸法は、第１端子部３１２のｘ方向寸法の約２倍とすることも可能である。

図８は、半導体装置Ａ１の製造に用いられるリードフレーム３０を示している。リードフレーム３０は、第１リード３１、第２リード３２および第３リード３３となる部位を有する金属板材料である。リードフレーム３０は、たとえば、金属板に打ち抜き加工や折り曲げ加工などを施すことにより形成される。リードフレーム３０のうち、第１リード３１、第２リード３２および第３リード３３となる部位の所定の領域（図８においてドットパターンを付した領域）には、めっきが施される。当該めっきの素材は、たとえばＡｇやＳｎなどが挙げられる。なお、リードフレーム３０の主面および裏面において、それぞれ異なる素材のめっきを施してもよいし、同じ素材のめっきを施してもよい。また、めっきを施す領域は図８のドットパターンで示すものに限定されない。

次いで、図９に示すように、リードフレーム３０に半導体素子１１を搭載する。次いで、ボンディングワイヤ４１および複数のボンディングリボン４２をボンディングする。次いで、封止樹脂２を形成する。そして、切断線ＣＬ１、切断線ＣＬ２および切断線ＣＬ３に沿ってリードフレーム３０を切断する。この切断によって形成される第１リード３１の第１先端面３１ａ、第２リード３２の第２先端面３２ａ、第３リード３３の第３先端面３３ａおよび第３リード３３の側方先端面３３ｃは、リードフレーム３０の切断面からなり、上記めっきが設けられない面となる。

次に、半導体装置Ａ１の作用、効果について説明する。

半導体装置Ａ１においては、第２端子部３２２のｘ方向寸法は、第１端子部３１２のｘ方向寸法よりも大きい。このような構成によると、第２端子部３２２において、半導体装置Ａ１を回路基板に実装する際の、はんだ付け面積を拡大することができる。したがって、半導体装置Ａ１の回路基板への実装強度を高めることができる。

半導体装置Ａ１においては、第３端子部３３２のｘ方向寸法は、第１端子部３１２のｘ方向寸法よりも大きい。このような構成によると、第３端子部３３２において、半導体装置Ａ１を回路基板に実装する際の、はんだ付け面積を拡大することができる。したがって、半導体装置Ａ１の回路基板への実装強度を高めることができる。

半導体装置Ａ１においては、第２端子部３２２および第３端子部３３２のｘ方向寸法を、第１端子部３１２のｘ方向寸法よりも大きくしている。上記するように第２端子部３２２は半導体装置Ａ１におけるソース端子であり、第３端子部３３２は半導体装置Ａ１におけるドレイン端子である。このような構成によると、より大きな電流を半導体装置Ａ１に流すことができる。

半導体装置Ａ１においては、第２リード３２における第２端子部３２２および第３リード３３における第３端子部３３２がそれぞれ１つである。従来の半導体装置においては、１つのリードに対して複数の端子が突き出るように構成されており、当該複数の端子部同士の間に隙間があった。一方、半導体装置Ａ１においては、第２端子部３２２および第３端子部３３２がそれぞれ１つであるため、上記隙間がない。したがって、この隙間となる部分にも第２端子部３２２および第３端子部３３２が形成されているので、第２端子部３２２および第３端子部３３２のｘ方向寸法を大きくできる。これにより、第２端子部３２２および第３端子部３３２に流れる電流の流路断面積が拡大されるので、半導体装置Ａ１の内部抵抗を低減することができる。

半導体装置Ａ１においては、封止樹脂２から第１端子部３１２、第２端子部３２２および第３端子部３３２がそれぞれ１つずつ突き出している。したがって、半導体装置Ａ１は、３つの端子を有している。従来の半導体装置は、端子の数が多いため、回路基板に実装した後において、各端子が適切にはんだ付け（接合）されているかを確認するのが煩雑となる傾向があった。一方、半導体装置Ａ１は、従来の半導体装置と比較して、端子の数が少ないため、回路基板に実装した後において、はんだ付け（接合）されているかを確認する箇所を少なくできる。すなわち、当該確認作業の煩雑さを低減することができる。

半導体装置Ａ１においては、封止樹脂２のｘ方向寸法ｄ２に対する、第２端子部３２２と第１端子部３１２とのｘ方向における離間距離ｄ１の割合（ｄ１／ｄ２）が０．０８以上である。これは、従来の半導体装置と比較して、第１端子部３１２と第２端子部３２２とが離れて配置されていることになる。このような構成によると、半導体装置Ａ１を回路基板に実装したときに、第１端子部３１２と第２端子部３２２とが短絡する恐れを抑制することができる。すなわち、本実施形態においては、半導体装置Ａ１のゲート端子とソース端子との短絡を抑制している。特に、半導体装置Ａ１においては、第２リード３２において、第２端子部３２２を１つにすることで、ｘ方向寸法を大きくしたので、従来の半導体装置における電流の流路断面積を確保しつつ、上記離間距離ｄ１を大きくすることができる。

半導体装置Ａ１においては、封止樹脂２のｘ方向寸法ｄ２に対する、第２端子部３２２と第１端子部３１２とのｘ方向における離間距離ｄ１の割合（ｄ１／ｄ２）が０．３５以下である。上記割合を大きくすると、第１端子部３１２と第２端子部３２２とをより離すことができるが、上記割合を大きくすればするほど、第２端子部３２２のｘ方向寸法が小さくなる。その結果、電流の流路断面積が減少するため、半導体装置Ａ１の内部抵抗の増加に繋がる。そこで、上記割合を０．３５以下にすることで、電流の流路断面積を確保しつつ、第１端子部３１２と第２端子部３２２との短絡を抑制することができる。

半導体装置Ａ１は、３つの端子（第１端子部３１２、第２端子部３２２および第３端子部３３２）が突き出しており、これらの端子はｘ方向寸法が互いに異なる。したがって、これらの端子の大きさの違いに基づいて、ゲート端子、ソース端子およびドレイン端子を判別することができる。

第１実施形態では、第２端子部３２２のｘ方向寸法が、第２ボンディングパッド部３２１のｘ方向寸法と略同じであり、第３端子部３３２のｘ方向寸法が、第３ボンディングパッド部３３１のｘ方向寸法と略同じである場合を示したが、これに限定されない。たとえば、第２端子部３２２のｘ方向寸法が、第２ボンディングパッド部３２１のｘ方向寸法と異なっていてもよい。ただし、第２端子部３２２のｘ方向寸法が第１端子部３１２のｘ方向寸法よりも大きくしておく必要がある。

以下に、本開示の半導体装置に係る他の実施形態について説明する。なお、これらの図において、上記第１実施形態と同一または類似の要素には、上記第１実施形態と同一の符号を付して、その説明を省略する。

図１０および図１１は、本開示の第２実施形態に基づく半導体装置を示している。本実施形態の半導体装置Ａ２は、上記半導体装置Ａ１（第１実施形態）と比較して、半導体素子１１（ソース電極１１２）と第２リード３２とが、板状の金属部材（以下、「ストラップ部材４４」という。）により、接続されている点で異なる。

図１０は、半導体装置Ａ２を示す平面図である。図１０においては、封止樹脂２を透過している。図１１は、図１０のＸＩ－ＸＩ線に沿う断面図である。

ストラップ部材４４は、上記するように板状の金属部材である。本実施形態においては、ストラップ部材４４は、図１０に示すように平面視矩形状である。本実施形態においては、ストラップ部材４４は、半導体素子１１のソース電極１１２と第２リード３２とを接続している。ストラップ部材４４のｙ方向の一方（図１１における下方）の端縁部分が、はんだやＡｇペーストなどの導電性接合材４４１を介して、第２リード３２の第２ボンディングパッド部３２１に導通接合されている。また、ストラップ部材４４のｙ方向の他方（図１１における上方）の端縁部分が、はんだやＡｇペーストなどの導電性接合材４４１を介して、半導体素子１１のソース電極１１２に導通接合されている。なお、ストラップ部材４４と第２ボンディングパッド部３２１との間に挟まれた導電性接合材４４１と、ストラップ部材４４とソース電極１１２との間に挟まれた導電性接合材４４１とは、同じ素材であってもよいし、異なる素材であってもよい。また、導電性接合材４４１の素材は、はんだやＡｇペーストなどに限定されない。本実施形態においては、半導体素子１１は、第３リード３３（第３ボンディングパッド部３３１）とストラップ部材４４とにより、挟み込まれて支持されている。

以上のように構成された半導体装置Ａ２においても、第２端子部３２２のｘ方向寸法は、第１端子部３１２のｘ方向寸法よりも大きい。したがって、半導体装置Ａ２においても、半導体装置Ａ２を回路基板に実装する際の、はんだ付け面積を拡大することができる。これにより、半導体装置Ａ２の回路基板への実装強度を高めることができる。また、半導体装置Ａ２において、半導体装置Ａ１と同様に構成された部分は、半導体装置Ａ１と同様の効果を奏することができる。

半導体装置Ａ２においては、ストラップ部材４４により、第２リード３２とソース電極１１２とが導通している。ストラップ部材４４は、ボンディングワイヤやボンディングリボンよりも流路断面積を拡大できる。したがって、半導体装置Ａ２は、半導体装置Ａ１よりも、さらに内部抵抗の低減を図ることができる。

第２実施形態では、半導体素子１１のソース電極１１２と第２リード３２とをストラップ部材４４を用いて導通接続した場合を示したが、さらに半導体素子１１のゲート電極１１１と第１リード３１とをストラップ部材を用いて導通接続してもよい。

図１２～図１４は、本開示の第３実施形態に基づく半導体装置を示している。本実施形態の半導体装置Ａ３は、上記半導体装置Ａ１（第１実施形態）と比較して、第１リード３１および第２リード３２が屈曲していない点で異なる。

図１２は、半導体装置Ａ３を示す平面図である。図１２においては、封止樹脂２を透過している。図１３は、図１２のＸＩＩＩ－ＸＩＩＩ線に沿う断面図である。図１４は、図１２のＸＩＶ－ＸＩＶ線に沿う断面図である。

本実施形態においては、第１リード３１は、第１連結部３１３が屈曲しておらず、平板状になっている。このため、第１ボンディングパッド部３１１と第１端子部３１２とは、ｚ方向において同じ位置に配置されている。本実施形態においては、第１ボンディングパッド部３１１、第１端子部３１２および第１連結部３１３は、ｙ方向から見て互いに重なる。

本実施形態においては、第２リード３２は、第２連結部３２３が屈曲しておらず、平板状になっている。このため、第２ボンディングパッド部３２１と第２端子部３２２とは、ｚ方向において同じ位置に配置されている。本実施形態においては、第２ボンディングパッド部３２１、第２端子部３２２および第２連結部３２３は、ｙ方向から見て互いに重なる。

以上のように構成された半導体装置Ａ３においても、第２端子部３２２のｘ方向寸法は、第１端子部３１２のｘ方向寸法よりも大きい。したがって、半導体装置Ａ３においても、半導体装置Ａ３を回路基板に実装する際の、はんだ付け面積を拡大することができる。これにより、半導体装置Ａ３の回路基板への実装強度を高めることができる。また、半導体装置Ａ３において、半導体装置Ａ１，Ａ２と同様に構成された部分は、半導体装置Ａ１，Ａ２と同様の効果を奏することができる。

半導体装置Ａ３においては、第１連結部３１３および第２連結部３２３はともに、屈曲していない。したがって、半導体装置Ａ３の製造時に用いるリードフレーム３０において、第１リード３１および第２リード３２となる部分の折り曲げ加工を行う必要がない。

第３実施形態では、第１実施形態と同様に、第２リード３２とソース電極１１２とを複数のボンディングリボン４２で導通させた場合を示したが、これに限定されない。例えば、第２実施形態と同様に、ストラップ部材４４を用いて、第２リード３２とソース電極１１２とを導通させてもよい。

図１５および図１６は、本開示の第４実施形態に基づく半導体装置を示している。本実施形態の半導体装置Ａ４は、上記半導体装置Ａ１（第１実施形態）と比較して、第２リード３２が半導体素子１１のソース電極１１２に直接接続されている点で異なる。

図１５は、半導体装置Ａ４を示す平面図である。図１５においては、封止樹脂２を透過している。図１６は、図１５のＸＶＩ－ＸＶＩ線に沿う断面図である。

本実施形態においては、第２リード３２は、第２ボンディングパッド部３２１の代わりに、クリップボンディング部３２４を含んでいる。クリップボンディング部３２４は、半導体素子１１のソース電極１１２に接合される部分である。本実施形態においては、図１６に示すように、クリップボンディング部３２４は、はんだやＡｇペーストなどの導電性接合材４５を介して、半導体素子１１のソース電極１１２に接合されている。本実施形態においては、第２連結部３２３は、第２端子部３２２とクリップボンディング部３２４とを繋ぐ部分である。第２連結部３２３は、図１６に示すように、ｘ－ｙ平面に対して傾斜している場合を示すが、ｘ－ｙ平面に対して直立していてもよい。本実施形態においては、半導体素子１１は、第３リード３３（第３ボンディングパッド部３３１）と第２リード３２（クリップボンディング部３２４）により、挟み込まれて支持されている。

以上のように構成された半導体装置Ａ４においても、第２端子部３２２のｘ方向寸法は、第１端子部３１２のｘ方向寸法よりも大きい。したがって、半導体装置Ａ４においても、半導体装置Ａ４を回路基板に実装する際の、はんだ付け面積を拡大することができる。これにより、半導体装置Ａ４の回路基板への実装強度を高めることができる。また、半導体装置Ａ４において、半導体装置Ａ１～Ａ３と同様に構成された部分は、半導体装置Ａ１～Ａ３と同様の効果を奏することができる。

半導体装置Ａ４においては、第２リード３２を半導体素子１１のソース電極１１２に直接接続している。したがって、ソース電極１１２から第２リード３２に直接電流を流すことができる。したがって、半導体装置Ａ４の内部抵抗をさらに低減させることができる。

第４実施形態では、第２リード３２を半導体素子１１のソース電極１１２に直接接続した場合を示したが、これに限定されない。たとえば、さらに第１リード３１を半導体素子１１のゲート電極１１１に直接接続してもよい。

なお、第４実施形態において、図１７に示すように、第２リード３２の第２連結部３２３に貫通孔３２３ａが形成されていてもよい。貫通孔３２３ａは、第２連結部３２３をｚ方向に貫通している。このように貫通孔３２３ａを形成しておくことで、第２リード３２の折り曲げ加工を容易にできる。

図１８～図２０は、本開示の第５実施形態に基づく半導体装置を示している。本実施形態の半導体装置Ａ５は、上記半導体装置Ａ１（第１実施形態）と比較して、半導体素子１１が第３リード３３に搭載されているのではなく、第１リード３１および第２リード３２にまたがって搭載されている点で異なる。

図１８は、半導体装置Ａ５を示す平面図である。図１９は、半導体装置Ａ５を示す底面図である。なお、図１８および図１９においては、封止樹脂２を透過している。図２０は、図１８のＸＸ－ＸＸ線に沿う断面図である。

本実施形態においては、半導体素子１１は、ゲート電極１１１が、導電性接合材４３を介して第１リード３１（第１ボンディングパッド部３１１）に接合されている。また、ソース電極１１２が導電性接合材４３を介して第２リード３２（第２ボンディングパッド部３２１）に接合されている。これにより、半導体素子１１が第１リード３１および第２リード３２にまたがって搭載されている。本実施形態においては、図２０に示すように、半導体装置Ａ５を回路基板に実装した際、半導体素子１１の素子主面１１ａが回路基板に対向する。

本実施形態においては、図１８に示すように、半導体素子１１と第３リード３３とが、ストラップ部材４４を介して、導通している。具体的には、図２０に示すように、ストラップ部材４４のｙ方向一方側の端縁部分が、導電性接合材４４１を介して半導体素子１１のドレイン電極１１３に接合されており、ストラップ部材４４のｙ方向他方側の端縁部分が、導電性接合材４４１を介して第３リード３３の第３ボンディングパッド部３３１に接合されている。これにより、ドレイン電極１１３と第３ボンディングパッド部３３１とが導通し、第３リード３３の第３端子部３３２がドレイン端子となる。なお、半導体素子１１のドレイン電極１１３と第３リード３３とがストラップ部材４４を介して導通するのではなく、上記第４実施形態における第２リード３２と同様に、第３リード３３が直接ドレイン電極１１３に接合されていてもよい。

本実施形態においては、第２リード３２は、２つの側方延出部３２５をさらに含んでいる。２つの側方延出部３２５は、第２ボンディングパッド部３２１のｘ方向の各端縁からそれぞれ１つずつ延びている。各側方延出部３２５の一部は、図１８に示すように、平面視において封止樹脂２から突き出ている。なお、第２リード３２が２つの側方延出部３２５を含んでいなくてもよい。

以上のように構成された半導体装置Ａ５においても、第２端子部３２２のｘ方向寸法は、第１端子部３１２のｘ方向寸法よりも大きい。したがって、半導体装置Ａ５においても、半導体装置Ａ５を回路基板に実装する際の、はんだ付け面積を拡大することができる。これにより、半導体装置Ａ５の回路基板への実装強度を高めることができる。また、半導体装置Ａ５において、半導体装置Ａ１～Ａ４と同様に構成された部分は、半導体装置Ａ１～Ａ４と同様の効果を奏することができる。

図２１および図２２は、本開示の第６実施形態に基づく半導体装置を示している。本実施形態の半導体装置Ａ６は、上記半導体装置Ａ１（第１実施形態）と比較して、半導体素子１１とは異なる半導体素子１２をさらに備えている点で主に異なる。

図２１は、半導体装置Ａ６を示す平面図である。図２１においては、封止樹脂２を透過している。図２２は、半導体装置Ａ６を示す底面図である。

半導体装置Ａ６は、半導体装置Ａ１と比較して、半導体素子１２、第４リード３４および第５リード３５をさらに備えている。

半導体素子１２は、３つの電極を有する３端子素子である。本実施形態においては、半導体素子１２は、半導体素子１１と同じくパワーＭＯＳＦＥＴとしているが、パワーＭＯＳＦＥＴに限定されない。半導体素子１２が、本開示にかかる特許請求の範囲に記載の「第２の半導体素子」に相当する。半導体素子１２は、素子主面１２ａおよび素子裏面１２ｂを有する。

素子主面１２ａおよび素子裏面１２ｂは、ｚ方向において離間しており、互いに反対側を向く。本実施形態においては、素子主面１２ａには、ゲート電極１２１およびソース電極１２２が形成されている。ゲート電極１２１の面積は、ソース電極１２２の面積よりも小さい。本実施形態においては、素子裏面１２ｂには、ドレイン電極１２３が形成されている。素子裏面１２ｂは、半導体装置Ａ１を回路基板に実装した際、当該回路基板に対向する。ゲート電極１２１、ソース電極１２２およびドレイン電極１２３が、本開示にかかる特許請求の範囲に記載の「第４電極」、「第５電極」および「第６電極」にそれぞれ相当する。

本実施形態においては、第３リード３３は、第３ボンディングパッド部３３１および２つの側方延出部３３４を含んでいる。したがって、本実施形態における第３リード３３は、第１実施形態における第３リード３３と比較して、第３端子部３３２および第３連結部３３３を含んでいない。

本実施形態においては、第３ボンディングパッド部３３１は、半導体素子１１を搭載するとともに、半導体素子１２をさらに搭載する。第３ボンディングパッド部３３１は、封止樹脂２の樹脂裏面２２から露出している。第３ボンディングパッド部３３１の下面と樹脂裏面２２とは面一である。第３ボンディングパッド部３３１の下面が第３露出裏面３３ｂである。本実施形態においては、第３露出裏面３３ｂが、本開示にかかる特許請求の範囲に記載の「第３実装部」に相当する。

第４リード３４は、第４先端面３４ａおよび第４露出裏面３４ｂを有している。第４先端面３４ａは、封止樹脂２の第２樹脂側面２３２と同じ方向を向く。本実施形態においては、第４先端面３４ａは平坦である。第４露出裏面３４ｂは、封止樹脂２の樹脂裏面２２から露出する面である。第４リード３４は、第４先端面３４ａを除いて、めっき（図示略）で覆われている。当該めっきの素材は、たとえばＡｇやＳｎなどが挙げられる。なお、第４リード３４におけるめっきの形成領域は、限定されない。本実施形態においては、第４リード３４は、第４ボンディングパッド部３４１、第４端子部３４２および第４連結部３４３を含んでいる。本実施形態においては、第４ボンディングパッド部３４１、第４端子部３４２および第４連結部３４３はともに、平面視矩形状である。

第４ボンディングパッド部３４１は、ボンディングワイヤ４１が接合された部分である。

第４端子部３４２は、半導体装置Ａ６を回路基板に実装する際の端子として機能する部分である。第４端子部３４２は、封止樹脂２から露出する部分を有する。本実施形態においては、第４端子部３４２は、平面視において、封止樹脂２の第２樹脂側面２３２から突き出ている。本実施形態においては、第４端子部３４２が、本開示にかかる特許請求の範囲に記載の「第４実装部」に相当する。

第４連結部３４３は、第４ボンディングパッド部３４１と第４端子部３４２とを繋ぐ部分である。第４連結部３４３は封止樹脂２に覆われている。本実施形態においては、第４連結部３４３は、屈曲している。第４連結部３４３が屈曲していることで、第４ボンディングパッド部３４１は第４端子部３４２よりもｚ方向において上方に位置する。本実施形態においては、第４連結部３４３は、ｚ方向に直交する平面（ｘ－ｙ平面）に対して傾斜している。なお、第４連結部３４３は、ｘ－ｙ平面に対して傾斜しているのではなく、直立していてもよい。

第５リード３５は、第５先端面３５ａおよび第５露出裏面３５ｂを有している。第５先端面３５ａは、封止樹脂２の第２樹脂側面２３２と同じ方向を向く。本実施形態においては、第５先端面３５ａは平坦である。第５露出裏面３５ｂは、封止樹脂２の樹脂裏面２２から露出する面である。第５リード３５は、第５先端面３５ａを除いて、めっき（図示略）で覆われている。当該めっきの素材は、たとえばＡｇやＳｎなどが挙げられる。なお、第５リード３５におけるめっきの形成領域は、限定されない。本実施形態においては、第５リード３５は、第５ボンディングパッド部３５１、第５端子部３５２および第５連結部３５３を含んでいる。本実施形態においては、第５ボンディングパッド部３５１、第５端子部３５２および第５連結部３５３はともに、平面視矩形状である。

第５ボンディングパッド部３５１は、複数のボンディングリボン４２のそれぞれが接合された部分である。第５ボンディングパッド部３５１は、ｘ方向から見て第４ボンディングパッド部３４１に重なる。

第５端子部３５２は、半導体装置Ａ６を回路基板に実装する際の端子として機能する部分である。第５端子部３５２は、封止樹脂２から露出する部分を有する。本実施形態においては、第５端子部３５２は、平面視において、封止樹脂２の第２樹脂側面２３２から突き出ている。本実施形態においては、第５端子部３５２が、本開示にかかる特許請求の範囲に記載の「第５実装部」に相当する。

第５連結部３５３は、第５ボンディングパッド部３５１と第５端子部３５２とを繋ぐ部分である。本実施形態においては、第５連結部３５３は、屈曲している。第５連結部３５３が屈曲していることで、第５ボンディングパッド部３５１は第５端子部３５２よりもｚ方向において上方に位置する。本実施形態においては、第５連結部３５３は、ｚ方向に直交する平面（ｘ－ｙ平面）に対して傾斜している。なお、第５連結部３５３は、ｘ－ｙ平面に対して傾斜しているのではなく、直立していてもよい。

第４端子部３４２および第５端子部３５２はともに、平面視において封止樹脂２の第２樹脂側面２３２から突き出ている。第４端子部３４２および第５端子部３５２は、ｚ方向において同じ位置に配置されており、図２１に示すようにｘ方向に並んでいる。また、図２１に示すように、第５端子部３５２のｘ方向寸法は、第４端子部３４２のｘ方向寸法よりも大きい。

本実施形態においては、図２１に示すように、第４端子部３４２のｘ方向寸法は、第１端子部３１２のｘ方向寸法と同じである。また、第１端子部３１２と第４端子部３４２とは、ｙ方向から見て重なる。さらに、本実施形態においては、図２１に示すように、第５端子部３５２のｘ方向寸法は、第２端子部３２２のｘ方向寸法と同じである。また、第２端子部３２２と第５端子部３５２とは、ｙ方向から見て重なる。したがって、ｙ方向から見て、第１樹脂側面２３１のうち第１端子部３１２と第２端子部３２２とに挟まれた領域は、第２樹脂側面２３２のうち第４端子部３４２と第５端子部３５２とに挟まれた領域に重なる。

以上のように構成された半導体装置Ａ６においても、第２端子部３２２のｘ方向寸法は、第１端子部３１２のｘ方向寸法よりも大きい。したがって、半導体装置Ａ６においても、半導体装置Ａ６を回路基板に実装する際の、はんだ付け面積を拡大することができる。これにより、半導体装置Ａ６の回路基板への実装強度を高めることができる。また、半導体装置Ａ６において、半導体装置Ａ１～Ａ５と同様に構成された部分は、半導体装置Ａ１～Ａ５と同様の効果を奏することができる。

半導体装置Ａ６においては、半導体素子１１および半導体素子１２を備えている。よって、半導体素子１１と半導体素子１２との組み合わせにより、半導体装置Ａ６の多機能化を図ることができる。

第６実施形態では、半導体素子１１のドレイン電極１１３と半導体素子１２のドレイン電極１２３とを第３リード３３に接合させることで、２つの半導体素子１１，１２のドレイン電極１１３，１２３同士を接続した場合を示したが、これに限定されない。たとえば、２つの半導体素子１１，１２のゲート電極１１１，１２１同士を接続し、かつ、ソース電極１１２，１２２同士を接続するようにしてもよい。

図２３および図２４は、本開示の第７実施形態に基づく半導体装置を示している。本実施形態の半導体装置Ａ７は、上記半導体装置Ａ６（第６実施形態）と比較して、半導体素子１２の代わりに半導体素子１３を備えている点で異なる。

図２３は、半導体装置Ａ７を示す平面図である。図２３においては、封止樹脂２を透過している。図２４は、半導体装置Ａ７を示す底面図である。

半導体素子１３は、２つの電極を有する２端子素子である。本実施形態においては、半導体素子１３は、ダイオードとしているが、ダイオードに限定されない。半導体素子１３が、本開示にかかる特許請求の範囲に記載の「第２の半導体素子」に相当する。半導体素子１３は、素子主面１３ａおよび素子裏面１３ｂを有する。

素子主面１３ａおよび素子裏面１３ｂは、ｚ方向において離間しており、互いに反対側を向く。本実施形態においては、素子主面１３ａには、図２３に示すように、アノード電極１３１およびカソード電極１３２が形成されている。本実施形態においては、半導体装置Ａ７を回路基板に実装した際、半導体素子１１の素子裏面１１ｂおよび半導体素子１３の素子裏面１３ｂが当該回路基板に対向する。

本実施形態における第３リード３３は、上記第６実施形態における第３リード３３と同様に構成される。ただし、本実施形態における第３リード３３には、半導体素子１１と半導体素子１３とが搭載されている。

本実施形態においては、第４リード３４は、ボンディングリボン４２を介して、半導体素子１３のアノード電極１３１に導通している。よって、第４リード３４の第４端子部３４２は、アノード端子として機能する。また、第５リード３５は、ボンディングリボン４２を介して、半導体素子１３のカソード電極１３２に導通している。よって、第５リード３５の第５端子部３５２は、カソード端子として機能する。なお、本実施形態においては、ボンディングリボン４２により、第４リード３４と半導体素子１３とを接続し、また、第５リード３５と半導体素子１３とを接続しているが、これに限定されない。たとえばボンディングリボン４２の代わりに、ボンディングワイヤ４１あるいはストラップ部材４４を用いてもよい。

以上のように構成された半導体装置Ａ７においても、第２端子部３２２のｘ方向寸法は、第１端子部３１２のｘ方向寸法よりも大きい。したがって、半導体装置Ａ７においても、半導体装置Ａ７を回路基板に実装する際の、はんだ付け面積を拡大することができる。これにより、半導体装置Ａ７の回路基板への実装強度を高めることができる。また、半導体装置Ａ７において、半導体装置Ａ１～Ａ６と同様に構成された部分は、半導体装置Ａ１～Ａ６と同様の効果を奏することができる。

半導体装置Ａ７においては、半導体素子１１および半導体素子１３を備えている。よって、半導体素子１１と半導体素子１３との組み合わせにより、半導体装置Ａ７の多機能化を図ることができる。

第７実施形態では、図２３に示すように、第４リード３４および第５リード３５が略同じ大きさである場合、すなわち第４端子部３４２のｘ方向寸法および第５端子部３５２のｘ方向寸法が略同じである場合を示したがこれに限定されない。たとえば、図２５に示すように、第４端子部３４２のｘ方向寸法と第５端子部３５２のｘ方向寸法とを変えてもよい。図２５においては、第５端子部３５２のｘ方向寸法が第４端子部３４２のｘ方向寸法よりも大きい場合を示している。このような図２５に示す態様においては、半導体装置Ａ６の外観と略同等にすることができる。

第７実施形態では、半導体素子１３が素子主面１３ａにアノード電極１３１およびカソード電極１３２の両方が形成されている場合を示したが、これに限定されない。たとえば、アノード電極１３１およびカソード電極１３２の一方が素子主面１３ａに形成され、他方が素子裏面１３ｂに形成されていてもよい。図２６および図２７は、このような変形例に係る半導体装置を示す平面図である。なお、これらの図において封止樹脂２を透過している。図２６および図２７はともに、素子主面１３ａにアノード電極１３１が形成されており、素子裏面１３ｂにカソード電極１３２が形成されている場合を示している。

図２６に示す態様においては、半導体素子１３のアノード電極１３１が第４リード３４に導通しており、第４端子部３４２がアノード端子として機能する。また、半導体素子１３のカソード電極１３２が第３リード３３と導通しており、第３リード３３の第３露出裏面３３ｂがカソード端子として機能する。なお、本変形例においては、第３リード３３が半導体素子１１のドレイン電極１１３にも導通しているので、第３リード３３の第３露出裏面３３ｂは、ドレイン端子とカソード端子との共通端子となる。

図２７に示す態様においては、半導体素子１３のアノード電極１３１が第２リード３２に導通しており、第２端子部３２２がアノード端子として機能する。なお、本変形例においては、第２リード３２が半導体素子１１のソース電極１１２にも導通しているので、第２リード３２の第２端子部３２２は、ソース端子とアノード端子との共通端子となる。また、半導体素子１３のカソード電極１３２が第３リード３３と導通しており、第３端子部３３２がカソード端子として機能する。なお、本変形例においては、第３リード３３が半導体素子１１のドレイン電極１１３にも導通しているので、第３リード３３の第３端子部３３２は、ドレイン端子とカソード端子との共通端子となる。

図２８および図２９は、本開示の第８実施形態に基づく半導体装置を示している。本実施形態の半導体装置Ａ８は、上記半導体装置Ａ１（第１実施形態）と比較して、第３リード３３が複数の第３端子部３３２を含んでいる点で異なる。本実施形態においては、第３リード３３が２つの第３端子部３３２を含んでいる場合について説明する。なお、理解の便宜上、２つの第３端子部３３２をそれぞれ第３端子部３３２ａ，３３２ｂとする。

図２８は、半導体装置Ａ８を示す平面図である。図２８においては、封止樹脂２を透過している。図２９は、半導体装置Ａ８を示す底面図である。

第３端子部３３２ａ，３３２ｂはともに、平面視において封止樹脂２の第２樹脂側面２３２から突き出ている。第３端子部３３２ａおよび第３端子部３３２ｂが、本開示にかかる特許請求の範囲に記載の「第１露出部」および「第２露出部」にそれぞれ相当する。第３端子部３３２ａ，３３２ｂは、図２８に示すように、平面視において互いに離間している。第３端子部３３２ａ，３３２ｂは、図２８に示すようにｘ方向に並んでおり、かつ、ｚ方向において同じ位置に配置されている。また、図２８に示すように、第３端子部３３２ｂのｘ方向寸法は、第３端子部３３２ａのｘ方向寸法よりも大きい。

本実施形態においては、図２８に示すように、第３端子部３３２ａのｘ方向寸法は、第１端子部３１２のｘ方向寸法と同じである。また、第１端子部３１２と第３端子部３３２ａとは、ｙ方向から見て重なる。さらに、本実施形態においては、図２８に示すように、第３端子部３３２ｂのｘ方向寸法は、第２端子部３２２のｘ方向寸法と同じである。また、第２端子部３２２と第３端子部３３２ｂとは、ｙ方向から見て重なる。したがって、ｙ方向から見て、第１樹脂側面２３１のうち第１端子部３１２と第２端子部３２２とに挟まれた領域は、第２樹脂側面２３２のうち第３端子部３３２ａと第３端子部３３２ｂとに挟まれた領域に重なる。

以上のように構成された半導体装置Ａ８においても、第２端子部３２２のｘ方向寸法は、第１端子部３１２のｘ方向寸法よりも大きい。したがって、半導体装置Ａ８においても、半導体装置Ａ８を回路基板に実装する際の、はんだ付け面積を拡大することができる。これにより、半導体装置Ａ８の回路基板への実装強度を高めることができる。また、半導体装置Ａ８において、半導体装置Ａ１～Ａ７と同様に構成された部分は、半導体装置Ａ１～Ａ７と同様の効果を奏することができる。

半導体装置Ａ８においては、第３リード３３は、２つの第３端子部３３２（３３２ａ，３３２ｂ）を含んでいる。これらの第３端子部３３２ａ，３３２ｂは、平面視において封止樹脂２を挟んで、第１端子部３１２および第２端子部３２２と対照的に配置されている。上記半導体装置Ａ６において、第４端子部３４２および第５端子部３５２は、平面視において封止樹脂２を挟んで、第１端子部３１２および第２端子部３２２と対照的に配置されている。したがって、半導体装置Ａ８の外観を、上記半導体装置Ａ６の外観と略同等にすることができる。

第８実施形態では、第３リード３３が２つの第３端子部３３２を含んでいる場合を示したが、第３端子部３３２の個数は限定されない。たとえば、第３リード３３が３つや４つの第３端子部３３２を含んでいてもよい。

第１実施形態ないし第８実施形態では、封止樹脂２から露出する各端子部（第１端子部３１２、第２端子部３２２、第３端子部３３２、第４端子部３４２および第５端子部３５２）が、平面視において矩形状である場合（図１参照）を示したが、これに限定されない。例えば、各端子部において、各先端面（第１先端面３１ａ、第２先端面３２ａ、第３先端面３３ａ、第４先端面３４ａおよび第５先端面３５ａ）が、平面視において窪んでいてもよい。図３０は、このような変形例に係る半導体装置の一例を示している。図３０は、図１に対応する平面図である。図３０に示す半導体装置は、各端子部（第１端子部３１２、第２端子部３２２および第３端子部３３２）に窪み３９が形成されている。なお、窪み３９の形状、大きさおよび個数は、図３０に示したものに限定されない。たとえば、第１端子部３１２に形成された窪み３９は、第２端子部３２２および第３端子部３３２に形成された窪み３９と同じ大きさであってもよいし、異なる大きさであってもよい。なお、図３０においては、第１端子部３１２に形成された窪み３９は、第２端子部３２２および第３端子部３３２に形成された窪み３９よりも小さい場合を示している。また、第１端子部３１２、第２端子部３２２および第３端子部３３２のすべてに窪み３９がなくてもよい。たとえば、第１先端面３１ａには窪み３９がなくてもよい。当該窪み３９には、上記しためっきが施されている。めっきは、各リード３１～３５の素材よりもはんだに対する濡れ性が優れている。このため、各端子部に窪み３９を設けることで、本変形例に係る半導体装置を回路基板に実装したときに、はんだの接合強度が高くなる。したがって、実装強度を高めることができる。さらに、このように構成された半導体装置は、その製造工程において、リードフレーム３０を切断線ＣＬ２，ＣＬ３（図９参照）で切断するときに必要な力を低減することができる。なお、上記図３０に示した態様とは反対に、各先端面（第１先端面３１ａ、第２先端面３２ａ、第３先端面３３ａ、第４先端面３４ａおよび第５先端面３５ａ）が、図３１に示すように、平面視において周囲よりも突き出ていてもよい。

第１実施形態ないし第８実施形態では、封止樹脂２から露出する各端子部（第１端子部３１２、第２端子部３２２、第３端子部３３２、第４端子部３４２および第５端子部３５２）がｘ方向から見て矩形状である場合（図４参照）を示したが、これに限定されない。例えば、各端子部において、封止樹脂２（第１樹脂側面２３１あるいは第２樹脂側面２３２）に近い基端部分のｚ方向寸法（厚み）が、その反対側の先端部分のｚ方向寸法（厚み）よりも大きくてもよい。すなわち、先端部分の厚みが、基端部分の厚みよりも小さくてもよい。たとえば基端部分の厚みが０．２５ｍｍのとき、先端部分の厚みがおよそその半分の０．１２ｍｍとする。図３２～図３４は、このような変形例に係る半導体装置の一例を示している。これらの図は、図４に対応する側面図である。図３２および図３３は、ｘ方向視において、各端子部を階段状にした場合を示しており、図３２は、各端子部のｚ方向下面側（図３２の右側）が凹んでおり、図３３は、各端子部のｚ方向上面側（図３３の左側）が凹んでいる場合を示している。図３４は、各端子部のｚ方向下面（図３４の右側の面）がｙ方向に対して傾斜している場合を示している。このように構成された半導体装置は、その製造工程において、リードフレーム３０を切断線ＣＬ２，ＣＬ３（図９参照）で切断するときに必要な力を低減することができる。さらに、各端子部において、めっきが施された領域を増やすことができるので、当該変形例に係る半導体装置を回路基板に実装したときに、はんだの接合強度が高くなる。したがって、実装強度を高めることができる。

図３５および図３６は、本開示の第９実施形態に基づく半導体装置を示している。本実施形態の半導体装置Ａ９は、上記半導体装置Ａ１（第１実施形態）と比較して、第１リード３１、第２リード３２および第３リード３３が平面視において封止樹脂２から突き出ていない点で異なる。半導体装置Ａ９は、いわゆるＱＦＮパッケージ（Quad flat no lead package）型の半導体装置である。

図３５は、半導体装置Ａ９を示す平面図である。図３５においては、封止樹脂２を透過している。図３６は、半導体装置Ａ９を示す底面図である。

本実施形態においては、第１リード３１は、平面視において、封止樹脂２（第１樹脂側面２３１）から突き出ておらず、第１先端面３１ａが第１樹脂側面２３１と面一である。また、本実施形態においては、第１先端面３１ａおよび第１露出裏面３１ｂが、回路基板に実装する際の端子として機能する。本実施形態においては、第１先端面３１ａおよび第１露出裏面３１ｂが、本開示にかかる特許請求の範囲に記載の「第１実装部」に相当する。

本実施形態においては、第２リード３２は、平面視において、封止樹脂２（第１樹脂側面２３１）から突き出ておらず、第２先端面３２ａが第１樹脂側面２３１と面一である。また、本実施形態においては、第２先端面３２ａおよび第２露出裏面３２ｂが、回路基板に実装する際の端子として機能する。本実施形態においては、第２先端面３２ａおよび第２露出裏面３２ｂが、本開示にかかる特許請求の範囲に記載の「第２実装部」に相当する。

本実施形態においては、第３リード３３は、平面視において封止樹脂２（第２樹脂側面２３２）から突き出ておらず、第３先端面３３ａが第２樹脂側面２３２と面一である。また、本実施形態においては、第３先端面３３ａおよび第３露出裏面３３ｂが、回路基板に実装する際の端子として機能する。本実施形態においては、第３先端面３３ａおよび第３露出裏面３３ｂが、本開示にかかる特許請求の範囲に記載の「第３実装部」に相当する。

以上のように構成された半導体装置Ａ９においては、ｙ方向視において、第２リード３２の第２先端面３２ａおよび第２露出裏面３２ｂのｘ方向寸法が、第１リード３１の第１先端面３１ａおよび第１露出裏面３１ｂのｘ方向寸法よりも大きい。したがって、半導体装置Ａ９を回路基板に実装する際の、はんだ付け面積を拡大することができる。これにより、半導体装置Ａ９の回路基板への実装強度を高めることができる。また、半導体装置Ａ９において、半導体装置Ａ１～Ａ８と同様に構成された部分は、半導体装置Ａ１～Ａ８と同様の効果を奏することができる。

第９実施形態では、半導体装置Ａ１において、各リード３１～３３が封止樹脂２から突き出ていない場合を示したが、半導体装置Ａ２～Ａ８においても、同様に各リード３１～３５が封止樹脂２から突き出ていないように構成することも可能である。すなわち、半導体装置Ａ２～Ａ８においても、ＱＦＮパッケージ型にすることができる。

第９実施形態では、各リード３１～３３が封止樹脂２から突き出ていない場合を示したが、反対に、各リード３１～３３をさらに突出させて、各端子部３１２，３２２，３３２をガルウイング状に延ばした、いわゆるＳＯＰ(Small Outline Package)型の半導体装置にしてもよい。

本開示の半導体装置は、上記した実施形態に限定されるものではない。本開示の半導体装置の各部の具体的な構成は、種々に設計変更自在である。

Ａ１～Ａ９：半導体装置
１１ ：半導体素子
１１ａ ：素子主面
１１ｂ ：素子裏面
１１１ ：ゲート電極
１１２ ：ソース電極
１１３ ：ドレイン電極
１２ ：半導体素子
１２ａ ：素子主面
１２ｂ ：素子裏面
１２１ ：ゲート電極
１２２ ：ソース電極
１２３ ：ドレイン電極
１３ ：半導体素子
１３ａ ：素子主面
１３ｂ ：素子裏面
１３１ ：アノード電極
１３２ ：カソード電極
２ ：封止樹脂
２１ ：樹脂主面
２２ ：樹脂裏面
２３ ：樹脂側面
２３１ ：第１樹脂側面
２３２ ：第２樹脂側面
３０ ：リードフレーム
３１ ：第１リード
３１ａ ：第１先端面
３１ｂ ：第１露出裏面
３１１ ：第１ボンディングパッド部
３１２ ：第１端子部
３１３ ：第１連結部
３２ ：第２リード
３２ａ ：第２先端面
３２ｂ ：第２露出裏面
３２１ ：第２ボンディングパッド部
３２２ ：第２端子部
３２３ ：第２連結部
３２３ａ ：貫通孔
３２４ ：クリップボンディング部
３２５ ：側方延出部
３３ ：第３リード
３３ａ ：第３先端面
３３ｂ ：第３露出裏面
３３ｃ ：側方先端面
３３１ ：第３ボンディングパッド部
３３２，３３２ａ，３３２ｂ：第３端子部
３３３ ：第３連結部
３３４ ：側方延出部
３４ ：第４リード
３４ａ ：第４先端面
３４ｂ ：第４露出裏面
３４１ ：第４ボンディングパッド部
３４２ ：第４端子部
３４３ ：第４連結部
３５ ：第５リード
３５ａ ：第５先端面
３５ｂ ：第５露出裏面
３５１ ：第５ボンディングパッド部
３５２ ：第５端子部
３５３ ：第５連結部
３９ ：窪み
４１ ：ボンディングワイヤ
４２ ：ボンディングリボン
４３ ：導電性接合材
４４ ：ストラップ部材
４４１ ：導電性接合材
４５ ：導電性接合材

Claims (13)

1. 厚さ方向において互いに反対側を向く素子主面および素子裏面を有し、前記素子主面に第１電極および第２電極が形成された半導体素子と、
   各々が前記半導体素子に導通する複数のリードと、
   前記厚さ方向に直交する第１方向において互いに反対側を向く第１樹脂側面および第２樹脂側面を有し、前記複数のリードの一部ずつおよび前記半導体素子を覆う封止樹脂と、
   前記封止樹脂に覆われており、第４電極および第５電極が形成された第２の半導体素子と、
   を備えており、
   前記複数のリードは、前記第１電極に導通する第１リードおよび前記第２電極に導通する第２リードを含み、
   前記第１リードは、前記第１樹脂側面から露出する第１実装部を含んでおり、
   前記第２リードは、前記第１樹脂側面から露出する第２実装部を含んでおり、
   前記第２実装部は、前記厚さ方向および前記第１方向に直交する第２方向において、前記第１実装部に並び、かつ、前記第１実装部よりも前記第２方向の寸法が大きく、
   前記半導体素子には、前記素子裏面に第３電極が形成されており、
   前記複数のリードは、さらに前記第３電極に導通する第３リードを含み、
   前記第３リードは、前記第２樹脂側面から露出する第３実装部を含んでおり、
   前記第１電極と前記第４電極とは、前記第２リードを介して電気的に接続され、
   前記第３電極と前記第５電極とは、前記第３リードを介して電気的に接続される、
   ことを特徴とする半導体装置。
2. 前記第２実装部は、前記封止樹脂の前記第１方向の中央を繋ぐ線分の延長線に交わる、請求項１に記載の半導体装置。
3. 前記封止樹脂の前記第２方向の寸法に対する、前記第１実装部と前記第２実装部との離間距離の割合は、０．０８以上である、
   請求項１または請求項２に記載の半導体装置。
4. 前記割合は、０．３５以下である、
   請求項３に記載の半導体装置。
5. 前記第１実装部は、前記厚さ方向から見て、前記第１樹脂側面から突き出ており、
   前記第２実装部は、前記厚さ方向から見て、前記第１樹脂側面から突き出ている、
   請求項１ないし請求項４のいずれか一項に記載の半導体装置。
6. 前記第１実装部および前記第２実装部はともに、前記第１樹脂側面が向く方向と同じ方向を向く端面が、前記厚さ方向から見て窪んでいる、
   請求項５に記載の半導体装置。
7. 前記第１実装部および前記第２実装部はともに、前記第１樹脂側面に近い基端部分の前記厚さ方向の寸法が、先端部分の前記厚さ方向の寸法よりも大きい、
   請求項５または請求項６に記載の半導体装置。
8. 前記第２実装部は、前記厚さ方向に貫通した貫通孔を有する、
   請求項５ないし請求項７のいずれか一項に記載の半導体装置。
9. 前記第３実装部は、互いに離間した第１露出部および第２露出部を含んでおり、
   前記第２露出部は、前記第２方向において前記第１露出部に並び、かつ、前記第１露出部よりも前記第２方向の寸法が大きい、
   請求項１ないし請求項８のいずれか一項に記載の半導体装置。
10. 前記第１樹脂側面のうち前記第１実装部と前記第２実装部とに挟まれた領域と、前記第２樹脂側面のうち前記第１露出部と前記第２露出部とに挟まれた領域とが、前記第１方向から見て重なる、
    請求項９に記載の半導体装置。
11. 前記第３実装部は、前記厚さ方向から見て、前記第２樹脂側面から突き出ている、
    請求項１ないし請求項１０のいずれか一項に記載の半導体装置。
12. 前記半導体素子は、パワーＭＯＳＦＥＴであり、
    前記第１電極は、ソース電極であり、
    前記第２電極は、ゲート電極であり、
    前記第３電極は、ドレイン電極である、
    請求項１ないし請求項１１のいずれか一項に記載の半導体装置。
13. 前記第２の半導体素子は、ダイオードであり、
    前記第４電極は、アノード電極であり、
    前記第５電極は、カソード電極である、
    請求項１ないし請求項１２のいずれか一項に記載の半導体装置。

Images