WO2023100754A1 - 半導体装置 - Google Patents

Abstract

半導体装置は、端子部を含むリードと、前記端子部の一部を覆う封止樹脂とを備える。前記リードは、母材および前記母材を覆う金属層を含む。前記母材は、前記端子部を構成する第１端子延出部を有する。前記第１端子延出部は、前記封止樹脂から露出し且つ厚さ方向に直交する第１方向に延びる。前記第１端子延出部は、前記第１方向に臨む第１端面部と、前記厚さ方向および前記第１方向に直交する第２方向に臨む第１側壁とを含む。前記第１側壁は、前記第１方向において、前記第１端面部寄りに位置する第１側面部と、前記封止樹脂寄りに位置する第２側面部と、前記第１側面部および前記第２側面部の間に位置する第３側面部とを有する。前記金属層は、前記第１端面部、前記第１側面部および前記第２側面部を覆い、前記第３側面部を避けた位置に設けられている。

Description

半導体装置

　本開示は、半導体装置に関する。

　半導体素子を備えた半導体装置は、様々な構成が提案されている。特許文献１には、従来の半導体装置の一例が開示されている。同文献に開示された半導体装置は、半導体素子、リードおよび封止樹脂を備えている。半導体素子は、リードに支持されている。封止樹脂は、リードの一部と半導体素子とを覆っている。リードは、複数の端子部を有する。各端子部は、封止樹脂から露出する部分を含み、たとえば回路基板に実装する際に、はんだ等の接合材によって接合される。リードは、適所がめっき層で覆われた構成を有する。一方、各端子部の先端は、たとえば半導体装置の製造に用いられる金属板（リードフレーム）を切断することによって形成された切断面が露出しており、めっき層に覆われていない。この端子部先端の切断面は、めっき層と比べて、はんだに対する濡れ性が劣る。このことは、回路基板に対する半導体装置の実装信頼性の低下を招き得る。また、端子部先端において切断時に金属バリが発生するが、この金属バリが端子部の先端から突き出ると、半導体装置の実装信頼性の低下を招き得る。

特開２０１７－１３５２４１号公報

　本開示は、従来よりも改良が施された半導体装置を提供することを一の課題とする。特に本開示は、上記した事情に鑑み、実装信頼性の低下を抑制するのに適した半導体装置を提供することを一の課題とする。

　本開示の第１の側面によって提供される半導体装置は、リードと、半導体素子と、封止樹脂とを備える。前記リードは、厚さ方向の一方側を向く第１面を有するダイパッド、および複数の端子部を含む。前記半導体素子は、前記リードの前記第１面に搭載されている。前記封止樹脂は、前記半導体素子、前記ダイパッドの少なくとも一部、および前記複数の端子部の各々の一部を覆う。前記リードは、母材と、前記母材の一部を覆う金属層とを含む。前記母材は、前記複数の端子部の少なくとも１つを構成する第１端子延出部を有する。前記第１端子延出部は、前記封止樹脂から露出し且つ前記厚さ方向に直交する第１方向に延びている。前記第１端子延出部は、前記第１方向に臨む第１端面部と、前記厚さ方向および前記第１方向に直交する第２方向に臨む第１側壁とを含む。前記第１側壁は、前記第１方向において前記第１端面部寄りに位置する第１側面部と、前記第１方向において前記封止樹脂寄りに位置する第２側面部と、前記第１方向において前記第１側面部および前記第２側面部の間に位置する第３側面部とを有する。前記金属層は、前記第１端面部、前記第１側面部および前記第２側面部を覆い、且つ前記第３側面部を避けた位置に設けられている。

　上記構成によれば、たとえば、半導体装置の実装信頼性の低下を抑制することができる。

　本開示のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。

図１は、本開示の第１実施形態に係る半導体装置を示す平面図である。 図２は、図１に示す半導体装置の底面図である。 図３は、図１に示す半導体装置の平面図（封止樹脂を透過）である。 図４は、図１に示す半導体装置の右側面図である。 図５は、図１に示す半導体装置の左側面図である。 図６は、図３のＶＩ－ＶＩ線に沿う断面図である。 図７は、図３のＶＩＩ－ＶＩＩ線に沿う断面図である。 図８は、図３のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。 図９は、図１の第１端子部周辺の拡大図である。 図１０は、図１の第２端子部周辺の拡大図である。 図１１は、図９の右側面図である。 図１２は、図９の左側面図である。 図１３は、図１０の右側面図である。 図１４は、図１０の左側面図である。 図１５は、図９のＸＶ－ＸＶ線に沿う断面図である。 図１６は、図９のＸＶＩ－ＸＶＩ線に沿う断面図である。 図１７は、図１０のＸＶＩＩ－ＸＶＩＩ線に沿う断面図である。 図１８は、図１に示す半導体装置の製造の際に用いられるリードフレームの一部を表す要部平面図である。 図１９は、第１実施形態の第１変形例に係る半導体装置を示す平面図である。 図２０は、図１９の第１端子部周辺の拡大図である。 図２１は、図１９の第２端子部周辺の拡大図である。 図２２は、図１９に示す半導体装置の製造の際に用いられるリードフレームの一部を表す要部平面図である。 図２３は、第１実施形態の第２変形例に係る半導体装置を示す平面図である。 図２４は、図２３の第１端子部周辺の拡大図である。 図２５は、図２３の第２端子部周辺の拡大図である。 図２６は、図２３に示す半導体装置の製造の際に用いられるリードフレームの一部を表す要部平面図である。 図２７は、本開示の第２実施形態に係る半導体装置を示す平面図である。 図２８は、図２７に示す半導体装置の底面図である。 図２９は、図２７に示す半導体装置の平面図（封止樹脂を透過）である。 図３０は、図２７に示す半導体装置の右側面図である。 図３１は、図２７に示す半導体装置の左側面図である。 図３２は、図２９のＸＸＸＩＩ－ＸＸＸＩＩ線に沿う断面図である。 図３３は、図２９のＸＸＸＩＩＩ－ＸＸＸＩＩＩ線に沿う断面図である。 図３４は、図２９のＸＸＸＩＶ－ＸＸＸＩＶ線に沿う断面図である。 図３５は、図２７の第２端子部周辺の拡大図である。 図３６は、第２実施形態の変形例に係る半導体装置を示す平面図である。 図３７は、図３６のＸＸＸＶＩＩ－ＸＸＸＶＩＩ線に沿う断面図である。 図３８は、図３６のＸＸＸＶＩＩＩ－ＸＸＸＶＩＩＩ線に沿う断面図である。 図３９は、図３６の第２端子部周辺の拡大図である。 図４０は、図３６に示す半導体装置の製造の際に用いられるリードフレームの一部を表す要部平面図である。

　以下、本開示の好ましい実施の形態につき、図面を参照して具体的に説明する。

　本開示における「第１」、「第２」、「第３」等の用語は、単にラベルとして用いたものであり、必ずしもそれらの対象物に順列を付することを意図していない。

　本開示において、「ある物Ａがある物Ｂに形成されている」および「ある物Ａがある物Ｂ上に形成されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接形成されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに形成されていること」を含む。同様に、「ある物Ａがある物Ｂに配置されている」および「ある物Ａがある物Ｂ上に配置されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接配置されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに配置されていること」を含む。同様に、「ある物Ａがある物Ｂ上に位置している」とは、特段の断りのない限り、「ある物Ａがある物Ｂに接して、ある物Ａがある物Ｂ上に位置していること」、および、「ある物Ａとある物Ｂとの間に他の物が介在しつつ、ある物Ａがある物Ｂ上に位置していること」を含む。また、「ある物Ａがある物Ｂにある方向に見て重なる」とは、特段の断りのない限り、「ある物Ａがある物Ｂのすべてに重なること」、および、「ある物Ａがある物Ｂの一部に重なること」を含む。

　第１実施形態：
　図１～図１０に基づき、本開示の第１実施形態に係る半導体装置Ａ１０について説明する。半導体装置Ａ１０は、複数のリード１Ａ，１Ｂ，１Ｃ、半導体素子２、絶縁部３、金属積層部４、導通部材５、導電性接合材６１，６２，６３および封止樹脂７を備える。

　図１は、半導体装置Ａ１０を示す平面図である。図２は、半導体装置Ａ１０を示す底面図である。図３は、半導体装置Ａ１０を示す平面図である。図４は、半導体装置Ａ１０を示す右側面図である。図５は、半導体装置Ａ１０を示す左側面図である。図６は、図３のＶＩ－ＶＩ線に沿う断面図である。図７は、図３のＶＩＩ－ＶＩＩ線に沿う断面図である。図８は、図３のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。図９は、図１の部分拡大図（後述する第１端子部１３周辺の拡大図）である。図１０は、図１の部分拡大図（後述する第２端子部１５，１８周辺の拡大図）である。図１１は、図９の右側面図である。図１２は、図９の左側面図である。図１３は、図１０の右側面図である。図１４は、図１０の左側面図である。図１５は、図９のＸＶ－ＸＶ線に沿う断面図である。図１６は、図９のＸＶＩ－ＸＶＩ線に沿う断面図である。図１７は、図１０のＸＶＩＩ－ＸＶＩＩ線に沿う断面図である。なお、図３は、理解の便宜上、封止樹脂７を透過している。

　半導体装置Ａ１０の説明においては、半導体素子２の厚さ方向を「厚さ方向ｚ」と呼ぶ。厚さ方向ｚに対して直交する方向を「第１方向ｘ」と呼ぶ。厚さ方向ｚおよび第１方向ｘの双方に対して直交する方向を「第２方向ｙ」と呼ぶ。図１および図２に示すように、半導体装置Ａ１０は、厚さ方向ｚに見て矩形状（あるいは略矩形状）である。半導体装置Ａ１０の大きさは特に限定されない。

　リード１Ａ、リード１Ｂおよびリード１Ｃは、たとえば、金属板（リードフレーム）に打ち抜き加工や折り曲げ加工等を施すことにより形成されている。リード１Ａ、リード１Ｂおよびリード１Ｃの厚さは、特に限定されず、たとえば０．１ｍｍ～０．３ｍｍである。詳細は後述するが、各リード１Ａ～１Ｃは、母材１０１および金属層１０２を含んで構成される（図６～図８参照）。母材１０１の構成材料は特に限定されず、たとえば銅（Ｃｕ）およびニッケル（Ｎｉ）のいずれか、またはこれらの合金などからなる。金属層１０２は、母材１０１の一部を覆っており、本実施形態では、金属層１０２は、母材１０１の大半を覆っている。金属層１０２は、たとえば母材１０１の表面に形成されためっき層である。当該めっき層の構成材料は特に限定されず、たとえばＳｎを主成分とする合金からなる。

　図３に示すように、リード１Ａは、リード１Ｂおよびリード１Ｃに対して、第１方向ｘに離間して配置されている。リード１Ｂおよびリード１Ｃは、第２方向ｙに並べられている。リード１Ａ～１Ｃは、厚さ方向ｚに見て、互いに離間して配置されている。厚さ方向ｚ視におけるサイズは、リード１Ａが最大であり、リード１Ｃが最小である。

　図３、図６～図８に示すように、リード１Ａは、ダイパッド１２および複数（本実施形態では４つ）の第１端子部１３を有する。ダイパッド１２は、たとえば厚さ方向ｚに見て矩形状である。ダイパッド１２は、第１面１２１および裏面実装部１２２を有する。第１面１２１は、厚さ方向ｚの一方側を向いており、裏面実装部１２２は第１面１２１とは反対側（厚さ方向ｚの他方側）を向く。第１面１２１には、半導体素子２が搭載されている。図２、図６等に示すように、裏面実装部１２２は、封止樹脂７から露出している。裏面実装部１２２は、半導体装置Ａ１０を図示しない回路基板に実装する際に、はんだなどの接合材によって接合される部位である。

　複数の第１端子部１３は、ダイパッド１２に対して第１方向ｘの一方側（図６における右側）に位置する。複数の第１端子部１３は、各々、ダイパッド１２の第１方向ｘの一方側につながり、第１方向ｘの一方側に延びている。複数の第１端子部１３は、第２方向ｙに間隔を隔てて配置されている。各第１端子部１３は、厚さ方向ｚに直交する方向（図示した例では第１方向ｘ）を長手方向として延びる「端子部」の一例である。複数の第１端子部１３は、各々、裏面実装部１３１を有する。裏面実装部１３１は、厚さ方向ｚの他方側（図６における下側）を向く。裏面実装部１３１は、封止樹脂７から露出している。裏面実装部１３１は、半導体装置Ａ１０を図示しない回路基板に実装する際に、はんだなどの接合材によって接合される部位である。

　図３および図６に示すように、リード１Ｂは、パッド部１４、複数（本実施形態では３つ）の第２端子部１５および複数（本実施形態では３つ）の屈曲部１６を有する。パッド部１４は、複数の第２端子部１５に対して、厚さ方向ｚの一方側（図６における上側）に位置している。また、パッド部１４は、複数の第２端子部１５に対して第１方向ｘの内方に位置している。

　複数の第２端子部１５は、リード１Ａのダイパッド１２に対して第１方向ｘの他方側（図６における左側）に位置する。複数の第２端子部１５は、各々、第１方向ｘの他方側に延びている。複数の第２端子部１５は、第２方向ｙに間隔を隔てて配置されている。各第２端子部１５は、厚さ方向ｚに直交する方向（図示した例では第１方向ｘ）を長手方向として延びる「端子部」の一例である。複数の第２端子部１５は、各々、裏面実装部１５１を有する。裏面実装部１５１は、厚さ方向ｚの他方側（図６における下側）を向く。裏面実装部１５１は、封止樹脂７から露出している。裏面実装部１５１は、半導体装置Ａ１０を図示しない回路基板に実装する際に、はんだなどの接合材によって接合される部位である。複数の屈曲部１６は、パッド部１４と複数の第２端子部１５とを各別につないでおり、第２方向ｙに見て屈曲形状である。

　図３および図７に示すように、リード１Ｃは、パッド部１７、第２端子部１８および屈曲部１９を有する。パッド部１７は、第２端子部１８に対して、厚さ方向ｚの一方側（図７における上側）に位置している。また、パッド部１７は、第２端子部１８に対して第１方向ｘの内方に位置している。

　第２端子部１８は、リード１Ａのダイパッド１２に対して第１方向ｘの他方側（図７における左側）に位置する。第２端子部１８は、第１方向ｘの他方側に延びている。リード１Ｂの複数の第２端子部１５およびリード１Ｃの第２端子部１８は、第２方向ｙに間隔を隔てて配置されている。第２端子部１８は、厚さ方向ｚに直交する方向（図示した例では第１方向ｘ）を長手方向として延びる「端子部」の一例である。第２端子部１８は、裏面実装部１８１を有する。裏面実装部１８１は、厚さ方向ｚの他方側（図７における下側）を向く。裏面実装部１８１は、封止樹脂７から露出している。裏面実装部１８１は、半導体装置Ａ１０を図示しない回路基板に実装する際に、はんだなどの接合材によって接合される部位である。屈曲部１９は、パッド部１７と第２端子部１８とをつないでおり、第２方向ｙに見て屈曲形状である。

　図６、図７、図９～図１７に示すように、リード１Ａ～１Ｃを構成する母材１０１は、第１端子延出部１０３を有する。本実施形態において、リード１Ａ～１Ｃそれぞれにおける母材１０１は、第１端子延出部１０３を有する。リード１Ａにおける母材１０１には、複数の第１端子部１３それぞれに対応して複数の第１端子延出部１０３が設けられている。リード１Ａの母材１０１において、各第１端子延出部１０３は、これに対応する第１端子部１３を構成する部分である。リード１Ｂにおける母材１０１には、複数の第２端子部１５それぞれに対応して複数の第１端子延出部１０３が設けられている。リード１Ｂの母材１０１において、各第１端子延出部１０３は、これに対応する第２端子部１５を構成する部分である。リード１Ｃにおける母材１０１には、第２端子部１８対応して第１端子延出部１０３が設けられている。リード１Ｃの母材１０１において、第１端子延出部１０３は、第２端子部１８を構成する部分である。

　各第１端子延出部１０３は、封止樹脂７から露出し、厚さ方向ｚに直交する方向（本実施形態では第１方向ｘ）に延びている。本実施形態において、第１端子延出部１０３は、第１端面部１０４、第１側壁１０５および第２側壁１１５を含む。

　第１端面部１０４は、第１端子延出部１０３が延びる方向（第１方向ｘ）の先端部に位置し、第１方向ｘに臨む。本実施形態において、第１端面部１０４は、第１方向ｘを向く平坦面である。第１端子部１３を構成する第１端子延出部１０３において、第１端面部１０４は、第１方向ｘの一方側を向く。第２端子部１５（１８）を構成する第１端子延出部１０３において、第１端面部１０４は、第１方向ｘの他方側を向く。

　第１側壁１０５は、厚さ方向ｚに見て第１端子延出部１０３が延びる方向（第１方向ｘ）と直交する方向（本実施形態では第２方向ｙ）に臨む。本実施形態では、第１側壁１０５は、第２方向ｙの一方側に臨む。図９、図１０、図１１、図１３に示すように、第１側壁１０５は、第１側面部１０６、第２側面部１０７および第３側面部１０８を有する。第１側面部１０６は、第１方向ｘにおいて第１端面部１０４寄りに位置する。第２側面部１０７は、第１方向ｘにおいて封止樹脂７寄りに位置する。第３側面部１０８は、第１方向ｘにおいて第１側面部１０６および第２側面部１０７の間に位置する。

　図９、図１０に示すように、第１側面部１０６および第２側面部１０７は、第３側面部１０８に対して第２方向ｙの他方側（図９、図１０における左側）に位置する。第１側面部１０６は、第１方向ｘにおいて第３側面部１０８から離れるにつれて第２方向ｙの他方側に位置し、厚さ方向ｚに見て凹んだ円弧状とされている。

　本実施形態において、第２側面部１０７は、第２側面第１部１０７ａおよび第２側面第２部１０７ｂを有する。第２側面第１部１０７ａは、第２方向ｙの一方側（図９、図１０における右側）を向く平坦面である。第２側面第２部１０７ｂは、第２側面第１部１０７ａおよび第３側面部１０８の双方につながり、第１方向ｘにおいて第３側面部１０８から離れるにつれて第２方向ｙの他方側に位置する。第２側面第２部１０７ｂは、厚さ方向ｚに見て凹んだ円弧状とされている。本実施形態において、第３側面部１０８は、第２方向ｙの一方側（図９、図１０における右側）を向く平坦面である。

　金属層１０２は、第１端面部１０４および第１側壁１０５（第１側面部１０６、第２側面部１０７および第３側面部１０８）のうち、第１端面部１０４、第１側面部１０６および第２側面部１０７を覆っている。金属層１０２は、第３側面部１０８を避けた位置に設けられており、第３側面部１０８は金属層１０２に覆われていない。第３側面部１０８は、たとえば半導体装置の製造に用いられる金属板（リードフレーム）を切断することによって形成された切断面であり、母材１０１表面が露出している。図１１および図１３において、リードフレームを切断することによって形成された切断面には、ハッチングを付している。

　本実施形態では、第１側壁１０５の各部の第１方向ｘにおける長さは、以下の関係となっている。図１１および図１３に示すように、第１側面部１０６の第１方向ｘにおける長さである第１寸法Ｌ１は、第２側面部１０７の第１方向ｘにおける長さである第２寸法Ｌ２よりも小である。また、第１側壁１０５の第１方向ｘにおける長さＬ１０に対する第３側面部１０８の第１方向ｘにおける長さＬ１１の割合は、０．２５～０．７倍の範囲である。

　第２側壁１１５は、第２方向ｙにおいて第１側壁１０５と反対側に臨む。本実施形態では、第２側壁１１５は、第２方向ｙの他方側に臨む。図９、図１０、図１２、図１４に示すように、第２側壁１１５は、第４側面部１１６、第５側面部１１７および第６側面部１１８を有する。第４側面部１１６は、第１方向ｘにおいて第１端面部１０４寄りに位置する。第５側面部１１７は、第１方向ｘにおいて封止樹脂７寄りに位置する。第３側面部１０８は、第１方向ｘにおいて第４側面部１１６および第５側面部１１７の間に位置する。

　図９、図１０に示すように、第４側面部１１６および第５側面部１１７は、第６側面部１１８に対して第２方向ｙの一方側（図９、図１０における右側）に位置する。第４側面部１１６は、第１方向ｘにおいて第６側面部１１８から離れるにつれて第２方向ｙの一方側に位置し、厚さ方向ｚに見て凹んだ円弧状とされている。

　本実施形態において、第５側面部１１７は、第５側面第１部１１７ａおよび第５側面第２部１１７ｂを有する。第５側面第１部１１７ａは、第２方向ｙの他方側（図９、図１０における左側）を向く平坦面である。第５側面第２部１１７ｂは、第５側面第１部１１７ａおよび第６側面部１１８の双方につながり、第１方向ｘにおいて第６側面部１１８から離れるにつれて第２方向ｙの一方側に位置する。第５側面第２部１１７ｂは、厚さ方向ｚに見て凹んだ円弧状とされている。本実施形態において、第６側面部１１８は、第２方向ｙの他方側（図９、図１０における左側）を向く平坦面である。

　金属層１０２は、第２側壁１１５（第４側面部１１６、第５側面部１１７および第６側面部１１８）のうち、第４側面部１１６および第５側面部１１７を覆っている。金属層１０２は、第６側面部１１８を避けた位置に設けられており、第６側面部１１８は金属層１０２に覆われていない。第６側面部１１８は、たとえば半導体装置の製造に用いられる金属板（リードフレーム）を切断することによって形成された切断面であり、母材１０１表面が露出している。図１２および図１４において、リードフレームを切断することによって形成された切断面には、ハッチングを付している。

　本実施形態では、第２側壁１１５の各部の第１方向ｘにおける長さは、以下の関係となっている。図１２および図１４に示すように、第４側面部１１６の第１方向ｘにおける長さである第３寸法Ｌ３は、第５側面部１１７の第１方向ｘにおける長さである第４寸法Ｌ４よりも小である。また、第２側壁１１５の第１方向ｘにおける長さＬ１２に対する第６側面部１１８の第１方向ｘにおける長さＬ１３の割合は、０．２５～０．７倍の範囲である。

　金属層１０２は、第１端子延出部１０３のうち、第３側面部１０８および第６側面部１１８を除いた他の部分を覆っている。金属層１０２は、第１端子延出部１０３の先端部周辺において、第１端面部１０４と、この第１端面部１０４につながる第１側壁１０５の第１側面部１０６と、第１端面部１０４につながる第２側壁１１５の第４側面部１１６と、を覆っている。

　図１８は、半導体装置Ａ１０の製造の際に用いられるリードフレームの一部を表す要部平面図である。図１８においては、切断前のリードフレーム９を想像線（二点鎖線）で示している。リードフレーム９は、母材の表面全体が金属層で覆われている。リードフレーム９は、複数の第１端子部１３それぞれの第１方向ｘにおける中間に交差して第２方向ｙに延びるバー状部９１を有する。図１８に示すように、バー状部９１には、複数ずつの凹部９１１～９１４が形成されている。凹部９１１は、第１端子延出部１０３の第１側面部１０６に対応する半円状である。凹部９１２は、第１端子延出部１０３の第２側面第２部１０７ｂに対応する半円状である。凹部９１３は、第１端子延出部１０３の第４側面部１１６に対応する半円状である。凹部９１４は、第１端子延出部１０３の第５側面第２部１１７ｂに対応する半円状である。リードフレーム９のバー状部９１について、凹部９１１，９１２の第２方向ｙの中央を第１方向ｘと厚さ方向ｚがなすｘｚ平面に沿って切断し、且つ凹部９１３，９１４の第２方向ｙの中央をｘｚ平面に沿って切断する。これにより、第３側面部１０８および第６側面部１１８が切断面（母材１０１の表面）となる複数の第１端子延出部１０３が形成される。なお、図示説明は省略するが、複数の第２端子部１５、および第２端子部１８における第１端子延出部１０３（第３側面部１０８および第６側面部１１８）の形成は、上記の複数の第１端子部１３の場合と同様の方法により行う。

　半導体素子２は、半導体装置Ａ１０の電気的機能を発揮する要素である。半導体素子２の種類は特に限定されず、本実施形態においては、半導体素子２は、トランジスタとして構成されている。図３、図６～図８に示すように、半導体素子２は、素子本体２０、第１電極２１、第２電極２２および第３電極２３を有する。

　素子本体２０は、厚さ方向ｚに見て矩形状である。素子本体２０は、素子主面２０１および素子裏面２０２を有する。素子主面２０１および素子裏面２０２は、厚さ方向ｚにおいて互いに反対側を向く。素子主面２０１は、厚さ方向ｚにおいてダイパッド１２の第１面１２１と同じ側を向く。このため、素子裏面２０２は、第１面１２１に対向している。

　第１電極２１および第３電極２３は、素子主面２０１上に配置されている。第２電極２２は、素子裏面２０２上に配置されている。第１電極２１、第２電極２２および第３電極２３の構成材料は、たとえば銅およびアルミニウム（Ａｌ）のいずれか、またはこれらの合金などからなる。本実施形態においては、第１電極２１は、ソース電極であり、第２電極２２は、ドレイン電極であり、第３電極２３は、ゲート電極である。

　本実施形態において、第１電極２１は、素子主面２０１の大半を覆っている。具体的には、第１電極２１は、矩形状の素子主面２０１のうち、周縁部および１つの隅部（図３において右下の隅部）を除いた領域に配置されている。第１電極２１は、第１電極パッド部２１２を有する。第１電極パッド部２１２は、厚さ方向ｚに見て絶縁部３の内側に位置する。第３電極２３は、素子主面２０１の１つの隅部（図３において右下の隅部）に配置されている。第２電極２２は、素子裏面２０２の全面（あるいは略全面）を覆っている。

　第２電極２２は、導電性接合材６２を介して第１面１２１（ダイパッド１２）に電気的に接合されている。導電性接合材６２は、ダイパッド１２と第２電極２２とを導通接合する。導電性接合材６２は、たとえばはんだである。

　半導体装置Ａ１０は、ワイヤ６５を備える。ワイヤ６５は、第３電極２３とリード１Ｃのパッド部１７とに電気的に接合されている。ワイヤ６５は、第３電極２３とリード１Ｃとを導通接合する。

　図３、図６～図８に示すように、絶縁部３は、第１電極２１上および素子主面２０１上に跨って配置されている。絶縁部３は、厚さ方向ｚに見て第１電極２１の外周縁と重なる環状をなしている。絶縁部３の外端縁は、厚さ方向ｚに見て素子主面２０１の外周縁の近傍に位置する。第１電極２１において、厚さ方向ｚに見て絶縁部３の内端縁の内側に位置する領域が第１電極パッド部２１２とされる。絶縁部３は、たとえば複数の絶縁層が積層形成された構成である。絶縁部３は、たとえば窒化物からなる下側の絶縁層に、樹脂材料からなる上側の絶縁層が積層された構成とされる。下側絶縁層を構成する窒化物としては、たとえばＳｉＮ、ＳｉＯＮやＳｉＯ₂が挙げられる。上側絶縁層を構成する樹脂材料としては、たとえばポリイミド樹脂が挙げられる。

　図３、図６～図８に示すように、金属積層部４は、第１電極２１上および絶縁部３上に跨って配置されており、たとえば複数の金属層が積層された構成を有する。金属積層部４は、たとえば、チタン（Ｔｉ）を含む金属層、ニッケルを含む金属層、および銀（Ａｇ）を含む金属層がこの順に積層された構成である。

　図３および図６に示すように、導通部材５は、半導体素子２の第１電極２１と、リード１Ｂと、に接合されている。導通部材５は、金属製の板材により構成される。当該金属は、銅または銅合金である。導通部材５は、打ち抜き加工や曲げ加工がなされた金属製の板材である。本実施形態において、導通部材５は、素子側接合部５１、リード側接合部５２および中間部５３を有する。図６に示すように、素子側接合部５１、リード側接合部５２および中間部５３は、第２方向ｙに見て適宜屈曲してつながっている。

　素子側接合部５１は、導電性接合材６１を介して第１電極２１の第１電極パッド部２１２に接合されている。導電性接合材６１は、素子側接合部５１（導通部材５）と第１電極パッド部２１２とを導通接合する。導電性接合材６１は、たとえばはんだである。

　図６～図８に示すように、素子側接合部５１には、突出部５１１および凹部５１２が形成されている。突出部５１１は、素子側接合部５１の下面（素子主面２０１に対向する面）から下方（厚さ方向ｚの他方側）に突出している。図示した例では、２つの突出部５１１が第１方向ｘにおいて間隔を隔てて設けられており、各突出部５１１は一定幅で第２方向ｙに延びる。凹部５１２は、素子側接合部５１の下面から上方（厚さ方向ｚの一方側）に部分的に凹む部位である。図示した例では、２つの凹部５１２が第２方向ｙにおいて間隔を隔てて設けられており、各凹部５１２は一定幅で第１方向ｘに延びる。

　第１電極パッド部２１２と素子側接合部５１との接合時には、突出部５１１が第１電極パッド部２１２側に押し付けられつつ、突出部５１１の周囲には十分な量の導電性接合材６１が存在する。これにより、素子側接合部５１と第１電極パッド部２１２との導通が適切に維持される。また、素子側接合部５１の下面には、凹部５１２が設けられている。これにより、導電性接合材６１にボイド（空隙）が存在しても当該ボイドは凹部５１２に収容され得る。したがって、導電性接合材６１中のボイドを抑制することができる。なお、図示した凹部５１２に代えて、ボイド抑制のために、素子側接合部５１の厚さ方向ｚに貫通する貫通孔を形成してもよい。

　リード側接合部５２は、導電性接合材６３を介してリード１Ｂのパッド部１４に接合されている。導電性接合材６３は、リード側接合部５２（導通部材５）とパッド部１４（リード１Ｂ）とを導通接合する。導電性接合材６３は、たとえばはんだである。図６に示すように、リード側接合部５２は、周囲よりも厚さ方向ｚの他方側（図中下側）に位置する凸部を有する。パッド部１４とリード側接合部５２との接合時には、当該凸部がパッド部１４に押し付けられつつ、前記凸部の周囲には十分な量の導電性接合材６３が存在する。これにより、リード側接合部５２とパッド部１４との導通が適切に維持される。

　中間部５３は、第１方向ｘにおいて素子側接合部５１およびリード側接合部５２の間に位置する。中間部５３は、素子側接合部５１およびリード側接合部５２の双方につながっている。

　なお、上記の導通部材５に代えて、複数のワイヤを第１電極２１とリード１Ｂのパッド部１４とに電気的に接合する構成としてもよい。また、本実施形態と異なり、本開示の半導体装置は、絶縁部３および金属積層部４を具備しない構成でもよい。

　封止樹脂７は、リード１Ａ、リード１Ｂおよびリード１Ｃの一部ずつと、半導体素子２と、絶縁部３と、金属積層部４と、導通部材５と、ワイヤ６５とを覆っている。より詳細には、封止樹脂７は、リード１Ａにおけるダイパッド１２の少なくとも一部と、複数の第２端子部１５、複数の第２端子部１５および第２端子部１８の一部ずつと、を覆っている。封止樹脂７は、たとえば黒色のエポキシ樹脂からなる。

　図１、図２、図４～図８に示すように、封止樹脂７は、樹脂主面７１、樹脂裏面７２および樹脂側面７３～７６を有する。樹脂主面７１および樹脂裏面７２は、厚さ方向ｚにおいて反対側を向いている。樹脂主面７１は、厚さ方向ｚの一方側を向いており、素子主面２０１および第１面１２１と同じ側を向く。樹脂裏面７２は、厚さ方向ｚの他方側を向いており、素子裏面２０２および裏面実装部１２２と同じ側を向く。

　樹脂側面７３～７６の各々は、樹脂主面７１および樹脂裏面７２につながるとともに、厚さ方向ｚにおいて樹脂主面７１と樹脂裏面７２とに挟まれている。樹脂側面７３および樹脂側面７４は、第１方向ｘにおいて互いに反対側を向く。樹脂側面７３は第１方向ｘの一方側を向いており、樹脂側面７４は第１方向ｘの他方側を向いている。樹脂側面７５および樹脂側面７６は、第２方向ｙにおいて互いに反対側を向く。樹脂側面７５は第２方向ｙの一方側を向いており、樹脂側面７６は第２方向ｙの他方側を向いている。図１に示すように、樹脂側面７３から、複数の第１端子部１３の各々の一部が突出している。また、樹脂側面７４から、複数の第２端子部１５、および第２端子部１８の各々の一部が突出している。図示した例では、樹脂側面７３～７６は、各々、厚さ方向ｚに対して若干傾斜している。なお、図１、図２、図４～図８に示す封止樹脂７の形状は一例である。封止樹脂７の形状は、例示された形状に限定されない。

　次に、本実施形態の作用効果について説明する。

　半導体装置Ａ１０において、各リード１Ａ～１Ｃは、母材１０１およびこの母材１０１を覆う金属層１０２を含んで構成される。母材１０１は、第１端子部１３、第２端子部１５および第２端子部１８それぞれを構成する第１端子延出部１０３を有する。第１端子延出部１０３は、封止樹脂７から露出して第１方向ｘに延びており、第１方向ｘに臨む第１端面部１０４と、第２方向ｙに臨む第１側壁１０５と、を含む。第１側壁１０５は、第１側面部１０６、第２側面部１０７および第３側面部１０８を有する。第１側面部１０６は、第１方向ｘにおいて第１端面部１０４寄りに位置し、第１端面部１０４につながる。第２側面部１０７は、封止樹脂７寄りに位置する。第３側面部１０８は、第１側面部１０６および第２側面部１０７の間に位置する。金属層１０２は、第１端面部１０４、第１側面部１０６および第２側面部１０７を覆い、第３側面部１０８を避けた位置に設けられている。

　このような構成によれば、第１端子延出部１０３の先端部である第１端面部１０４、およびこの第１端面部１０４につながる第１側壁１０５の第１側面部１０６は、金属層１０２に覆われているため、半導体装置Ａ１０の製造の際、リードフレーム９を切断することによる金属バリが発生しない。これにより、リードフレーム９の切断によって発生する金属バリが第１端子部１３、第２端子部１５および第２端子部１８の先端から突き出ることは防止される。したがって、たとえば半導体装置Ａ１０を回路基板に実装する際、実装信頼性の低下を抑制することができる。

　金属層１０２は、第１端子延出部１０３の先端部周辺（第１端面部１０４および第１側面部１０６）を覆っている。金属層１０２は、めっき層であり、母材１０１よりもはんだに対する濡れ性が優れている。このため、半導体装置Ａ１０をはんだによって回路基板に接合する場合、第１端子部１３、第２端子部１５および第２端子部１８の先端面およびこれにつながる側面が、はんだに覆われる。これにより、半導体装置Ａ１０の実装強度を高めることができ、半導体装置Ａ１０の実装信頼性の向上が図られる。

　本実施形態において、第１端子延出部１０３は、第２側壁１１５を含む。第２側壁１１５は、第２方向ｙにおいて第１側壁１０５とは反対側（第２方向ｙの他方側）に臨む。第２側壁１１５は、第４側面部１１６、第５側面部１１７および第６側面部１１８を有する。第４側面部１１６は、第１方向ｘにおいて第１端面部１０４寄りに位置し、第１端面部１０４につながる。第５側面部１１７は、封止樹脂７寄りに位置する。第６側面部１１８は、第４側面部１１６および第５側面部１１７の間に位置する。金属層１０２は、第４側面部１１６および第５側面部１１７を覆い、第６側面部１１８を避けた位置に設けられている。このような構成によれば、第１端子延出部１０３の先端部である第１端面部１０４、この第１端面部１０４につながる第１側壁１０５の第１側面部１０６、および第１端面部１０４につながる第２側壁１１５の第４側面部１１６は、金属層１０２に覆われているため、半導体装置Ａ１０の製造の際、リードフレーム９を切断することによる金属バリが発生しない。これにより、リードフレーム９の切断によって発生する金属バリが第１端子部１３、第２端子部１５および第２端子部１８の先端から突き出ることは、より的確に防止される。したがって、たとえば半導体装置Ａ１０を回路基板に実装する際、実装信頼性の低下をより抑制することができる。

　第１側壁１０５の第１方向ｘにおける長さＬ１０に対する第３側面部１０８の第１方向ｘにおける長さＬ１１の割合、および第２側壁１１５の第１方向ｘにおける長さＬ１２に対する第６側面部１１８の第１方向ｘにおける長さＬ１３の割合は、０．２５～０．７倍であり、比較的小さくされている。これにより、リードフレーム９の切断面である第３側面部１０８および第６側面部１１８の面積を小さくすることができる。これにより、リードフレーム９の切断時の負荷を低減することができ、金属バリの発生を抑制することができる。このことは、半導体装置Ａ１０の実装信頼性の低下を抑制するうえでより好ましい。

　第１側面部１０６および第２側面第２部１０７ｂは、第１方向ｘにおいて第３側面部１０８から離れるにつれて第２方向ｙの他方側に位置する。第４側面部１１６および第５側面第２部１１７ｂは、第１方向ｘにおいて第６側面部１１８から離れるにつれて第２方向ｙの一方側に位置する。このような形状は、リードフレーム９において、くびれた形状の凹部９１１，９１２の中央および凹部９１３，９１４の中央を切断することにより形成される。これにより、リードフレーム９の切断時の負荷をより低減することができ、金属バリの発生をより抑制することができる。このことは、半導体装置Ａ１０の実装信頼性の低下を抑制するうえでより好ましい。

　複数の第１端子部１３のうち第２方向ｙの一方側端および他方側端に位置するもの、および複数の第２端子部１５，１８のうち第２方向ｙの一方側端および他方側端に位置するものはそれぞれ、第１端子延出部１０３を有する。これにより、半導体装置Ａ１０の４隅において、実装強度を効果的に高めることができる。本実施形態では、半導体装置Ａ１０の複数の第１端子部１３、複数の第２端子部１５、および第２端子部１８のすべてが第１端子延出部１０３を有する。これにより、半導体装置Ａ１０の実装強度をさらに高めることができる。

　第１実施形態の第１変形例：
　図１９～図２１は、第１実施形態の第１変形例に係る半導体装置Ａ１１を示している。図１９は、半導体装置Ａ１１を示す平面図である。図２０は、図１９の部分拡大図（第１端子部１３周辺の拡大図）である。図２０は、図１９の部分拡大図（第２端子部１５，１８周辺の拡大図）である。なお、図１９以降の図面において、上記実施形態の半導体装置Ａ１０と同一または類似の要素には、上記実施形態と同一の符号を付しており、適宜説明を省略する。

　本変形例の半導体装置Ａ１１においては、複数の第１端子部１３、複数の第２端子部１５および第２端子部１８のそれぞれにおいて、第１側壁１０５および第２側壁１１５の構成が上記実施形態と異なっている。本変形例では、第１側面部１０６および第２側面部１０７は、第３側面部１０８に対して第２方向ｙの他方側に段差が付いた形状である。同様に、第４側面部１１６および第５側面部１１７は、第６側面部１１８に対して第２方向ｙの一方側に段差が付いた形状である。

　図２２は、半導体装置Ａ１０の製造の際に用いられるリードフレームの一部を表す要部平面図である。図２２においては、切断前のリードフレーム９を想像線（二点鎖線）で示している。リードフレーム９は、母材の表面全体が金属層で覆われている。リードフレーム９は、複数の第１端子部１３それぞれの第１方向ｘにおける中間に交差して第２方向ｙに延びるバー状部９１を有する。バー状部９１の第１方向ｘの幅は、比較的小さくされている。リードフレーム９のバー状部９１について、第１側面部１０６、第２側面部１０７の近傍および第４側面部１１６および第５側面部１１７の近傍をｘｚ平面に沿って切断する。これにより、第３側面部１０８および第６側面部１１８が切断面（母材１０１の表面）となる複数の第１端子延出部１０３が形成される。なお、図示説明は省略するが、複数の第２端子部１５、および第２端子部１８における第１端子延出部１０３（第３側面部１０８および第６側面部１１８）の形成は、上記の複数の第１端子部１３の場合と同様の方法により行う。

　本変形例の半導体装置Ａ１１によれば、第１端子延出部１０３の先端部である第１端面部１０４、およびこの第１端面部１０４につながる第１側壁１０５の第１側面部１０６は、金属層１０２に覆われているため、半導体装置Ａ１０の製造の際、リードフレーム９を切断することによる金属バリが発生しない。これにより、リードフレーム９の切断によって発生する金属バリが第１端子部１３、第２端子部１５および第２端子部１８の先端から突き出ることは防止される。したがって、たとえば半導体装置Ａ１１を回路基板に実装する際、実装信頼性の低下を抑制することができる。その他にも、上記実施形態の半導体装置Ａ１０と同様の構成の範囲において、上記実施形態と同様の作用効果を奏する。

　第１実施形態の第２変形例：
　図２３～図２５は、第１実施形態の第２変形例に係る半導体装置Ａ１２を示している。図２３は、半導体装置Ａ１２を示す平面図である。図２４は、図２３の部分拡大図（第１端子部１３周辺の拡大図）である。図２５は、図２３の部分拡大図（第２端子部１５，１８周辺の拡大図）である。

　本変形例の半導体装置Ａ１２においては、複数の第１端子部１３、複数の第２端子部１５および第２端子部１８のそれぞれにおいて、第１側壁１０５および第２側壁１１５の構成が上記実施形態と異なっている。本変形例では、第２側面部１０７は、第３側面部１０８に対して第２方向ｙの他方側に段差が付いた形状である。同様に、第５側面部１１７は、第６側面部１１８に対して第２方向ｙの一方側に段差が付いた形状である。

　図２６は、半導体装置Ａ１０の製造の際に用いられるリードフレームの一部を表す要部平面図である。図２６においては、切断前のリードフレーム９を想像線（二点鎖線）で示している。リードフレーム９は、母材の表面全体が金属層で覆われている。リードフレーム９は、複数の第１端子部１３それぞれの第１方向ｘにおける中間に交差して第２方向ｙに延びるバー状部９１を有する。図２６に示すように、バー状部９１には、複数ずつの凹部９１１，９１３が形成されている。凹部９１１は、第１端子延出部１０３の第１側面部１０６に対応する半円状である。凹部９１３は、第１端子延出部１０３の第４側面部１１６に対応する半円状である。リードフレーム９のバー状部９１について、凹部９１１の第２方向ｙの中央をｘｚ平面に沿って切断し、且つ凹部９１３の第２方向ｙの中央をｘｚ平面に沿って切断する。これにより、第３側面部１０８および第６側面部１１８が切断面（母材１０１の表面）となる複数の第１端子延出部１０３が形成される。なお、図示説明は省略するが、複数の第２端子部１５、および第２端子部１８における第１端子延出部１０３（第３側面部１０８および第６側面部１１８）の形成は、上記の複数の第１端子部１３の場合と同様の方法により行う。

　本変形例の半導体装置Ａ１２によれば、第１端子延出部１０３の先端部である第１端面部１０４、およびこの第１端面部１０４につながる第１側壁１０５の第１側面部１０６は、金属層１０２に覆われているため、半導体装置Ａ１０の製造の際、リードフレーム９を切断することによる金属バリが発生しない。これにより、リードフレーム９の切断によって発生する金属バリが第１端子部１３、第２端子部１５および第２端子部１８の先端から突き出ることは防止される。したがって、たとえば半導体装置Ａ１２を回路基板に実装する際、実装信頼性の低下を抑制することができる。その他にも、上記実施形態の半導体装置Ａ１０と同様の構成の範囲において、上記実施形態と同様の作用効果を奏する。

　第２実施形態：
　図２７～図３５は、本開示の第２実施形態に半導体装置Ａ２０を示している。半導体装置Ａ２０は、複数のリード１Ａ，１Ｃ，１Ｄ、半導体素子２、導電性接合材６１，６２，６４および封止樹脂７を備える。

　図２７は、半導体装置Ａ２０を示す平面図である。図２８は、半導体装置Ａ２０を示す底面図である。図２９は、半導体装置Ａ２０を示す平面図である。図３０は、半導体装置Ａ２０示す右側面図である。図３１は、半導体装置Ａ２０を示す左側面図である。図３２は、図２９のＸＸＸＩＩ－ＸＸＸＩＩ線に沿う断面図である。図３３は、図２９のＸＸＸＩＩＩ－ＸＸＸＩＩＩ線に沿う断面図である。図３４は、図２９のＸＸＸＩＶ－ＸＸＸＩＶ線に沿う断面図である。図３５は、図２７の部分拡大図（後述する第２端子部１８，１９２周辺の拡大図）である。なお、図２９は、理解の便宜上、封止樹脂７を透過している。

　本実施形態の半導体装置Ａ２０は、２つの半導体素子２を備え、それに伴い種々の変更が施されている。２つの半導体素子２は、第２方向ｙの一方側（図２９における右側）と第２方向ｙの他方側（図２９における左側）とに対をなして配置される。半導体装置Ａ２０では、第２方向ｙの一方側および他方側のそれぞれに、半導体素子２と、リード１Ａ，１Ｃ，１Ｄと、導電性接合材６１，６２，６４とが配置される。第２方向ｙの一方側（図２９の右側）におけるリード１Ａ，１Ｃ，１Ｄ、半導体素子２、および導電性接合材６１，６２，６４の構成と、第２方向ｙの他方側におけるリード１Ａ，１Ｃ，１Ｄ、半導体素子２、および導電性接合材６１，６２，６４の構成とは、実質的に同一である。半導体装置Ａ２０において、各半導体素子２は、たとえばＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などのスイッチング機能を有するパワー半導体チップであり、２つの半導体素子２を同期整流やハーフブリッジといった形で組み合わせて回路として使われるものである。

　図２９、図３２～図３４に示すように、リード１Ａは、ダイパッド１２および複数（本実施形態では２つ）の第１端子部１３を有する。本実施形態において、複数の第１端子部１３の各々の構成は、上記第１実施形態に係る半導体装置Ａ１０の第１端子部１３と実質的に同一である。したがって、リード１Ａにおける母材１０１には、複数の第１端子部１３それぞれに対応して複数の第１端子延出部１０３が設けられている。詳細な図示説明は省略するが、第１端子延出部１０３は、第１端面部１０４、第１側壁１０５および第２側壁１１５を含む。第１側壁１０５は、上記の半導体装置Ａ１０に関して参照した図９、図１１に表れているのと同様に、第１側面部１０６、第２側面部１０７および第３側面部１０８を有する。第２側壁１１５は、上記の半導体装置Ａ１０に関して参照した図９、図１２に表れているのと同様に、第４側面部１１６、第５側面部１１７および第６側面部１１８を有する。なお、図示説明は省略するが、複数の第１端子部１３における第１端子延出部１０３（第３側面部１０８および第６側面部１１８）の形成は、上記の半導体装置Ａ１０における複数の第１端子部１３の場合と同様の方法により行う。

　図２９および図３２に示すように、リード１Ｃは、パッド部１７および第２端子部１８を有する。パッド部１７は、第２端子部１８に対して第１方向ｘの内方に位置している。パッド部１７は、導電性接合材６４を介して半導体素子２の第３電極２３に接合されている。導電性接合材６４は、パッド部１７（リード１Ｃ）と第３電極２３とを導通接合する。第２端子部１８は、リード１Ａのダイパッド１２に対して第１方向ｘの他方側（図３２における左側）に位置する。本実施形態において、第２端子部１８は、封止樹脂７から露出しており、途中屈曲しつつ、第１方向ｘの他方側に延びている。

　図３２～図３４に示すように、リード１Ｄは、素子側接合部１９１、第２端子部１９２および中間部１９３を有する。素子側接合部１９１は、導電性接合材６１を介して第１電極２１に接合されている。導電性接合材６１は、素子側接合部１９１（リード１Ｄ）と第１電極２１とを導通接合する。

　図３２、図３３に示すように、素子側接合部１９１には、突出部１９１ａが形成されている。突出部１９１ａは、素子側接合部１９１の下面（素子主面２０１に対向する面）から下方（厚さ方向ｚの他方側）に突出している。図示した例では、２つの突出部１９１ａが第１方向ｘにおいて間隔を隔てて設けられており、各突出部１９１ａは一定幅で第２方向ｙに延びる。第１電極２１と素子側接合部１９１との接合時には、素子側接合部１９１が第１電極２１側に押し付けられつつ、素子側接合部１９１の周囲には十分な量の導電性接合材６１が存在する。これにより、素子側接合部１９１と第１電極２１との導通が適切に維持される。

　第２端子部１９２は、リード１Ａのダイパッド１２に対して第１方向ｘの他方側（図３３３における左側）に位置する。第２端子部１９２は、封止樹脂７から露出しており、途中屈曲しつつ、第１方向ｘの他方側に延びている。第２端子部１９２は、厚さ方向ｚに直交する方向（図示した例では第１方向ｘ）を長手方向として延びる「端子部」の一例である。第２端子部１９２は、裏面実装部１９４を有する。裏面実装部１９４は、厚さ方向ｚの他方側（図３３における下側）を向く。裏面実装部１９４は、半導体装置Ａ２０を図示しない回路基板に実装する際に、はんだなどの接合材によって接合される部位である。リード１Ｃの第２端子部１８およびリード１Ｄの第２端子部１９２は、第２方向ｙに間隔を隔てて配置されている。また、２つのリード１Ｃにおける２つの第２端子部１８および２つのリード１Ｄにおける２つの第２端子部１９２は、第２方向ｙにおいて交互に間隔を隔てて配置される。

　中間部１９３は、第１方向ｘにおいて素子側接合部１９１および第２端子部１９２の間に位置する。中間部１９３は、素子側接合部１９１および第２端子部１９２の双方につながっている。

　本実施形態においては、図３０、図３１、図３５に示すように、第２端子部１８および第２端子部１９２の各々は、第１側壁１０５および第２側壁１１５を含む。第２端子部１８および第２端子部１９２の各々において、第１側壁１０５および第２側壁１１５の構成が上記第１実施形態と異なっている。本実施形態では、第３側面部１０８および第６側面部１１８は、第２端子部１８，１９２の屈曲形状部分に設けられている。また、第１側面部１０６および第２側面部１０７は、第３側面部１０８に対して第２方向ｙの他方側に段差が付いた形状である。同様に、第４側面部１１６および第５側面部１１７は、第６側面部１１８に対して第２方向ｙの一方側に段差が付いた形状である。

　本実施形態の半導体装置Ａ２０においては、第２端子部１８，１９２それぞれにおいて、上記実施形態の半導体装置Ａ１０における第１端面部１０４に代えて、第１先端面１１９を有する。第１先端面１１９は、第２端子部１８，１９２が延びる方向（第１方向ｘ）の先端に位置し、第１方向ｘの一方側を向く。第１先端面１１９は、金属層１０２に覆われていない。第１先端面１１９は、たとえば半導体装置の製造に用いられる金属板（リードフレーム）を切断することによって形成された切断面であり、母材１０１表面が露出している。

　本実施形態の半導体装置Ａ２０によれば、複数の第１端子部１３の各々において、第１端子延出部１０３の先端部である第１端面部１０４、およびこの第１端面部１０４につながる第１側壁１０５の第１側面部１０６は、金属層１０２に覆われているため、半導体装置Ａ２０の製造の際、リードフレームを切断することによる金属バリが発生しない。これにより、リードフレームの切断によって発生する金属バリが第１端子部１３の先端から突き出ることは防止される。したがって、たとえば半導体装置Ａ２０を回路基板に実装する際、実装信頼性の低下を抑制することができる。

　金属層１０２は、第１端子延出部１０３の先端部周辺（第１端面部１０４および第１側面部１０６）を覆っている。金属層１０２は、めっき層であり、母材１０１よりもはんだに対する濡れ性が優れている。このため、半導体装置Ａ２０をはんだによって回路基板に接合する場合、第１端子部１３の先端面およびこれにつながる側面が、はんだに覆われる。これにより、半導体装置Ａ２０の実装強度を高めることができ、半導体装置Ａ２０の実装信頼性の向上が図られる。その他にも、上記実施形態の半導体装置Ａ１０と同様の構成の範囲において、上記実施形態と同様の作用効果を奏する。

　第２実施形態の変形例：
　図３６～図３９は、第２実施形態の変形例に係る半導体装置Ａ２１を示している。図３６は、半導体装置Ａ２１を示す平面図である。図３７は、図３６のＸＸＸＶＩＩ－ＸＸＸＶＩＩ線に沿う断面図である。図３８は、図３６のＸＸＸＶＩＩＩ－ＸＸＸＶＩＩＩ線に沿う断面図である。図３９は、図３６の部分拡大図（第２端子部１８，１９２周辺の拡大図）である。なお、図３６は、理解の便宜上、封止樹脂７を透過している。

　本変形例の半導体装置Ａ２１においては、図３７～図３９に示すように、リード１Ｃ，１Ｄを構成する母材１０１は、第１端子延出部１０３を有する。本変形例において、リード１Ｃ，１Ｄそれぞれにおける母材１０１は、第１端子延出部１０３を有する。リード１Ｃにおける母材１０１には、第２端子部１８に対応して第１端子延出部１０３が設けられている。リード１Ｃの母材１０１において、第１端子延出部１０３は、第２端子部１８を構成する部分である。リード１Ｄにおける母材１０１には、第２端子部１９２に対応して第１端子延出部１０３が設けられている。リード１Ｄの母材１０１において、第１端子延出部１０３は、第２端子部１９２を構成する部分である。

　第２端子部１８および第２端子部１９２における各第１端子延出部１０３は、封止樹脂７から露出し、全体として厚さ方向ｚに直交する方向（本実施形態では第１方向ｘ）に延びている。ここで、「第１端子延出部１０３が全体として第１方向ｘに延びる」とは、本変形例のように第１端子延出部１０３の一部に屈曲形状を含む場合においても、第１端子延出部１０３が全体として第１方向ｘに指向して延びることを意味する。第２端子部１８および第２端子部１９２における各第１端子延出部１０３は、第１端面部１０４、第１側壁１０５および第２側壁１１５を含む。

　第２端子部１８および第２端子部１９２における各第１端子延出部１０３において、第１側壁１０５および第２側壁１１５の構成が上記第１実施形態と異なっている。本変形例では、第３側面部１０８および第６側面部１１８は、第１端子延出部１０３の屈曲形状部分に設けられている。また、第１側面部１０６および第２側面部１０７は、第３側面部１０８に対して第２方向ｙの他方側に段差が付いた形状である。同様に、第４側面部１１６および第５側面部１１７は、第６側面部１１８に対して第２方向ｙの一方側に段差が付いた形状である。

　図４０は、半導体装置Ａ２１の製造の際に用いられるリードフレームの一部を表す要部平面図である。図４０においては、切断前のリードフレーム９を想像線（二点鎖線）で示している。リードフレーム９は、母材の表面全体が金属層で覆われている。リードフレーム９は、複数の第２端子部１８および複数の第２端子部１９２それぞれの第１方向ｘにおける中間に交差して第２方向ｙに延びるバー状部９１を有する。バー状部９１の第１方向ｘの幅は、比較的小さくされている。リードフレーム９のバー状部９１について、第１側面部１０６、第２側面部１０７の近傍および第４側面部１１６および第５側面部１１７の近傍をｘｚ平面に沿って切断する。これにより、第３側面部１０８および第６側面部１１８が切断面（母材１０１の表面）となる複数の第１端子延出部１０３が形成される。

　本実施形態の半導体装置Ａ２１によれば、複数の第１端子部１３、複数の第２端子部１８および複数の第２端子部１９２の各々において、第１端子延出部１０３の先端部である第１端面部１０４、およびこの第１端面部１０４につながる第１側壁１０５の第１側面部１０６は、金属層１０２に覆われているため、半導体装置Ａ２１の製造の際、リードフレーム９を切断することによる金属バリが発生しない。これにより、リードフレーム９の切断によって発生する金属バリが第１端子部１３、第２端子部１８および第２端子部１９２の先端から突き出ることは防止される。したがって、たとえば半導体装置Ａ２１を回路基板に実装する際、実装信頼性の低下を抑制することができる。

　金属層１０２は、第１端子延出部１０３の先端部周辺（第１端面部１０４および第１側面部１０６）を覆っている。金属層１０２は、めっき層であり、母材１０１よりもはんだに対する濡れ性が優れている。このため、半導体装置Ａ２１をはんだによって回路基板に接合する場合、第１端子部１３、第２端子部１８および第２端子部１９２の先端面およびこれにつながる側面が、はんだに覆われる。これにより、半導体装置Ａ２１の実装強度を高めることができ、半導体装置Ａ２１の実装信頼性の向上が図られる。その他にも、上記実施形態の半導体装置Ａ１０と同様の構成の範囲において、上記実施形態と同様の作用効果を奏する。

　本開示に係る半導体装置は、上述した実施形態に限定されるものではない。本開示に係る半導体装置の各部の具体的な構成は、種々に設計変更自在である。

　上記第１実施形態において、複数の端子部（複数の第１端子部１３、複数の第２端子部１５、および第２端子部１８）のすべてが第１端子延出部１０３を有する構成であったが、本開示はこれに限定されない。複数の端子部のうちの一部が第１端子延出部を有する構成としてもよく、たとえば厚さ方向に見て半導体装置の４隅に位置する各端子部が第１端子延出部を有する構成としてもよい。

　上記実施形態では、第１端子延出部１０３における第１端面部１０４が平坦面である場合について説明したが、これに限定されず、たとえば第１端面部１０４は湾曲面であってもよい。

　本開示は、以下の付記に記載した実施形態を含む。
　付記１．
　厚さ方向の一方側を向く第１面を有するダイパッド、および複数の端子部、を含むリードと、
　前記第１面に搭載された半導体素子と、
　前記半導体素子、前記ダイパッドの少なくとも一部、および前記複数の端子部の各々の一部を覆う封止樹脂と、を備え、
　前記リードは、母材と、前記母材の一部を覆う金属層と、を含み、
　前記母材は、前記複数の端子部の少なくとも１つを構成する第１端子延出部を有し、
　前記第１端子延出部は、前記封止樹脂から露出し且つ前記厚さ方向に直交する第１方向に延びており、前記第１方向に臨む第１端面部と、前記厚さ方向および前記第１方向に直交する第２方向に臨む第１側壁と、を含み、
　前記第１側壁は、前記第１方向において前記第１端面部寄りに位置する第１側面部と、前記第１方向において前記封止樹脂寄りに位置する第２側面部と、前記第１方向において前記第１側面部および前記第２側面部の間に位置する第３側面部と、を有し、
　前記金属層は、前記第１端面部、前記第１側面部および前記第２側面部を覆い、且つ前記第３側面部を避けた位置に設けられている、半導体装置。
　付記２．
　前記複数の端子部の各々は、前記第１方向に延びている、付記１に記載の半導体装置。
　付記３．
　前記複数の端子部は、複数の第１端子部を含み、
　前記複数の第１端子部は、各々が前記ダイパッドに対して前記第１方向の一方側に位置して前記第１方向の一方側に延び、且つ前記第２方向に間隔を隔てて配置されている、付記２に記載の半導体装置。
　付記４．
　前記複数の第１端子部の各々は、前記ダイパッドの前記第１方向の一方側につながっている、付記３に記載の半導体装置。
　付記５．
　前記複数の端子部は、複数の第２端子部を含み、
　前記複数の第２端子部は、各々が前記ダイパッドに対して前記第１方向の他方側に位置して前記第１方向の他方側に延び、且つ前記第２方向に間隔を隔てて配置されている、付記４に記載の半導体装置。
　付記６．
　前記複数の第１端子部のうち前記第２方向の一方側端および他方側端に位置するもの、および前記複数の第２端子部のうち前記第２方向の一方側端および他方側端に位置するものはそれぞれ、前記第１端子延出部を有する、付記５に記載の半導体装置。
　付記７．
　前記第３側面部は、前記第２方向の一方側を向く平坦面である、付記１ないし６のいずれかに記載の半導体装置。
　付記８．
　前記第１側面部および前記第２側面部は、前記第３側面部に対して前記第２方向の他方側に位置する、付記７に記載の半導体装置。
　付記９．
　前記第１側面部は、前記第１方向において前記第３側面部から離れるにつれて前記第２方向の他方側に位置する、付記８に記載の半導体装置。
　付記１０．
　前記第２側面部は、前記第２方向の一方側を向く平坦面である第２側面第１部と、前記第２側面第１部および前記第３側面部につながり、且つ前記第１方向において前記第３側面部から離れるにつれて前記第２方向の他方側に位置する第２側面第２部と、を有する、付記８または９に記載の半導体装置。
　付記１１．
　前記第１側面部の前記第１方向における第１寸法は、前記第２側面部の第１方向における第２寸法よりも小である、付記１ないし１０のいずれかに記載の半導体装置。
　付記１２．
　前記第１側壁の前記第１方向における長さに対する前記第３側面部の前記第１方向における長さの割合は、０．２５～０．７倍の範囲である、付記１ないし１１のいずれかに記載の半導体装置。
　付記１３．
　前記第１端子延出部は、前記第２方向において前記第１側壁と反対側に臨む第２側壁を含み、
　前記第２側壁は、前記第１方向において前記第１端面部寄りに位置する第４側面部と、前記第１方向において前記封止樹脂寄りに位置する第５側面部と、前記第１方向において前記第４側面部および前記第５側面部の間に位置する第６側面部と、を有し、
　前記金属層は、前記第４側面部および前記第５側面部を覆い、且つ前記第６側面部を避けた位置に設けられている、付記１ないし１２のいずれかに記載の半導体装置。
　付記１４．
　前記第６側面部は、前記第２方向の他方側を向く平坦面である、付記１３に記載の半導体装置。
　付記１５．
　前記第４側面部および前記第５側面部は、前記第６側面部に対して前記第２方向の一方側に位置する、付記１４に記載の半導体装置。
　付記１６．
　前記第４側面部は、前記第１方向において前記第６側面部から離れるにつれて前記第２方向の一方側に位置する、付記１５に記載の半導体装置。
　付記１７．
　前記第５側面部は、前記第２方向の他方側を向く平坦面である第５側面第１部と、前記第５側面第１部および前記第６側面部につながり、且つ前記第１方向において前記第６側面部から離れるにつれて前記第２方向の一方側に位置する第５側面第２部と、を有する、付記１５または１６に記載の半導体装置。
　付記１８．
　前記第４側面部の前記第１方向における第３寸法は、前記第５側面部の第１方向における第４寸法よりも小である、付記１３ないし１７のいずれかに記載の半導体装置。
　付記１９．
　前記第２側壁の前記第１方向における長さに対する前記第６側面部の前記第１方向における長さの割合は、０．２５～０．７倍の範囲である、付記１３ないし１８のいずれかに記載の半導体装置。
　付記２０．
　前記第１端面部は、前記第１方向を向く平坦面である、付記１ないし１９のいずれかに記載の半導体装置。
　付記２１．
　前記金属層は、めっき層である、付記１ないし２０のいずれかに記載の半導体装置。

Ａ１０，Ａ１１，Ａ１２，Ａ２０，Ａ２１：半導体装置
１Ａ，１Ｂ，１Ｃ，１Ｄ：リード　　　１０１：母材
１０２：金属層　　　１０３：第１端子延出部
１０４：第１端面部　　　１０５：第１側壁
１０６：第１側面部　　　１０７：第２側面部
１０７ａ：第２側面第１部　　　１０７ｂ：第２側面第２部
１０８：第３側面部　　　１１５：第２側壁
１１６：第４側面部　　　１１７：第５側面部
１１７ａ：第５側面第１部　　　１１７ｂ：第５側面第２部
１１８：第６側面部　　　１１９：第１先端面
１２：ダイパッド　　　１２１：第１面
１２２：裏面実装部　　　１３：第１端子部
１３１：裏面実装部　　　１３２：先端面
１４：パッド部　　　１５：第２端子部
１５１：裏面実装部　　　１６：屈曲部
１７：パッド部　　　１８：第２端子部
１８１：裏面実装部　　　１９：屈曲部
１９１：素子側接合部　　　１９１ａ：突出部
１９２：第２端子部　　　１９３：中間部
１９４：裏面実装部　　　２：半導体素子
２０：素子本体　　　２０１：素子主面
２０２：素子裏面　　　２１：第１電極
２１２：第１電極パッド部　　　２２：第２電極
２３：第３電極　　　３：絶縁部
４：金属積層部　　　５：導通部材
５１：素子側接合部　　　５１１：突出部
５１２：凹部　　　５２：リード側接合部
５３：中間部　　　６１，６２，６３，６４：導電性接合材
６５：ワイヤ　　　７：封止樹脂
７１：樹脂主面　　　７２：樹脂裏面
７３，７４，７５，７６：樹脂側面　　　９：リードフレーム
９１：バー状部　　　９１１，９１２，９１３，９１４：凹部
Ｌ１：第１寸法　　　Ｌ２：第２寸法
Ｌ３：第３寸法　　　Ｌ４：第４寸法
ｘ：第１方向　　　ｙ：第２方向
ｚ：厚さ方向

Claims (21)

1. 　厚さ方向の一方側を向く第１面を有するダイパッド、および複数の端子部、を含むリードと、
   　前記第１面に搭載された半導体素子と、
   　前記半導体素子、前記ダイパッドの少なくとも一部、および前記複数の端子部の各々の一部を覆う封止樹脂と、を備え、
   　前記リードは、母材と、前記母材の一部を覆う金属層と、を含み、
   　前記母材は、前記複数の端子部の少なくとも１つを構成する第１端子延出部を有し、
   　前記第１端子延出部は、前記封止樹脂から露出し且つ前記厚さ方向に直交する第１方向に延びており、前記第１方向に臨む第１端面部と、前記厚さ方向および前記第１方向に直交する第２方向に臨む第１側壁と、を含み、
   　前記第１側壁は、前記第１方向において前記第１端面部寄りに位置する第１側面部と、前記第１方向において前記封止樹脂寄りに位置する第２側面部と、前記第１方向において前記第１側面部および前記第２側面部の間に位置する第３側面部と、を有し、
   　前記金属層は、前記第１端面部、前記第１側面部および前記第２側面部を覆い、且つ前記第３側面部を避けた位置に設けられている、半導体装置。
2. 　前記複数の端子部の各々は、前記第１方向に延びている、請求項１に記載の半導体装置。
3. 　前記複数の端子部は、複数の第１端子部を含み、
   　前記複数の第１端子部は、各々が前記ダイパッドに対して前記第１方向の一方側に位置して前記第１方向の一方側に延び、且つ前記第２方向に間隔を隔てて配置されている、請求項２に記載の半導体装置。
4. 　前記複数の第１端子部の各々は、前記ダイパッドの前記第１方向の一方側につながっている、請求項３に記載の半導体装置。
5. 　前記複数の端子部は、複数の第２端子部を含み、
   　前記複数の第２端子部は、各々が前記ダイパッドに対して前記第１方向の他方側に位置して前記第１方向の他方側に延び、且つ前記第２方向に間隔を隔てて配置されている、請求項４に記載の半導体装置。
6. 　前記複数の第１端子部のうち前記第２方向の一方側端および他方側端に位置するもの、および前記複数の第２端子部のうち前記第２方向の一方側端および他方側端に位置するものはそれぞれ、前記第１端子延出部を有する、請求項５に記載の半導体装置。
7. 　前記第３側面部は、前記第２方向の一方側を向く平坦面である、請求項１ないし６のいずれかに記載の半導体装置。
8. 　前記第１側面部および前記第２側面部は、前記第３側面部に対して前記第２方向の他方側に位置する、請求項７に記載の半導体装置。
9. 　前記第１側面部は、前記第１方向において前記第３側面部から離れるにつれて前記第２方向の他方側に位置する、請求項８に記載の半導体装置。
10. 　前記第２側面部は、前記第２方向の一方側を向く平坦面である第２側面第１部と、前記第２側面第１部および前記第３側面部につながり、且つ前記第１方向において前記第３側面部から離れるにつれて前記第２方向の他方側に位置する第２側面第２部と、を有する、請求項８または９に記載の半導体装置。
11. 　前記第１側面部の前記第１方向における第１寸法は、前記第２側面部の第１方向における第２寸法よりも小である、請求項１ないし１０のいずれかに記載の半導体装置。
12. 　前記第１側壁の前記第１方向における長さに対する前記第３側面部の前記第１方向における長さの割合は、０．２５～０．７倍の範囲である、請求項１ないし１１のいずれかに記載の半導体装置。
13. 　前記第１端子延出部は、前記第２方向において前記第１側壁と反対側に臨む第２側壁を含み、
    　前記第２側壁は、前記第１方向において前記第１端面部寄りに位置する第４側面部と、前記第１方向において前記封止樹脂寄りに位置する第５側面部と、前記第１方向において前記第４側面部および前記第５側面部の間に位置する第６側面部と、を有し、
    　前記金属層は、前記第４側面部および前記第５側面部を覆い、且つ前記第６側面部を避けた位置に設けられている、請求項１ないし１２のいずれかに記載の半導体装置。
14. 　前記第６側面部は、前記第２方向の他方側を向く平坦面である、請求項１３に記載の半導体装置。
15. 　前記第４側面部および前記第５側面部は、前記第６側面部に対して前記第２方向の一方側に位置する、請求項１４に記載の半導体装置。
16. 　前記第４側面部は、前記第１方向において前記第６側面部から離れるにつれて前記第２方向の一方側に位置する、請求項１５に記載の半導体装置。
17. 　前記第５側面部は、前記第２方向の他方側を向く平坦面である第５側面第１部と、前記第５側面第１部および前記第６側面部につながり、且つ前記第１方向において前記第６側面部から離れるにつれて前記第２方向の一方側に位置する第５側面第２部と、を有する、請求項１５または１６に記載の半導体装置。
18. 　前記第４側面部の前記第１方向における第３寸法は、前記第５側面部の第１方向における第４寸法よりも小である、請求項１３ないし１７のいずれかに記載の半導体装置。
19. 　前記第２側壁の前記第１方向における長さに対する前記第６側面部の前記第１方向における長さの割合は、０．２５～０．７倍の範囲である、請求項１３ないし１８のいずれかに記載の半導体装置。
20. 　前記第１端面部は、前記第１方向を向く平坦面である、請求項１ないし１９のいずれかに記載の半導体装置。
21. 　前記金属層は、めっき層である、請求項１ないし２０のいずれかに記載の半導体装置。

Images