WO2022070741A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2022070741A1
WO2022070741A1 PCT/JP2021/032072 JP2021032072W WO2022070741A1 WO 2022070741 A1 WO2022070741 A1 WO 2022070741A1 JP 2021032072 W JP2021032072 W JP 2021032072W WO 2022070741 A1 WO2022070741 A1 WO 2022070741A1
Authority
WO
WIPO (PCT)
Prior art keywords
lead
back surface
resin
semiconductor device
terminal portion
Prior art date
Application number
PCT/JP2021/032072
Other languages
English (en)
French (fr)
Inventor
隆太 柳沼
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Priority to US18/246,287 priority Critical patent/US20230361006A1/en
Priority to JP2022553701A priority patent/JPWO2022070741A1/ja
Publication of WO2022070741A1 publication Critical patent/WO2022070741A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Definitions

  • This disclosure relates to a semiconductor device equipped with a semiconductor element.
  • Patent Document 1 discloses an example of a semiconductor device including a switching element.
  • the semiconductor device includes a switching element which is a MOSFET, a die pad on which the switching element is mounted, a plurality of leads conducting the switching element, and a sealing resin covering the die pad, the lead, and the switching element. Some of the leads are connected to the die pad, and the die pad conducts to the drain electrode of the switching element to function as a drain terminal and is exposed from the back surface and the side surface of the sealing resin.
  • some of the other leads function as source terminals by conducting to the source electrode of the switching element, and are exposed from the back surface and the side surface of the sealing resin.
  • the drain terminal and the source terminal are exposed side by side at the same end on the back surface of the sealing resin.
  • the semiconductor device When the semiconductor device is directly supplied with electric power from the battery, a large current of 10 A or more is input to the semiconductor device. Further, since the drain terminal and the source terminal are arranged side by side at the same end on the back surface of the sealing resin, the drain terminal and the source terminal are short-circuited on the wiring board on which the semiconductor device is mounted. There is a risk. When the drain terminal and the source terminal are short-circuited, a large current flows to the downstream side of the semiconductor device as it is, so that the electronic components arranged on the downstream side are damaged, which leads to the risk of failure of the entire system.
  • This disclosure was conceived under the above circumstances, and one of the issues is to provide a semiconductor device capable of suppressing the occurrence of a short circuit.
  • the semiconductor device provided by the present disclosure is a switching element and has a semiconductor element having an element main surface and an element back surface facing opposite to each other in the thickness direction; the semiconductor element is mounted and the semiconductor element is mounted.
  • the first lead With respect to the first lead; the second lead which is arranged apart from the first lead in the first direction orthogonal to the thickness direction and which conducts to the semiconductor element; the first lead.
  • the sealing resin has a resin back surface facing the same side as the back surface of the element, and the resin back surface has a first end portion located on the first side in the first direction and a second side in the first direction.
  • the first lead is exposed from the first end, not from the second end, the third end, and the fourth end, and the second lead is from the second end. It is exposed and not exposed from the first end, the third end, and the fourth end.
  • the first lead and the second lead are exposed from the opposite ends of the resin back surface. Therefore, the occurrence of a short circuit is suppressed as compared with the case where the first lead and the second lead are exposed from the same end portion on the back surface of the resin.
  • FIG. 1 It is a perspective view which shows the semiconductor device which concerns on 1st Embodiment of this disclosure. It is a perspective view of the semiconductor device shown in FIG. 1, and is a state in which the bottom surface side is on the upper side. It is a top view of the semiconductor device shown in FIG. 1, and is shown through the sealing resin. It is a bottom view of the semiconductor device shown in FIG. 1. It is sectional drawing which follows the VV line of FIG. FIG. 3 is a cross-sectional view taken along the line VI-VI of FIG. It is a bottom view which shows the semiconductor device which concerns on 2nd Embodiment of this disclosure. It is a bottom view which shows the semiconductor device which concerns on 3rd Embodiment of this disclosure.
  • something A is formed on a certain thing B
  • something A is formed on a certain thing B
  • something B means "there is a certain thing A” unless otherwise specified. It includes “being formed directly on the object B” and “being formed on the object B by the object A while interposing another object between the object A and the object B”.
  • something A is placed on something B” and “something A is placed on something B” means "something A is placed on something B” unless otherwise specified. It includes "being placed directly on B” and “being placed on a certain thing B while having another thing intervening between a certain thing A and a certain thing B".
  • a certain thing A is located on a certain thing B means "a certain thing A is in contact with a certain thing B and a certain thing A is located on a certain thing B" unless otherwise specified. "What you are doing” and "The thing A is located on the thing B while another thing is intervening between the thing A and the thing B".
  • something A overlaps with a certain thing B when viewed in a certain direction means “overlaps a certain thing A with all of a certain thing B” and "a certain thing A overlaps with all of a certain thing B” unless otherwise specified. "Overlapping a part of a certain object B" is included.
  • the semiconductor device A1 according to the first embodiment of the present disclosure will be described with reference to FIGS. 1 to 6.
  • the semiconductor device A1 includes a plurality of leads 1 to 3, a semiconductor element 6, wires 71 and 72, and a sealing resin 8.
  • the semiconductor device A1 is used in an inverter device such as an electric vehicle or a hybrid vehicle, and is supplied with electric power directly from a battery.
  • the uses and functions of the semiconductor device A1 are not limited.
  • the package format of the semiconductor device A1 is DFN (Dual Flatpack No-leaded).
  • the package format of the semiconductor device A1 is not limited to DFN.
  • FIG. 1 is a perspective view showing the semiconductor device A1.
  • FIG. 2 is a perspective view showing the semiconductor device A1 and is a state in which the bottom surface side is on the upper side.
  • FIG. 3 is a plan view showing the semiconductor device A1.
  • the outer shape of the sealing resin 8 is shown by an imaginary line (dashed-dotted line) through the sealing resin 8.
  • FIG. 4 is a bottom view showing the semiconductor device A1.
  • FIG. 5 is a cross-sectional view taken along the line VV of FIG.
  • FIG. 6 is a cross-sectional view taken along the line VI-VI of FIG.
  • the semiconductor device A1 has a rectangular shape in the thickness direction (planar view).
  • the thickness direction (plan view direction) of the semiconductor device A1 is the z direction
  • the directions along one side of the semiconductor device A1 orthogonal to the z direction are the x direction, the z direction, and the z direction.
  • the direction orthogonal to the x direction (vertical direction in FIG. 3) is defined as the y direction.
  • one side in the z direction (upper side in FIGS. 5 and 6) is the z1 side
  • the other side (lower side in FIGS. 5 and 6) is the z2 side.
  • One side in the x direction (the right side in FIGS.
  • the x direction is an example of the "thickness direction”
  • the y direction is an example of the "first direction”.
  • the x direction is an example of the "second direction”.
  • the size of the semiconductor device A1 is, for example, the x-direction dimension is 1 mm or more and 3 mm or less, the y-direction dimension is 1 mm or more and 3 mm or less, and the z-direction dimension is 0.3 mm or more and 1 mm or less.
  • the dimensions of the semiconductor device A1 are not limited.
  • the plurality of leads 1 to 3 are conducting with the semiconductor element 6.
  • the leads 1 to 3 are formed, for example, by subjecting a metal plate to an etching process, a punching process, or the like.
  • Leads 1 to 3 are made of metal, preferably either Cu or Ni, or alloys thereof, 42 alloys, and the like. In this embodiment, the case where the leads 1 to 3 are made of Cu will be described as an example.
  • the thickness of the leads 1 to 3 is, for example, 0.08 to 0.3 mm, and in the present embodiment, it is about 0.2 mm.
  • the first lead 1, the second lead 2, and the third lead 3 will be described. In addition, when showing collectively, it is described as leads 1 to 3.
  • the first lead 1 is arranged closer to the y1 side in the y direction of the semiconductor device A1 and spreads over the entire x direction.
  • the second lead 2 and the third lead 3 are arranged on the y2 side of the semiconductor device A1 in the y direction, respectively, separated from the first lead 1, and arranged side by side in the x direction and separated from each other.
  • the first lead 1 is the maximum and the third lead 3 is the minimum.
  • the first lead 1 supports the semiconductor element 6 and includes a die pad portion 110, a plurality of terminal portions 120, and a plurality of connecting portions 130.
  • the die pad portion 110 is located at the center of the first lead 1 in the z-direction view, and has a substantially rectangular shape in the z-direction view.
  • the die pad portion 110 has a main surface 111 of the die pad portion, a back surface 112 of the die pad portion, and a recess 113 on the back surface side of the die pad portion.
  • the main surface 111 of the die pad portion and the back surface 112 of the die pad portion face each other in the z direction.
  • the main surface 111 of the die pad portion faces the z1 side in the z direction.
  • the main surface 111 of the die pad portion is a surface on which the semiconductor element 6 is mounted.
  • the back surface 112 of the die pad portion faces the z2 side in the z direction.
  • the back surface 112 of the die pad portion is exposed from the sealing resin 8 and becomes a back surface terminal.
  • the concave portion 113 on the back surface side of the die pad portion is a portion in which a part of the die pad portion 110 is recessed from the back surface 112 of the die pad portion to the main surface 111 side of the die pad portion.
  • the thickness (dimension in the z direction) of the portion of the die pad portion 110 where the recess 113 on the back surface side of the die pad portion is located is about half the thickness of the portion where the back surface 112 of the die pad portion is located.
  • the recess 113 on the back surface side of the die pad portion is formed by, for example, a half etching process. As shown in FIG. 4, the recess 113 on the back surface side of the die pad portion is arranged around the back surface 112 of the die pad portion.
  • the recess 113 on the back surface side of the die pad portion is not exposed from the sealing resin 8 and is covered with the sealing resin 8. As a result, the first lead 1 is prevented from peeling from the sealing resin 8 on the z2 side in the z direction.
  • the shape of the die pad portion 110 is not limited.
  • the die pad portion 110 does not have to include the recess 113 on the back surface side of the die pad portion.
  • Each of the plurality of terminal portions 120 is connected to the die pad portion 110 and has a substantially rectangular shape in the z direction.
  • the three terminal portions 120 are arranged side by side at equal intervals in the x direction on the y1 side of the die pad portion 110 in the y direction.
  • the plurality of terminal portions 120 are arranged on the most y1 side in the y direction in the semiconductor device A1.
  • Each terminal portion 120 has a terminal portion main surface 121, a terminal portion back surface 122, and a terminal portion end surface 123.
  • the terminal portion main surface 121 and the terminal portion back surface 122 face opposite to each other in the z direction.
  • the terminal portion main surface 121 faces the z1 side in the z direction.
  • the terminal portion main surface 121 and the die pad portion main surface 111 are flush with each other.
  • the terminal back surface 122 faces the z2 side in the z direction.
  • the back surface 122 of the terminal portion and the back surface 112 of the die pad portion are separated from each other in the y direction, and their positions in the z direction are the same as each other.
  • the terminal portion end surface 123 is a surface orthogonal to the terminal portion main surface 121 and the terminal portion back surface 122 and connected to the terminal portion main surface 121 and the terminal portion back surface 122, and is a surface facing the y1 side in the y direction.
  • the terminal end face 123 is formed by dicing in the cutting process in the manufacturing process.
  • the terminal portion end surface 123 and the terminal portion back surface 122 are exposed and connected from the sealing resin 8 to form terminals (see FIGS. 4 and 6).
  • the shape, arrangement position, and number of terminal portions 120 are not limited.
  • Each of the plurality of connecting portions 130 is connected to the die pad portion 110 and has a substantially rectangular shape in the z direction.
  • the two connecting portions 130 are arranged side by side in the y direction on the x1 side of the die pad portion 110 in the x direction.
  • two other connecting portions 130 are arranged side by side in the y direction on the x2 side of the die pad portion 110 in the x direction.
  • the thickness (dimension in the z direction) of each connecting portion 130 is about the same as the thickness of the die pad portion 110 in which the recess 113 on the back surface side of the die pad portion is located.
  • the connecting portion 130 is formed by, for example, a half etching process.
  • Each connecting portion 130 has a connecting portion main surface 131, a connecting portion back surface 132, and a connecting portion end surface 133.
  • the main surface 131 of the connecting portion and the back surface 132 of the connecting portion face each other in the z direction.
  • the main surface 131 of the connecting portion faces the z1 side in the z direction.
  • the main surface 131 of the connecting portion and the main surface 111 of the die pad portion are flush with each other. Therefore, the die pad portion main surface 111, the terminal portion main surface 121, and the connecting portion main surface 131 are flush with each other (see FIG. 3).
  • the back surface 132 of the connecting portion faces the z2 side in the z direction.
  • the back surface 132 of the connecting portion and the recess 113 on the back surface side of the die pad portion are flush with each other.
  • the connecting portion end surface 133 is a surface connecting the connecting portion main surface 131 and the connecting portion back surface 132, and is a surface facing outward in the x direction.
  • the end face 133 of the connecting portion is formed by dicing in the cutting process in the manufacturing process.
  • the end surface 133 of the connecting portion is exposed from the sealing resin 8.
  • the shape, arrangement position, and number of connecting portions 130 are not limited.
  • the second lead 2 is arranged at a corner portion on the y-direction y2 side (lower right corner portion in FIG. 3) on the x-direction x1 side of the semiconductor device A1 in the z-direction view, and has a wire bonding portion 210 and a plurality of terminals. A portion 220 and a connecting portion 230 are provided.
  • the wire bonding portion 210 has a substantially rectangular shape that is long in the x direction in the z direction, and is located on the y1 side in the y direction in the second lead 2.
  • the wire bonding unit 210 has a wire bonding unit main surface 211, a wire bonding unit back surface 212, and a wire bonding unit back surface side recess 213.
  • the main surface 211 of the wire bonding portion and the back surface 212 of the wire bonding portion face each other in the z direction.
  • the main surface 211 of the wire bonding portion faces the z1 side in the z direction.
  • the wire bonding portion main surface 211 is a surface on which the wires 71 are bonded.
  • the back surface 212 of the wire bonding portion faces the z2 side in the z direction.
  • the back surface 212 of the wire bonding portion is exposed from the sealing resin 8 and becomes a back surface terminal.
  • the concave portion 213 on the back surface side of the wire bonding portion is a portion in which a part of the wire bonding portion 210 is recessed from the back surface 212 of the wire bonding portion to the main surface 211 side of the wire bonding portion.
  • the thickness (dimension in the z direction) of the portion of the wire bonding portion 210 where the recess 213 on the back surface side of the wire bonding portion is located is about half the thickness of the portion where the back surface 212 of the wire bonding portion is located.
  • the recess 213 on the back surface side of the wire bonding portion is formed by, for example, a half etching process. As shown in FIGS.
  • the concave portion 213 on the back surface side of the wire bonding portion is not exposed from the sealing resin 8 and is covered with the sealing resin 8.
  • the second lead 2 is prevented from peeling from the sealing resin 8 on the z2 side in the z direction.
  • the shape of the wire bonding portion 210 is not limited.
  • the recess 213 on the back surface side of the wire bonding portion may not be provided.
  • Each of the plurality of terminal portions 220 is connected to the wire bonding portion 210 and has a substantially rectangular shape in the z direction.
  • the two terminal portions 220 are arranged side by side in the x direction on the y2 side of the wire bonding portion 210 in the y direction.
  • the plurality of terminal portions 220 are arranged on the most y2 side in the y direction in the semiconductor device A1.
  • Each terminal portion 220 has a terminal portion main surface 221 and a terminal portion back surface 222, and a terminal portion end surface 223.
  • the terminal portion main surface 221 and the terminal portion back surface 222 face opposite to each other in the z direction.
  • the terminal portion main surface 221 faces the z1 side in the z direction.
  • the main surface 221 of the terminal portion and the main surface 211 of the wire bonding portion are flush with each other.
  • the terminal back surface 222 faces the z2 side in the z direction.
  • the back surface 222 of the terminal portion and the back surface 212 of the wire bonding portion are connected to each other and are flush with each other.
  • the terminal portion end surface 223 is a surface orthogonal to the terminal portion main surface 221 and the terminal portion back surface 222 and connected to the terminal portion main surface 221 and the terminal portion back surface 222, and is a surface facing the y2 side in the y direction.
  • the terminal end face 223 is formed by dicing in the cutting process in the manufacturing process.
  • the terminal portion end surface 223 and the terminal portion back surface 222 are exposed and connected from the sealing resin 8 to form terminals (see FIGS. 2, 4 and 6).
  • the shape, arrangement position, and number of terminal portions 220 are not limited.
  • the connecting portion 230 is connected to the wire bonding portion 210 and has a substantially rectangular shape in the z direction.
  • the connecting portion 230 is arranged on the x1 side of the wire bonding portion 210 in the x direction.
  • the thickness of the connecting portion 230 (dimension in the z direction) is about the same as the thickness of the wire bonding portion 210 in which the recess 213 on the back surface side of the wire bonding portion is located.
  • the connecting portion 230 is formed by, for example, a half etching process.
  • Each connecting portion 230 has a connecting portion main surface 231, a connecting portion back surface 232, and a connecting portion end surface 233.
  • the main surface of the connecting portion 231 and the back surface of the connecting portion 232 face each other in the z direction.
  • the main surface 231 of the connecting portion faces the z1 side in the z direction.
  • the main surface 231 of the connecting portion and the main surface 211 of the wire bonding portion are flush with each other. Therefore, the main surface 211 of the wire bonding portion, the main surface 221 of the terminal portion, and the main surface 231 of the connecting portion are flush with each other (see FIG. 3).
  • the back surface 232 of the connecting portion faces the z2 side in the z direction.
  • the back surface 232 of the connecting portion and the recess 213 on the back surface side of the wire bonding portion are flush with each other.
  • the connecting portion end surface 233 is a surface connecting the connecting portion main surface 231 and the connecting portion back surface 232, and is a surface facing the x direction x1 side.
  • the end face 233 of the connecting portion is formed by dicing in the cutting process in the manufacturing process.
  • the end face 233 of the connecting portion is exposed from the sealing resin 8.
  • the third lead 3 is arranged at a corner portion on the y-direction y2 side (lower left corner portion in FIG. 3) on the x-direction x2 side of the semiconductor device A1 in the z-direction view, and the wire bonding portion 310, the terminal portion 320, and the like. And a connecting portion 330 is provided.
  • the wire bonding portion 310 has a substantially rectangular shape in the z direction, and is located on the y1 side in the y direction in the third lead 3.
  • the wire bonding portion 310 has a main surface 311 of the wire bonding portion, a back surface 312 of the wire bonding portion, and a recess 313 on the back surface side of the wire bonding portion.
  • the main surface 311 of the wire bonding portion and the back surface 312 of the wire bonding portion face each other in the z direction.
  • the main surface 311 of the wire bonding portion faces the z1 side in the z direction.
  • the main surface 311 of the wire bonding portion is a surface on which the wires 72 are bonded.
  • the back surface 312 of the wire bonding portion faces the z2 side in the z direction.
  • the back surface 312 of the wire bonding portion is exposed from the sealing resin 8 and becomes a back surface terminal.
  • the concave portion 313 on the back surface side of the wire bonding portion is a portion in which a part of the wire bonding portion 310 is recessed from the back surface 312 of the wire bonding portion toward the main surface 311 of the wire bonding portion.
  • the thickness (dimension in the z direction) of the portion of the wire bonding portion 310 where the recess 313 on the back surface side of the wire bonding portion is located is about half the thickness of the portion where the back surface 312 of the wire bonding portion is located.
  • the recess 313 on the back surface side of the wire bonding portion is formed by, for example, a half etching process. As shown in FIG.
  • the concave portion 313 on the back surface side of the wire bonding portion is not exposed from the sealing resin 8 and is covered with the sealing resin 8. As a result, the third lead 3 is prevented from peeling from the sealing resin 8 toward the z2 side in the z direction.
  • the shape of the wire bonding portion 310 is not limited.
  • the recess 313 on the back surface side of the wire bonding portion may not be provided.
  • the terminal portion 320 is connected to the wire bonding portion 310 and has a substantially rectangular shape in the z direction.
  • the terminal portion 320 is arranged on the y2 side of the wire bonding portion 310 in the y direction.
  • the terminal portion 320 is arranged on the most y2 side in the y direction in the semiconductor device A1.
  • the terminal portion 320 has a terminal portion main surface 321, a terminal portion back surface 322, and a terminal portion end surface 323.
  • the terminal portion main surface 321 and the terminal portion back surface 322 face opposite to each other in the z direction.
  • the terminal portion main surface 321 faces the z1 side in the z direction.
  • the main surface 321 of the terminal portion and the main surface 311 of the wire bonding portion are flush with each other.
  • the terminal back surface 322 faces the z2 side in the z direction.
  • the back surface 322 of the terminal portion and the back surface 312 of the wire bonding portion are connected to each other and are flush with each other.
  • the terminal portion end surface 323 is a surface orthogonal to the terminal portion main surface 321 and the terminal portion back surface 322 and connected to the terminal portion main surface 321 and the terminal portion back surface 322, and is a surface facing the y2 side in the y direction.
  • the terminal end face 323 is formed by dicing in the cutting process in the manufacturing process.
  • the terminal portion end surface 323 and the terminal portion back surface 322 are exposed and connected from the sealing resin 8 to form terminals (see FIGS. 2 and 4).
  • the shape, arrangement position, and number of terminal portions 320 are not limited.
  • the connecting portion 330 is connected to the wire bonding portion 310 and has a substantially rectangular shape in the z direction.
  • the connecting portion 330 is arranged on the x2 side of the wire bonding portion 310 in the x direction.
  • the thickness (dimension in the z direction) of the connecting portion 330 is about the same as the thickness of the wire bonding portion 310 in which the recess 313 on the back surface side of the wire bonding portion is located.
  • the connecting portion 330 is formed by, for example, a half etching process.
  • the connecting portion 330 has a connecting portion main surface 331, a connecting portion back surface 332, and a connecting portion end surface 333.
  • the main surface of the connecting portion 331 and the back surface of the connecting portion 332 face each other in the z direction.
  • the main surface 331 of the connecting portion faces the z1 side in the z direction.
  • the main surface 331 of the connecting portion and the main surface 311 of the wire bonding portion are flush with each other. Therefore, the wire bonding portion main surface 311 and the terminal portion main surface 321 and the connecting portion main surface 331 are flush with each other (see FIG. 3).
  • the back surface 332 of the connecting portion faces the z2 side in the z direction.
  • the back surface 332 of the connecting portion and the recess 313 on the back surface side of the wire bonding portion are flush with each other.
  • the connecting portion end surface 333 is a surface connecting the connecting portion main surface 331 and the connecting portion back surface 332, and is a surface facing the x-direction x2 side.
  • the end face of the connecting portion 333 is formed by dicing in the cutting process in the manufacturing process.
  • the end face 333 of the connecting portion is exposed from the sealing resin 8.
  • the shape, arrangement position, and number of connecting portions 330 are not limited
  • a plating layer may be formed on the surfaces of the leads 1 to 3.
  • the plating layer may be a laminated layer of a Ni plating layer, a Pd plating layer and an Au plating layer for facilitating joining of wires 71 and 72, or a main component of Sn for improving solder wettability. It may be made of an alloy or the like.
  • the semiconductor element 6 is an element that exerts an electrical function of the semiconductor device A1.
  • the semiconductor element 6 is a switching element.
  • the semiconductor element 6 is a transistor such as a MOSFET (metal-oxide-semiconductor field-effect transistor).
  • the semiconductor element 6 may be an IGBT (Insulated Gate Bipolar Transistor), a HEMT (High Electron Mobility Transistor: high electron mobility transistor), or the like.
  • the semiconductor element 6 includes an element body 60, a first electrode 61, a second electrode 62, and a third electrode 63.
  • the element body 60 has a rectangular plate shape in the z-direction.
  • the element body 60 is made of a semiconductor material, and in this embodiment, is made of Si (silicon).
  • the material of the element body 60 is not limited, and may be other materials such as SiC (silicon carbide) and GaN (gallium nitride).
  • the element main body 60 has an element main surface 6a and an element back surface 6b.
  • the element main surface 6a and the element back surface 6b face each other in the z direction.
  • the element main surface 6a faces the z1 side in the z direction and faces the side opposite to the first lead 1.
  • the back surface 6b of the element faces the z2 side in the z direction and faces the first lead 1.
  • the first electrode 61 is arranged on the back surface 6b of the element.
  • the second electrode 62 and the third electrode 63 are arranged on the element main surface 6a.
  • the first electrode 61 is a drain electrode
  • the second electrode 62 is a source electrode
  • the third electrode 63 is a gate electrode.
  • the semiconductor element 6 is mounted in the center of the main surface 111 of the die pad portion of the first lead 1 via the joining material 75.
  • the joining material 75 is a conductive joining material, for example, solder.
  • the bonding material 75 may be a conductive bonding material such as a silver paste or a sintered silver bonding material.
  • the back surface 6b of the element is bonded to the main surface 111 of the die pad portion of the first lead 1 by the bonding material 75.
  • the first electrode 61 of the semiconductor element 6 is electrically connected to the first lead 1 by the joining material 75.
  • the first lead 1 is electrically connected to the first electrode 61 (drain electrode) of the semiconductor element 6 and functions as a drain terminal.
  • the wires 71 and 72 connect the semiconductor element 6 and the leads 2 and 3 and make them conductive.
  • the wires 71 and 72 are made of a metal such as Cu, Au, Ag, or Al.
  • the materials of the wires 71 and 72 are not limited.
  • the plurality of wires 71 are connected to the second electrode 62 of the semiconductor element 6 and the wire bonding portion main surface 211 of the second lead 2.
  • the second lead 2 is electrically connected to the second electrode 62 (source electrode) of the semiconductor element 6 and functions as a source terminal.
  • four wires 71 are arranged, and four wires 71 are bonded to the main surface 211 of the wire bonding portion.
  • the wire 72 is connected to the third electrode 63 of the semiconductor element 6 and the main surface 311 of the wire bonding portion of the third lead 3.
  • the third lead 3 is electrically connected to the third electrode 63 (gate electrode) of the semiconductor element 6 and functions as a gate terminal.
  • the number of wires 71 and 72 is not limited. Further, instead of the wires 71 and 72, a metal plate such as Cu may be used.
  • the semiconductor device A1 is supplied with electric power directly from the battery, and the current is input to the semiconductor element 6 from the first electrode 61 via the first lead 1 and output from the second electrode 62 via the second lead 2. .. Therefore, a large current of 10 A or more and 30 A or less flows through the first lead 1 and the second lead 2. However, the semiconductor device A1 switches between a state in which current flows and a state in which current does not flow, according to the pulse signal input to the third electrode 63 via the third lead 3. Therefore, a large current does not continue to flow from the first lead 1 to the second lead 2. However, when the first lead 1 and the second lead 2 are short-circuited, a large current supplied from the battery continues to flow to the downstream side of the semiconductor device A1.
  • the sealing resin 8 covers a part of each lead 1 to 3, the semiconductor element 6, the joining material 75, and the wires 71 and 72.
  • the sealing resin 8 is made of, for example, a black epoxy resin.
  • the material of the sealing resin 8 is not limited.
  • the sealing resin 8 has a resin main surface 81, a resin back surface 82, and four resin side surfaces 83.
  • the resin main surface 81 and the resin back surface 82 face each other in the z direction.
  • the resin main surface 81 is a surface facing the z1 side in the z direction
  • the resin back surface 82 is a surface facing the z2 side in the z direction.
  • the resin back surface 82 includes a first end portion 821 and a second end portion 822.
  • the first end portion 821 is an end portion of the resin back surface 82 located on the y1 side in the y direction.
  • the second end portion 822 is an end portion of the resin back surface 82 located on the y2 side in the y direction.
  • the resin back surface 82 includes a third end portion 823 and a fourth end portion 824.
  • the third end portion 823 is an end portion of the resin back surface 82 located on the x1 side in the x direction.
  • the fourth end portion 824 is an end portion of the resin back surface 82 located on the x-direction x2 side.
  • the four resin side surfaces 83 are orthogonal to the resin main surface 81 and the resin back surface 82, respectively, and are surfaces connecting the resin main surface 81 and the resin back surface 82, and are surfaces facing outward in the x direction or the y direction. Each resin side surface 83 is formed by dicing in the cutting process in the manufacturing process.
  • the four resin side surfaces 83 include a first resin side surface 831, a second resin side surface 832, a third resin side surface 833, and a fourth resin side surface 834.
  • the first resin side surface 831 and the second resin side surface 832 face each other in the y direction.
  • the first resin side surface 831 is a surface arranged on the y1 side in the y direction and facing the y1 side in the y direction
  • the second resin side surface 832 is a surface arranged on the y2 side in the y direction and facing the y2 side in the y direction
  • the third resin side surface 833 and the fourth resin side surface 834 face opposite to each other in the x direction.
  • the third resin side surface 833 is a surface arranged on the x direction x1 side and facing the x direction x1 side
  • the fourth resin side surface 834 is a surface arranged on the x direction x2 side and facing the x direction x2 side.
  • Each terminal end surface 123 of the first lead 1 is exposed from the first resin side surface 831 and is flush with the first resin side surface 831.
  • the terminal end faces 223 of the second lead 2 and the terminal end faces 323 of the third lead 3 are exposed from the second resin side surface 832 and are flush with the second resin side surface 832.
  • the end faces 133 of each connecting portion of the first lead 1 the end surface 133 of the connecting portion facing the x1 side and the end surface 233 of the connecting portion of the second lead 2 are exposed from the third resin side surface 833 and are flush with the third resin side surface 833. Is.
  • the end surface 133 of the connecting portion facing the x2 side and the end surface 333 of the connecting portion of the third lead 3 are exposed from the fourth resin side surface 834 and are flush with each other with the fourth resin side surface 834.
  • the back surface 322 is exposed from the resin back surface 82 of the sealing resin 8 and is flush with the resin back surface 82.
  • each terminal portion of the first lead 1 is exposed from the first end portion 821 of the resin back surface 82.
  • the back surface 132 of each connecting portion of the first lead 1 is not exposed from the back surface 82 of the resin. Therefore, the first lead 1 is exposed from the first end portion 821 of the resin back surface 82, but is not exposed from the second end portion 822, the third end portion 823, and the fourth end portion 824. Further, the terminal portion back surface 222 of the second lead 2 and the terminal portion back surface 322 of the third lead 3 are exposed from the second end portion 822 of the resin back surface 82.
  • the back surface 232 of the connecting portion of the second lead 2 and the back surface 332 of the connecting portion of the third lead 3 are not exposed from the resin back surface 82. Therefore, the second lead 2 and the third lead 3 are exposed from the second end portion 822 of the resin back surface 82, but are not exposed from the first end portion 821, the third end portion 823, and the fourth end portion 824.
  • the first lead 1 is exposed from the first end portion 821 of the resin back surface 82, but is not exposed from the second end portion 822, the third end portion 823, and the fourth end portion 824.
  • the second lead 2 is exposed from the second end portion 822 of the resin back surface 82, but is not exposed from the first end portion 821, the third end portion 823, and the fourth end portion 824. That is, the first lead 1 and the second lead 2 are exposed from the ends opposite to each other in the y direction of the resin back surface 82. Therefore, the semiconductor device A1 can suppress the occurrence of a short circuit as compared with the case where the first lead 1 and the second lead 2 are exposed from the same end portion of the resin back surface 82.
  • the die pad portion 110 of the first lead 1 includes a die pad portion back surface 112 exposed from the resin back surface 82. By joining the back surface 112 of the die pad portion to the wiring board, the first lead 1 can transfer the heat generated by the semiconductor element 6 to the wiring board and dissipate heat.
  • the back surface 112 of the die pad portion of the first lead 1 and the back surface 122 of the plurality of terminal portions are separated from each other, and the recess 113 on the back surface side of the die pad portion located between them is covered with the sealing resin 8. There is. Thereby, as compared with the case where the back surface 112 of the die pad portion and the back surface 122 of the plurality of terminal portions are connected, it is possible to further suppress the first lead 1 from peeling from the sealing resin 8 to the z2 side in the z direction.
  • the first lead 1 includes a plurality of terminal portions 120.
  • each terminal portion 120 is separated from each other, and the die pad portion back surface side recess 113 located between them is covered with the sealing resin 8. As a result, it is possible to further suppress the first lead 1 from peeling from the sealing resin 8 toward the z2 side in the z direction, as compared with the case where the terminal portion 120 is one.
  • the wire bonding portion 210 of the second lead 2 has a substantially rectangular shape long in the x direction in the z direction, and the wire bonding portion main surface 211 is a terminal portion main surface 221 arranged around the wire bonding portion main surface 211. And, together with the main surface 231 of the connecting portion, a wide surface integrated with each other is formed. Therefore, it is possible to bond a large number of wires 71 to the second lead 2.
  • the overall shape of the exposed surface (the back surface 212 of the wire bonding portion and the back surface 222 of the two terminal portions) from the resin back surface 82 of the second lead 2 is a U-shape that is open on the y2 side in the y direction. be.
  • the recess 213 on the back surface side of the wire bonding portion is covered with the sealing resin 8 between the two terminal portions 220.
  • the second lead 2 is peeled from the sealing resin 8 to the z2 side in the z direction as compared with the case where the two terminal portions 220 in the second lead 2 are connected to form one terminal portion 220.
  • the back surface 212 of the wire bonding portion has a rectangular shape long in the x direction.
  • the region overlapping the back surface 212 of the wire bonding portion in the z direction can stably bond the wire 71.
  • the second lead 2 has a wider region of the main surface 211 of the wire bonding portion where the wire 71 can be stably bonded, as compared with the case where the back surface 212 of the wire bonding portion is divided into a plurality of portions in the x direction.
  • FIG. 7 is a bottom view showing the semiconductor device A2 according to the second embodiment of the present disclosure, and is a diagram corresponding to FIG. 4.
  • the shape of the second lead 2 of the semiconductor device A2 according to the present embodiment is different from that of the semiconductor device A1 according to the first embodiment.
  • the second lead 2 according to the second embodiment includes only one terminal portion 220.
  • the terminal portion 220 is formed by connecting two terminal portions 220 in the second lead 2 according to the first embodiment to form one terminal portion 220. Therefore, the overall shape of the exposed surface (wire bonding portion back surface 212 and terminal portion back surface 222) from the resin back surface 82 of the second lead 2 is a U shape in which the y2 side in the y direction is open in the first embodiment. On the other hand, in the second embodiment, it has a rectangular shape extending to the end on the y2 side in the y direction.
  • the first lead 1 and the second lead 2 are exposed from the ends opposite to each other in the y direction of the resin back surface 82. Therefore, the semiconductor device A2 can suppress the occurrence of a short circuit as compared with the case where the first lead 1 and the second lead 2 are exposed from the same end portion of the resin back surface 82. Further, since the die pad portion 110 of the first lead 1 includes the die pad portion back surface 112 exposed from the resin back surface 82, the first lead 1 can transfer the heat generated by the semiconductor element 6 to the wiring board to dissipate heat. can.
  • the first lead 1 is separated from the sealing resin 8 in the z direction. It is possible to further suppress the peeling to the z2 side of.
  • the second lead 2 has a wide surface in which the main surface 211 of the wire bonding portion, the main surface 221 of the terminal portion, and the main surface 231 of the connecting portion are integrated into one surface, a large number of wires 71 are bonded. It is possible.
  • the overall shape of the exposed surface of the second lead 2 from the resin back surface 82 is a rectangular shape extending to the end on the y2 side in the y direction. Therefore, the region where the wire 71 can be stably bonded is further wider than that in the case of the first embodiment.
  • the dimension of the terminal portion 220 in the x direction is about three times as large as the dimension of the terminal portion 220 in the x direction according to the first embodiment has been described, but the present invention is limited to this. not.
  • the dimension of the terminal portion 220 in the x direction may be about the same as the dimension of the terminal portion 220 in the x direction according to the first embodiment. That is, the second lead 2 according to the second embodiment may have one terminal portion 220 in the second lead 2 according to the first embodiment.
  • FIG. 8 is a bottom view showing the semiconductor device A3 according to the third embodiment of the present disclosure, and is a diagram corresponding to FIG. 4.
  • the shape of the second lead 2 of the semiconductor device A3 according to the present embodiment is different from that of the semiconductor device A1 according to the first embodiment.
  • the back surface 212 of the wire bonding portion is divided into two in the x direction, and the two back surfaces 212 of the wire bonding portion are separated by the resin back surface 82.
  • the first lead 1 and the second lead 2 are exposed from the ends opposite to each other in the y direction of the resin back surface 82. Therefore, the semiconductor device A2 can suppress the occurrence of a short circuit as compared with the case where the first lead 1 and the second lead 2 are exposed from the same end portion of the resin back surface 82. Further, since the die pad portion 110 of the first lead 1 includes the die pad portion back surface 112 exposed from the resin back surface 82, the first lead 1 can transfer the heat generated by the semiconductor element 6 to the wiring board to dissipate heat. can.
  • the first lead 1 is separated from the sealing resin 8 in the z direction. It is possible to further suppress the peeling to the z2 side of.
  • the second lead 2 has a wide surface in which the main surface 211 of the wire bonding portion, the main surface 221 of the terminal portion, and the main surface 231 of the connecting portion are integrated into one surface, a large number of wires 71 are bonded. It is possible.
  • the back surface 212 of the wire bonding portion of the second lead 2 is divided into two in the x direction, and the recess 213 on the back surface side of the wire bonding portion is sealed between the two back surfaces 212 of the wire bonding portion. It is covered with resin 8. Thereby, as compared with the case of the first embodiment, it is possible to further suppress the second lead 2 from peeling from the sealing resin 8 toward the z2 side in the z direction.
  • FIG. 9 is a bottom view showing the semiconductor device A4 according to the fourth embodiment of the present disclosure, and is a diagram corresponding to FIG.
  • the shape of the first lead 1 of the semiconductor device A4 according to the present embodiment is different from that of the semiconductor device A1 according to the first embodiment.
  • the first lead 1 according to the fourth embodiment includes only one terminal portion 120.
  • the terminal portion 120 is formed by connecting the three terminal portions 120 in the first lead 1 according to the first embodiment to form one terminal portion 120.
  • the first lead 1 and the second lead 2 are exposed from the ends opposite to each other in the y direction of the resin back surface 82. Therefore, the semiconductor device A2 can suppress the occurrence of a short circuit as compared with the case where the first lead 1 and the second lead 2 are exposed from the same end portion of the resin back surface 82. Further, since the die pad portion 110 of the first lead 1 includes the die pad portion back surface 112 exposed from the resin back surface 82, the first lead 1 can transmit the heat generated by the semiconductor element 6 to the wiring board to dissipate heat. can.
  • the second lead 2 has a wide surface in which the main surface 211 of the wire bonding portion, the main surface 221 of the terminal portion, and the main surface 231 of the connecting portion are integrated into one surface. It is possible to bond the wires 71 of the above.
  • the overall shape of the exposed surface of the second lead 2 from the resin back surface 82 is U-shaped, and the recess 213 on the back surface side of the wire bonding portion is covered with the sealing resin 8 between the two terminal portions 220. Therefore, it is possible to further prevent the second lead 2 from peeling from the sealing resin 8 toward the z2 side in the z direction. Further, since the back surface 212 of the wire bonding portion has a rectangular shape long in the x direction, the area of the main surface 211 of the wire bonding portion where the wire 71 can be stably bonded is wide.
  • the dimension of the terminal portion 120 in the x direction may be about the same as the dimension of the terminal portion 120 according to the first embodiment in the x direction. That is, the first lead 1 according to the fourth embodiment may have one terminal portion 120 in the first lead 1 according to the first embodiment. Further, the first lead 1 according to the fourth embodiment may have two terminal portions 120 in the first lead 1 according to the first embodiment.
  • FIG. 10 is a bottom view showing the semiconductor device A5 according to the fifth embodiment of the present disclosure, and is a diagram corresponding to FIG. 4.
  • the shape of the first lead 1 of the semiconductor device A5 according to the present embodiment is different from that of the semiconductor device A1 according to the first embodiment.
  • the die pad portion 110 does not have the die pad portion back surface 112, and the die pad portion 110 is not exposed from the resin back surface 82.
  • the semiconductor device A2 can suppress the occurrence of a short circuit as compared with the case where the first lead 1 and the second lead 2 are exposed from the same end portion of the resin back surface 82. Further, since the back surface 122 of each terminal portion of the first lead 1 is separated from each other, it is possible to further suppress the first lead 1 from peeling from the sealing resin 8 toward the z2 side in the z direction.
  • the second lead 2 has a wide surface in which the main surface 211 of the wire bonding portion, the main surface 221 of the terminal portion, and the main surface 231 of the connecting portion are integrated into one surface, a large number of wires 71 are bonded. It is possible. Further, the overall shape of the exposed surface of the second lead 2 from the resin back surface 82 is U-shaped, and the recess 213 on the back surface side of the wire bonding portion is covered with the sealing resin 8 between the two terminal portions 220. Therefore, it is possible to further prevent the second lead 2 from peeling from the sealing resin 8 toward the z2 side in the z direction.
  • the back surface 212 of the wire bonding portion has a rectangular shape long in the x direction, the area of the main surface 211 of the wire bonding portion where the wire 71 can be stably bonded is wide. Further, according to the present embodiment, since the die pad portion 110 of the first lead 1 is not exposed from the resin back surface 82, it is possible to further prevent the first lead 1 and the second lead 2 from being short-circuited.
  • FIG. 11 is a bottom view showing the semiconductor device A6 according to the sixth embodiment of the present disclosure, and is a diagram corresponding to FIG. 4.
  • the shape of the first lead 1 of the semiconductor device A6 according to the present embodiment is different from that of the semiconductor device A1 according to the first embodiment.
  • the back surface 112 of the die pad portion and the back surface 122 of each terminal portion are connected to each other.
  • the first lead 1 and the second lead 2 are exposed from the ends opposite to each other in the y direction of the resin back surface 82. Therefore, the semiconductor device A2 can suppress the occurrence of a short circuit as compared with the case where the first lead 1 and the second lead 2 are exposed from the same end portion of the resin back surface 82. Further, since the die pad portion 110 of the first lead 1 includes the die pad portion back surface 112 exposed from the resin back surface 82, the first lead 1 can transfer the heat generated by the semiconductor element 6 to the wiring board to dissipate heat. can.
  • the back surface 122 of each terminal portion of the first lead 1 is separated from each other, it is possible to further suppress the first lead 1 from peeling from the sealing resin 8 toward the z2 side in the z direction.
  • the second lead 2 has a wide surface in which the main surface 211 of the wire bonding portion, the main surface 221 of the terminal portion, and the main surface 231 of the connecting portion are integrated into one surface, a large number of wires 71 are bonded. It is possible.
  • the overall shape of the exposed surface of the second lead 2 from the resin back surface 82 is U-shaped, and the recess 213 on the back surface side of the wire bonding portion is covered with the sealing resin 8 between the two terminal portions 220.
  • the second lead 2 from peeling from the sealing resin 8 toward the z2 side in the z direction.
  • the back surface 212 of the wire bonding portion has a rectangular shape long in the x direction, the area of the main surface 211 of the wire bonding portion where the wire 71 can be stably bonded is wide.
  • the back surface 112 of the die pad portion extends until it is connected to the back surface 122 of each terminal portion, the heat dissipation function is further improved as compared with the case of the first embodiment.
  • FIG. 12 is a bottom view showing the semiconductor device A7 according to the seventh embodiment of the present disclosure, and is a diagram corresponding to FIG. 4.
  • the semiconductor device A7 according to the present embodiment is different from the semiconductor device A1 according to the first embodiment in the arrangement position of the third lead 3.
  • the third lead 3 according to the seventh embodiment is arranged at a corner portion (lower left corner portion in FIG. 12) of the semiconductor device A1 on the x-direction x2 side and the y-direction y1 side in the z-direction view. That is, the second lead 2 and the third lead 3 are arranged on opposite sides of the first lead 1 in the y direction. Further, the second lead 2 extends in the entire x direction and includes three terminal portions 220. On the other hand, the first lead 1 has a notch portion formed at a position where the third lead 3 is arranged, and has two terminal portions 120.
  • the first lead 1 and the second lead 2 are exposed from the ends opposite to each other in the y direction of the resin back surface 82. Therefore, the semiconductor device A2 can suppress the occurrence of a short circuit as compared with the case where the first lead 1 and the second lead 2 are exposed from the same end portion of the resin back surface 82. Further, since the die pad portion 110 of the first lead 1 includes the die pad portion back surface 112 exposed from the resin back surface 82, the first lead 1 can transmit the heat generated by the semiconductor element 6 to the wiring board to dissipate heat. can.
  • the first lead 1 is separated from the sealing resin 8 in the z direction. It is possible to further suppress the peeling to the z2 side of.
  • the second lead 2 has a wide surface in which the main surface 211 of the wire bonding portion, the main surface 221 of the terminal portion, and the main surface 231 of the connecting portion are integrated into one surface, a large number of wires 71 are bonded. It is possible.
  • the overall shape of the exposed surface of the second lead 2 from the resin back surface 82 is an E-shape, and the recess 213 on the back surface side of the wire bonding portion is covered with the sealing resin 8 between the three terminal portions 220. Therefore, it is possible to further prevent the second lead 2 from peeling from the sealing resin 8 toward the z2 side in the z direction.
  • the back surface 212 of the wire bonding portion has a rectangular shape long in the x direction, the area of the main surface 211 of the wire bonding portion where the wire 71 can be stably bonded is wide. Further, according to the present embodiment, since the second lead 2 is spread over the entire x direction, it is possible to bond a larger number of wires 71.
  • the third lead 3 is arranged at the corner of the semiconductor device A1 on the x-direction x2 side and the y-direction y1 side is described, but the present invention is not limited to this.
  • the third lead 3 may be arranged at a corner portion (lower right corner portion in FIG. 12) of the semiconductor device A1 on the x-direction x1 side and the y-direction y1 side. Further, the third lead 3 may be arranged at a position other than the corner portion.
  • FIG. 13 is a plan view showing the semiconductor device A8 according to the eighth embodiment of the present disclosure, and is a diagram corresponding to FIG. In FIG. 13, for convenience of understanding, the outer shape of the sealing resin 8 is shown by an imaginary line (dashed-dotted line) through the sealing resin 8.
  • the semiconductor device A8 according to the present embodiment has a different configuration of the semiconductor element 6 from the semiconductor device A1 according to the first embodiment.
  • the first electrode 61 is arranged not on the element back surface 6b but on the element main surface 6a.
  • the positions of the first electrode 61, the second electrode 62, and the third electrode 63 on the element main surface 6a are not limited.
  • the semiconductor device A8 further includes a plurality of wires 73.
  • the plurality of wires 73 are made of the same material as the wires 71 and 72.
  • the plurality of wires 73 are connected to the first electrode 61 of the semiconductor element 6 and the terminal portion main surface 121 of the first lead 1.
  • the first lead 1 is electrically connected to the first electrode 61 (drain electrode) of the semiconductor element 6 and functions as a drain terminal.
  • six wires 73 are arranged.
  • the number of wires 73 is not limited.
  • a metal plate such as Cu may be used.
  • the first lead 1 and the second lead 2 are exposed from the ends opposite to each other in the y direction of the resin back surface 82. Therefore, the semiconductor device A2 can suppress the occurrence of a short circuit as compared with the case where the first lead 1 and the second lead 2 are exposed from the same end portion of the resin back surface 82. Further, since the die pad portion 110 of the first lead 1 includes the die pad portion back surface 112 exposed from the resin back surface 82, the first lead 1 can transmit the heat generated by the semiconductor element 6 to the wiring board to dissipate heat. can.
  • the first lead 1 is separated from the sealing resin 8 in the z direction. It is possible to further suppress the peeling to the z2 side of.
  • the second lead 2 has a wide surface in which the main surface 211 of the wire bonding portion, the main surface 221 of the terminal portion, and the main surface 231 of the connecting portion are integrated into one surface, a large number of wires 71 are bonded. It is possible.
  • the overall shape of the exposed surface of the second lead 2 from the resin back surface 82 is U-shaped, and the recess 213 on the back surface side of the wire bonding portion is covered with the sealing resin 8 between the two terminal portions 220. Therefore, it is possible to further prevent the second lead 2 from peeling from the sealing resin 8 toward the z2 side in the z direction. Further, since the back surface 212 of the wire bonding portion has a rectangular shape long in the x direction, the area of the main surface 211 of the wire bonding portion where the wire 71 can be stably bonded is wide.
  • the semiconductor device according to the present disclosure is not limited to the above-described embodiment.
  • the specific configuration of each part of the semiconductor device according to the present disclosure can be freely redesigned.
  • the present disclosure includes embodiments described in the appendix below.
  • Appendix 1 A semiconductor device that is a switching element and has an element main surface and an element back surface that face each other in the thickness direction.
  • the second lead which is arranged apart from the first lead in the first direction orthogonal to the thickness direction and is conductive to the semiconductor element,
  • a sealing resin that covers a part of each of the first lead and the second lead, the semiconductor element, and the like. Equipped with The sealing resin has a resin back surface facing the same side as the back surface of the element.
  • the resin back surface has a first end portion located on the first side of the first direction, a second end portion located on the second side of the first direction, and the thickness direction and the first direction.
  • a third end located on one side of the orthogonal second direction and a fourth end located on the other side of the second direction are provided.
  • the first lead is exposed from the first end and not from the second end, the third end, and the fourth end.
  • the first lead is The die pad section on which the semiconductor element is mounted and The first lead terminal portion connected to the first side of the die pad portion and Equipped with The semiconductor device according to Appendix 1, wherein the first lead terminal portion includes a back surface of the first lead terminal portion exposed from the back surface of the resin.
  • the sealing resin is connected to the back surface of the resin and further includes a side surface of the first resin arranged on the first side.
  • the first lead terminal portion further includes an end surface of the first lead terminal portion exposed from the side surface of the first resin.
  • the semiconductor device according to Appendix 2 wherein the end surface of the first lead terminal portion is flush with the side surface of the first resin.
  • Appendix 4 The semiconductor device according to Appendix 2 or 3, wherein the die pad portion includes a back surface of the die pad portion exposed from the back surface of the resin.
  • the first lead further includes a first lead second terminal portion connected to the first side of the die pad portion.
  • the semiconductor device according to any one of Supplementary note 2 to 4, wherein the first lead second terminal portion includes a back surface of the first lead second terminal portion exposed from the back surface of the resin.
  • Appendix 6. The first lead further includes a first lead third terminal portion connected to the first side of the die pad portion.
  • the semiconductor device according to Appendix 5, wherein the first lead third terminal portion includes a back surface of the first lead third terminal portion exposed from the back surface of the resin.
  • the second lead is At the joint, A second lead terminal portion connected to the second side of the joint portion, Equipped with The semiconductor device according to any one of Supplementary note 1 to 6, wherein the second lead terminal portion includes a back surface of the second lead terminal portion exposed from the back surface of the resin.
  • the sealing resin is connected to the back surface of the resin and further includes a second resin side surface arranged on the second side.
  • the second lead terminal portion further includes an end surface of the second lead terminal portion exposed from the side surface of the second resin.
  • Appendix 9. A plurality of wires bonded to the semiconductor device and the second lead are further provided.
  • the joint portion comprises a joint portion main surface facing the same side as the element main surface.
  • the joint includes a back surface of the joint exposed from the back surface of the resin.
  • the semiconductor device according to any one of Supplementary note 7 to 9, wherein the back surface of the second lead terminal portion and the back surface of the joint portion are connected to each other.
  • Appendix 11. The second lead further includes a second lead terminal portion connected to the second side of the joint portion.
  • the second lead second terminal portion includes a back surface of the second lead second terminal portion exposed from the back surface of the resin.
  • the semiconductor device according to Appendix 10, wherein the back surface of the second lead second terminal portion and the back surface of the joint portion are connected to each other.
  • a third lead arranged on the second side with respect to the first lead and conducting to the semiconductor element is further provided.
  • the semiconductor device according to any one of Supplementary note 1 to 11, wherein the third lead is exposed from the second end portion.
  • the semiconductor element is a transistor and includes a first electrode, a second electrode, and a third electrode.
  • the first electrode is electrically connected to the first lead
  • the second electrode is electrically connected to the second lead
  • the third electrode is electrically connected to the third lead.
  • Appendix 14. The semiconductor device according to Appendix 13, wherein the first electrode is arranged on the back surface of the device and is joined to the first lead by a conductive bonding material.
  • Appendix 15. Both the dimension in the first direction and the dimension in the second direction are 1 mm or more and 3 mm or less.

Abstract

半導体装置は、スイッチング用の半導体素子と、前記半導体素子を搭載する第１リードと、第２リードと、封止樹脂とを備える。前記第２リードは、前記第１リードに対して、前記半導体素子の厚さ方向に直交する第１方向に離間して配置されている。前記封止樹脂は、前記第１リードおよび前記第２リードのそれぞれ一部ずつと、前記半導体素子とを覆う。前記封止樹脂の樹脂裏面は、前記第１方向において互いに離間する第１端部および第２端部を有する。また、前記樹脂裏面は、前記厚さ方向と前記第１方向とに直交する第２方向において互いに離間する第３端部および第４端部を有する。これら４つの端部のうち、前記第１リードは、前記第１端部からのみ露出し、第２リードは、前記第２端部からのみ露出する。

Description

半導体装置
　本開示は、半導体素子を搭載した半導体装置に関する。
　電気自動車やハイブリッド自動車などに使用されているインバータ装置には、たとえばＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）などのスイッチング素子を備えた半導体装置が用いられる。たとえば、特許文献１には、スイッチング素子を備えた半導体装置の一例が開示されている。当該半導体装置は、ＭＯＳＦＥＴであるスイッチング素子と、スイッチング素子が搭載されるダイパッドと、スイッチング素子に導通する複数のリードと、ダイパッド、リード、およびスイッチング素子を覆う封止樹脂と、を備えている。一部のリードは、ダイパッドにつながっており、ダイパッドがスイッチング素子のドレイン電極に導通することでドレイン端子として機能し、封止樹脂の裏面および側面から露出している。また、他の一部のリードは、スイッチング素子のソース電極に導通することでソース端子として機能し、封止樹脂の裏面および側面から露出している。ドレイン端子とソース端子とは、封止樹脂の裏面の同じ端部に並んで露出している。
　当該半導体装置がバッテリから直接、電力を供給される場合、半導体装置には、１０Ａ以上の大電流が入力される。また、ドレイン端子とソース端子とが、封止樹脂の裏面の同じ端部に並んで配置されているので、半導体装置が実装された配線基板上で、ドレイン端子とソース端子とがショートしてしまうおそれがある。ドレイン端子とソース端子とがショートした場合、大電流がそのまま半導体装置の下流側に流れるので、下流側に配置されている電子部品が損傷し、システム全体の故障リスクにつながる。
特開２０１３－６９７２０号公報
　本開示は、上記した事情のもとで考え出されたものであって、ショートの発生を抑制できる半導体装置を提供することをその一の課題とする。
　本開示によって提供される半導体装置は、スイッチング素子であり、かつ、厚さ方向において互いに反対側を向く素子主面および素子裏面を有する半導体素子と；前記半導体素子が搭載され、かつ、前記半導体素子に導通する第１リードと；前記第１リードに対して、前記厚さ方向に直交する第１方向に離間して配置され、かつ、前記半導体素子に導通する第２リードと；前記第１リードおよび前記第２リードのそれぞれ一部ずつと、前記半導体素子と、を覆う封止樹脂と；を備える。前記封止樹脂は、前記素子裏面と同じ側を向く樹脂裏面を備え、前記樹脂裏面は、前記第１方向の第１側に位置する第１端部と、前記第１方向の第２側に位置する第２端部と、前記厚さ方向と前記第１方向とに直交する第２方向の一方側に位置する第３端部と、前記第２方向の他方側に位置する第４端部と、を備える。前記第１リードは、前記第１端部から露出し、前記第２端部、前記第３端部、および前記第４端部から露出せず、前記第２リードは、前記第２端部から露出し、前記第１端部、前記第３端部、および前記第４端部から露出しない。
　本開示によると、第１リードと第２リードとは、樹脂裏面の互いに反対側の端部から露出する。したがって、第１リードと第２リードとが樹脂裏面の同じ端部から露出する場合と比較して、ショートの発生が抑制される。
　本開示のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
本開示の第１実施形態にかかる半導体装置を示す斜視図である。 図１に示す半導体装置の斜視図であって、底面側を上側にした状態の図である。 図１に示す半導体装置の平面図であり、封止樹脂を透過して示している。 図１に示す半導体装置の底面図である。 図３のＶ－Ｖ線に沿う断面図である。 図３のＶＩ－ＶＩ線に沿う断面図である。 本開示の第２実施形態にかかる半導体装置を示す底面図である。 本開示の第３実施形態にかかる半導体装置を示す底面図である。 本開示の第４実施形態にかかる半導体装置を示す底面図である。 本開示の第５実施形態にかかる半導体装置を示す底面図である。 本開示の第６実施形態にかかる半導体装置を示す底面図である。 本開示の第７実施形態にかかる半導体装置を示す底面図である。 本開示の第８実施形態にかかる半導体装置を示す平面図である。
　以下、本開示の好ましい実施の形態を、添付図面を参照して具体的に説明する。
　本開示において、「ある物Ａがある物Ｂに形成されている」および「ある物Ａがある物Ｂ上に形成されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接形成されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに形成されていること」を含む。同様に、「ある物Ａがある物Ｂに配置されている」および「ある物Ａがある物Ｂ上に配置されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接配置されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに配置されていること」を含む。同様に、「ある物Ａがある物Ｂ上に位置している」とは、特段の断りのない限り、「ある物Ａがある物Ｂに接して、ある物Ａがある物Ｂ上に位置していること」、および、「ある物Ａとある物Ｂとの間に他の物が介在しつつ、ある物Ａがある物Ｂ上に位置していること」を含む。また、「ある物Ａがある物Ｂにある方向に見て重なる」とは、特段の断りのない限り、「ある物Ａがある物Ｂのすべてに重なること」、および、「ある物Ａがある物Ｂの一部に重なること」を含む。
　図１～図６に基づき、本開示の第１実施形態にかかる半導体装置Ａ１について説明する。半導体装置Ａ１は、複数のリード１～３、半導体素子６、ワイヤ７１，７２、および封止樹脂８を備える。半導体装置Ａ１は、たとえば電気自動車やハイブリッド自動車などのインバータ装置に用いられており、バッテリから直接、電力を供給される。なお、半導体装置Ａ１の用途や機能は限定されない。半導体装置Ａ１のパッケージ形式は、ＤＦＮ（Dual Flatpack No-leaded）である。なお、半導体装置Ａ１のパッケージ形式は、ＤＦＮに限定されない。
　図１は、半導体装置Ａ１を示す斜視図である。図２は、半導体装置Ａ１を示す斜視図であって、底面側を上側にした状態の図である。図３は、半導体装置Ａ１を示す平面図である。図３においては、理解の便宜上、封止樹脂８を透過して、封止樹脂８の外形を想像線（二点鎖線）で示している。図４は、半導体装置Ａ１を示す底面図である。図５は、図３のＶ－Ｖ線に沿う断面図である。図６は、図３のＶＩ－ＶＩ線に沿う断面図である。
　半導体装置Ａ１は、厚さ方向視(平面視)の形状が矩形状である。説明の便宜上、半導体装置Ａ１の厚さ方向（平面視方向）をｚ方向とし、ｚ方向に直交する半導体装置Ａ１の一方の辺に沿う方向（図３における左右方向）をｘ方向、ｚ方向およびｘ方向に直交する方向（図３における上下方向）をｙ方向とする。また、ｚ方向の一方側（図５および図６における上側）をｚ１側とし、他方側（図５および図６における下側）をｚ２側とする。ｘ方向の一方側（図３および図４における右側）をｘ１側とし、他方側（図３および図４における左側）をｘ２側とする。ｙ方向の一方側（図３における上側）をｙ１側とし、他方側（図３における下側）をｙ２側とする。ｚ方向が「厚さ方向」の一例であり、ｙ方向が「第１方向」の一例である。ｘ方向が「第２方向」の一例である。本実施形態では、半導体装置Ａ１の大きさは、たとえばｘ方向寸法が１ｍｍ以上３ｍｍ以下、ｙ方向寸法が１ｍｍ以上３ｍｍ以下、ｚ方向寸法が０.３ｍｍ以上１ｍｍ以下である。なお、半導体装置Ａ１の各寸法は限定されない。
　複数のリード１～３は、半導体素子６と導通している。リード１～３は、たとえば、金属板にエッチング処理や打ち抜き加工等を施すことにより形成されている。リード１～３は、金属からなり、好ましくはＣｕおよびＮｉのいずれか、またはこれらの合金や４２アロイなどからなる。本実施形態においては、リード１～３が、Ｃｕからなる場合を例に説明する。リード１～３の厚さは、たとえば０．０８～０．３ｍｍであり、本実施形態においては０．２ｍｍ程度である。以降の説明においては、第１リード１、第２リード２、および第３リード３と記載する。なお、まとめて示す場合は、リード１～３と記載する。
　図３に示すように、第１リード１は、半導体装置Ａ１のｙ方向のy１側寄りに配置され、ｘ方向の全体に広がっている。第２リード２と第３リード３とは、半導体装置Ａ１のｙ方向のy２側寄りに、それぞれ第１リード１から離間して、また、ｘ方向に並んで互いに離間して配置されている。ｚ方向視寸法は、第１リード１が最大であり、第３リード３が最小である。
　第１リード１は、半導体素子６を支持し、ダイパッド部１１０、複数の端子部１２０、および複数の連結部１３０を備える。
　ダイパッド部１１０は、ｚ方向視において、第１リード１の中央に位置し、ｚ方向視略矩形状である。ダイパッド部１１０は、ダイパッド部主面１１１、ダイパッド部裏面１１２、およびダイパッド部裏面側凹部１１３を有する。ダイパッド部主面１１１およびダイパッド部裏面１１２は、ｚ方向において互いに反対側を向いている。ダイパッド部主面１１１は、z方向z１側を向いている。ダイパッド部主面１１１は、半導体素子６が搭載される面である。ダイパッド部裏面１１２は、z方向z２側を向いている。ダイパッド部裏面１１２は、封止樹脂８から露出して、裏面端子になる。
　ダイパッド部裏面側凹部１１３は、ダイパッド部１１０の一部がダイパッド部裏面１１２からダイパッド部主面１１１側に凹んだ部分である。ダイパッド部１１０のうちダイパッド部裏面側凹部１１３が位置する部分の厚さ（ｚ方向の寸法）は、ダイパッド部裏面１１２が位置する部分の厚さの半分程度である。ダイパッド部裏面側凹部１１３は、たとえばハーフエッチング処理により形成される。図４に示すように、ダイパッド部裏面側凹部１１３は、ダイパッド部裏面１１２の周囲に配置されている。図４および図６に示すように、ダイパッド部裏面側凹部１１３は、封止樹脂８から露出せず、封止樹脂８によって覆われている。これにより、第１リード１が封止樹脂８からｚ方向のｚ２側に剥離することが抑制される。なお、ダイパッド部１１０の形状は限定されない。たとえば、ダイパッド部１１０は、ダイパッド部裏面側凹部１１３を備えなくてもよい。
　複数の端子部１２０は、それぞれ、ダイパッド部１１０につながっており、ｚ方向視略矩形状である。本実施形態では、３個の端子部１２０が、ダイパッド部１１０のｙ方向ｙ１側に、ｘ方向に等間隔で並んで配置されている。複数の端子部１２０は、半導体装置Ａ１において、ｙ方向の最もｙ１側に配置されている。各端子部１２０は、端子部主面１２１、端子部裏面１２２、および端子部端面１２３を有する。端子部主面１２１および端子部裏面１２２は、ｚ方向において互いに反対側を向いている。端子部主面１２１は、z方向z１側を向いている。端子部主面１２１とダイパッド部主面１１１とは、面一になっている。端子部裏面１２２は、z方向z２側を向いている。端子部裏面１２２とダイパッド部裏面１１２とは、ｙ方向に離間しており、z方向での位置が互いに同じである。端子部端面１２３は、端子部主面１２１および端子部裏面１２２に直交し、端子部主面１２１および端子部裏面１２２につながる面であり、ｙ方向ｙ１側を向く面である。端子部端面１２３は、製造工程における切断工程でのダイシングにより形成される。端子部端面１２３および端子部裏面１２２は、封止樹脂８から露出してつながっており、端子になる（図４および図６参照）。なお、端子部１２０の形状、配置位置および個数は限定されない。
　複数の連結部１３０は、それぞれ、ダイパッド部１１０につながっており、ｚ方向視略矩形状である。本実施形態では、２個の連結部１３０が、ダイパッド部１１０のｘ方向のｘ１側にｙ方向に並んで配置されている。また、別の２個の連結部１３０が、ダイパッド部１１０のｘ方向のｘ２側にｙ方向に並んで配置されている。各連結部１３０の厚さ（ｚ方向の寸法）は、ダイパッド部裏面側凹部１１３が位置するダイパッド部１１０の厚さと同程度である。連結部１３０は、たとえばハーフエッチング処理により形成される。各連結部１３０は、連結部主面１３１、連結部裏面１３２、および連結部端面１３３を有する。連結部主面１３１および連結部裏面１３２は、ｚ方向において互いに反対側を向いている。連結部主面１３１は、z方向z１側を向いている。連結部主面１３１とダイパッド部主面１１１とは、面一になっている。したがって、ダイパッド部主面１１１、端子部主面１２１および連結部主面１３１は、面一の一体となった面になっている（図３参照）。連結部裏面１３２は、z方向z２側を向いている。連結部裏面１３２とダイパッド部裏面側凹部１１３とは、面一になっている。連結部端面１３３は、連結部主面１３１および連結部裏面１３２をつなぐ面であり、ｘ方向外側を向く面である。連結部端面１３３は、製造工程における切断工程でのダイシングにより形成される。連結部端面１３３は、封止樹脂８から露出している。なお、連結部１３０の形状、配置位置および個数は限定されない。
　第２リード２は、ｚ方向視において、半導体装置Ａ１のｘ方向ｘ１側でｙ方向ｙ２側の角部（図３においては右下の角部）に配置され、ワイヤボンディング部２１０、複数の端子部２２０、および連結部２３０を備えている。
　ワイヤボンディング部２１０は、ｚ方向視においてｘ方向に長い略矩形状であり、第２リード２においてｙ方向ｙ１側に位置する。ワイヤボンディング部２１０は、ワイヤボンディング部主面２１１、ワイヤボンディング部裏面２１２、およびワイヤボンディング部裏面側凹部２１３を有する。ワイヤボンディング部主面２１１およびワイヤボンディング部裏面２１２は、ｚ方向において互いに反対側を向いている。ワイヤボンディング部主面２１１は、z方向z１側を向いている。ワイヤボンディング部主面２１１は、ワイヤ７１がボンディングされる面である。ワイヤボンディング部裏面２１２は、z方向z２側を向いている。ワイヤボンディング部裏面２１２は、封止樹脂８から露出して、裏面端子になる。
　ワイヤボンディング部裏面側凹部２１３は、ワイヤボンディング部２１０の一部がワイヤボンディング部裏面２１２からワイヤボンディング部主面２１１側に凹んだ部分である。ワイヤボンディング部２１０のうちワイヤボンディング部裏面側凹部２１３が位置する部分の厚さ（ｚ方向の寸法）は、ワイヤボンディング部裏面２１２が位置する部分の厚さの半分程度である。ワイヤボンディング部裏面側凹部２１３は、たとえばハーフエッチング処理により形成される。図４および図６に示すように、ワイヤボンディング部裏面側凹部２１３は、封止樹脂８から露出せず、封止樹脂８によって覆われている。これにより、第２リード２が封止樹脂８からｚ方向のｚ２側に剥離することが抑制される。なお、ワイヤボンディング部２１０の形状は限定されない。たとえば、ワイヤボンディング部裏面側凹部２１３はなくてもよい。
　複数の端子部２２０は、それぞれ、ワイヤボンディング部２１０につながっており、ｚ方向視略矩形状である。本実施形態では、２個の端子部２２０が、ワイヤボンディング部２１０のｙ方向ｙ２側に、ｘ方向に並んで配置されている。複数の端子部２２０は、半導体装置Ａ１において、ｙ方向の最もｙ２側に配置されている。各端子部２２０は、端子部主面２２１、端子部裏面２２２、および端子部端面２２３を有する。端子部主面２２１および端子部裏面２２２は、ｚ方向において互いに反対側を向いている。端子部主面２２１は、z方向z１側を向いている。端子部主面２２１とワイヤボンディング部主面２１１とは、面一になっている。端子部裏面２２２は、z方向z２側を向いている。端子部裏面２２２とワイヤボンディング部裏面２１２とはつながっており、互いに面一になっている。端子部端面２２３は、端子部主面２２１および端子部裏面２２２に直交し、端子部主面２２１および端子部裏面２２２につながる面であり、ｙ方向ｙ２側を向く面である。端子部端面２２３は、製造工程における切断工程でのダイシングにより形成される。端子部端面２２３および端子部裏面２２２は、封止樹脂８から露出してつながっており、端子になる（図２、図４および図６参照）。なお、端子部２２０の形状、配置位置および個数は限定されない。
　連結部２３０は、ワイヤボンディング部２１０につながっており、ｚ方向視略矩形状である。連結部２３０は、ワイヤボンディング部２１０のｘ方向のｘ１側に配置されている。連結部２３０の厚さ（ｚ方向の寸法）は、ワイヤボンディング部裏面側凹部２１３が位置するワイヤボンディング部２１０の厚さと同程度である。連結部２３０は、たとえばハーフエッチング処理により形成される。各連結部２３０は、連結部主面２３１、連結部裏面２３２、および連結部端面２３３を有する。連結部主面２３１および連結部裏面２３２は、ｚ方向において互いに反対側を向いている。連結部主面２３１は、z方向z１側を向いている。連結部主面２３１とワイヤボンディング部主面２１１とは、面一になっている。したがって、ワイヤボンディング部主面２１１、端子部主面２２１および連結部主面２３１は、面一の一体となった面になっている（図３参照）。連結部裏面２３２は、z方向z２側を向いている。連結部裏面２３２とワイヤボンディング部裏面側凹部２１３とは、面一になっている。連結部端面２３３は、連結部主面２３１および連結部裏面２３２をつなぐ面であり、ｘ方向ｘ１側を向く面である。連結部端面２３３は、製造工程における切断工程でのダイシングにより形成される。連結部端面２３３は、封止樹脂８から露出している。なお、連結部２３０の形状、配置位置および個数は限定されない。
　第３リード３は、ｚ方向視において、半導体装置Ａ１のｘ方向ｘ２側でｙ方向ｙ２側の角部（図３においては左下の角部）に配置され、ワイヤボンディング部３１０、端子部３２０、および連結部３３０を備えている。
　ワイヤボンディング部３１０は、ｚ方向視において略矩形状であり、第３リード３においてｙ方向ｙ１側に位置する。ワイヤボンディング部３１０は、ワイヤボンディング部主面３１１、ワイヤボンディング部裏面３１２、およびワイヤボンディング部裏面側凹部３１３を有する。ワイヤボンディング部主面３１１およびワイヤボンディング部裏面３１２は、ｚ方向において互いに反対側を向いている。ワイヤボンディング部主面３１１は、z方向z１側を向いている。ワイヤボンディング部主面３１１は、ワイヤ７２がボンディングされる面である。ワイヤボンディング部裏面３１２は、z方向z２側を向いている。ワイヤボンディング部裏面３１２は、封止樹脂８から露出して、裏面端子になる。
　ワイヤボンディング部裏面側凹部３１３は、ワイヤボンディング部３１０の一部がワイヤボンディング部裏面３１２からワイヤボンディング部主面３１１側に凹んだ部分である。ワイヤボンディング部３１０のうちワイヤボンディング部裏面側凹部３１３が位置する部分の厚さ（ｚ方向の寸法）は、ワイヤボンディング部裏面３１２が位置する部分の厚さの半分程度である。ワイヤボンディング部裏面側凹部３１３は、たとえばハーフエッチング処理により形成される。図４に示すように、ワイヤボンディング部裏面側凹部３１３は、封止樹脂８から露出せず、封止樹脂８によって覆われている。これにより、第３リード３が封止樹脂８からｚ方向のｚ２側に剥離することが抑制される。なお、ワイヤボンディング部３１０の形状は限定されない。たとえば、ワイヤボンディング部裏面側凹部３１３はなくてもよい。
　端子部３２０は、ワイヤボンディング部３１０につながっており、ｚ方向視略矩形状である。端子部３２０は、ワイヤボンディング部３１０のｙ方向ｙ２側に配置されている。端子部３２０は、半導体装置Ａ１において、ｙ方向の最もｙ２側に配置されている。端子部３２０は、端子部主面３２１、端子部裏面３２２、および端子部端面３２３を有する。端子部主面３２１および端子部裏面３２２は、ｚ方向において互いに反対側を向いている。端子部主面３２１は、z方向z１側を向いている。端子部主面３２１とワイヤボンディング部主面３１１とは、面一になっている。端子部裏面３２２は、z方向z２側を向いている。端子部裏面３２２とワイヤボンディング部裏面３１２とはつながっており、互いに面一になっている。端子部端面３２３は、端子部主面３２１および端子部裏面３２２に直交し、端子部主面３２１および端子部裏面３２２につながる面であり、ｙ方向ｙ２側を向く面である。端子部端面３２３は、製造工程における切断工程でのダイシングにより形成される。端子部端面３２３および端子部裏面３２２は、封止樹脂８から露出してつながっており、端子になる（図２および図４参照）。なお、端子部３２０の形状、配置位置および個数は限定されない。
　連結部３３０は、ワイヤボンディング部３１０につながっており、ｚ方向視略矩形状である。連結部３３０は、ワイヤボンディング部３１０のｘ方向のｘ２側に配置されている。連結部３３０の厚さ（ｚ方向の寸法）は、ワイヤボンディング部裏面側凹部３１３が位置するワイヤボンディング部３１０の厚さと同程度である。連結部３３０は、たとえばハーフエッチング処理により形成される。連結部３３０は、連結部主面３３１、連結部裏面３３２、および連結部端面３３３を有する。連結部主面３３１および連結部裏面３３２は、ｚ方向において互いに反対側を向いている。連結部主面３３１は、z方向z１側を向いている。連結部主面３３１とワイヤボンディング部主面３１１とは、面一になっている。したがって、ワイヤボンディング部主面３１１、端子部主面３２１および連結部主面３３１は、面一の一体となった面になっている（図３参照）。連結部裏面３３２は、z方向z２側を向いている。連結部裏面３３２とワイヤボンディング部裏面側凹部３１３とは、面一になっている。連結部端面３３３は、連結部主面３３１および連結部裏面３３２をつなぐ面であり、ｘ方向ｘ２側を向く面である。連結部端面３３３は、製造工程における切断工程でのダイシングにより形成される。連結部端面３３３は、封止樹脂８から露出している。なお、連結部３３０の形状、配置位置および個数は限定されない。
　リード１～３の表面には、めっき層が形成されてもよい。めっき層は、ワイヤ７１，７２を接合しやすくするための、Ｎｉめっき層、Ｐｄめっき層およびＡｕめっき層が積層されたものでもよいし、はんだ濡れ性をよくするための、Ｓｎを主成分とする合金などからなるものでもよい。
　半導体素子６は、半導体装置Ａ１の電気的機能を発揮する要素である。半導体素子６は、スイッチング素子である。本実施形態では、半導体素子６は、ＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）などのトランジスタである。なお、半導体素子６は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やＨＥＭＴ（High Electron Mobility Transistor：高電子移動度トランジスタ）などであってもよい。半導体素子６は、素子本体６０、第１電極６１、第２電極６２および第３電極６３を備えている。
　素子本体６０は、ｚ方向視矩形状の板状である。素子本体６０は、半導体材料からなり、本実施形態では、Ｓｉ（シリコン）からなる。なお、素子本体６０の材料は限定されず、たとえばＳｉＣ（シリコンカーバイド）やＧａＮ(ガリウムナイトライド)などの他の材料であってもよい。素子本体６０は、素子主面６ａおよび素子裏面６ｂを有する。素子主面６ａおよび素子裏面６ｂは、ｚ方向において互いに反対側を向いている。素子主面６ａは、z方向z１側を向いており、第１リード１とは反対側を向く面である。素子裏面６ｂは、z方向z２側を向いており、第１リード１に対向する面である。第１電極６１は、素子裏面６ｂに配置されている。第２電極６２および第３電極６３は、素子主面６ａに配置されている。本実施形態においては、第１電極６１はドレイン電極であり、第２電極６２はソース電極であり、第３電極６３はゲート電極である。
　半導体素子６は、接合材７５を介して、第１リード１のダイパッド部主面１１１の中央に搭載されている。本実施形態では、接合材７５は、導電性の接合材であり、たとえばはんだである。なお、接合材７５は、銀ペーストまたは焼結銀接合材などの導電性接合材であってもよい。半導体素子６は、素子裏面６ｂを接合材７５によって第１リード１のダイパッド部主面１１１に接合されている。半導体素子６の第１電極６１は、接合材７５によって、第１リード１に電気的に接続されている。これにより、第１リード１は、半導体素子６の第１電極６１（ドレイン電極）に電気的に接続されて、ドレイン端子として機能する。
　ワイヤ７１，７２は、半導体素子６とリード２，３とを接続し、これらを導通させるものである。ワイヤ７１，７２は、たとえばＣｕ，Ａｕ，Ａｇ，Ａｌなどの金属からなる。なお、ワイヤ７１，７２の材料は限定されない。図３に示すように、複数のワイヤ７１は、半導体素子６の第２電極６２と、第２リード２のワイヤボンディング部主面２１１とに接続されている。これにより、第２リード２は、半導体素子６の第２電極６２（ソース電極）に電気的に接続されて、ソース端子として機能する。本実施形態では、４本のワイヤ７１が配置されており、ワイヤボンディング部主面２１１には、４本のワイヤ７１がボンディングされている。ワイヤ７２は、半導体素子６の第３電極６３と、第３リード３のワイヤボンディング部主面３１１とに接続されている。これにより、第３リード３は、半導体素子６の第３電極６３（ゲート電極）に電気的に接続されて、ゲート端子として機能する。なお、各ワイヤ７１，７２の本数は限定されない。また、ワイヤ７１，７２に代えて、たとえばＣｕなどの金属板が用いられてもよい。
　半導体装置Ａ１はバッテリから直接、電力を供給され、電流は、第１リード１を介して第１電極６１から半導体素子６に入力され、第２電極６２から第２リード２を介して出力される。したがって、第１リード１および第２リード２には、１０Ａ以上３０Ａ以下の大電流が流れる。ただし、半導体装置Ａ１は、第３リード３を介して第３電極６３に入力されるパルス信号に応じて、電流の流れる状態と流れない状態とを切り替える。したがって、第１リード１から第２リード２に大電流が流れ続けるわけではない。しかし、第１リード１と第２リード２とがショートした場合、バッテリから供給される大電流が半導体装置Ａ１の下流側に流れ続けることになる。
　封止樹脂８は、各リード１～３の一部ずつと、半導体素子６と、接合材７５と、ワイヤ７１，７２とを覆っている。封止樹脂８は、たとえば黒色のエポキシ樹脂からなる。なお、封止樹脂８の材料は限定されない。
　封止樹脂８は、樹脂主面８１、樹脂裏面８２、および４個の樹脂側面８３を有する。樹脂主面８１および樹脂裏面８２は、ｚ方向において互いに反対側を向いている。樹脂主面８１は、z方向z１側を向く面であり、樹脂裏面８２は、z方向z２側を向く面である。図２および図４に示すように、樹脂裏面８２は、第１端部８２１および第２端部８２２を含んでいる。第１端部８２１は、樹脂裏面８２のうち、ｙ方向ｙ１側に位置する端部である。第２端部８２２は、樹脂裏面８２のうち、ｙ方向ｙ２側に位置する端部である。また、樹脂裏面８２は、第３端部８２３および第４端部８２４を含んでいる。第３端部８２３は、樹脂裏面８２のうち、ｘ方向ｘ１側に位置する端部である。第４端部８２４は、樹脂裏面８２のうち、ｘ方向ｘ２側に位置する端部である。
　４個の樹脂側面８３は、それぞれ、樹脂主面８１および樹脂裏面８２に直交し、樹脂主面８１および樹脂裏面８２をつなぐ面であり、ｘ方向またはｙ方向の外側を向く面である。各樹脂側面８３は、製造工程における切断工程でのダイシングにより形成される。４個の樹脂側面８３は、第１樹脂側面８３１、第２樹脂側面８３２、第３樹脂側面８３３、および第４樹脂側面８３４を含んでいる。第１樹脂側面８３１および第２樹脂側面８３２は、ｙ方向において互いに反対側を向いている。第１樹脂側面８３１は、ｙ方向ｙ１側に配置されてｙ方向ｙ１側を向く面であり、第２樹脂側面８３２は、ｙ方向ｙ２側に配置されてｙ方向ｙ２側を向く面である。第３樹脂側面８３３および第４樹脂側面８３４は、ｘ方向において互いに反対側を向いている。第３樹脂側面８３３は、ｘ方向ｘ１側に配置されてｘ方向ｘ１側を向く面であり、第４樹脂側面８３４は、ｘ方向ｘ２側に配置されてｘ方向ｘ２側を向く面である。
　第１リード１の各端子部端面１２３は、第１樹脂側面８３１から露出し、第１樹脂側面８３１と互いに面一である。第２リード２の各端子部端面２２３および第３リード３の端子部端面３２３は、第２樹脂側面８３２から露出し、第２樹脂側面８３２と互いに面一である。第１リード１の各連結部端面１３３のうちｘ１側を向く連結部端面１３３および第２リード２の連結部端面２３３は、第３樹脂側面８３３から露出し、第３樹脂側面８３３と互いに面一である。第１リード１の各連結部端面１３３のうちｘ２側を向く連結部端面１３３および第３リード３の連結部端面３３３は、第４樹脂側面８３４から露出し、第４樹脂側面８３４と互いに面一である。また、第１リード１のダイパッド部裏面１１２および各端子部裏面１２２と、第２リード２のワイヤボンディング部裏面２１２および各端子部裏面２２２と、第３リード３のワイヤボンディング部裏面３１２および端子部裏面３２２とが、封止樹脂８の樹脂裏面８２から露出し、樹脂裏面８２と互いに面一である。
　第１リード１の各端子部裏面１２２は、樹脂裏面８２の第１端部８２１から露出する。一方、第１リード１の各連結部裏面１３２は樹脂裏面８２から露出しない。したがって、第１リード１は、樹脂裏面８２の第１端部８２１から露出するが、第２端部８２２、第３端部８２３、および第４端部８２４から露出しない。また、第２リード２の端子部裏面２２２および第３リード３の端子部裏面３２２は、樹脂裏面８２の第２端部８２２から露出する。一方、第２リード２の連結部裏面２３２および第３リード３の連結部裏面３３２は樹脂裏面８２から露出しない。したがって、第２リード２および第３リード３は、樹脂裏面８２の第２端部８２２から露出するが、第１端部８２１、第３端部８２３、および第４端部８２４から露出しない。
　次に、半導体装置Ａ１の作用効果について説明する。
　本実施形態によると、第１リード１は、樹脂裏面８２の第１端部８２１から露出するが、第２端部８２２、第３端部８２３、および第４端部８２４から露出しない。また、第２リード２は、樹脂裏面８２の第２端部８２２から露出するが、第１端部８２１、第３端部８２３、および第４端部８２４から露出しない。つまり、第１リード１と第２リード２とは、樹脂裏面８２のｙ方向において互いに反対側の端部から露出する。したがって、半導体装置Ａ１は、第１リード１と第２リード２とが樹脂裏面８２の同じ端部から露出する場合と比較して、ショートの発生を抑制できる。
　また、本実施形態によると、第１リード１のダイパッド部１１０は、樹脂裏面８２から露出するダイパッド部裏面１１２を備えている。ダイパッド部裏面１１２が配線基板に接合されることで、第１リード１は、半導体素子６が発する熱を配線基板に伝達させて放熱させることができる。
　また、本実施形態によると、第１リード１のダイパッド部裏面１１２と複数の端子部裏面１２２とは離間しており、その間に位置するダイパッド部裏面側凹部１１３が封止樹脂８によって覆われている。これにより、ダイパッド部裏面１１２と複数の端子部裏面１２２とがつながっている場合と比較して、第１リード１が封止樹脂８からｚ方向のｚ２側に剥離することをさらに抑制できる。また、本実施形態によると、第１リード１は、複数の端子部１２０を備えている。各端子部１２０の端子部裏面１２２は互いに離間しており、その間に位置するダイパッド部裏面側凹部１１３が封止樹脂８によって覆われている。これにより、端子部１２０が１個の場合と比較して、第１リード１が封止樹脂８からｚ方向のｚ２側に剥離することをさらに抑制できる。
　また、本実施形態によると、第２リード２のワイヤボンディング部２１０はｚ方向視においてｘ方向に長い略矩形状であり、ワイヤボンディング部主面２１１は、周囲に配置される端子部主面２２１および連結部主面２３１と合わせて面一の一体となった広い面を構成する。したがって、第２リード２に多数のワイヤ７１をボンディングすることが可能である。また、本実施形態によると、第２リード２の樹脂裏面８２からの露出面（ワイヤボンディング部裏面２１２および２個の端子部裏面２２２）の全体形状は、y方向y２側が開放するＵ字形状である。つまり、２個の端子部２２０の間でワイヤボンディング部裏面側凹部２１３が封止樹脂８によって覆われている。これにより、第２リード２における２個の端子部２２０をつなげて１個の端子部２２０とした場合と比較して、第２リード２が封止樹脂８からｚ方向のｚ２側に剥離することをさらに抑制できる。また、ワイヤボンディング部裏面２１２が、ｘ方向に長い１個の矩形状である。ワイヤボンディング部主面２１１のうち、z方向視においてワイヤボンディング部裏面２１２に重なる領域は、ワイヤ７１を安定してボンディングできる。したがって、第２リード２は、ワイヤボンディング部裏面２１２がｘ方向に複数に分かれている場合と比較して、ワイヤボンディング部主面２１１のうちワイヤ７１を安定してボンディングできる領域が広い。
　図７～図１３は、本開示の他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。
　図７は、本開示の第２実施形態にかかる半導体装置Ａ２を示す底面図であり、図４に対応する図である。本実施形態にかかる半導体装置Ａ２は、第２リード２の形状が、第１実施形態にかかる半導体装置Ａ１と異なる。
　第２実施形態にかかる第２リード２は、端子部２２０を１個だけ備えている。当該端子部２２０は、第１実施形態にかかる第２リード２における２個の端子部２２０をつなげて１個の端子部２２０としたものである。したがって、第２リード２の樹脂裏面８２からの露出面（ワイヤボンディング部裏面２１２および端子部裏面２２２）の全体形状は、第１実施形態ではy方向y２側が開放するＵ字形状であったのに対して、第２実施形態ではy方向y２側の端部まで広がる矩形状になっている。
　本実施形態においても、第１リード１と第２リード２とは、樹脂裏面８２のｙ方向において互いに反対側の端部から露出する。したがって、半導体装置Ａ２は、第１リード１と第２リード２とが樹脂裏面８２の同じ端部から露出する場合と比較して、ショートの発生を抑制できる。また、第１リード１のダイパッド部１１０が樹脂裏面８２から露出するダイパッド部裏面１１２を備えているので、第１リード１は、半導体素子６が発する熱を配線基板に伝達させて放熱させることができる。また、第１リード１のダイパッド部裏面１１２と複数の端子部裏面１２２とが離間しており、各端子部裏面１２２も互いに離間しているので、第１リード１が封止樹脂８からｚ方向のｚ２側に剥離することをさらに抑制できる。また、第２リード２は、ワイヤボンディング部主面２１１、端子部主面２２１、および連結部主面２３１が合わせて面一の一体となった広い面を備えるので、多数のワイヤ７１をボンディングすることが可能である。また、本実施形態によると、第２リード２の樹脂裏面８２からの露出面の全体形状がy方向y２側の端部まで広がる矩形状になっている。したがって、ワイヤ７１を安定してボンディングできる領域が、第１実施形態の場合よりさらに広くなっている。
　なお、本実施形態では、端子部２２０のｘ方向の寸法が、第１実施形態にかかる端子部２２０のｘ方向の寸法の３倍程度の大きなものである場合について説明したが、これに限られない。たとえば、端子部２２０のｘ方向の寸法は、第１実施形態にかかる端子部２２０のｘ方向の寸法と同程度であってもよい。つまり、第２実施形態にかかる第２リード２は、第１実施形態にかかる第２リード２において、端子部２２０を１個にしたものであってもよい。
　図８は、本開示の第３実施形態にかかる半導体装置Ａ３を示す底面図であり、図４に対応する図である。本実施形態にかかる半導体装置Ａ３は、第２リード２の形状が、第１実施形態にかかる半導体装置Ａ１と異なる。
　第３実施形態にかかる第２リード２は、ワイヤボンディング部裏面２１２がｘ方向に２個に分かれており、２個のワイヤボンディング部裏面２１２が樹脂裏面８２によって隔てられている。
　本実施形態においても、第１リード１と第２リード２とは、樹脂裏面８２のｙ方向において互いに反対側の端部から露出する。したがって、半導体装置Ａ２は、第１リード１と第２リード２とが樹脂裏面８２の同じ端部から露出する場合と比較して、ショートの発生を抑制できる。また、第１リード１のダイパッド部１１０が樹脂裏面８２から露出するダイパッド部裏面１１２を備えているので、第１リード１は、半導体素子６が発する熱を配線基板に伝達させて放熱させることができる。また、第１リード１のダイパッド部裏面１１２と複数の端子部裏面１２２とが離間しており、各端子部裏面１２２も互いに離間しているので、第１リード１が封止樹脂８からｚ方向のｚ２側に剥離することをさらに抑制できる。また、第２リード２は、ワイヤボンディング部主面２１１、端子部主面２２１、および連結部主面２３１が合わせて面一の一体となった広い面を備えるので、多数のワイヤ７１をボンディングすることが可能である。また、本実施形態によると、第２リード２のワイヤボンディング部裏面２１２がｘ方向に２個に分かれており、２個のワイヤボンディング部裏面２１２の間でワイヤボンディング部裏面側凹部２１３が封止樹脂８によって覆われている。これにより、第１実施形態の場合と比較して、第２リード２が封止樹脂８からｚ方向のｚ２側に剥離することをさらに抑制できる。
　図９は、本開示の第４実施形態にかかる半導体装置Ａ４を示す底面図であり、図４に対応する図である。本実施形態にかかる半導体装置Ａ４は、第１リード１の形状が、第１実施形態にかかる半導体装置Ａ１と異なる。
　第４実施形態にかかる第１リード１は、端子部１２０を１個だけ備えている。当該端子部１２０は、第１実施形態にかかる第１リード１における３個の端子部１２０をつなげて１個の端子部１２０としたものである。
　本実施形態においても、第１リード１と第２リード２とは、樹脂裏面８２のｙ方向において互いに反対側の端部から露出する。したがって、半導体装置Ａ２は、第１リード１と第２リード２とが樹脂裏面８２の同じ端部から露出する場合と比較して、ショートの発生を抑制できる。また、第１リード１のダイパッド部１１０が樹脂裏面８２から露出するダイパッド部裏面１１２を備えているので、第１リード１は、半導体素子６が発する熱を配線基板に伝達させて放熱させることができる。また、第１リード１のダイパッド部裏面１１２と複数の端子部裏面１２２とが離間しているので、第１リード１が封止樹脂８からｚ方向のｚ２側に剥離することをさらに抑制できる。また、本実施形態においても、第２リード２は、ワイヤボンディング部主面２１１、端子部主面２２１、および連結部主面２３１が合わせて面一の一体となった広い面を備えるので、多数のワイヤ７１をボンディングすることが可能である。また、第２リード２の樹脂裏面８２からの露出面の全体形状はＵ字形状であり、２個の端子部２２０の間でワイヤボンディング部裏面側凹部２１３が封止樹脂８によって覆われているので、第２リード２が封止樹脂８からｚ方向のｚ２側に剥離することをさらに抑制できる。また、ワイヤボンディング部裏面２１２が、ｘ方向に長い１個の矩形状なので、ワイヤボンディング部主面２１１のうちワイヤ７１を安定してボンディングできる領域が広い。
　なお、本実施形態では、端子部１２０のｘ方向の寸法が、第１実施形態にかかる端子部１２０のｘ方向の寸法の５倍程度の大きなものである場合について説明したが、これに限られない。たとえば、端子部１２０のｘ方向の寸法は、第１実施形態にかかる端子部１２０のｘ方向の寸法と同程度であってもよい。つまり、第４実施形態にかかる第１リード１は、第１実施形態にかかる第１リード１において、端子部１２０を１個にしたものであってもよい。また、第４実施形態にかかる第１リード１は、第１実施形態にかかる第１リード１において、端子部１２０を２個にしたものであってもよい。
　図１０は、本開示の第５実施形態にかかる半導体装置Ａ５を示す底面図であり、図４に対応する図である。本実施形態にかかる半導体装置Ａ５は、第１リード１の形状が、第１実施形態にかかる半導体装置Ａ１と異なる。
　第５実施形態にかかる第１リード１は、ダイパッド部１１０がダイパッド部裏面１１２を備えておらず、ダイパッド部１１０が樹脂裏面８２から露出していない。
　本実施形態においても、第１リード１と第２リード２とは、樹脂裏面８２のｙ方向において互いに反対側の端部から露出する。したがって、半導体装置Ａ２は、第１リード１と第２リード２とが樹脂裏面８２の同じ端部から露出する場合と比較して、ショートの発生を抑制できる。また、第１リード１の各端子部裏面１２２が互いに離間しているので、第１リード１が封止樹脂８からｚ方向のｚ２側に剥離することをさらに抑制できる。また、第２リード２は、ワイヤボンディング部主面２１１、端子部主面２２１、および連結部主面２３１が合わせて面一の一体となった広い面を備えるので、多数のワイヤ７１をボンディングすることが可能である。また、第２リード２の樹脂裏面８２からの露出面の全体形状はＵ字形状であり、２個の端子部２２０の間でワイヤボンディング部裏面側凹部２１３が封止樹脂８によって覆われているので、第２リード２が封止樹脂８からｚ方向のｚ２側に剥離することをさらに抑制できる。また、ワイヤボンディング部裏面２１２が、ｘ方向に長い１個の矩形状なので、ワイヤボンディング部主面２１１のうちワイヤ７１を安定してボンディングできる領域が広い。さらに、本実施形態によると、第１リード１のダイパッド部１１０が樹脂裏面８２から露出していないので、第１リード１と第２リード２とがショートしてしまうことをさらに抑制できる。
　図１１は、本開示の第６実施形態にかかる半導体装置Ａ６を示す底面図であり、図４に対応する図である。本実施形態にかかる半導体装置Ａ６は、第１リード１の形状が、第１実施形態にかかる半導体装置Ａ１と異なる。
　第６実施形態にかかる第１リード１は、ダイパッド部裏面１１２と各端子部裏面１２２とがつながっている。
　本実施形態においても、第１リード１と第２リード２とは、樹脂裏面８２のｙ方向において互いに反対側の端部から露出する。したがって、半導体装置Ａ２は、第１リード１と第２リード２とが樹脂裏面８２の同じ端部から露出する場合と比較して、ショートの発生を抑制できる。また、第１リード１のダイパッド部１１０が樹脂裏面８２から露出するダイパッド部裏面１１２を備えているので、第１リード１は、半導体素子６が発する熱を配線基板に伝達させて放熱させることができる。また、第１リード１の各端子部裏面１２２が互いに離間しているので、第１リード１が封止樹脂８からｚ方向のｚ２側に剥離することをさらに抑制できる。また、第２リード２は、ワイヤボンディング部主面２１１、端子部主面２２１、および連結部主面２３１が合わせて面一の一体となった広い面を備えるので、多数のワイヤ７１をボンディングすることが可能である。また、第２リード２の樹脂裏面８２からの露出面の全体形状はＵ字形状であり、２個の端子部２２０の間でワイヤボンディング部裏面側凹部２１３が封止樹脂８によって覆われているので、第２リード２が封止樹脂８からｚ方向のｚ２側に剥離することをさらに抑制できる。また、ワイヤボンディング部裏面２１２が、ｘ方向に長い１個の矩形状なので、ワイヤボンディング部主面２１１のうちワイヤ７１を安定してボンディングできる領域が広い。さらに、本実施形態によると、ダイパッド部裏面１１２が各端子部裏面１２２とつながるまで広がっているので、第１実施形態の場合と比較して、放熱機能がさらに向上されている。
　図１２は、本開示の第７実施形態にかかる半導体装置Ａ７を示す底面図であり、図４に対応する図である。本実施形態にかかる半導体装置Ａ７は、第３リード３の配置位置が、第１実施形態にかかる半導体装置Ａ１と異なる。
　第７実施形態にかかる第３リード３は、ｚ方向視において、半導体装置Ａ１のｘ方向ｘ２側でｙ方向ｙ１側の角部（図１２においては左下の角部）に配置されている。つまり、第２リード２と第３リード３とは、ｙ方向において、第１リード１に対して互いに反対側に配置されている。また、第２リード２は、ｘ方向の全体に広がっており、３個の端子部２２０を備えている。一方、第１リード１は、第３リード３が配置される位置に切り欠き部分が形成され、端子部１２０が２個になっている。
　本実施形態においても、第１リード１と第２リード２とは、樹脂裏面８２のｙ方向において互いに反対側の端部から露出する。したがって、半導体装置Ａ２は、第１リード１と第２リード２とが樹脂裏面８２の同じ端部から露出する場合と比較して、ショートの発生を抑制できる。また、第１リード１のダイパッド部１１０が樹脂裏面８２から露出するダイパッド部裏面１１２を備えているので、第１リード１は、半導体素子６が発する熱を配線基板に伝達させて放熱させることができる。また、第１リード１のダイパッド部裏面１１２と複数の端子部裏面１２２とが離間しており、各端子部裏面１２２も互いに離間しているので、第１リード１が封止樹脂８からｚ方向のｚ２側に剥離することをさらに抑制できる。また、第２リード２は、ワイヤボンディング部主面２１１、端子部主面２２１、および連結部主面２３１が合わせて面一の一体となった広い面を備えるので、多数のワイヤ７１をボンディングすることが可能である。また、第２リード２の樹脂裏面８２からの露出面の全体形状はＥ字形状であり、３個の端子部２２０の間でワイヤボンディング部裏面側凹部２１３が封止樹脂８によって覆われているので、第２リード２が封止樹脂８からｚ方向のｚ２側に剥離することをさらに抑制できる。また、ワイヤボンディング部裏面２１２が、ｘ方向に長い１個の矩形状なので、ワイヤボンディング部主面２１１のうちワイヤ７１を安定してボンディングできる領域が広い。さらに、本実施形態によると、第２リード２がｘ方向の全体に広がっているので、より多数のワイヤ７１をボンディングすることが可能である。
　なお、本実施形態では、第３リード３が半導体装置Ａ１のｘ方向ｘ２側でｙ方向ｙ１側の角部に配置される場合について説明したが、これに限られない。たとえば、第３リード３は、半導体装置Ａ１のｘ方向ｘ１側でｙ方向ｙ１側の角部（図１２においては右下の角部）に配置されてもよい。また、第３リード３は、角部以外に配置されてもよい。
　図１３は、本開示の第８実施形態にかかる半導体装置Ａ８を示す平面図であり、図３に対応する図である。図１３においては、理解の便宜上、封止樹脂８を透過して、封止樹脂８の外形を想像線（二点鎖線）で示している。本実施形態にかかる半導体装置Ａ８は、半導体素子６の構成が、第１実施形態にかかる半導体装置Ａ１と異なる。
　第８実施形態にかかる半導体素子６は、第１電極６１が素子裏面６ｂではなく、素子主面６ａに配置されている。なお、素子主面６ａにおける、第１電極６１、第２電極６２、および第３電極６３の各配置位置は限定されない。また、半導体装置Ａ８は、複数のワイヤ７３をさらに備えている。複数のワイヤ７３は、ワイヤ７１，７２と同様の材料からなる。複数のワイヤ７３は、半導体素子６の第１電極６１と、第１リード１の端子部主面１２１とに接続されている。これにより、第１リード１は、半導体素子６の第１電極６１（ドレイン電極）に電気的に接続されて、ドレイン端子として機能する。本実施形態では、６本のワイヤ７３が配置されている。なお、ワイヤ７３の本数は限定されない。また、ワイヤ７３に代えて、たとえばＣｕなどの金属板が用いられてもよい。
　本実施形態においても、第１リード１と第２リード２とは、樹脂裏面８２のｙ方向において互いに反対側の端部から露出する。したがって、半導体装置Ａ２は、第１リード１と第２リード２とが樹脂裏面８２の同じ端部から露出する場合と比較して、ショートの発生を抑制できる。また、第１リード１のダイパッド部１１０が樹脂裏面８２から露出するダイパッド部裏面１１２を備えているので、第１リード１は、半導体素子６が発する熱を配線基板に伝達させて放熱させることができる。また、第１リード１のダイパッド部裏面１１２と複数の端子部裏面１２２とが離間しており、各端子部裏面１２２も互いに離間しているので、第１リード１が封止樹脂８からｚ方向のｚ２側に剥離することをさらに抑制できる。また、第２リード２は、ワイヤボンディング部主面２１１、端子部主面２２１、および連結部主面２３１が合わせて面一の一体となった広い面を備えるので、多数のワイヤ７１をボンディングすることが可能である。また、第２リード２の樹脂裏面８２からの露出面の全体形状はＵ字形状であり、２個の端子部２２０の間でワイヤボンディング部裏面側凹部２１３が封止樹脂８によって覆われているので、第２リード２が封止樹脂８からｚ方向のｚ２側に剥離することをさらに抑制できる。また、ワイヤボンディング部裏面２１２が、ｘ方向に長い１個の矩形状なので、ワイヤボンディング部主面２１１のうちワイヤ７１を安定してボンディングできる領域が広い。
　本開示にかかる半導体装置は、先述した実施形態に限定されるものではない。本開示にかかる半導体装置の各部の具体的な構成は、種々に設計変更自在である。本開示は、以下の付記に記載した実施形態を含む。
付記１．
　スイッチング素子であり、かつ、厚さ方向において互いに反対側を向く素子主面および素子裏面を有する半導体素子と、
　前記半導体素子が搭載され、かつ、前記半導体素子に導通する第１リードと、
　前記第１リードに対して、前記厚さ方向に直交する第１方向に離間して配置され、かつ、前記半導体素子に導通する第２リードと、
　前記第１リードおよび前記第２リードのそれぞれ一部ずつと、前記半導体素子と、を覆う封止樹脂と、
を備え、
　前記封止樹脂は、前記素子裏面と同じ側を向く樹脂裏面を備え、
　前記樹脂裏面は、前記第１方向の第１側に位置する第１端部と、前記第１方向の第２側に位置する第２端部と、前記厚さ方向と前記第１方向とに直交する第２方向の一方側に位置する第３端部と、前記第２方向の他方側に位置する第４端部と、を備え、
　前記第１リードは、前記第１端部から露出し、前記第２端部、前記第３端部、および前記第４端部から露出せず、
　前記第２リードは、前記第２端部から露出し、前記第１端部、前記第３端部、および前記第４端部から露出しない、半導体装置。
付記２．
　前記第１リードは、
　前記半導体素子が搭載されるダイパッド部と、
　前記ダイパッド部の前記第１側につながる第１リード端子部と、
を備え、
　前記第１リード端子部は、前記樹脂裏面から露出する第１リード端子部裏面を備える、付記１に記載の半導体装置。
付記３．
　前記封止樹脂は、前記樹脂裏面につながり、かつ、前記第１側に配置された第１樹脂側面をさらに備え、
　前記第１リード端子部は、前記第１樹脂側面から露出する第１リード端子部端面をさらに備え、
　前記第１リード端子部端面は、前記第１樹脂側面と面一である、付記２に記載の半導体装置。
付記４．
　前記ダイパッド部は、前記樹脂裏面から露出するダイパッド部裏面を備える、付記２または３に記載の半導体装置。
付記５．
　前記第１リードは、前記ダイパッド部の前記第１側につながる第１リード第２端子部をさらに備え、
　前記第１リード第２端子部は、前記樹脂裏面から露出する第１リード第２端子部裏面を備える、付記２ないし４のいずれかに記載の半導体装置。
付記６．
　前記第１リードは、前記ダイパッド部の前記第１側につながる第１リード第３端子部をさらに備え、
　前記第１リード第３端子部は、前記樹脂裏面から露出する第１リード第３端子部裏面を備える、付記５に記載の半導体装置。
付記７．
　前記第２リードは、
　接合部と、
　前記接合部の前記第２側につながる第２リード端子部と、
を備え、
　前記第２リード端子部は、前記樹脂裏面から露出する第２リード端子部裏面を備える、付記１ないし６のいずれかに記載の半導体装置。
付記８．
　前記封止樹脂は、前記樹脂裏面につながり、かつ、前記第２側に配置された第２樹脂側面をさらに備え、
　前記第２リード端子部は、前記第２樹脂側面から露出する第２リード端子部端面をさらに備え、
　前記第２リード端子部端面は、前記第２樹脂側面と面一である、付記７に記載の半導体装置。
付記９．
　前記半導体素子と前記第２リードとに接合される複数のワイヤをさらに備え、
　前記接合部は、前記素子主面と同じ側を向く接合部主面を備え、
　前記複数のワイヤは、前記接合部主面に接合されている、付記７または８に記載の半導体装置。
付記１０．
　前記接合部は、前記樹脂裏面から露出する接合部裏面を備え、
　前記第２リード端子部裏面と前記接合部裏面とはつながっている、付記７ないし９のいずれかに記載の半導体装置。
付記１１．
　前記第２リードは、前記接合部の前記第２側につながる第２リード第２端子部をさらに備え、
　前記第２リード第２端子部は、前記樹脂裏面から露出する第２リード第２端子部裏面を備え、
　前記第２リード第２端子部裏面と前記接合部裏面とはつながっている、付記１０に記載の半導体装置。
付記１２．
　前記第１方向において、前記第１リードに対して前記第２側に配置され、かつ、前記半導体素子に導通する第３リードをさらに備え、
　前記第３リードは、前記第２端部から露出する、付記１ないし１１のいずれかに記載の半導体装置。
付記１３．
　前記半導体素子は、トランジスタであり、第１電極、第２電極、および第３電極を備え、
　前記第１電極は前記第１リードに電気的に接続され、前記第２電極は前記第２リードに電気的に接続され、前記第３電極は前記第３リードに電気的に接続されている、付記１２に記載の半導体装置。
付記１４．
　前記第１電極は、前記素子裏面に配置されており、導電性接合材によって、前記第１リードに接合されている、付記１３に記載の半導体装置。
付記１５．
　前記第１方向の寸法、および、前記第２方向の寸法が、どちらも、１ｍｍ以上３ｍｍ以下である。付記１ないし１４のいずれかに記載の半導体装置。
Ａ１～Ａ８：半導体装置　　　　１：第１リード
１１０：ダイパッド部　　　　１１１：ダイパッド部主面
１１２：ダイパッド部裏面　　　　１１３：ダイパッド部裏面側凹部
１２０：端子部　　　　１２１：端子部主面
１２２：端子部裏面　　　　１２３：端子部端面
１３０：連結部　　　　１３１：連結部主面
１３２：連結部裏面　　　　１３３：連結部端面
２：第２リード　　　　２１０：ワイヤボンディング部
２１１：ワイヤボンディング部主面　　　　
２１２：ワイヤボンディング部裏面
２１３：ワイヤボンディング部裏面側凹部　　　　２２０：端子部
２２１：端子部主面　　　　２２２：端子部裏面
２２３：端子部端面　　　　２３０：連結部
２３１：連結部主面　　　　２３２：連結部裏面
２３３：連結部端面　　　　３：第３リード
３１０：ワイヤボンディング部　　　　３１１：ワイヤボンディング部主面
３１２：ワイヤボンディング部裏面
３１３：ワイヤボンディング部裏面側凹部　　　　３２０：端子部
３２１：端子部主面　　　　３２２：端子部裏面
３２３：端子部端面　　　　３３０：連結部
３３１：連結部主面　　　　３３２：連結部裏面
３３３：連結部端面　　　　６：半導体素子
６０：素子本体　　　　６ａ：素子主面
６ｂ：素子裏面　　　　６１：第１電極
６２：第２電極　　　　６３：第３電極
７１，７２，７３：ワイヤ　　　　７５：接合材
８：封止樹脂　　　　８１：樹脂主面
８２：樹脂裏面　　　　８２１：第１端部
８２２：第２端部　　　　８２３：第３端部
８２４：第４端部　　　　８３：樹脂側面
８３１：第１樹脂側面　　　　８３２：第２樹脂側面
８３３：第３樹脂側面　　　　８３４：第４樹脂側面

Claims (15)

  1. 　スイッチング素子であり、かつ、厚さ方向において互いに反対側を向く素子主面および素子裏面を有する半導体素子と、
    　前記半導体素子が搭載され、かつ、前記半導体素子に導通する第１リードと、
    　前記第１リードに対して、前記厚さ方向に直交する第１方向に離間して配置され、かつ、前記半導体素子に導通する第２リードと、
    　前記第１リードおよび前記第２リードのそれぞれ一部ずつと、前記半導体素子と、を覆う封止樹脂と、
    を備え、
    　前記封止樹脂は、前記素子裏面と同じ側を向く樹脂裏面を備え、
    　前記樹脂裏面は、前記第１方向の第１側に位置する第１端部と、前記第１方向の第２側に位置する第２端部と、前記厚さ方向と前記第１方向とに直交する第２方向の一方側に位置する第３端部と、前記第２方向の他方側に位置する第４端部と、を備え、
    　前記第１リードは、前記第１端部から露出し、前記第２端部、前記第３端部、および前記第４端部から露出せず、
    　前記第２リードは、前記第２端部から露出し、前記第１端部、前記第３端部、および前記第４端部から露出しない、半導体装置。
  2. 　前記第１リードは、
    　前記半導体素子が搭載されるダイパッド部と、
    　前記ダイパッド部の前記第１側につながる第１リード端子部と、
    を備え、
    　前記第１リード端子部は、前記樹脂裏面から露出する第１リード端子部裏面を備える、請求項１に記載の半導体装置。
  3. 　前記封止樹脂は、前記樹脂裏面につながり、かつ、前記第１側に配置された第１樹脂側面をさらに備え、
    　前記第１リード端子部は、前記第１樹脂側面から露出する第１リード端子部端面をさらに備え、
    　前記第１リード端子部端面は、前記第１樹脂側面と面一である、請求項２に記載の半導体装置。
  4. 　前記ダイパッド部は、前記樹脂裏面から露出するダイパッド部裏面を備える、請求項２または３に記載の半導体装置。
  5. 　前記第１リードは、前記ダイパッド部の前記第１側につながる第１リード第２端子部をさらに備え、
    　前記第１リード第２端子部は、前記樹脂裏面から露出する第１リード第２端子部裏面を備える、請求項２ないし４のいずれかに記載の半導体装置。
  6. 　前記第１リードは、前記ダイパッド部の前記第１側につながる第１リード第３端子部をさらに備え、
    　前記第１リード第３端子部は、前記樹脂裏面から露出する第１リード第３端子部裏面を備える、請求項５に記載の半導体装置。
  7. 　前記第２リードは、
    　接合部と、
    　前記接合部の前記第２側につながる第２リード端子部と、
    を備え、
    　前記第２リード端子部は、前記樹脂裏面から露出する第２リード端子部裏面を備える、請求項１ないし６のいずれかに記載の半導体装置。
  8. 　前記封止樹脂は、前記樹脂裏面につながり、かつ、前記第２側に配置された第２樹脂側面をさらに備え、
    　前記第２リード端子部は、前記第２樹脂側面から露出する第２リード端子部端面をさらに備え、
    　前記第２リード端子部端面は、前記第２樹脂側面と面一である、請求項７に記載の半導体装置。
  9. 　前記半導体素子と前記第２リードとに接合される複数のワイヤをさらに備え、
    　前記接合部は、前記素子主面と同じ側を向く接合部主面を備え、
    　前記複数のワイヤは、前記接合部主面に接合されている、請求項７または８に記載の半導体装置。
  10. 　前記接合部は、前記樹脂裏面から露出する接合部裏面を備え、
    　前記第２リード端子部裏面と前記接合部裏面とはつながっている、請求項７ないし９のいずれかに記載の半導体装置。
  11. 　前記第２リードは、前記接合部の前記第２側につながる第２リード第２端子部をさらに備え、
    　前記第２リード第２端子部は、前記樹脂裏面から露出する第２リード第２端子部裏面を備え、
    　前記第２リード第２端子部裏面と前記接合部裏面とはつながっている、請求項１０に記載の半導体装置。
  12. 　前記第１方向において、前記第１リードに対して前記第２側に配置され、かつ、前記半導体素子に導通する第３リードをさらに備え、
    　前記第３リードは、前記第２端部から露出する、請求項１ないし１１のいずれかに記載の半導体装置。
  13. 　前記半導体素子は、トランジスタであり、第１電極、第２電極、および第３電極を備え、
    　前記第１電極は前記第１リードに電気的に接続され、前記第２電極は前記第２リードに電気的に接続され、前記第３電極は前記第３リードに電気的に接続されている、請求項１２に記載の半導体装置。
  14. 　前記第１電極は、前記素子裏面に配置されており、導電性接合材によって、前記第１リードに接合されている、請求項１３に記載の半導体装置。
  15. 　前記第１方向の寸法、および、前記第２方向の寸法が、どちらも、１ｍｍ以上３ｍｍ以下である。請求項１ないし１４のいずれかに記載の半導体装置。
PCT/JP2021/032072 2020-10-01 2021-09-01 半導体装置 WO2022070741A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US18/246,287 US20230361006A1 (en) 2020-10-01 2021-09-01 Semiconductor device
JP2022553701A JPWO2022070741A1 (ja) 2020-10-01 2021-09-01

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020167103 2020-10-01
JP2020-167103 2020-10-01

Publications (1)

Publication Number Publication Date
WO2022070741A1 true WO2022070741A1 (ja) 2022-04-07

Family

ID=80950066

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/032072 WO2022070741A1 (ja) 2020-10-01 2021-09-01 半導体装置

Country Status (3)

Country Link
US (1) US20230361006A1 (ja)
JP (1) JPWO2022070741A1 (ja)
WO (1) WO2022070741A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011121756A1 (ja) * 2010-03-31 2011-10-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2016162964A (ja) * 2015-03-04 2016-09-05 ローム株式会社 半導体装置の製造方法および半導体装置
JP2017147433A (ja) * 2015-12-16 2017-08-24 ローム株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011121756A1 (ja) * 2010-03-31 2011-10-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2016162964A (ja) * 2015-03-04 2016-09-05 ローム株式会社 半導体装置の製造方法および半導体装置
JP2017147433A (ja) * 2015-12-16 2017-08-24 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
JPWO2022070741A1 (ja) 2022-04-07
US20230361006A1 (en) 2023-11-09

Similar Documents

Publication Publication Date Title
US8754510B2 (en) Conduction path, semiconductor device using the same, and method of manufacturing conduction path, and semiconductor device
US10763240B2 (en) Semiconductor device comprising signal terminals extending from encapsulant
JP2009512999A (ja) 半導体パッケージ
JP7137558B2 (ja) 半導体装置
CN110137160B (zh) 半导体器件
WO2021251126A1 (ja) 半導体装置
US10586755B2 (en) Semiconductor device, and method for manufacturing semiconductor device
JP2020077723A (ja) 半導体装置
WO2020241346A1 (ja) 半導体装置
US20210407881A1 (en) Semiconductor device
WO2022070741A1 (ja) 半導体装置
US20220301966A1 (en) Semiconductor device
WO2022080081A1 (ja) 半導体装置
JP2020077694A (ja) 半導体装置
WO2021241304A1 (ja) 半導体モジュールの実装構造
US20210050286A1 (en) Lead frame wiring structure and semiconductor module
US11948866B2 (en) Semiconductor device
WO2022130889A1 (ja) 半導体装置
WO2024038736A1 (ja) 半導体装置
WO2024038746A1 (ja) 半導体装置
WO2022153806A1 (ja) 半導体装置
WO2024057876A1 (ja) 半導体装置
WO2022049999A1 (ja) 半導体装置
WO2022075003A1 (ja) 半導体装置
US20240030080A1 (en) Semiconductor device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21875043

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022553701

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21875043

Country of ref document: EP

Kind code of ref document: A1