JP2009512999A - 半導体パッケージ - Google Patents

半導体パッケージ Download PDF

Info

Publication number
JP2009512999A
JP2009512999A JP2008532378A JP2008532378A JP2009512999A JP 2009512999 A JP2009512999 A JP 2009512999A JP 2008532378 A JP2008532378 A JP 2008532378A JP 2008532378 A JP2008532378 A JP 2008532378A JP 2009512999 A JP2009512999 A JP 2009512999A
Authority
JP
Japan
Prior art keywords
power
heat sink
electrode
package
bidirectional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008532378A
Other languages
English (en)
Other versions
JP5558714B2 (ja
JP2009512999A5 (ja
Inventor
フー クンツォン
チャー チュワン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of JP2009512999A publication Critical patent/JP2009512999A/ja
Publication of JP2009512999A5 publication Critical patent/JP2009512999A5/ja
Application granted granted Critical
Publication of JP5558714B2 publication Critical patent/JP5558714B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Amplifiers (AREA)

Abstract

双方向化合物半導体部品と、縦続構成で電気的に接続される２つの電力半導体素子とを含む半導体パッケージ。
【選択図】 図２

Description

本出願は、「双方向エンハンスメントモードＣＳＣ ＦＥＴパッケージング」という発明の名称の２００５年９月２１日に提出の米国仮特許願第６０／７１９２４２号に関連するものである。
本発明は、半導体パッケージ、より詳細には電力半導体パッケージに関する。
ワイヤーボンドは、典型的な半導体パッケージに使用され、パッケージ内に収容された半導体素子の電極を、そこに収容された他の素子の電極あるいはリードまたは導電パッドに相互接続する。
米国特許出願第１１／０５６０６２号公報
ワイヤーボンドを用いる場合の大きい欠点は、抵抗の増大である。パッケージ全体の抵抗を減らすことは、望ましいことである。
さらに、半導体素子の性能を改善するために、パッケージ内に収容された半導体素子から、できるだけ多くの熱を引き出すことが望ましい。
さらに、パッケージの点有空間を小とすることが望ましい。
本発明の一実施形態による半導体パッケージは、その少なくとも１つの主要面に配置された複数の導電パッドを有する基板と、関連する導電パッドに、電気的かつ機械的に接続されている少なくとも第１電源電極を有する双方向化合物半導体部品と、化合物半導体部品の第１電源電極に電気的に接続されている第１電源電極を有する第１電力半導体素子と、少なくとも１つの導電パッドに、電気的かつ機械的に接続されている第２電源電極とを含み、第２電力半導体は、化合物半導体部品の第２電源電極に電気的に接続される第１電源電極と、少なくとも１つの導電パッドに、電気的かつ機械的に接続される第２電源電極とを有し、双方向化合物半導体部品、第１電力半導体素子、および第２電力半導体素子は、パッケージ内で電気的に直列に接続されている。
好ましい実施形態では、第１および第２電力半導体素子は、電力ＭＯＳＦＥＴであり、双方向化合物電力半導体素子は、III族窒化物ベースの双方向電力半導体素子である。
本発明によるパッケージは、第１電力半導体素子の第１電源電極を、化合物半導体部品の第１電源電極に電気的に接続する第１ヒートシンクと、第２電力半導体素子の第１電源電極を、化合物半導体部品の第２電源電極に電気的に接続する第２ヒートシンクとをさらに含んでいるのがよい。第１ヒートシンクおよび第２ヒートシンクは、化合物半導体部品に熱的に結合されることが好ましい。
本発明によるパッケージは、第１および第２半導体素子、ならびに化合物半導体部品の周りに配置される成形ケースを、さらに含んでいるのがよい。
本発明の一実施形態では、ヒートシンクは、成形ケースを通って露出されている。
本発明の別の実施形態では、ヒートシンクは、成形ケースに封入されている。
本発明の他の特徴および利点については、添付図面に基づく本発明の次の説明により明らかになると思う。
本明細書で用いる化合物半導体部品（ＣＳＣ）は、III族窒化物ベースの電力半導体素子、例えば、高電子移動度トランジスタ（ＨＥＭＴ）、金属絶縁体半導体ＨＥＭＴ（ＭＩＳＨＥＭＴ）、金属酸化膜半導体（ＭОＳＨＥＭＴ）、および同種の素子を含むヘテロ接合型半導体素子を指す。
他に指示しない限り、本明細書で用いる電力半導体素子は、単一物質半導体素子、例えばシリコンベースの電力半導体素子（例えばシリコンベースまたは炭化ケイ素ベースのＭОＳＦＥＴ）などを指す。
図１Ａ、図１Ｂ、図２、および図３に示す、本発明の第１実施形態による半導体パッケージは、基板１０と、第１電力半導体素子１２（例えばシリコンベースの電力ＭＯＳＦＥＴ）と、第２電力半導体素子１４（例えばシリコンベースの電力ＭＯＳＦＥＴ）と、双方向ＣＳＣ１６（例えばIII族窒化物ベースの双方向ＨＥＭＴ）と、第１ヒートシンクコネクタ１８と、第２ヒートシンクコネクタ２０８と、成形ケース２２（より良く分かるように、図１Ｂでは透けて見えるように表わしてある）とを備えている。
基板１０の一表面には、複数の導電パッド２４が設けられている。第１電力半導体素子１２の第１電源電極２６（例えばソース電極）は、はんだ、導電性エポキシ（例えば銀エポキシ）、または同種の材料からなる、導電性接着剤２８の層を用いて、少なくとも１つの関連する導電パッド２４に、電気的かつ機械的に接続されている。
第２電力半導体素子１４の第１電源電極２６（例えばソース電極）は、少なくとも１つの関連する導電パッド２４に、電気的かつ機械的に結合されている。特に示されないけれども、各電力半導体素子１２、１４の制御電極３０（図４、図５参照）（例えばゲート電極）もまた、関連する導電パッド２４に、電気的かつ機械的に接続されていることに留意する必要がある。
双方向ＣＳＣ１６は、複数の電源電極３２、３４と、ゲート電極３６、３８（図６参照）とを含んでいる。双方向ＣＳＣの例は、本出願の譲受人に譲渡された特許文献１に開示されている。
各電源電極３２、３４は、電流の方向に応じてソースまたはドレインとしての機能を果たすことができる。双方向ＣＳＣ１６は、ワイヤーボンディングを排除するために、銅バンプや、はんだバンプなどを、その電極上に有していることが好ましい。１つの好ましい例として、電源電極３２、３４を逆方向に配置してもよい。
各電源電極３２、３４は、導電性接着剤２８の層を用いて、関連する導電パッド２４に、電気的かつ機械的に結合されている。同様に、各ゲート電極３６、３８は、図示はしていないけれども、関連する導電パッド２４に、電気的かつ機械的に結合されている。
第１ヒートシンクコネクタ１８は、導電性接着剤２８（例えば、はんだまたは導電性エポキシ）の層を用いて、第１電力半導体素子１２の第２電源電極４０に、電気的かつ機械的に結合され、かつ導電性接着剤２８の層を用いて、導電パッド２４に電気的かつ機械的に接続されている突出部分４１を有する。
従って、第１ヒートシンクコネクタ１８は、第１電力半導体素子１２の第２電源電極４０を双方向ＣＳＣ１６の電源電極（例えば電源電極３２）の１つに、電気的に接続している。例えば、導電パッド４２は、関連する導電パッド２４に電気的に接続され、電源電極（例えば電源電極３２）は、基板を通して、あるいは基板面上の銅配線などを通して、導電パッド２４に電気的に接続されている。第１ヒートシンクコネクタ１８は、熱伝導性物体４４を通して、双方向ＣＳＣ１６の裏面に熱的に結合されることが好ましい。
第２ヒートシンクコネクタ２０もまた、突出部分４１を有し、この突出部分は、導電パッド４３に電気的かつ機械的に結合され、それによって、第２電力半導体素子１４（これは、導電性接着層２８によって、第２ヒートシンク２０に電気的かつ機械的に結合される）の第２電源電極４０は、導電パッド４３と類似または同じ方法で、導電パッド４３を通して、双方向ＣＳＣ１６の他の電源電極３４に電気的に接続されている。
第２ヒートシンクコネクタ２０もまた、双方向ＣＳＣ１６の裏面に層４４を通して、熱的に結合されていることにも留意されたい。
基板１０は、外部接続のために複数の端子４８、４９、５０、５１、５２、５３をさらに備えている。各端子は、コネクタ、または基板１０の本体を通って延びるバイア（図示せず）を用いて、少なくとも１つの関連する導電パッド２４、４２、４３に接続され、それによって、パッケージの占有空間を小としている。
従って、電源端子４８は、第１電力半導体素子１２の第１電源電極２６に接続される導電パッド２４に接続され、電源端子５０は、パッド２４に電気的に接続され、従って、第１電力半導体素子１２の第２電源電極（および電源電極、例えば双方向ＣＳＣ１６の電極３２）に接続され、制御端子５２は、第１電力半導体素子１２の制御電極３０に、電気的かつ機械的に接続される導電パッドに電気的に接続されている。
同様に、電源端子４９は、第２電力半導体素子１４の第１電源電極２６に接続される導電パッド２４に接続され、電源端子５１は、パッド４３に電気的に接続され、従って、第２電力半導体素子１４の第２電源電極（および電源電極、例えば双方向ＣＳＣ１６の電極３４）に接続され、制御端子５３は、第２電力半導体素子１４の制御電極３０に、電気的かつ機械的に接続される導電パッドに、電気的に接続されている。
本発明の第１実施形態においては、成形ケース２２には、双方向ＣＳＣ１６、第１および第２電力素子１２、１４、ならびに第１および第２ヒートシンクコネクタ１８、２０が封入されている。
半導体素子１２、１４、１６は、ワイヤーボンドを用いずに相互接続すると有利であることに留意する必要がある。また、熱は、半導体素子１２、１４、１６の両面から引き出され、それによって、両面冷却が達成されることにも留意する必要がある。
図４、図５に示すように、各電力半導体素子１２、１４の制御電極３０（例えばゲート電極）、第１電源電極２６（例えばソース電極）、および第２電源電極４０（例えばドレイン電極）は、ワイヤーボンド無しの接続を可能とするために、はんだ付け可能とすることが好ましいことに留意する必要がある。
ソルダレジストとしての機能を果たすことが好ましいパッシベーション物体４６は、第１電源電極２６と制御電極３０との間に配置されて、素子を保護し、リフロー中のはんだなどの侵入に因るアセンブリ中の短絡を防止する。
図７〜図１０に示す、本発明による半導体パッケージは、先ず、図７および図８に示すように、第１および第２電力半導体素子１２、１４および双方向ＣＳＣ１６を、基板１２の導電パッド２４に電気的かつ機械的に取り付けることによって製造される。
その後、導電性接着剤２８（例えばはんだ）は、図９に示すように、第１および第２電力半導体素子１２、１４の第２電源電極４０上に施される。次に、図１０に示すように、熱的物体４４は、双方向ＣＳＣ１６の裏面に施される。最後に、第１および第２ヒートシンク１８、２０は、上述したように取り付けられ、成形ケース２２はアセンブリに供される。
図１１に示す、第２実施形態においては、ヒートシンクコネクタ１８、２０は、双方向ＣＳＣ１６のほぼ裏面全体を覆うために、互いに対向する代わりに、並んで配置されている。
図１２に示すように、第２実施形態において、ヒートシンクコネクタ１８、２０は、双方向ＣＳＣ１６のほぼ裏面全体を覆う一方で、拡大された熱放散面積を提供するために、Ｌ字形の上部形状とすることができる。
図１３に示す、本発明の第４実施形態においては、成形ケース２２の一部は、第１および第２ヒートシンクコネクタ１８、２０の裏面の少なくとも一部、好ましくは裏面全体を露出させるために除去される。
以上本発明を、その特定の実施形態に関して説明したが、多くの他の変形例や変更態様、および他の用途が、当業者には明らかであると思う。従って本発明は、本明細書の特定の開示によってではなく、添付の特許請求の範囲によってのみ限定されるべきものである。
本発明によるパッケージに配置される双方向ＣＳＣ、および電力半導体素子の回路図である。 本発明の第１実施形態による半導体パッケージの平面図である。 図１Ｂの線２−２に沿って、矢印方向に見た断面図である。 図１Ｂの線３−３に沿って、矢印方向に見た断面図である。 本発明によるパッケージ内で使用される電力半導体素子の例の平面図である。 図４の線５−５に沿って矢印方向に見た断面図である。 本発明によるパッケージ内で使用される双方向ＣＳＣの平面図である。 本発明によるパッケージ内で使用される基板の平面図である。 電力半導体素子および双方向ＣＳＣを基板に組み立てた後の図７の基板の平面図である。 はんだを施した後の図８に示すアセンブリである。 熱伝導性物体を双方向ＣＳＣの裏面に施した後の図９に示すアセンブリである。 本発明の第２実施形態の平面図である。 本発明の第３実施形態の平面図である。 本発明の第４実施形態の断面図である。
符号の説明
１０ 基板
１２ 第１電力半導体素子
１４ 第２電力半導体素子
１６ 双方向ＣＳＣ
１８ 第１ヒートシンクコネクタ
２０ 第２ヒートシンクコネクタ
２２ 成形ケース
２４ 導電パッド
２６ 第１電源電極
２８ 導電性接着剤２８
３０ 制御電極
３２ 電源電極
３４ 電源電極
３６ ゲート電極
３８ ゲート電極
４０ 第２電源電極
４１ 突出部分
４２ 導電パッド
４３ 導電パッド
４４ 熱伝導性物体
４８ 電源端子
４９ 電源端子
５０ 電源端子
５１ 電源端子
５２ 制御端子
５３ 制御端子

Claims (12)

  1. 少なくとも１つの主要面上に配置された、複数の導電パッドを有する基板と、
    少なくとも、関連する導電パッドに電気的かつ機械的に接続された第１電源電極と、関連する導電パッドに電気的かつ機械的に接続された第２電源電極とを有する双方向化合物半導体部品と、
    前記化合物半導体部品の第１電源電極に電気的に接続された第１電源電極と、少なくとも１つの導電パッドに電気的かつ機械的に接続された第２電源電極とを有する第１電力半導体素子と、
    前記化合物半導体部品の第２電源電極に電気的に接続された第１電源電極と、少なくとも１つの導電パッドに電気的かつ機械的に接続された第２電源電極とを有する第２電力半導体とを備え、
    前記双方向化合物半導体部品、前記第１電力半導体素子、および前記第２電力半導体素子は、前記パッケージ内で電気的に直列に接続されている半導体パッケージ。
  2. 前記第１および第２電力半導体素子は、電力ＭＯＳＦＥＴであり、前記双方向化合物電力半導体素子は、III族窒化物ベースの双方向電力半導体素子である請求項１に記載のパッケージ。
  3. 前記第１電力半導体素子の第１電源電極を、前記化合物半導体部品の第１電源電極に電気的に接続している第１ヒートシンクと、
    前記第２電力半導体素子の第１電源電極を、前記化合物半導体部品の第２電源電極に電気的に接続している第２ヒートシンクとをさらに備える請求項１に記載のパッケージ。
  4. 前記第１ヒートシンクおよび第２ヒートシンクは、前記化合物半導体部品に熱的に結合されている請求項３に記載のパッケージ。
  5. 前記第１および第２半導体素子、ならびに前記化合物半導体部品の周りに配置されている成形ケースを、さらに備える請求項４に記載のパッケージ。
  6. 前記ヒートシンクは、前記成形ケースを通って露出している請求項５に記載のパッケージ。
  7. 前記ヒートシンクは、前記成形ケースに封入されている請求項５に記載のパッケージ。
  8. 縦続構成でワイヤー無しで接続される双方向化合物半導体部品、第１電力半導体素子、および第２電力半導体素子を含むマルチチップ回路を備える半導体パッケージ。
  9. 前記化合物半導体部品に熱的に結合され、前記電力半導体素子の少なくとも１つを、前記化合物半導体部品に電気的に接続する、少なくとも１つのヒートシンクをさらに備える請求項８に記載のパッケージ。
  10. 成形ケースをさらに備える請求項９に記載のパッケージ。
  11. 前記成形ケースは、前記ヒートシンクを包囲している請求項１０に記載のパッケージ。
  12. 前記ヒートシンクは、前記成形ケースを経て露出している請求項１０に記載のパッケージ。
JP2008532378A 2005-09-21 2006-09-21 半導体パッケージ Expired - Fee Related JP5558714B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US71924205P 2005-09-21 2005-09-21
US60/719,242 2005-09-21
PCT/US2006/036797 WO2007035862A2 (en) 2005-09-21 2006-09-21 Semiconductor package

Publications (3)

Publication Number Publication Date
JP2009512999A true JP2009512999A (ja) 2009-03-26
JP2009512999A5 JP2009512999A5 (ja) 2011-09-22
JP5558714B2 JP5558714B2 (ja) 2014-07-23

Family

ID=37889531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008532378A Expired - Fee Related JP5558714B2 (ja) 2005-09-21 2006-09-21 半導体パッケージ

Country Status (5)

Country Link
US (1) US7304372B2 (ja)
JP (1) JP5558714B2 (ja)
DE (1) DE112006002488B4 (ja)
TW (1) TWI372450B (ja)
WO (1) WO2007035862A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014131027A (ja) * 2012-12-18 2014-07-10 Internatl Rectifier Corp Ｉｉｉ族−ｎおよびｉｖ族デバイスのカスコード回路集積
KR20180135523A (ko) * 2017-06-12 2018-12-21 매그나칩 반도체 유한회사 전력 반도체의 멀티칩 패키지

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7804131B2 (en) * 2006-04-28 2010-09-28 International Rectifier Corporation Multi-chip module
DE102007007142B4 (de) * 2007-02-09 2008-11-13 Infineon Technologies Ag Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
US20110134607A1 (en) * 2009-12-07 2011-06-09 Schnetker Ted R Solid state switch arrangement
US8482019B2 (en) * 2010-01-28 2013-07-09 Infineon Technologies Ag Electronic light emitting device and method for fabricating the same
US8853707B2 (en) * 2011-05-04 2014-10-07 International Rectifier Corporation High voltage cascoded III-nitride rectifier package with etched leadframe
US8853706B2 (en) 2011-05-04 2014-10-07 International Rectifier Corporation High voltage cascoded III-nitride rectifier package with stamped leadframe
US8546849B2 (en) * 2011-05-04 2013-10-01 International Rectifier Corporation High voltage cascoded III-nitride rectifier package utilizing clips on package surface
US8698293B2 (en) * 2012-05-25 2014-04-15 Infineon Technologies Ag Multi-chip package and method of manufacturing thereof
US9576887B2 (en) * 2012-10-18 2017-02-21 Infineon Technologies Americas Corp. Semiconductor package including conductive carrier coupled power switches
US9171837B2 (en) 2012-12-17 2015-10-27 Nxp B.V. Cascode circuit
US9870978B2 (en) * 2013-02-28 2018-01-16 Altera Corporation Heat spreading in molded semiconductor packages
JP6211829B2 (ja) 2013-06-25 2017-10-11 株式会社東芝 半導体装置
US9443787B2 (en) 2013-08-09 2016-09-13 Infineon Technologies Austria Ag Electronic component and method
US9362240B2 (en) 2013-12-06 2016-06-07 Infineon Technologies Austria Ag Electronic device
US9653386B2 (en) * 2014-10-16 2017-05-16 Infineon Technologies Americas Corp. Compact multi-die power semiconductor package
KR20150108685A (ko) * 2014-03-18 2015-09-30 삼성전기주식회사 반도체모듈 패키지 및 그 제조 방법
JP2016099127A (ja) * 2014-11-18 2016-05-30 富士電機株式会社 パワー半導体モジュールの製造方法及びその中間組立ユニット
US10490478B2 (en) 2016-07-12 2019-11-26 Industrial Technology Research Institute Chip packaging and composite system board
CN106505058A (zh) * 2016-12-05 2017-03-15 嘉盛半导体(苏州)有限公司 半导体多芯片模块系统
US20200168533A1 (en) * 2018-11-26 2020-05-28 Texas Instruments Incorporated Multi-die package with multiple heat channels
US11948855B1 (en) 2019-09-27 2024-04-02 Rockwell Collins, Inc. Integrated circuit (IC) package with cantilever multi-chip module (MCM) heat spreader
CN115548014B (zh) * 2021-05-25 2023-12-29 英诺赛科(苏州)科技有限公司 氮化物基双向切换器件和其制造方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS564275A (en) * 1979-06-25 1981-01-17 Fujitsu Ltd Semiconductor device
JPS62119471A (ja) * 1985-11-20 1987-05-30 Fujitsu Ltd 双方向トランジスタのシミユレーシヨンモデル化方式
JPH06112744A (ja) * 1992-09-30 1994-04-22 Nec Ic Microcomput Syst Ltd 利得制御増幅器
JPH09162399A (ja) * 1995-12-12 1997-06-20 Toshiba Corp 半導体装置
JPH09283756A (ja) * 1996-04-18 1997-10-31 Toyota Autom Loom Works Ltd アナログスイッチ
JPH10117139A (ja) * 1996-10-09 1998-05-06 Fujitsu Ltd 半導体論理回路
JP2000196387A (ja) * 1998-12-28 2000-07-14 Nec Corp マイクロ波増幅回路
JP2000307413A (ja) * 1999-04-19 2000-11-02 Sony Corp 電圧変換回路及び通信回路網
JP2002026067A (ja) * 2000-07-04 2002-01-25 Matsushita Electric Ind Co Ltd 半導体装置及びその実装方法
JP2002290104A (ja) * 2001-03-27 2002-10-04 Matsushita Electric Ind Co Ltd 高周波スイッチ回路およびそれを用いた通信端末装置
JP2003256054A (ja) * 2001-12-27 2003-09-10 Fujitsu Hitachi Plasma Display Ltd パワーモジュール及び表示装置
JP2005039242A (ja) * 2003-06-26 2005-02-10 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH668667A5 (de) * 1985-11-15 1989-01-13 Bbc Brown Boveri & Cie Leistungshalbleitermodul.
US5077595A (en) * 1990-01-25 1991-12-31 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US5382916A (en) * 1991-10-30 1995-01-17 Harris Corporation Differential voltage follower
US5446300A (en) * 1992-11-04 1995-08-29 North American Philips Corporation Semiconductor device configuration with multiple HV-LDMOS transistors and a floating well circuit
US5532512A (en) * 1994-10-03 1996-07-02 General Electric Company Direct stacked and flip chip power semiconductor device structures
WO2000028664A2 (en) * 1998-11-12 2000-05-18 Broadcom Corporation Fully integrated tuner architecture
US6858922B2 (en) * 2001-01-19 2005-02-22 International Rectifier Corporation Back-to-back connected power semiconductor device package
US6686656B1 (en) * 2003-01-13 2004-02-03 Kingston Technology Corporation Integrated multi-chip chip scale package
JP2005011986A (ja) * 2003-06-19 2005-01-13 Sanyo Electric Co Ltd 半導体装置
US7465997B2 (en) * 2004-02-12 2008-12-16 International Rectifier Corporation III-nitride bidirectional switch

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS564275A (en) * 1979-06-25 1981-01-17 Fujitsu Ltd Semiconductor device
JPS62119471A (ja) * 1985-11-20 1987-05-30 Fujitsu Ltd 双方向トランジスタのシミユレーシヨンモデル化方式
JPH06112744A (ja) * 1992-09-30 1994-04-22 Nec Ic Microcomput Syst Ltd 利得制御増幅器
JPH09162399A (ja) * 1995-12-12 1997-06-20 Toshiba Corp 半導体装置
JPH09283756A (ja) * 1996-04-18 1997-10-31 Toyota Autom Loom Works Ltd アナログスイッチ
JPH10117139A (ja) * 1996-10-09 1998-05-06 Fujitsu Ltd 半導体論理回路
JP2000196387A (ja) * 1998-12-28 2000-07-14 Nec Corp マイクロ波増幅回路
JP2000307413A (ja) * 1999-04-19 2000-11-02 Sony Corp 電圧変換回路及び通信回路網
JP2002026067A (ja) * 2000-07-04 2002-01-25 Matsushita Electric Ind Co Ltd 半導体装置及びその実装方法
JP2002290104A (ja) * 2001-03-27 2002-10-04 Matsushita Electric Ind Co Ltd 高周波スイッチ回路およびそれを用いた通信端末装置
JP2003256054A (ja) * 2001-12-27 2003-09-10 Fujitsu Hitachi Plasma Display Ltd パワーモジュール及び表示装置
JP2005039242A (ja) * 2003-06-26 2005-02-10 Toshiba Corp 半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014131027A (ja) * 2012-12-18 2014-07-10 Internatl Rectifier Corp Ｉｉｉ族−ｎおよびｉｖ族デバイスのカスコード回路集積
KR20180135523A (ko) * 2017-06-12 2018-12-21 매그나칩 반도체 유한회사 전력 반도체의 멀티칩 패키지
KR102153159B1 (ko) 2017-06-12 2020-09-08 매그나칩 반도체 유한회사 전력 반도체의 멀티칩 패키지

Also Published As

Publication number Publication date
TWI372450B (en) 2012-09-11
US20070063216A1 (en) 2007-03-22
DE112006002488B4 (de) 2014-05-28
US7304372B2 (en) 2007-12-04
WO2007035862A3 (en) 2009-04-30
JP5558714B2 (ja) 2014-07-23
TW200717728A (en) 2007-05-01
DE112006002488T5 (de) 2008-07-17
WO2007035862A2 (en) 2007-03-29

Similar Documents

Publication Publication Date Title
JP5558714B2 (ja) 半導体パッケージ
US7547964B2 (en) Device packages having a III-nitride based power semiconductor device
US8466548B2 (en) Semiconductor device including excess solder
JP3868777B2 (ja) 半導体装置
US7592688B2 (en) Semiconductor package
US8198712B2 (en) Hermetically sealed semiconductor device module
JP2005302951A (ja) 電力用半導体装置パッケージ
JP2006501675A (ja) ドレインクリップを備えた半導体ダイパッケージ
KR100536115B1 (ko) 전력 반도체장치
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
US20060202320A1 (en) Power semiconductor package
JP2020077723A (ja) 半導体装置
US10763201B2 (en) Lead and lead frame for power package
US20100123243A1 (en) Flip-chip chip-scale package structure
JP2005116702A (ja) パワー半導体モジュール
JP4096741B2 (ja) 半導体装置
JP2006310609A (ja) 半導体装置
WO2022080081A1 (ja) 半導体装置
US8519546B2 (en) Stacked multi-die electronic device with interposed electrically conductive strap
JP2020077694A (ja) 半導体装置
JP2006294729A (ja) 半導体装置
TWM593659U (zh) 直接導出電子元件熱能的封裝結構
JP4360577B2 (ja) 半導体装置
JP2007251218A (ja) パワーｍｏｓｆｅｔの製造方法およびパワーｍｏｓｆｅｔ
JP3995661B2 (ja) パワーｍｏｓｆｅｔの製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101008

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101015

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110421

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110428

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110705

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110712

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20110808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110920

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111012

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111019

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120120

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120127

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120216

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121218

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130315

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130325

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130329

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130516

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131010

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20131017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131112

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140212

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140219

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140311

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140318

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140407

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140603

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140605

R150 Certificate of patent or registration of utility model

Ref document number: 5558714

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees