JPS62119471A - 双方向トランジスタのシミユレーシヨンモデル化方式 - Google Patents
双方向トランジスタのシミユレーシヨンモデル化方式Info
- Publication number
- JPS62119471A JPS62119471A JP60260284A JP26028485A JPS62119471A JP S62119471 A JPS62119471 A JP S62119471A JP 60260284 A JP60260284 A JP 60260284A JP 26028485 A JP26028485 A JP 26028485A JP S62119471 A JPS62119471 A JP S62119471A
- Authority
- JP
- Japan
- Prior art keywords
- logic
- point
- transmitted
- alpha
- simulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
ＬＳＩ等に用いられる論理回路の内、ＭＯＳ形ＥＦＴに
よるダイナミック回路の場合において、Ｍ Ｏｓ ｆｇ
Ｅ Ｆ Ｔを双方向としているとき、従来、該論理回路
のシミュレーションを行なおうとすると双方向のＭＯ８
形ＥＦＴが並列に用いられている部分においてループ状
態となり、論理の競合が起きて、そのため正しい論理出
力が得られないという問題点があった。本発明はこのよ
うな従来の問題点を解決するため、該当するＭＯＳ形Ｅ
ＦＴを含む回路において、該ＭＯＳ形ＥＦＴのソースお
よびドレインのそれぞれが電源あるいは接地のいずれか
に距離的に近いかによって、論理“１”あるいは論理“
０゛°の伝播方向を一義的に定めることにより高精度の
シミュレーションを行なうことのできる双方向トランジ
スタを含む論理回路のシミュレーションに際するモデル
化の方式を開示している。
よるダイナミック回路の場合において、Ｍ Ｏｓ ｆｇ
Ｅ Ｆ Ｔを双方向としているとき、従来、該論理回路
のシミュレーションを行なおうとすると双方向のＭＯ８
形ＥＦＴが並列に用いられている部分においてループ状
態となり、論理の競合が起きて、そのため正しい論理出
力が得られないという問題点があった。本発明はこのよ
うな従来の問題点を解決するため、該当するＭＯＳ形Ｅ
ＦＴを含む回路において、該ＭＯＳ形ＥＦＴのソースお
よびドレインのそれぞれが電源あるいは接地のいずれか
に距離的に近いかによって、論理“１”あるいは論理“
０゛°の伝播方向を一義的に定めることにより高精度の
シミュレーションを行なうことのできる双方向トランジ
スタを含む論理回路のシミュレーションに際するモデル
化の方式を開示している。
［産業上の利用分野］
本発明はＬＳＩ等として実現される論理回路の設計にお
ける、回路動作のシミュレーションに際するモデル化に
関するものであって、特にＭＯＳ形ＥＦＴによる双方向
トランジスタを含むダイナミック回路によって論理回路
を構成している場合の、回路動作のシミュレーションを
高精度で行なうことのできる該論理回路のモデル化に係
る。
ける、回路動作のシミュレーションに際するモデル化に
関するものであって、特にＭＯＳ形ＥＦＴによる双方向
トランジスタを含むダイナミック回路によって論理回路
を構成している場合の、回路動作のシミュレーションを
高精度で行なうことのできる該論理回路のモデル化に係
る。
［従来の技術］
エレクトロニクスの急速な進歩によりＶＬＳＩはより高
集積、高機能化へと進んでいる。又より小型化し、量産
効果を上げるために回路方式もスタティック回路からダ
イナミック回路へと変わってきている。
集積、高機能化へと進んでいる。又より小型化し、量産
効果を上げるために回路方式もスタティック回路からダ
イナミック回路へと変わってきている。
このような、ダイナミック回路の有利性について、第６
図を用いて説明すると、（ａ）に示すようなＮＯＲゲー
トは、スタティック回路による場合は（ｂ）に示すごと
き回路で実現されるのに対し、ダイナミック回路による
場合は（ｃ）に示すごとき回路で実現される０図中符号
１でトランジスタを示しているが、（ｂ）と（ｅ）を比
較すれば明らかなようにダイナミック回路の方がトラン
ジスタの数が少なくて済む、これは、小さいチップ面積
で多くの機能を集積できることを意味するものである。
図を用いて説明すると、（ａ）に示すようなＮＯＲゲー
トは、スタティック回路による場合は（ｂ）に示すごと
き回路で実現されるのに対し、ダイナミック回路による
場合は（ｃ）に示すごとき回路で実現される０図中符号
１でトランジスタを示しているが、（ｂ）と（ｅ）を比
較すれば明らかなようにダイナミック回路の方がトラン
ジスタの数が少なくて済む、これは、小さいチップ面積
で多くの機能を集積できることを意味するものである。
一方、ＬＳＩはＴＴＬ−ＩＣを配列したプリント板と違
い、誤設計の修正は時間的、コスト的にも桁違いに大き
い、従ってシミュレーションの持つ重要性はますます高
まっていると言える。
い、誤設計の修正は時間的、コスト的にも桁違いに大き
い、従ってシミュレーションの持つ重要性はますます高
まっていると言える。
［発明が解決しようとする問題点］
従来の双方向トランジスタを含んだ回路のシミュレーシ
ョンにおいて第５図（ａ）のような回路をシミュレーシ
ョンする場合、トランジスタＴＲ２，３が両方ＯＮの状
態でプリチャージ（トランジスタＴＲＩがＯＮ）後プリ
チャージを切る（トランジスタＴＲ１を０ＦＦ）と、出
力はハイインピーダンスとなるべきところが、トランジ
スタＴＲ２，３がＯＮでループが形成されているためＶ
ｄｄと同一の強さに留まっていた。
ョンにおいて第５図（ａ）のような回路をシミュレーシ
ョンする場合、トランジスタＴＲ２，３が両方ＯＮの状
態でプリチャージ（トランジスタＴＲＩがＯＮ）後プリ
チャージを切る（トランジスタＴＲ１を０ＦＦ）と、出
力はハイインピーダンスとなるべきところが、トランジ
スタＴＲ２，３がＯＮでループが形成されているためＶ
ｄｄと同一の強さに留まっていた。
この状態でディスチャージ期間（トランジスタＴＲ４が
ＯＮ）となると同一強弱でかつ逆の論理（Ｖｄｄ＝“１
”、ＧＮＤ＝“０″）がシミュレーション上競合し、出
力はＧＮＤと同−論理、同一強弱となるべきところが不
定（ｕｎｋｎｏｗｎ）となってしまう、原因はトランジ
スタＴＲ２，３を純粋に双方向としているためであり、
ネット１（Ｎ１）、ネット２（Ｎ２）でＶｄｄと同−強
さく最強）の論理１がループ上を回ってしまうからであ
る。
ＯＮ）となると同一強弱でかつ逆の論理（Ｖｄｄ＝“１
”、ＧＮＤ＝“０″）がシミュレーション上競合し、出
力はＧＮＤと同−論理、同一強弱となるべきところが不
定（ｕｎｋｎｏｗｎ）となってしまう、原因はトランジ
スタＴＲ２，３を純粋に双方向としているためであり、
ネット１（Ｎ１）、ネット２（Ｎ２）でＶｄｄと同−強
さく最強）の論理１がループ上を回ってしまうからであ
る。
単純に考えるとトランジスタＴＲ２，３として単方向の
ものを用いることが考えられるが、プリチャージの論理
“１”がネット２に伝播できず不合理な状態が発生する
。例えば第５図（ｂ）において、ネット２が論理“０”
°のハイ・インピーダンス状態でプリチャージ期間が終
了するとネット１は論理゛１″′のハイ・インピーダン
スとなるべき時点でネット２からの論理と競合し出力が
不定（ｕｎｋｎｏｗｎ）となる状態があるという問題点
があった。
ものを用いることが考えられるが、プリチャージの論理
“１”がネット２に伝播できず不合理な状態が発生する
。例えば第５図（ｂ）において、ネット２が論理“０”
°のハイ・インピーダンス状態でプリチャージ期間が終
了するとネット１は論理゛１″′のハイ・インピーダン
スとなるべき時点でネット２からの論理と競合し出力が
不定（ｕｎｋｎｏｗｎ）となる状態があるという問題点
があった。
本発明は上記従来の問題点に鑑み、安定で高精度のシミ
ュレーションが行なえるモデル化方式を提供することを
目的としている。
ュレーションが行なえるモデル化方式を提供することを
目的としている。
［問題点を解決するための手段］
本発明によれば上記目的は、特許請求の範囲に記載のと
おり、論理回路図上双方向トランジスタとして示される
ＭＯＳ形ＥＦＴを含む論理回路のシミュレーションに際
する該論理回路のモデル化において、前記ＭＯＳ形ＥＦ
ＴがＮチャネル形である場合にはゲートに論理“１″′
が入力されたとき導通しＰチャネル形である場合にはゲ
ートに論理“Ｏ”が入力されたときに導通するものであ
るとき、該ＭＯＳ形ＥＦＴの電源に近い点をドレインと
成し、一方接地に近い点をソースとすることによって論
理“１″が伝播する方向あるいは論理“０″が伝播する
方向を一義的に定めることを特徴とする双方向トランジ
スタのシミュレーションモデル化方式により達成される
。
おり、論理回路図上双方向トランジスタとして示される
ＭＯＳ形ＥＦＴを含む論理回路のシミュレーションに際
する該論理回路のモデル化において、前記ＭＯＳ形ＥＦ
ＴがＮチャネル形である場合にはゲートに論理“１″′
が入力されたとき導通しＰチャネル形である場合にはゲ
ートに論理“Ｏ”が入力されたときに導通するものであ
るとき、該ＭＯＳ形ＥＦＴの電源に近い点をドレインと
成し、一方接地に近い点をソースとすることによって論
理“１″が伝播する方向あるいは論理“０″が伝播する
方向を一義的に定めることを特徴とする双方向トランジ
スタのシミュレーションモデル化方式により達成される
。
［作用］
上記手段におけるその作用に関し、前記第５図（ａ）を
用いて、論理の方向を決定するアルゴリズムを説明する
。同図において、トランジスタ２ （ＴＲ２＞に着目
して、参照符αで示す点（以下α点という）および参照
符βで示す点（以下β点という）を見ると、α点はβ点
に比べ、自身のトランジスタを１段と考えたとき、より
Ｖｄｄに近く、一方、β点はα点に比べ自身のトランジ
スタを一段と考えたとき、よりＧＮＤに近い、従って、
論理“１ｎの方向と論理“０″の方向を逆向きであると
するとき、トランジスタ２（Ｔ Ｒ２”）は論理“１ｎ
はα点からβ点へ、また、論理“０”はβ点からα点へ
伝播するものとして方向を決定する。これは、従来の単
方向モデルが論理゛１°゛も論理“０”も同一方向にし
か伝播しなかったのと、大きく異なる。このような本発
明のモデル化によってネット２（Ｎ２）にはプリチャー
ジの論理“１”が正しく伝わり、また、プリチャージ終
了後ＴＲ２およびＴ３により形成されるループの悪影響
を防止することができる。
用いて、論理の方向を決定するアルゴリズムを説明する
。同図において、トランジスタ２ （ＴＲ２＞に着目
して、参照符αで示す点（以下α点という）および参照
符βで示す点（以下β点という）を見ると、α点はβ点
に比べ、自身のトランジスタを１段と考えたとき、より
Ｖｄｄに近く、一方、β点はα点に比べ自身のトランジ
スタを一段と考えたとき、よりＧＮＤに近い、従って、
論理“１ｎの方向と論理“０″の方向を逆向きであると
するとき、トランジスタ２（Ｔ Ｒ２”）は論理“１ｎ
はα点からβ点へ、また、論理“０”はβ点からα点へ
伝播するものとして方向を決定する。これは、従来の単
方向モデルが論理゛１°゛も論理“０”も同一方向にし
か伝播しなかったのと、大きく異なる。このような本発
明のモデル化によってネット２（Ｎ２）にはプリチャー
ジの論理“１”が正しく伝わり、また、プリチャージ終
了後ＴＲ２およびＴ３により形成されるループの悪影響
を防止することができる。
［実施例］
第２図はシミュレーションの概略を示す流れ図であって
、１は論理ファイル、２はシミュレーションモデルファ
イルを示しており、論理回路のシミュレーションに当た
っては、論理ファイル１に格納されている回路をモデル
化してシミュレーションモデルファイル２を作成し、そ
の内容をシミュレータによって分析してタイムチャート
３を出力するものであることを示している。
、１は論理ファイル、２はシミュレーションモデルファ
イルを示しており、論理回路のシミュレーションに当た
っては、論理ファイル１に格納されている回路をモデル
化してシミュレーションモデルファイル２を作成し、そ
の内容をシミュレータによって分析してタイムチャート
３を出力するものであることを示している。
例えば第３図（ａ）に示す論理回路はまず第３図（ｂ）
に示すようにモデル化される。そして、シミュレーショ
ンモデルファイル３を作成する前に各トランジスタのソ
ース、ドレインの向きを決定する。
に示すようにモデル化される。そして、シミュレーショ
ンモデルファイル３を作成する前に各トランジスタのソ
ース、ドレインの向きを決定する。
第１図はソース、ドレインの向きを決定する制御を示す
流れ図である０例えば前記第３図（ｂ）に示した回路に
おいて、Ｔ ｒ ２について、その両端のソース、トレ
インの決定方法を説明すると、Ｔ ｒ ２のα点はＶｄ
ｄに対して自身を１段と考えれば、Ｔ ｒ ２、Ｔ ｒ
１の２段の距離にある（ＤＯＴは段数に含めない）、
一方、Ｔ ｒ ２のβ点はＶｄｄに対してＴ ｒ １の
１段の距離にある。
流れ図である０例えば前記第３図（ｂ）に示した回路に
おいて、Ｔ ｒ ２について、その両端のソース、トレ
インの決定方法を説明すると、Ｔ ｒ ２のα点はＶｄ
ｄに対して自身を１段と考えれば、Ｔ ｒ ２、Ｔ ｒ
１の２段の距離にある（ＤＯＴは段数に含めない）、
一方、Ｔ ｒ ２のβ点はＶｄｄに対してＴ ｒ １の
１段の距離にある。
従って、β点はα点よりＶｄｄに近いのでドレインとす
る。
る。
このようにして作成されたシミュレーションモデルの例
を第４図６）に示す、第４図においては更にＮチャネル
トランジスタのモデルとその真理値４を（ｂ）に、Ｐチ
ャネルトランジスタとその真理値５を（ｅ）に、ＤＯＴ
のファンクションを（ｄ）に示している。これらの図に
おいて、Ｄはドレインを、Ｓはソースを、Ｇはゲートを
表しており、また真理値におけるａは強弱を表している
。ＤＯＴのファンクションについては下記のようにモデ
ル（Ｐされる。
を第４図６）に示す、第４図においては更にＮチャネル
トランジスタのモデルとその真理値４を（ｂ）に、Ｐチ
ャネルトランジスタとその真理値５を（ｅ）に、ＤＯＴ
のファンクションを（ｄ）に示している。これらの図に
おいて、Ｄはドレインを、Ｓはソースを、Ｇはゲートを
表しており、また真理値におけるａは強弱を表している
。ＤＯＴのファンクションについては下記のようにモデ
ル（Ｐされる。
すなわち、０１の論理はＩｉ以外の入力の論理 ゛・強
弱の内で最も強いものを採ることとし、もし、同一強弱
で論理の異なるものがある場合は論理としてＸ （ｕｎ
ｋｎｏｗｎ）を出力する。また、Ｉｉ以外の全ての入力
がＺＺのときは一つ前の論理に論理強弱Ｚを付けて出力
する。
弱の内で最も強いものを採ることとし、もし、同一強弱
で論理の異なるものがある場合は論理としてＸ （ｕｎ
ｋｎｏｗｎ）を出力する。また、Ｉｉ以外の全ての入力
がＺＺのときは一つ前の論理に論理強弱Ｚを付けて出力
する。
［発明の効果］
以上説明したように、本発明の方式によれば、双方向ト
ランジスタを含む論理回路のシミュレーションを行なう
場合において、プリチャージ終了後に複数のトランジス
タによりループが形成されて論理が競合することにより
出力が不定となることを防止できる利点がある。また、
従来のスイッチレベルシミュレーションのように周囲の
トランジスタのオン／オフを調べることなく正しい論理
結果が得られるから、回路の論理設計を行なう場合にト
ランジスタの方向性を意識することなく設計できるとい
う利点もあり効果は大きい。
ランジスタを含む論理回路のシミュレーションを行なう
場合において、プリチャージ終了後に複数のトランジス
タによりループが形成されて論理が競合することにより
出力が不定となることを防止できる利点がある。また、
従来のスイッチレベルシミュレーションのように周囲の
トランジスタのオン／オフを調べることなく正しい論理
結果が得られるから、回路の論理設計を行なう場合にト
ランジスタの方向性を意識することなく設計できるとい
う利点もあり効果は大きい。
第１図は本発明の１実施例のソース、ドレインの向きを
決定する制御を示す流れ図、第２図はシミュレーション
の概略を示す流れ図、第３図はモデル化を説明する図、
第４図はシミュレーションモデルの例を示す図、第５図
は問題点を説明するための論理回路の例を示す図、第６
図はダイナミック回路の有利性を説明する図である。 １・・・・・・論理ファイル、２・・・−・・シミュレ
ーションモデルファイル、３・・・・・・タイムチャー
ト、４・・・・・・Ｎチャネルトランジスタの真理値、
５・・・・・・Ｐチャネルトランジスタの真理値 本発明の！実施例のソース、ドレインの向きを次光する
制御に示す流れ図 士守シ ７ 図 モチ゛ルメヒを硯朗する図 を瞥 ３ し］ シミュレーションモデルめ倒＠示す目 早４ 図 間Ｍ魚機説朗するため 亭 グイナミック回迅 第 のｔ＆理四回路枦Ｉ！−示す囮 ５ 図 か有刺性１説明する図 ６ 図
決定する制御を示す流れ図、第２図はシミュレーション
の概略を示す流れ図、第３図はモデル化を説明する図、
第４図はシミュレーションモデルの例を示す図、第５図
は問題点を説明するための論理回路の例を示す図、第６
図はダイナミック回路の有利性を説明する図である。 １・・・・・・論理ファイル、２・・・−・・シミュレ
ーションモデルファイル、３・・・・・・タイムチャー
ト、４・・・・・・Ｎチャネルトランジスタの真理値、
５・・・・・・Ｐチャネルトランジスタの真理値 本発明の！実施例のソース、ドレインの向きを次光する
制御に示す流れ図 士守シ ７ 図 モチ゛ルメヒを硯朗する図 を瞥 ３ し］ シミュレーションモデルめ倒＠示す目 早４ 図 間Ｍ魚機説朗するため 亭 グイナミック回迅 第 のｔ＆理四回路枦Ｉ！−示す囮 ５ 図 か有刺性１説明する図 ６ 図
Claims (1)
- 論理回路図上双方向トランジスタとして示されるＭＯＳ
形ＥＦＴを含む論理回路のシミュレーションに際する該
論理回路のモデル化において、前記ＭＯＳ形ＥＦＴがＮ
チャネル形である場合にはゲートに論理“１”が入力さ
れたとき導通しＰチャネル形である場合にはゲートに論
理“０”が入力されたときに導通するものであるとき、
該ＭＯＳ形ＥＦＴの電源に近い点をドレインと成し、一
方接地に近い点をソースとすることによつて論理“１”
が伝播する方向あるいは論理“０”が伝播する方向を一
義的に定めることを特徴とする双方向トランジスタのシ
ミュレーションモデル化方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60260284A JPS62119471A (ja) | 1985-11-20 | 1985-11-20 | 双方向トランジスタのシミユレーシヨンモデル化方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60260284A JPS62119471A (ja) | 1985-11-20 | 1985-11-20 | 双方向トランジスタのシミユレーシヨンモデル化方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62119471A true JPS62119471A (ja) | 1987-05-30 |
Family
ID=17345905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60260284A Pending JPS62119471A (ja) | 1985-11-20 | 1985-11-20 | 双方向トランジスタのシミユレーシヨンモデル化方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62119471A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62141667U (ja) * | 1986-02-28 | 1987-09-07 | ||
| JP2009512999A (ja) * | 2005-09-21 | 2009-03-26 | インターナショナル レクティファイアー コーポレイション | 半導体パッケージ |
-
1985
- 1985-11-20 JP JP60260284A patent/JPS62119471A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62141667U (ja) * | 1986-02-28 | 1987-09-07 | ||
| JP2009512999A (ja) * | 2005-09-21 | 2009-03-26 | インターナショナル レクティファイアー コーポレイション | 半導体パッケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6480817B1 (en) | Integrated circuit I/O pad cell modeling | |
| WO2009155370A1 (en) | Multi-level domino, bundled data, and mixed templates | |
| US8255859B2 (en) | Method and system for verification of multi-voltage circuit design | |
| US20080040091A1 (en) | Method and apparatus of simulating a semiconductor integrated circuit at gate level | |
| US5798938A (en) | System and method for verification of a precharge critical path for a system of cascaded dynamic logic gates | |
| US6107852A (en) | Method and device for the reduction of latch insertion delay | |
| JPS62119471A (ja) | 双方向トランジスタのシミユレーシヨンモデル化方式 | |
| US20030009318A1 (en) | Method of utilizing timing models to provide data for static timing analysis of electronic circuits | |
| US20060106589A1 (en) | Integrated circuit design using charge pump modeling | |
| Rodrigues et al. | A manual on asic front to back end design flow | |
| US7043382B2 (en) | Low voltage swing bus analysis method using static timing analysis tool | |
| Svensson et al. | Switch-level simulation and the pass transistor EXOR gate | |
| US6553549B1 (en) | Static timing analysis with simulations on critical path netlists generated by static timing analysis tools | |
| US20050125185A1 (en) | Multiple level transistor abstraction for dynamic circuits | |
| JPH01183211A (ja) | 信号保持回路 | |
| US20030036893A1 (en) | Method and apparatus for simulating transparent latches | |
| US7170316B2 (en) | Programmable logic array latch | |
| JPH0573703A (ja) | 半導体集積回路装置 | |
| Boorstin et al. | A Simplified Arm Processor for VLSI Education | |
| JP3134232B2 (ja) | 論理集積回路のシミュレーション方式 | |
| JP3746699B2 (ja) | 半導体集積回路の解析システム | |
| JPH03198160A (ja) | 論理シミュレータおよび論理シミュレーション方法 | |
| Perkins et al. | Teaching ASIC design with FPGAs | |
| JPS63136387A (ja) | 半導体集積回路装置 | |
| JPH02268019A (ja) | 論理回路 |