JP2005302951A - 電力用半導体装置パッケージ - Google Patents

電力用半導体装置パッケージ Download PDF

Info

Publication number
JP2005302951A
JP2005302951A JP2004115728A JP2004115728A JP2005302951A JP 2005302951 A JP2005302951 A JP 2005302951A JP 2004115728 A JP2004115728 A JP 2004115728A JP 2004115728 A JP2004115728 A JP 2004115728A JP 2005302951 A JP2005302951 A JP 2005302951A
Authority
JP
Japan
Prior art keywords
power mosfet
semiconductor device
power
device package
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004115728A
Other languages
English (en)
Inventor
Wataru Saito
藤 渉 齋
Ichiro Omura
村 一 郎 大
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004115728A priority Critical patent/JP2005302951A/ja
Priority to US10/867,758 priority patent/US7271477B2/en
Publication of JP2005302951A publication Critical patent/JP2005302951A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】 パッケージサイズの増大を回避しながら、オン抵抗が低く、出力容量及び定格電流が大きいパワーＭＯＳＦＥＴを収容した電力用半導体装置パッケージを提供する。
【解決手段】 本発明の実施の一形態に係る電力用半導体装置パッケージは、電気的に同一構造を有する面同士が対向するように配置されて積層構造とされると共に並列接続され、一体的に封入樹脂に封入された複数の電力用半導体チップを備えているものである。
【選択図】 図１

Description

本発明は、電力用半導体装置パッケージに関する。
電力用半導体素子の開発及び改良により、電源回路の小型化、低損失化が進んでいる。特に、ＡＣアダプタ等は、構成部品として主に用いられているスイッチング素子であるパワーＭＯＳＦＥＴが低オン抵抗化されることにより、導通損失が低減され、低損失化が実現されている。
パワーＭＯＳＦＥＴのオン抵抗はチップ面積に反比例するため、定格電流の大きい電源回路においては、チップ面積の大きいパワーＭＯＳＦＥＴチップを使用する必要がある。そして、パッケージに収容することができるチップサイズは、パッケージの大きさに依存する。
従って、定格電流が大きく、オン抵抗の低いＭＯＳＦＥＴのチップを収容するパッケージのサイズは、大きくせざるを得ない。
尚、従来の技術においては、パッケージサイズ増大の抑制、製造工程の簡略化等の観点から、相互に異なる機能を有する複数の半導体チップを積層構造としてパッケージングした半導体装置が提案され、公知となっている（例えば、特許文献１，２，３参照）。
しかしながら、相互に異なる機能を有する複数の半導体チップを積層構造としてパッケージングした半導体装置を除くと、従来の半導体装置パッケージにおいては、１個のパッケージ内には１個の半導体チップのみが収容されていた。
上述のように、パッケージに収容することができるチップサイズは、パッケージの大きさに依存するので、パッケージサイズ、即ち、リードフレームのサイズが決まると、これに応じて、収容可能な最大チップ面積が決まる。
そして、パワーＭＯＳＦＥＴのオン抵抗は、チップ面積に反比例するので、そのパッケージに収容可能な最大チップ面積によって最小オン抵抗が決まることとなる。
一方、電源回路については、小型化、低損失化に加えて大容量化も行われており、出力容量及び定格電流が大きい電源回路が用いられるようになってきている。
電源回路の出力容量及び定格電流の増加に伴って、通常、導通損失も増加するが、斯かる導通損失の増加を回避又は抑制するためには、オン抵抗の小さいパワーＭＯＳＦＥＴチップ、即ち、面積の大きいパワーＭＯＳＦＥＴチップを用いる必要がある。
従って、従来に技術において、電源回路の出力容量及び定格電流の増加に伴う導通損失の増加を回避又は抑制するためには、パッケージサイズの大きいパワーＭＯＳＦＥＴを使用しなければならなかった。
結果として、電源回路の大容量化に伴って、パワーＭＯＳＦＥＴのパッケージサイズは増大し、電源回路の小型化は困難であった。
特開２００２−２０８６７３号公報 特開２００３−１９７８５９号公報 特開２００２−２１７４１６号公報
本発明の目的は、パッケージサイズの増大を回避しながら、オン抵抗が低く、出力容量及び定格電流が大きいパワーＭＯＳＦＥＴを収容した電力用半導体装置パッケージを提供することである。
本発明の実施の一形態に係る電力用半導体装置パッケージによれば、電気的に同一構造を有する面同士が対向するように配置されて積層構造とされると共に並列接続され、一体的に封入樹脂に封入された複数の電力用半導体チップを備えていることを特徴とする電力用半導体装置パッケージが提供される。
本発明の実施の一形態に係る電力用半導体装置パッケージによれば、パッケージサイズの増大を回避しながら、オン抵抗が低く、出力容量及び定格電流が大きいパワーＭＯＳＦＥＴを収容した電力用半導体装置パッケージを提供することができる。
以下、本発明に係る電力用半導体装置パッケージの実施の形態について、図面を参照しながら説明する。尚、図面中の同一又は類似の構成要素には、同一の符号を付している。
図１は、本発明の第１の実施の形態に係る電力用半導体装置パッケージの構造を示す部分切開斜視図であり、図２は、本発明の第１の実施の形態に係る電力用半導体装置パッケージの構造を示す断面図である。
本発明の第１の実施の形態に係る電力用半導体装置パッケージは、リードフレーム３と、リードフレーム３上に熱可塑性導電部材としてのハンダ８によりマウントされた第１の電力用ＭＯＳＦＥＴチップ１と、リードフレーム３から引き出され、第１の電力用ＭＯＳＦＥＴチップ１裏面のドレイン電極と接続されたドレイン端子５と、第１の電力用ＭＯＳＦＥＴチップ１上に形成されたソースパッド１１ａ及びゲートパッド（図示せず）と、第１の電力用ＭＯＳＦＥＴチップ１上のソースパッド１１ａ及びゲートパッドが熱可塑性導電部材としてのハンダバンプ９により一方側の面にそれぞれ接続されたソース端子４及びゲート端子６と、表面上に形成されたソースパッド１１ｂ及びゲートパッド（図示せず）がハンダバンプ９によりソース端子４及びゲート端子６の他方側の面にそれぞれ接続され、裏面のドレイン電極が金属フレーム１０及びハンダ８によりリードフレーム３に接続されることにより第１の電力用ＭＯＳＦＥＴチップ１に並列接続され、第１の電力用ＭＯＳＦＥＴチップ１に対向して配置された第２の電力用ＭＯＳＦＥＴチップ２と、ソース端子４、ゲート端子６及びドレイン端子５の先端を露出させた状態で各構成部品が封入された封入樹脂７と、を備えている。
換言すると、本発明の第１の実施の形態に係る電力用半導体装置パッケージは、電極配線金属板４，６を挟んで相互に対向して積層構造に配置されて当該電極配線金属板４，６に電極配線が共通接続されることにより相互に並列接続され、一体的に封入樹脂７に封入された２個の電力用ＭＯＳＦＥＴチップ、即ち、第１及び第２の電力用ＭＯＳＦＥＴチップ１及び２を備えているものである。
第１の電力用ＭＯＳＦＥＴチップ１と第２の電力用ＭＯＳＦＥＴチップ２とは、同等の機能を有し、同期して動作する電力用ＭＯＳＦＥＴチップであり、相互に並列接続されている。従って、第１の電力用ＭＯＳＦＥＴチップ１と第２の電力用ＭＯＳＦＥＴチップ２とは、外部電極端子としてのソース端子４、ゲート端子５及びドレイン端子６の総てにそれぞれ接続されている。
第１及び第２の電力用ＭＯＳＦＥＴチップ１及び２は、上述のように、積層構造に配置されてリードフレーム３上にマウントされ、一体的に封入樹脂７に封入されている。
また、第１及び第２の電力用ＭＯＳＦＥＴチップ１及び２が縦型ＭＯＳＦＥＴである場合、チップ表面側にソースパッド及びゲートパッドが形成され、チップ裏面側がドレイン電極となる。
第１、第２の電力用ＭＯＳＦＥＴチップ１，２表面上のソースパッド１１ａ，１１ｂ及びゲートパッド上に形成されたハンダバンプ９を介してソースパッド１１ａ，１１ｂ及びゲートパッドがソース端子４及びゲート端子６にそれぞれ接続されることにより、ソース電極配線及びゲート電極配線が引き出されている。
また、第１の電力用ＭＯＳＦＥＴチップ１をハンダ８によりリードフレーム３上にマウントすることによって、第１の電力用ＭＯＳＦＥＴチップ１裏面側のドレイン電極がリードフレーム３に引き出され、第２の電力用ＭＯＳＦＥＴチップ２裏面とリードフレーム３とを金属フレーム１０及びハンダ８により接続することによって、第２の電力用ＭＯＳＦＥＴチップ２裏面側のドレイン電極がリードフレーム３に引き出されている。
このように、第１及び第２の電力用ＭＯＳＦＥＴチップ１及び２を近接させて一体的に封入樹脂７に封入することにより、両チップの温度環境が同等のものとなって、第２の電力用ＭＯＳＦＥＴチップ２の熱抵抗と第１の電力用ＭＯＳＦＥＴチップ１の熱抵抗とを同等にすることが可能となる。
従って、第１及び第２の電力用ＭＯＳＦＥＴチップ１及び２の理想的な並列動作を実現することができる。
図３は、本発明の第１の実施の形態に係る電力用半導体装置パッケージの構造の一例をより詳細に示す部分断面図である。尚、図３は、本発明の第１の実施の形態に係る電力用半導体装置パッケージのうち、封入樹脂に封入されている２個の電力用ＭＯＳＦＥＴチップの部分の断面構造を示している。
第１及び第２の電力用ＭＯＳＦＥＴチップ１及び２に形成されている電力用ＭＯＳＦＥＴが縦型ＭＯＳＦＥＴである場合の第１及び第２の電力用ＭＯＳＦＥＴチップ１及び２の部分の断面構造をより詳細に示すと、図３の断面図のようになる。
第１の電力用ＭＯＳＦＥＴチップ１は、ｎ＋型基板１５と、ｎ＋型基板１５上に形成されたｎ−型ドリフト層１６と、ｎ−型ドリフト層１６の表面部に形成されたｐ型ベース層１７と、ｐ型ベース層１７の表面部に形成されたｎ＋型ソース層１８と、一のｐ型ベース層１７の表面部に形成されたｎ＋型ソース層１８上の領域から、当該一のｐ型ベース層１７にｎ−型ドリフト層１６を介して隣接する他のｐ型ベース層１７の表面部に形成されたｎ＋型ソース層１８上の領域まで、絶縁膜を介して形成されたゲート電極１９と、ｎ＋型ソース層１８に接続されるように形成されたソースパッド１１ａと、ソースパッド１１ａ上に形成されたハンダバンプ９と、ｎ＋型基板１５裏面上に形成され、ハンダ８によりリードフレーム３に接続されるドレイン電極１４と、素子領域周囲のｎ−型ドリフト層１６の表面部に形成されたガードリング２０と、を備えている。
第２の電力用ＭＯＳＦＥＴチップ２も第１の電力用ＭＯＳＦＥＴチップ１と同様の構造を有しているが、第２の電力用ＭＯＳＦＥＴチップ２のドレイン電極１４ｂは、金属フレーム１０及びハンダ８によりリードフレーム３に接続される。
そして、第１及び第２の電力用ＭＯＳＦＥＴチップ１及び２は、相互に表面側同士が対向してソース端子４及びゲート端子６（図１参照）を挟み込むように配置されて、各ソースパッド１１ａ及び１１ｂ並びにゲートパッドがハンダバンプ９によりそれぞれソース端子４及びゲート端子６に接続される。これにより、第１及び第２の電力用ＭＯＳＦＥＴチップ１及び２は相互に並列接続され、ソース電極配線及びゲート電極配線は外部端子へ引き出されている。また、リードフレーム３にはドレイン端子５（図１参照）が接続されており、これによりドレイン電極配線が外部端子へ引き出されている。
尚、本発明の第１の実施の形態に係る電力用半導体装置パッケージの他、後述する本発明の各実施の形態に係る電力用半導体装置パッケージにおいても、各電力用ＭＯＳＦＥＴチップに形成されている電力用ＭＯＳＦＥＴを図３に示す縦型ＭＯＳＦＥＴとすることができる。
図３においては、２個の電力用ＭＯＳＦＥＴチップの間に電極配線金属板４，６が挟み込まれている場合の構造を示しているが、電極配線金属板４，６を挟み込まずにハンダバンプ等により電極配線を直接接続する場合においても、同様に各電力用ＭＯＳＦＥＴを縦型ＭＯＳＦＥＴとすることができる。また、図３においては、２個の電力用ＭＯＳＦＥＴチップの部分の断面構造のみ示しているが、後述するように３個の電力用ＭＯＳＦＥＴチップが積層構造に配置されて一体的に封入樹脂に封入される場合においても、同様に各電力用ＭＯＳＦＥＴを縦型ＭＯＳＦＥＴとすることができる。
以上のように、本発明の第１の実施の形態に係る電力用半導体装置パッケージによれば、電極配線金属板４，６を挟んで対向して積層構造に配置されて当該電極配線金属板４，６に共通接続されることにより相互に並列接続され、一体的に封入樹脂７に封入された第１及び第２の電力用ＭＯＳＦＥＴチップ１及び２を備えている構造を採用したので、パッケージサイズをほとんど増大させることなく、電力用ＭＯＳＦＥＴチップのチップ面積を２倍として、単一パッケージの電力用半導体装置全体としてのオン抵抗を半減させることができる。
従って、パッケージサイズの増大を回避しながら、オン抵抗が低く、定格電流が大きいパワーＭＯＳＦＥＴを収容した電力用半導体装置パッケージを提供することができる。
尚、電力用半導体装置パッケージの厚さは、通常、２乃至３ｍｍ程度であり、一方、電力用ＭＯＳＦＥＴチップ１枚の厚さは１５０乃至２００μｍ程度であるから、パッケージに封入するＭＯＳＦＥＴチップが１枚、又は、後述するように２枚増加したとしても、電力用半導体装置パッケージの厚さは実質的に変化しないということができる。
図４は、本発明の第２の実施の形態に係る電力用半導体装置パッケージの構造を示す部分切開斜視図であり、図５は、本発明の第２の実施の形態に係る電力用半導体装置パッケージの構造を示す断面図である。
本発明の第２の実施の形態に係る電力用半導体装置パッケージは、リードフレーム３と、リードフレーム３上にハンダ８によりマウントされた第１の電力用ＭＯＳＦＥＴチップ１と、リードフレーム３から引き出され、第１の電力用ＭＯＳＦＥＴチップ１裏面のドレイン電極と接続されたドレイン端子５と、第１の電力用ＭＯＳＦＥＴチップ１上に形成されたソースパッド１１ａ及びゲートパッド（図示せず）と、表面上に形成されたソースパッド１１ｂ及びゲートパッド（図示せず）がハンダバンプ９により第１の電力用ＭＯＳＦＥＴチップ１上のソースパッド１１ａ及びゲートパッドにそれぞれ接続され、裏面のドレイン電極が金属フレーム１０及びハンダ８によりリードフレーム３に接続されることにより第１の電力用ＭＯＳＦＥＴチップ１に並列接続され、第１の電力用ＭＯＳＦＥＴチップ１に対向して配置された第２の電力用ＭＯＳＦＥＴチップ２と、第１の電力用ＭＯＳＦＥＴチップ１上のソースパッド１１ａと外部端子としてのソース端子４とを接続すると共に、第１の電力用ＭＯＳＦＥＴチップ１上のゲートパッドと外部端子としてのゲート端子６とを接続するワイヤストラップ１３と、ソース端子４、ゲート端子６及びドレイン端子５の先端を露出させた状態で各構成部品が封入された封入樹脂７と、を備えている。
換言すると、本発明の第２の実施の形態に係る電力用半導体装置パッケージは、相互に対向して積層構造に配置されて電極配線がハンダバンプ９によって共通接続されることにより相互に並列接続され、一体的に封入樹脂７に封入された２個の電力用ＭＯＳＦＥＴチップ、即ち、第１及び第２の電力用ＭＯＳＦＥＴチップ１及び２を備えているものである。
本発明の第２の実施の形態に係る電力用半導体装置パッケージの構成は、多くの点において本発明の第１の実施の形態に係る電力用半導体装置パッケージの構成と共通しているが、第１の電力用ＭＯＳＦＥＴチップ１と第２の電力用ＭＯＳＦＥＴチップ２との間に電極配線金属板４，６が挟み込まれておらず、第１の電力用ＭＯＳＦＥＴチップ１上のソースパッド１１ａ及びゲートパッドと第２の電力用ＭＯＳＦＥＴチップ２上のソースパッド１１ｂ及びゲートパッドとがハンダバンプ９により直接接続されている点が異なっている。
従って、第１及び第２の電力用ＭＯＳＦＥＴチップ１及び２上のソース電極配線及びゲート電極配線を外部に引き出すために、第１の電力用ＭＯＳＦＥＴチップ１上のソースパッド１１ａ及びゲートパッドをワイヤストラップ１３によりソース端子４及びゲート端子６にそれぞれ接続している。
第１の電力用ＭＯＳＦＥＴチップ１と第２の電力用ＭＯＳＦＥＴチップ２との間に電極配線金属板４，６が挟み込まれていないので、製造工程が技術的に容易なものとなり、かつ、簡略化される。
第１の電力用ＭＯＳＦＥＴチップ１上のソースパッド１１ａ及びゲートパッドにワイヤストラップ１３を接続するコンタクト領域を確保するため、本発明の第２の実施の形態に係る電力用半導体装置パッケージにおいては、第１の電力用ＭＯＳＦＥＴチップ１より第２の電力用ＭＯＳＦＥＴチップ２の方がチップ面積が若干小さくなっている。
尚、ワイヤストラップ１３の材料としては、アルミニウム、銅等を用いることができる。
以上のように、本発明の第２の実施の形態に係る電力用半導体装置パッケージによれば、対向して積層構造に配置されて、電極配線がハンダバンプ９により共通接続されることにより相互に並列接続され、一体的に封入樹脂７に封入された第１及び第２の電力用ＭＯＳＦＥＴチップ１及び２を備えている構造を採用したので、パッケージサイズをほとんど増大させることなく、電力用ＭＯＳＦＥＴチップのチップ面積を約２倍として、単一パッケージの電力用半導体装置全体としてのオン抵抗をほぼ半減させることができる。
従って、パッケージサイズの増大を回避しながら、オン抵抗が低く、定格電流が大きいパワーＭＯＳＦＥＴを収容した電力用半導体装置パッケージを提供することができる。
図６は、本発明の第２の実施の形態に係る電力用半導体装置パッケージの変形例の構造を示す断面図である。
図４及び図５に示す本発明の第２の実施の形態に係る電力用半導体装置パッケージにおいては、第２の電力用ＭＯＳＦＥＴチップ２裏面のドレイン電極とリードフレーム３とを金属フレーム１０及びハンダ８により接続していたのに対して、図６に示す変形例においては、第２の電力用ＭＯＳＦＥＴチップ２裏面のドレイン電極とリードフレーム３とをワイヤストラップ１３ｂにより接続している点が異なっている。その他の部分は、同様の構成となっている。
第２の電力用ＭＯＳＦＥＴチップ２裏面のドレイン電極とリードフレーム３との接続を、第１の電力用ＭＯＳＦＥＴチップ１上のソースパッド１１ａ及びゲートパッドとソース端子４及びゲート端子６との接続と同様に、ワイヤストラップを用いて行うことにより、製造工程をさらに簡略化することができる。
図７は、本発明の第３の実施の形態に係る電力用半導体装置パッケージの構造を示す部分切開斜視図である。
第１の電力用ＭＯＳＦＥＴチップ１上のソースパッド１１ａ（図５参照）とソース端子４との接続、及び、第１の電力用ＭＯＳＦＥＴチップ１上のゲートパッドとゲート端子との接続を、図４及び図５に示す本発明の第２の実施の形態に係る電力用半導体装置パッケージにおいてはワイヤストラップ１３を用いて行っていたのに対し、図７に示す本発明の第３の実施の形態に係る電力用半導体装置パッケージにおいてはボンディングワイヤ２１を用いて行っている。
本発明の第３の実施の形態に係る電力用半導体装置パッケージにおいても、第１の電力用ＭＯＳＦＥＴチップ１と第２の電力用ＭＯＳＦＥＴチップ２との間に電極配線金属板４，６が挟み込まれていないので、製造工程が技術的に容易なものとなり、かつ、簡略化される。
尚、第１の電力用ＭＯＳＦＥＴチップ１上のソースパッド１１ａ及びゲートパッドにボンディングワイヤ２１を接続するコンタクト領域を確保するため、本発明の第３の実施の形態に係る電力用半導体装置パッケージにおいても、第１の電力用ＭＯＳＦＥＴチップ１より第２の電力用ＭＯＳＦＥＴチップ２の方がチップ面積が若干小さくなっている。
従って、本発明の第３の実施の形態に係る電力用半導体装置パッケージによっても、本発明の第２の実施の形態に係る電力用半導体装置パッケージとほぼ同様の効果を得ることができる。
図８は、本発明の第４の実施の形態に係る電力用半導体装置パッケージの構造を示す断面図である。
本発明の第４の実施の形態に係る電力用半導体装置パッケージは、リードフレーム３と、リードフレーム３上にハンダ８によりマウントされた第１の電力用ＭＯＳＦＥＴチップ１と、リードフレーム３から引き出され、第１の電力用ＭＯＳＦＥＴチップ１裏面のドレイン電極と接続されたドレイン端子（図示せず）と、第１の電力用ＭＯＳＦＥＴチップ１上に形成されたソースパッド１１ａ及びゲートパッド（図示せず）と、表面上に形成されたソースパッド１１ｂ及びゲートパッド（図示せず）がハンダバンプ９により第１の電力用ＭＯＳＦＥＴチップ１上のソースパッド１１ａ及びゲートパッドにそれぞれ接続され、裏面のドレイン電極が金属フレーム１０及びハンダ８によりリードフレーム３に接続されることにより第１の電力用ＭＯＳＦＥＴチップ１に並列接続され、第１の電力用ＭＯＳＦＥＴチップ１に対向して配置された第２の電力用ＭＯＳＦＥＴチップ２と、第１の電力用ＭＯＳＦＥＴチップ１上のソースパッド１１ａと外部端子としてのソース端子４とを接続すると共に、第１の電力用ＭＯＳＦＥＴチップ１上のゲートパッドと外部端子としてのゲート端子（図示せず）とを接続するワイヤストラップ１３と、表面上に形成されたソースパッド１１ｃ及びゲートパッド（図示せず）が他のワイヤストラップ１３によりソース端子４及びゲート端子にそれぞれ接続されると共に、第２の電力用ＭＯＳＦＥＴチップ２裏面のドレイン電極がハンダ８により接続されている金属フレーム１０の面と反対側の面に、裏面のドレイン電極がハンダ８により接続されてマウントされることにより、第１及び第２の電力用ＭＯＳＦＥＴチップ１及び２に並列接続された第３の電力用ＭＯＳＦＥＴチップ２２と、ソース端子４、ゲート端子６及びドレイン端子５の先端を露出させた状態で各構成部品が封入された封入樹脂７と、を備えている。
換言すると、本発明の第４の実施の形態に係る電力用半導体装置パッケージは、表面側と表面側、裏面側と裏面側が相互に対向して交互の積層構造に配置されて表面側同士の電極配線がハンダバンプ９によって共通接続されると共に裏面側同士の電極配線が金属フレーム１０及びハンダ８によって共通接続されることにより相互に並列接続され、一体的に封入樹脂７に封入された３個の電力用ＭＯＳＦＥＴチップ、即ち、第１、第２及び第３の電力用ＭＯＳＦＥＴチップ１，２及び２２を備えているものである。
前述した本発明の各実施の形態に係る電力用半導体装置パッケージは、２個の電力用ＭＯＳＦＥＴチップを、表面側が相互に対向する積層構造に配置し、かつ、相互に並列接続して一体的に封入樹脂７に封入した構成であったのに対し、本発明の第４の実施の形態に係る電力用半導体装置パッケージは、３個の電力用ＭＯＳＦＥＴチップを、表面側と表面側、裏面側と裏面側が相互に対向する交互の積層構造に配置し、かつ、相互に並列接続して一体的に封入樹脂７に封入した構成となっている。
第１の電力用ＭＯＳＦＥＴチップ１上のソースパッド１１ａ及びゲートパッドにワイヤストラップ１３を接続するコンタクト領域を確保するため、本発明の第４の実施の形態に係る電力用半導体装置パッケージにおいては、第１の電力用ＭＯＳＦＥＴチップ１より第２及び第３の電力用ＭＯＳＦＥＴチップ２及び２２の方がチップ面積が若干小さくなっている。
以上のように、本発明の第４の実施の形態に係る電力用半導体装置パッケージによれば、表面側と表面側、裏面側と裏面側が相互に対向して交互の積層構造に配置されて、表面側同士の電極配線がハンダバンプ９により共通接続されると共に裏面側同士の電極配線が金属フレーム１０及びハンダ８により共通接続されることにより相互に並列接続され、一体的に封入樹脂７に封入された第１、第２及び第３の電力用ＭＯＳＦＥＴチップ１，２及び２２を備えている構造を採用したので、パッケージサイズをほとんど増大させることなく、電力用ＭＯＳＦＥＴチップのチップ面積を約３倍として、単一パッケージの電力用半導体装置全体としてのオン抵抗をほぼ１／３に大幅に低減させることができる。
従って、パッケージサイズの増大を回避しながら、オン抵抗がより低く、出力容量及び定格電流が大きいパワーＭＯＳＦＥＴを収容した電力用半導体装置パッケージを提供することができる。
尚、本発明の第４の実施の形態に係る電力用半導体装置パッケージにおいては、ワイヤストラップ１３の代わりにボンディングワイヤを用いることもできる。
図９は、本発明の第５の実施の形態に係る電力用半導体装置パッケージの構造を示す断面図である。
本発明の第５の実施の形態に係る電力用半導体装置パッケージは、リードフレーム３と、リードフレーム３上にハンダ８によりマウントされた第１の電力用ＭＯＳＦＥＴチップ１と、リードフレーム３から引き出され、第１の電力用ＭＯＳＦＥＴチップ１裏面のドレイン電極と接続されたドレイン端子（図示せず）と、第１の電力用ＭＯＳＦＥＴチップ１上に形成されたソースパッド１１ａ及びゲートパッド（図示せず）と、第１の電力用ＭＯＳＦＥＴチップ１上のソースパッド１１ａ及びゲートパッドがハンダバンプ９により一方側の面にそれぞれ接続されたソース端子４及びゲート端子（図示せず）と、表面上に形成されたソースパッド１１ｂ及びゲートパッド（図示せず）がハンダバンプ９によりソース端子４及びゲート端子の他方側の面にそれぞれ接続され、裏面のドレイン電極が金属フレーム１０及びハンダ８によりリードフレーム３に接続されることにより第１の電力用ＭＯＳＦＥＴチップ１に並列接続され、第１の電力用ＭＯＳＦＥＴチップ１に対向して配置された第２の電力用ＭＯＳＦＥＴチップ２と、表面上に形成されたソースパッド１１ｃ及びゲートパッド（図示せず）が他の金属フレーム１０ｂ及びハンダ８によりソース端子４及びゲート端子にそれぞれ接続されると共に、第２の電力用ＭＯＳＦＥＴチップ２裏面のドレイン電極がハンダ８により接続されている金属フレーム１０の面と反対側の面に、裏面のドレイン電極がハンダ８により接続されてマウントされることにより、第１及び第２の電力用ＭＯＳＦＥＴチップ１及び２に並列接続された第３の電力用ＭＯＳＦＥＴチップ２２と、ソース端子４、ゲート端子６及びドレイン端子５の先端を露出させた状態で各構成部品が封入された封入樹脂７と、を備えている。
換言すると、本発明の第５の実施の形態に係る電力用半導体装置パッケージは、電極配線金属板４，６を挟んで表面側が相互に対向して積層構造に配置されて当該電極配線金属板４，６に表面側の電極配線が共通接続されることにより相互に並列接続された第１及び第２の電力用ＭＯＳＦＥＴチップ１及び２と、裏面側が第２の電力用ＭＯＳＦＥＴチップ２の裏面側と相互に対向して積層構造に配置されて裏面側同士の電極配線が金属フレーム１０及びハンダ８によって共通接続されることにより相互に並列接続された第３の電力用ＭＯＳＦＥＴチップ２２とを含む、一体的に封入樹脂７に封入された積層構造の３個の電力用ＭＯＳＦＥＴチップ、即ち、第１、第２及び第３の電力用ＭＯＳＦＥＴチップ１，２及び２２を備えているものである。
本発明の第５の実施の形態に係る電力用半導体装置パッケージは、３個の電力用ＭＯＳＦＥＴチップを、表面側と表面側、裏面側と裏面側が相互に対向する交互の積層構造に配置している点においては、図８に示す本発明の第４の実施の形態に係る電力用半導体装置パッケージと共通している。
但し、本発明の第４の実施の形態に係る電力用半導体装置パッケージにおいては、第１の電力用ＭＯＳＦＥＴチップ１表面の電極配線と第２の電力用ＭＯＳＦＥＴチップ２表面の電極配線とがハンダバンプ９により直接接続されているのに対して、本発明の第５の実施の形態に係る電力用半導体装置パッケージにおいては、第１の電力用ＭＯＳＦＥＴチップ１と第２の電力用ＭＯＳＦＥＴチップ２との間に電極配線金属板４，６が挟み込まれており、第１の電力用ＭＯＳＦＥＴチップ１表面の電極配線と第２の電力用ＭＯＳＦＥＴチップ２表面の電極配線とがそれぞれ電極配線金属板４，６に接続されている点が異なっている。
さらに、本発明の第５の実施の形態に係る電力用半導体装置パッケージにおいては、最上層チップとしての第３の電力用ＭＯＳＦＥＴチップ２２表面上のソースパッド１１ｃ及びゲートパッドとソース端子４及びゲート端子との間の接続も、ワイヤストラップではなく金属フレーム１０ｂを用いて行われている。
本発明の第５の実施の形態に係る電力用半導体装置パッケージによっても、本発明の第４の実施の形態に係る電力用半導体装置パッケージと同様の効果を得ることができ、さらに、各部の接続部材を総て金属板に統一しているので、製造工程を簡略化することができる。
図１０は、本発明の第６の実施の形態に係る電力用半導体装置パッケージの構造の一例を示す部分断面図であり、図１１は、本発明の第６の実施の形態に係る電力用半導体装置パッケージの構造を示す部分切開斜視図である。
上述した本発明の各実施の形態に係る電力用半導体装置パッケージにおいては、各電力用ＭＯＳＦＥＴチップに形成されている電力用ＭＯＳＦＥＴを図３に示す縦型ＭＯＳＦＥＴとすることを前提としていたが、各電力用ＭＯＳＦＥＴチップに形成されている電力用ＭＯＳＦＥＴを横型ＭＯＳＦＥＴとすることもでき、図１０は、横型ＭＯＳＦＥＴを採用した場合における本発明の各実施の形態に係る電力用半導体装置パッケージのうち、封入樹脂に封入されている２個の電力用ＭＯＳＦＥＴチップの部分の断面構造を示している。
図１０においては、２個の電力用ＭＯＳＦＥＴチップの間に電極配線金属板４，６が挟み込まれている場合の構造を示しているが、電極配線金属板４，６を挟み込まずにハンダバンプ等により電極配線を直接接続する場合においても、同様に各電力用ＭＯＳＦＥＴを横型ＭＯＳＦＥＴとすることができる。また、図１０においては、２個の電力用ＭＯＳＦＥＴチップの部分の断面構造のみ示しているが、３個の電力用ＭＯＳＦＥＴチップが積層構造に配置されて一体的に封入樹脂に封入される場合においても、同様に各電力用ＭＯＳＦＥＴを横型ＭＯＳＦＥＴとすることができる。
第１の電力用ＭＯＳＦＥＴチップ１ｂは、ｐ＋型基板２４と、ｐ＋型基板２４上に形成されたｐ−型層３０と、ｐ−型層３０上に形成されたｎ−型ドリフト層１６と、ｎ−型ドリフト層１６の表面部に形成されたｐ型ベース層１７と、ｐ型ベース層１７及びｐ−型層３０内に形成されたｐ＋型層２５と、ｐ型ベース層１７及びｐ＋型層２５の境界を含む表面部に形成されたｎ＋型ソース層１８と、一のｐ型ベース層１７と他のｐ型ベース層１７との間のｎ−型ドリフト層１６の表面部に形成されたｎ＋型ドレイン層２６と、ｐ＋型基板２４裏面上に形成され、ハンダ８によりリードフレーム３に接続されるソース電極２３と、ｎ＋型ソース層１８及びｐ＋型層２５上に形成された第２のソース電極３１と、ｐ型ベース層１７上に絶縁膜を介して形成されたゲート電極１９と、ｎ＋型ドレイン層２６に接続されるように形成されたドレインパッド２７と、ドレインパッド２７上に形成されたハンダバンプ９と、を備えている。
第２の電力用ＭＯＳＦＥＴチップ２ｂも第１の電力用ＭＯＳＦＥＴチップ１ｂと同様の構造を有しているが、第２の電力用ＭＯＳＦＥＴチップ２ｂのソース電極２３は、金属フレーム１０及びハンダ８によりリードフレーム３に接続される。
そして、第１及び第２の電力用ＭＯＳＦＥＴチップ１ｂ及び２ｂは、相互に表面側同士が対向してドレイン端子５ｂ及びゲート端子６ｂを挟み込むように配置されて、各ドレインパッド２７及びゲートパッドがハンダバンプ９によりそれぞれドレイン端子５ｂ及びゲート端子６ｂに接続される。これにより、第１及び第２の電力用ＭＯＳＦＥＴチップ１ｂ及び２ｂは相互に並列接続され、ドレイン電極配線及びゲート電極配線は外部端子へ引き出されている。また、リードフレーム３にはソース端子４ｂが接続されており、これによりソース電極配線が外部端子へ引き出されている。
横型ＭＯＳＦＥＴにおいては、通常、基板とソース電極とを接続するため、ソース電極とドレイン電極との位置関係が縦型ＭＯＳＦＥＴの場合と入れ替わる。
即ち、電力用ＭＯＳＦＥＴが縦型ＭＯＳＦＥＴである場合は、図３に示すように、基板表面側にソース電極配線及びゲート電極配線が形成され、基板裏面側にドレイン電極配線が形成されるので、相互に表面側同士が対向する２枚の電力用ＭＯＳＦＥＴチップ間にはソース端子及びゲート端子が挟み込まれるのに対して、電力用ＭＯＳＦＥＴが横型ＭＯＳＦＥＴである場合は、図１０に示すように、基板表面側にドレイン電極配線及びゲート電極配線が形成され、基板裏面側にソース電極配線が形成されるので、相互に表面側同士が対向する２枚の電力用ＭＯＳＦＥＴチップ間にはドレイン端子及びゲート端子が挟み込まれることになる。
以上のような構造上の相違はあるが、本発明の第６の実施の形態に係る電力用半導体装置パッケージにおいても、即ち、パッケージに封入されている各電力用ＭＯＳＦＥＴチップに形成されている電力用ＭＯＳＦＥＴが横型ＭＯＳＦＥＴである場合においても、前述した本発明の各実施の形態に係る電力用半導体装置パッケージと同様の効果を得ることができる。
図１２は、本発明の第７の実施の形態に係る電力用半導体装置パッケージの構造を示す断面図である。
本発明の第７の実施の形態に係る電力用半導体装置パッケージは、リードフレーム３と、リードフレーム３上にハンダ８によりマウントされた第１の電力用ＭＯＳＦＥＴチップ１と、リードフレーム３から引き出され、第１の電力用ＭＯＳＦＥＴチップ１裏面のドレイン電極と接続されたドレイン端子５（図１参照）と、第１の電力用ＭＯＳＦＥＴチップ１上に形成されたソースパッド１１ａ及びゲートパッド（図示せず）と、第１の電力用ＭＯＳＦＥＴチップ１上のソースパッド１１ａ及びゲートパッドがハンダバンプ９により一方側の面にそれぞれ接続されたソース端子４及びゲート端子６（図１参照）と、表面上に形成されたソースパッド１１ｂ及びゲートパッド（図示せず）がハンダバンプ９によりソース端子４及びゲート端子６の他方側の面にそれぞれ接続され、裏面のドレイン電極が金属フレーム１０及びハンダ８によりリードフレーム３に接続されることにより第１の電力用ＭＯＳＦＥＴチップ１に並列接続され、第１の電力用ＭＯＳＦＥＴチップ１に対向して配置された第２の電力用ＭＯＳＦＥＴチップ２と、ソース端子４、ゲート端子６及びドレイン端子５の先端並びに金属フレーム１０の上面及びリードフレーム３の底面を露出させた状態で各構成部品が封入された封入樹脂７と、金属フレーム１０の上面に装着された第１のヒートシンク２８と、リードフレーム３の底面に装着された第２のヒートシンク２９と、を備えている。
本発明の第７の実施の形態に係る電力用半導体装置パッケージの内部の構成は、本発明の第１の実施の形態に係る電力用半導体装置パッケージと全く同様である。
但し、本発明の第７の実施の形態に係る電力用半導体装置パッケージにおいては、第１及び第２の電力用ＭＯＳＦＥＴチップ１及び２にそれぞれ接続された最上層及び最下層の電極配線金属板の上面及び底面、即ち、金属フレーム１０の上面及びリードフレーム３の底面を露出させた状態で各構成部品が封入樹脂７に封入されており、金属フレーム１０の上面及びリードフレーム３の底面にそれぞれ第１及び第２のヒートシンク２８及び２９が装着されている点が、本発明の第１の実施の形態に係る電力用半導体装置パッケージと異なっている。
従って、本発明の第７の実施の形態に係る電力用半導体装置パッケージによれば、本発明の第１の実施の形態に係る電力用半導体装置パッケージと同様の効果を得られる他、動作中に発熱する第１及び第２の電力用ＭＯＳＦＥＴチップ１及び２を第１及び第２のヒートシンク２８及び２９により効果的に冷却することができる。
尚、第１及び第２のヒートシンク２８及び２９は、最上層及び最下層の電極配線金属板の上面及び底面、即ち、金属フレーム１０の上面及びリードフレーム３の底面に直接装着されている必要はなく、ヒートシンクと電極配線金属板との間に絶縁シート等の絶縁部材を挿入してもよい。
以上に説明したように、本発明の各実施の形態に係る電力用半導体装置パッケージによれば、電気的に同一構造を有する面同士が対向するように配置されて積層構造とされると共に並列接続され、一体的に封入樹脂に封入された複数の電力用半導体チップを備えている構成を採用したので、パッケージサイズの増大を回避しながら、オン抵抗が低く、出力容量及び定格電流が大きいパワーＭＯＳＦＥＴを収容した電力用半導体装置パッケージを提供することができる。
上述のように、本発明について、第１乃至第７の実施の形態を例示して説明したが、本発明は、上記第１乃至第７の実施の形態に限定されるものではない。上記第１乃至第７の実施の形態においては、プレナーゲート型ＭＯＳＦＥＴを用いて説明したが、トレンチゲート型ＭＯＳＦＥＴを用いて実施することも可能である。
また、ドリフト層にスーパージャンクション構造が形成されたＭＯＳＦＥＴを用いて実施することも可能である。
さらに、本発明は、上記第１乃至第７の実施の形態に示したＴＯ−２２０パッケージのようなパッケージでもＳＯＰ−８パッケージのような表面実装型パッケージでも実施可能であり、パッケージのサイズやリードフレームのパターンによって制限されることはない。
加えて、上記第１乃至第７の実施の形態においては、２個の電力用ＭＯＳＦＥＴチップがリードフレーム３上において対向するように配置されて積層構造とされる形態を例示したが、２個の電力用ＭＯＳＦＥＴチップがリードフレーム３を介して、即ち、リードフレーム３を挟み込んで対向するように配置されて積層構造とされる形態としてもよい。
本発明の第１の実施の形態に係る電力用半導体装置パッケージの構造を示す部分切開斜視図である。 本発明の第１の実施の形態に係る電力用半導体装置パッケージの構造を示す断面図である。 本発明の第１の実施の形態に係る電力用半導体装置パッケージの構造の一例をより詳細に示す部分断面図である。 本発明の第２の実施の形態に係る電力用半導体装置パッケージの構造を示す部分切開斜視図である。 本発明の第２の実施の形態に係る電力用半導体装置パッケージの構造を示す断面図である。 本発明の第２の実施の形態に係る電力用半導体装置パッケージの変形例の構造を示す断面図である。 本発明の第３の実施の形態に係る電力用半導体装置パッケージの構造を示す部分切開斜視図である。 本発明の第４の実施の形態に係る電力用半導体装置パッケージの構造を示す断面図である。 本発明の第５の実施の形態に係る電力用半導体装置パッケージの構造を示す断面図である。 本発明の第６の実施の形態に係る電力用半導体装置パッケージの構造の一例を示す部分断面図である。 本発明の第６の実施の形態に係る電力用半導体装置パッケージの構造を示す部分切開斜視図である。 本発明の第７の実施の形態に係る電力用半導体装置パッケージの構造を示す断面図である。
符号の説明
１，１ｂ 第１の電力用ＭＯＳＦＥＴチップ
２，２ｂ 第２の電力用ＭＯＳＦＥＴチップ
３，３ｂ リードフレーム
４，４ｂ ソース端子
５，５ｂ ドレイン端子
６，６ｂ ゲート端子
７ 封入樹脂
８，８ｂ ハンダ
９ ハンダバンプ
１０，１０ｂ，１０ｃ 金属フレーム
１１，１１ａ，１１ｂ，１１ｃ ソースパッド
１２ ゲートパッド
１３，１３ｂ ワイヤストラップ
１４ ドレイン電極
１５ ｎ＋型基板
１６ ｎ−型ドリフト層
１７ ｐ型ベース層
１８ ｎ＋型ソース層
１９ ゲート電極
２０ ガードリング
２１ ボンディングワイヤ
２２ 第３の電力用ＭＯＳＦＥＴチップ
２３ ソース電極
２４ ｐ＋型基板
２５ ｐ＋型層
２６ ｎ＋型ドレイン層
２７ ドレインパッド
２８，２９ ヒートシンク
３０ ｐ−型層
３１ 第２のソース電極

Claims (5)

  1. 電気的に同一構造を有する面同士が対向するように配置されて積層構造とされると共に並列接続され、一体的に封入樹脂に封入された複数の電力用半導体チップを備えていることを特徴とする電力用半導体装置パッケージ。
  2. 前記複数の電力用半導体チップは、相互に対向する面に形成されている電極配線同士が熱可塑性導電部材によって直接接続されることにより並列接続されていることを特徴とする請求項１に記載の電力用半導体装置パッケージ。
  3. 前記複数の電力用半導体チップは、相互に対向する面に形成されている電極配線同士が前記電極配線同士の間に挟み込まれている電極配線金属板に熱可塑性導電部材によって接続されることにより並列接続されていることを特徴とする請求項１に記載の電力用半導体装置パッケージ。
  4. 前記複数の電力用半導体チップは、電気的に同一構造を有するＭＯＳＦＥＴであることを特徴とする請求項１乃至３のいずれかに記載の電力用半導体装置パッケージ。
  5. 前記複数の電力用半導体チップのサイズが、それぞれ異なることを特徴とする請求項１乃至４のいずれかに記載の電力用半導体装置パッケージ。
JP2004115728A 2004-04-09 2004-04-09 電力用半導体装置パッケージ Pending JP2005302951A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004115728A JP2005302951A (ja) 2004-04-09 2004-04-09 電力用半導体装置パッケージ
US10/867,758 US7271477B2 (en) 2004-04-09 2004-06-16 Power semiconductor device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004115728A JP2005302951A (ja) 2004-04-09 2004-04-09 電力用半導体装置パッケージ

Publications (1)

Publication Number Publication Date
JP2005302951A true JP2005302951A (ja) 2005-10-27

Family

ID=35059755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004115728A Pending JP2005302951A (ja) 2004-04-09 2004-04-09 電力用半導体装置パッケージ

Country Status (2)

Country Link
US (1) US7271477B2 (ja)
JP (1) JP2005302951A (ja)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008042074A (ja) * 2006-08-09 2008-02-21 Nissan Motor Co Ltd 半導体装置及び電力変換装置
KR100849015B1 (ko) * 2006-06-26 2008-07-30 산요덴키가부시키가이샤 반도체 장치
JP2010251711A (ja) * 2009-03-23 2010-11-04 Toyota Central R&D Labs Inc パワーモジュール
JP2011036017A (ja) * 2009-07-31 2011-02-17 Daikin Industries Ltd 電力変換装置
CN102760724A (zh) * 2011-04-29 2012-10-31 万国半导体股份有限公司 一种联合封装的功率半导体器件
JP2013509732A (ja) * 2009-11-02 2013-03-14 トランスフォーム インコーポレーテッド 低ｅｍｉ回路のためのパッケージ構成
JP2013115167A (ja) * 2011-11-28 2013-06-10 Toyota Motor Corp 半導体装置
WO2014045842A1 (ja) * 2012-09-19 2014-03-27 マイクロモジュールテクノロジー株式会社 半導体装置
JP2014140080A (ja) * 2014-05-07 2014-07-31 Rohm Co Ltd 高効率モジュール
US9285531B2 (en) 2008-08-08 2016-03-15 3M Innovative Properties Company Lightguide having a viscoelastic layer for managing light
JP2016076727A (ja) * 2015-12-24 2016-05-12 トヨタ自動車株式会社 半導体装置
JP2016146386A (ja) * 2015-02-06 2016-08-12 ルネサスエレクトロニクス株式会社 半導体装置
JP2016165017A (ja) * 2016-06-15 2016-09-08 ローム株式会社 高効率モジュール
WO2018211686A1 (ja) * 2017-05-19 2018-11-22 新電元工業株式会社 電子モジュール
US10228507B2 (en) 2008-07-10 2019-03-12 3M Innovative Properties Company Light source and optical article including viscoelastic lightguide disposed on a substrate
CN109935564A (zh) * 2017-12-18 2019-06-25 Ixys有限责任公司 含面对面安装管芯无内部接合线薄轮廓功率半导体器件封装
CN113013113A (zh) * 2021-02-22 2021-06-22 合肥仙湖半导体科技有限公司 一种堆叠式集成电路芯片及其封装方法
JP7438071B2 (ja) 2020-09-15 2024-02-26 株式会社東芝 半導体装置
WO2024043008A1 (ja) * 2022-08-22 2024-02-29 ローム株式会社 半導体装置
JP7453761B2 (ja) 2019-08-21 2024-03-21 ローム株式会社 半導体装置

Families Citing this family (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6919625B2 (en) * 2003-07-10 2005-07-19 General Semiconductor, Inc. Surface mount multichip devices
US7095099B2 (en) * 2003-11-12 2006-08-22 International Rectifier Corporation Low profile package having multiple die
WO2005111926A1 (en) * 2004-05-18 2005-11-24 Silverbrook Research Pty Ltd Method and apparatus for security document tracking
JP2006005275A (ja) * 2004-06-21 2006-01-05 Toshiba Corp 電力用半導体素子
US7202105B2 (en) * 2004-06-28 2007-04-10 Semiconductor Components Industries, L.L.C. Multi-chip semiconductor connector assembly method
US7202106B2 (en) 2004-06-28 2007-04-10 Semiconductor Components Industries, L.L.C. Multi-chip semiconductor connector and method
US7298034B2 (en) * 2004-06-28 2007-11-20 Semiconductor Components Industries, L.L.C. Multi-chip semiconductor connector assemblies
JP2006032871A (ja) * 2004-07-22 2006-02-02 Toshiba Corp 半導体装置
US7944044B2 (en) * 2004-12-20 2011-05-17 Semiconductor Components Industries, Llc Semiconductor package structure having enhanced thermal dissipation characteristics
DE102005039165B4 (de) * 2005-08-17 2010-12-02 Infineon Technologies Ag Draht- und streifengebondetes Halbleiterleistungsbauteil und Verfahren zu dessen Herstellung
DE102005041174A1 (de) * 2005-08-30 2007-03-15 Infineon Technologies Ag Leistungshalbleiterbauteil mit Leitungen innerhalb eines Gehäuses
US7915081B2 (en) * 2006-03-31 2011-03-29 Intel Corporation Flexible interconnect pattern on semiconductor package
US7564124B2 (en) * 2006-08-29 2009-07-21 Fairchild Semiconductor Corporation Semiconductor die package including stacked dice and heat sink structures
US20080054496A1 (en) 2006-08-30 2008-03-06 Neill Thornton High temperature operating package and circuit design
DE102007009521B4 (de) * 2007-02-27 2011-12-15 Infineon Technologies Ag Bauteil und Verfahren zu dessen Herstellung
US8786072B2 (en) 2007-02-27 2014-07-22 International Rectifier Corporation Semiconductor package
US9147644B2 (en) 2008-02-26 2015-09-29 International Rectifier Corporation Semiconductor device and passive component integration in a semiconductor package
US20080237814A1 (en) * 2007-03-26 2008-10-02 National Semiconductor Corporation Isolated solder pads
JP2009043820A (ja) 2007-08-07 2009-02-26 Rohm Co Ltd 高効率モジュール
DE102007039916A1 (de) * 2007-08-23 2009-02-26 Siemens Ag Aufbau- und Verbindungstechnik von Modulen mittels dreidimensional geformter Leadframes
US7737548B2 (en) * 2007-08-29 2010-06-15 Fairchild Semiconductor Corporation Semiconductor die package including heat sinks
JP2009071059A (ja) * 2007-09-13 2009-04-02 Sanyo Electric Co Ltd 半導体装置
US7705476B2 (en) * 2007-11-06 2010-04-27 National Semiconductor Corporation Integrated circuit package
US8097945B2 (en) * 2007-11-21 2012-01-17 Lynda Harnden, legal representative Bi-directional, reverse blocking battery switch
KR101469770B1 (ko) * 2007-11-21 2014-12-09 페어차일드코리아반도체 주식회사 전력 소자 패키지 및 그 제조 방법
US7619303B2 (en) * 2007-12-20 2009-11-17 National Semiconductor Corporation Integrated circuit package
US20090160039A1 (en) * 2007-12-20 2009-06-25 National Semiconductor Corporation Method and leadframe for packaging integrated circuits
US7800219B2 (en) * 2008-01-02 2010-09-21 Fairchild Semiconductor Corporation High-power semiconductor die packages with integrated heat-sink capability and methods of manufacturing the same
US20090212405A1 (en) * 2008-02-26 2009-08-27 Yong Liu Stacked die molded leadless package
US7915721B2 (en) * 2008-03-12 2011-03-29 Fairchild Semiconductor Corporation Semiconductor die package including IC driver and bridge
US20130009296A1 (en) * 2008-04-04 2013-01-10 Gem Services, Inc. Semiconductor device package having features formed by stamping
US8358017B2 (en) * 2008-05-15 2013-01-22 Gem Services, Inc. Semiconductor package featuring flip-chip die sandwiched between metal layers
US20130009297A1 (en) * 2008-04-04 2013-01-10 Gem Services, Inc. Semiconductor device package having configurable lead frame fingers
JP5365627B2 (ja) * 2008-04-09 2013-12-11 富士電機株式会社 半導体装置及び半導体装置の製造方法
US8410590B2 (en) * 2008-09-30 2013-04-02 Infineon Technologies Ag Device including a power semiconductor chip electrically coupled to a leadframe via a metallic layer
US8581376B2 (en) * 2010-03-18 2013-11-12 Alpha & Omega Semiconductor Incorporated Stacked dual chip package and method of fabrication
US8513784B2 (en) * 2010-03-18 2013-08-20 Alpha & Omega Semiconductor Incorporated Multi-layer lead frame package and method of fabrication
US8686546B2 (en) * 2010-06-18 2014-04-01 Alpha & Omega Semiconductor, Inc. Combined packaged power semiconductor device
US20120049334A1 (en) * 2010-08-27 2012-03-01 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Leadframe as Vertical Interconnect Structure Between Stacked Semiconductor Die
TWI453831B (zh) 2010-09-09 2014-09-21 台灣捷康綜合有限公司 半導體封裝結構及其製造方法
MY166609A (en) 2010-09-15 2018-07-17 Semiconductor Components Ind Llc Connector assembly and method of manufacture
CN102468292B (zh) * 2010-10-29 2015-02-25 万国半导体股份有限公司 一种用于直流-直流转换器的封装体结构
JP5813963B2 (ja) * 2011-02-28 2015-11-17 ローム株式会社 半導体装置、および、半導体装置の実装構造
US8847408B2 (en) * 2011-03-02 2014-09-30 International Rectifier Corporation III-nitride transistor stacked with FET in a package
US20120228696A1 (en) * 2011-03-07 2012-09-13 Texas Instruments Incorporated Stacked die power converter
US9842797B2 (en) * 2011-03-07 2017-12-12 Texas Instruments Incorporated Stacked die power converter
US8669650B2 (en) * 2011-03-31 2014-03-11 Alpha & Omega Semiconductor, Inc. Flip chip semiconductor device
TWI469311B (zh) * 2011-04-29 2015-01-11 萬國半導體股份有限公司 聯合封裝的功率半導體元件
DE202011100820U1 (de) * 2011-05-17 2011-12-01 Ixys Semiconductor Gmbh Leistungshalbleiter
US8436429B2 (en) * 2011-05-29 2013-05-07 Alpha & Omega Semiconductor, Inc. Stacked power semiconductor device using dual lead frame and manufacturing method
CN102903692B (zh) * 2011-07-26 2015-05-27 万国半导体股份有限公司 应用双层引线框架的堆叠式功率半导体器件及其制备方法
CN103035631B (zh) * 2011-09-28 2015-07-29 万国半导体(开曼)股份有限公司 联合封装高端和低端芯片的半导体器件及其制造方法
CN103107171B (zh) * 2011-11-11 2015-03-18 万国半导体股份有限公司 一种倒装芯片的半导体器件
JP2013191788A (ja) * 2012-03-15 2013-09-26 Denso Corp 半導体モジュール及び半導体装置
JP2013219268A (ja) * 2012-04-11 2013-10-24 Sumitomo Electric Ind Ltd 半導体デバイス
US10128219B2 (en) 2012-04-25 2018-11-13 Texas Instruments Incorporated Multi-chip module including stacked power devices with metal clip
JP5943795B2 (ja) * 2012-09-26 2016-07-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
DE102012019391A1 (de) * 2012-10-02 2014-04-03 Infineon Technologies Ag Leitungshalbleitergehäuse mit redundanter Funktionalität
US9078380B2 (en) * 2012-10-19 2015-07-07 Nvidia Corporation MOSFET stack package
US8933518B2 (en) * 2013-01-04 2015-01-13 Alpha & Omega Semiconductor, Inc. Stacked power semiconductor device using dual lead frame
US9082868B2 (en) 2013-03-13 2015-07-14 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US9589929B2 (en) * 2013-03-14 2017-03-07 Vishay-Siliconix Method for fabricating stack die package
US9966330B2 (en) 2013-03-14 2018-05-08 Vishay-Siliconix Stack die package
DE102013205138A1 (de) * 2013-03-22 2014-09-25 Infineon Technologies Ag Halbleiterbauelement, Halbleitermodul sowie Verfahren zur Herstellung eines Halbleiterbauelements und eines Halbleitermoduls
US9041170B2 (en) * 2013-04-02 2015-05-26 Infineon Technologies Austria Ag Multi-level semiconductor package
US9385070B2 (en) * 2013-06-28 2016-07-05 Delta Electronics, Inc. Semiconductor component having a lateral semiconductor device and a vertical semiconductor device
US8841167B1 (en) * 2013-07-26 2014-09-23 Alpha & Omega Semiconductor, Inc. Manufacturing method of a semiconductor package of small footprint with a stack of lead frame die paddle sandwiched between high-side and low-side MOSFET
US9437587B2 (en) * 2014-01-19 2016-09-06 Alpha & Omega Semiconductor, Inc. Flip chip semiconductor device
JP2015144216A (ja) * 2014-01-31 2015-08-06 株式会社東芝 半導体装置及びその製造方法
JP6386746B2 (ja) * 2014-02-26 2018-09-05 株式会社ジェイデバイス 半導体装置
US9892991B2 (en) * 2014-05-29 2018-02-13 Infineon Technologies Ag Connectable package extender for semiconductor device package
JP2016171231A (ja) 2015-03-13 2016-09-23 株式会社東芝 半導体装置および半導体パッケージ
CN104795388B (zh) * 2015-03-23 2017-11-14 广东美的制冷设备有限公司 智能功率模块及其制造方法
JP6455335B2 (ja) * 2015-06-23 2019-01-23 三菱電機株式会社 半導体装置
CN106298724B (zh) * 2015-06-25 2019-05-10 台达电子工业股份有限公司 塑封型功率模块
CN105047641A (zh) * 2015-08-12 2015-11-11 深圳市槟城电子有限公司 一种半导体芯片集成元件
US10256207B2 (en) * 2016-01-19 2019-04-09 Jmj Korea Co., Ltd. Clip-bonded semiconductor chip package using metal bumps and method for manufacturing the package
US9761507B1 (en) * 2016-04-07 2017-09-12 Diodes Incorporated Stacked rectifiers in a package
CN105914205A (zh) * 2016-05-09 2016-08-31 株洲中车时代电气股份有限公司 一种功率模块结构及制造方法
EP3584829A4 (en) * 2017-02-20 2021-03-10 Shindengen Electric Manufacturing Co., Ltd. ELECTRONIC DEVICE
JP6907670B2 (ja) * 2017-04-17 2021-07-21 三菱電機株式会社 半導体装置および半導体装置の製造方法
CN107403783B (zh) * 2017-08-30 2023-10-31 扬州国扬电子有限公司 一种平行电极组合、功率模块及功率模组
CN109509743B (zh) * 2018-10-30 2020-07-24 西安西电电力系统有限公司 一种igbt并联单元及igbt压接结构
US11476232B2 (en) 2019-03-25 2022-10-18 Analog Devices International Unlimited Company Three-dimensional packaging techniques for power FET density improvement
US11075148B2 (en) * 2019-10-09 2021-07-27 Semiconductor Components Industries, Llc Stacked transistor assembly with dual middle mounting clips
CN111540723A (zh) * 2020-05-06 2020-08-14 晏新海 功率半导体器件
DE102020127327A1 (de) * 2020-10-16 2022-04-21 Infineon Technologies Ag Gestapeltes Transistorchip-Package mit Source-Kopplung
EP4033527A1 (en) * 2021-01-20 2022-07-27 Nexperia B.V. Packaged semiconductor device
EP4044225A1 (en) * 2021-02-16 2022-08-17 Nexperia B.V. A semiconductor device and a method of manufacturing a semiconductor device
JP2022165251A (ja) * 2021-04-19 2022-10-31 三菱電機株式会社 電力半導体装置、電力半導体装置の製造方法及び電力変換装置
US11652078B2 (en) * 2021-04-20 2023-05-16 Infineon Technologies Ag High voltage semiconductor package with pin fit leads
DE102022115365A1 (de) 2022-06-21 2023-12-21 Infineon Technologies Austria Ag Transistorstapelgehäuse mit freiliegender gemeinsamer Steuerpadstruktur

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053243A (ja) * 1999-08-06 2001-02-23 Hitachi Ltd 半導体記憶装置とメモリモジュール
US6521982B1 (en) * 2000-06-02 2003-02-18 Amkor Technology, Inc. Packaging high power integrated circuit devices
JP2002208673A (ja) 2001-01-10 2002-07-26 Mitsubishi Electric Corp 半導体装置およびパワーモジュール
JP2002217416A (ja) 2001-01-16 2002-08-02 Hitachi Ltd 半導体装置
US6885016B2 (en) * 2001-09-04 2005-04-26 Eugene Robert Worley Switching power supply circuit using a silicon based LED for feedback
JP4140238B2 (ja) 2001-12-26 2008-08-27 トヨタ自動車株式会社 半導体モジュールの接合構造
JP2005011986A (ja) * 2003-06-19 2005-01-13 Sanyo Electric Co Ltd 半導体装置

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100849015B1 (ko) * 2006-06-26 2008-07-30 산요덴키가부시키가이샤 반도체 장치
JP2008042074A (ja) * 2006-08-09 2008-02-21 Nissan Motor Co Ltd 半導体装置及び電力変換装置
US10228507B2 (en) 2008-07-10 2019-03-12 3M Innovative Properties Company Light source and optical article including viscoelastic lightguide disposed on a substrate
US9285531B2 (en) 2008-08-08 2016-03-15 3M Innovative Properties Company Lightguide having a viscoelastic layer for managing light
JP2010251711A (ja) * 2009-03-23 2010-11-04 Toyota Central R&D Labs Inc パワーモジュール
JP2011036017A (ja) * 2009-07-31 2011-02-17 Daikin Industries Ltd 電力変換装置
JP2013509732A (ja) * 2009-11-02 2013-03-14 トランスフォーム インコーポレーテッド 低ｅｍｉ回路のためのパッケージ構成
CN102760724B (zh) * 2011-04-29 2015-02-11 万国半导体股份有限公司 一种联合封装的功率半导体器件
CN102760724A (zh) * 2011-04-29 2012-10-31 万国半导体股份有限公司 一种联合封装的功率半导体器件
JP2013115167A (ja) * 2011-11-28 2013-06-10 Toyota Motor Corp 半導体装置
WO2014045842A1 (ja) * 2012-09-19 2014-03-27 マイクロモジュールテクノロジー株式会社 半導体装置
US9159715B2 (en) 2012-09-19 2015-10-13 Micro Module Technology Co., Ltd. Miniaturized semiconductor device
JP2014140080A (ja) * 2014-05-07 2014-07-31 Rohm Co Ltd 高効率モジュール
JP2016146386A (ja) * 2015-02-06 2016-08-12 ルネサスエレクトロニクス株式会社 半導体装置
JP2016076727A (ja) * 2015-12-24 2016-05-12 トヨタ自動車株式会社 半導体装置
JP2016165017A (ja) * 2016-06-15 2016-09-08 ローム株式会社 高効率モジュール
US11309273B2 (en) 2017-05-19 2022-04-19 Shindengen Electric Manufacturing Co., Ltd. Electronic module
WO2018211686A1 (ja) * 2017-05-19 2018-11-22 新電元工業株式会社 電子モジュール
JP6473271B1 (ja) * 2017-05-19 2019-02-20 新電元工業株式会社 電子モジュール
CN109935564B (zh) * 2017-12-18 2023-04-28 Ixys有限责任公司 含面对面安装管芯无内部接合线薄轮廓功率半导体器件封装
JP2019134160A (ja) * 2017-12-18 2019-08-08 イクシス，エルエルシー 薄型表面実装ダイを有し内部ボンドワイヤのない薄型パワー半導体デバイスパッケージ
KR102173436B1 (ko) * 2017-12-18 2020-11-03 익시스, 엘엘씨 대면 장착 다이들을 구비하고 내부 본드와이어들을 구비하지 않는 얇은 프로파일 전력 반도체 장치 패키지
KR20190073279A (ko) * 2017-12-18 2019-06-26 익시스, 엘엘씨 대면 장착 다이들을 구비하고 내부 본드와이어들을 구비하지 않는 얇은 프로파일 전력 반도체 장치 패키지
JP7178252B2 (ja) 2017-12-18 2022-11-25 リテルヒューズ・インク 薄型表面実装ダイを有し内部ボンドワイヤのない薄型パワー半導体デバイスパッケージ
CN109935564A (zh) * 2017-12-18 2019-06-25 Ixys有限责任公司 含面对面安装管芯无内部接合线薄轮廓功率半导体器件封装
JP7453761B2 (ja) 2019-08-21 2024-03-21 ローム株式会社 半導体装置
JP7438071B2 (ja) 2020-09-15 2024-02-26 株式会社東芝 半導体装置
CN113013113A (zh) * 2021-02-22 2021-06-22 合肥仙湖半导体科技有限公司 一种堆叠式集成电路芯片及其封装方法
WO2024043008A1 (ja) * 2022-08-22 2024-02-29 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
US20050224945A1 (en) 2005-10-13
US7271477B2 (en) 2007-09-18

Similar Documents

Publication Publication Date Title
JP2005302951A (ja) 電力用半導体装置パッケージ
JP5232367B2 (ja) 半導体装置
JP5558714B2 (ja) 半導体パッケージ
KR101941615B1 (ko) 중앙 콘택 및 향상된 열적 특성을 갖는 향상된 적층형 마이크로전자 조립체
JP4803241B2 (ja) 半導体モジュール
EP3157053B1 (en) Power module
JP6907931B2 (ja) 半導体モジュール
JP7428018B2 (ja) 半導体モジュール
JP2023024670A (ja) 半導体装置
WO2021002132A1 (ja) 半導体モジュールの回路構造
JP2021141222A (ja) 半導体モジュール
JP2009071059A (ja) 半導体装置
JP7379886B2 (ja) 半導体装置
JP2007027404A (ja) 半導体装置
JP5172290B2 (ja) 半導体装置
US10410996B2 (en) Integrated circuit package for assembling various dice in a single IC package
JP7322654B2 (ja) 半導体モジュール
JP7118205B1 (ja) 半導体装置及びそれを用いた半導体モジュール
WO2022059251A1 (ja) 半導体装置
JP5402778B2 (ja) 半導体モジュールを備えた半導体装置
WO2020241239A1 (ja) 半導体装置
TW202226485A (zh) 半導體裝置
JP2021180234A (ja) 半導体モジュール
JP7118204B1 (ja) 半導体装置
KR20190085587A (ko) 고열전도성 반도체 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061011

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081128

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090324