JP2005039242A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2005039242A
JP2005039242A JP2004186041A JP2004186041A JP2005039242A JP 2005039242 A JP2005039242 A JP 2005039242A JP 2004186041 A JP2004186041 A JP 2004186041A JP 2004186041 A JP2004186041 A JP 2004186041A JP 2005039242 A JP2005039242 A JP 2005039242A
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor device
wiring board
semiconductor
sealing material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004186041A
Other languages
English (en)
Other versions
JP4559777B2 (ja
Inventor
Taizo Tomioka
泰造 冨岡
Kazuo Shimokawa
一生 下川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004186041A priority Critical patent/JP4559777B2/ja
Priority to US10/876,016 priority patent/US7510911B2/en
Publication of JP2005039242A publication Critical patent/JP2005039242A/ja
Application granted granted Critical
Publication of JP4559777B2 publication Critical patent/JP4559777B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73151—Location prior to the connecting process on different surfaces
    • H01L2224/73153—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】 封止材の除去作業を必要とすることなく、金属板を露出できるようにする。
【解決手段】 配線基板１に一面側を接合して電気的に接続される複数の半導体素子９〜１２と、これら複数の半導体素子９〜１２の他面側に一端部側が接合するとともに、他端部側を配線基板１に接合して両者を電気的に接続する複数の金属板５〜８と、これら金属板５〜８の半導体素子９〜１２と接合する面と反対側の面が外部に露出するように金属板５〜８を封止して一体化する熱可塑性樹脂３と、この熱可塑性樹脂３の外周部、及び半導体素子９〜１２を封止する熱硬化性樹脂２とを具備する。
【選択図】 図１

Description

本発明は、例えば、回路基板に半導体素子をフリップチップボンディングで搭載する半導体装置に関し、特に複数の半導体素子を搭載するマルチタイプの半導体装置及びその製造方法に関する。
この種の半導体装置としては、例えば、図８及び図９に示すようなものが知られている。
図８は半導体装置を示す平面図で、図９は図８中のＣ―Ｃ′線に沿って示す断面図である。
この半導体装置は配線基板１６を備え、この配線基板１６上には第１乃至第４の半導体素子１７、１８、１９、２０が配設されている。これら第１乃至第４の半導体素子１７〜２０の上面部には放熱部材（以下、金属板という）２１、２２、２３、２４の一端部側が接合され、他端部側は配線基板１６に接合されている。半導体素子１７〜２０及び放熱部材２１〜２４は熱硬化性樹脂２５により封止されている。
上記した第１及び第２の半導体素子１７，１８は制御ＩＣで、第３及び第４の半導体素子１９，２０はＭＯＳＦＥＴとなっている。第３及び第４の半導体素子（ＭＯＳＦＥＴ）１９，２０は表面にゲート電極とソース電極を備え、裏面にドレイン電極を備えている。
第３及び第４の半導体素子（ＭＯＳＦＥＴ）１９，２０に接続された金属板２３，２４は半導体素子１９，２０で発熱した熱を外に放出する経路となっているとともに、半導体素子１９，２０の裏面と配線基板１６とを電気的に接続する役割を担っている。
半導体素子１７〜２０は高融点はんだ２６を用いて配線基板１６にそれぞれフリップチップボンディングされている。金属板２１〜２４はガルウィング状に曲げられており、半導体素子１７〜２０の裏面と配線基板１６とにそれぞれ低融点のはんだ２７を用いて接続されている。
異なる融点のはんだ２６，２７を用いることにより、金属板２１〜２４のはんだ付けの際に半導体素子１７〜２０のフリップチップボンディング部が溶融してしまわないようにしている。
なお、半導体素子１７〜２０の裏面および配線基板１６に対する金属板２１〜２４の接合を熱硬化性樹脂を含む導電性ペーストで実施する場合もある。ただし、この場合には半導体素子１７〜２０の放熱効率が低下してしまう。
また、半導体素子の熱を放出させるものとして、フリップチップした半導体素子の上に放熱カバーを備えてなるものがある。ここでは、半導体素子の上に金属製の放熱カバーを取り付け、この放熱カバーには４本の脚が備えられている。
組立方法として、まず配線基板上に半導体素子をフリップチップボンディングで搭載し、次に放熱カバーを取り付けている。
放熱カバーの材質には銅／モリブデン、或いは銅／タングステンのような熱伝導性の良好な材料が用いられる。半導体素子と放熱カバーは熱伝導性接着剤やはんだなどで接合され、放熱カバーの脚は接着剤或いは、はんだで配線基板に接合される。
このような構成の半導体装置に大電流が流れると、半導体素子の発熱が大きく、また、半導体素子の裏面に電極があるパワーＭＯＳＦＥＴに適用する場合、それぞれの接合は従来例に示したようにはんだを用いなければならない。装置の封止は、配線基板上に半導体素子および放熱カバーを搭載した後に樹脂封止している（例えば、特許文献１参照。）。
また、通常、半導体装置の樹脂封止は１種類の樹脂によりなされている。この樹脂にはコストや耐熱性の点から熱硬化型のエポキシ樹脂が用いられることが多い。樹脂の装置ヘの供給はトランスファーモールド或いは印刷により行われる（例えば、特許文献２参照。）。
また、半導体装置には、その装置裏面に１枚の平板を接続して放熱する構造を有すものがある。このような構造によれば放熱部分を確保することができるが、裏面から電極を取り出す構成になっているＭＯＳＦＥＴなどには対応できない（例えば、特許文献３参照。）。
公告平５−７３０６６号公報 特開２００１−１７７０１０号公報 特開平８−２５０６５２号公報
しかしながら、従来においては、半導体素子および金属板を樹脂で封止したのち、金属板上の樹脂を除去して金属板を露出させていたため、金属板の下に位置する半導体素子のフリップチップボンディング部に負荷を与えて損傷させてしまう恐れがあった。
また、複数の金属板を個別に配線基板に取付けるため、取付角度にばらつきが生じて平行度が悪くなり、金属板上の樹脂の除去作業が困難になるという問題があった。
本発明はこのような事情を鑑みてなされたものであり、封止材の除去作業を必要とすることなく、放熱部材を露出できるようにした半導体装置及びその製造方法を提供することを目的とする。
上記課題を解決するため、請求項１記載のものは、配線基板に一面側を接合して電気的に接続される複数の半導体素子と、これら複数の半導体素子の他面側に一端部側が接合するとともに、他端部側を前記配線基板に接合して両者を電気的に接続する複数の放熱部材と、これら放熱部材の前記半導体素子と接合する面と反対側の面が外部に露出するように前記複数の放熱部材を封止して一体化する第１の封止材と、この第１の封止材の外周部、及び前記半導体素子を封止する第２の封止材とを具備する。
請求項３記載のものは、複数の放熱部材をその一端部側が露出するように第１の封止材で封止して一体化しキャップを形成する工程と、この工程により一体化された前記複数の放熱部材の一端部側にそれぞれ半導体素子をマウントする工程と、この工程によりマウントされた前記半導体素子及び前記放熱部材の他端部側を配線基板に接合する工程と、この工程によって前記配線基板に接合された前記半導体素子、及び前記第１の封止材の外周部を第２の封止材によって封止する工程とを具備する。
本発明によれば、外形の寸法精度や信頼性が高い半導体装置を容易に製造することを可能とする。
以下、本発明を図面に示す実施の形態を参照して詳細に説明する。
図１（ａ）は本発明の一実施の形態である半導体装置を示す平面図で、図１（ｂ）は図１（ａ）中Ａ−Ａ′線に沿って示す断面図である。
図１（ａ）および図１（ｂ）に示す半導体装置は、ガラスエポキシ樹脂材料を基材とする配線基板１と、この配線基板１の表面に形成された配線に対して、電極や電気回路が形成された表面が対向配置され、この対向配置された電極と配線基板１の配線とがはんだバンプ１３によって電気的に接続されている複数の半導体素子９，１０，１１，１２と、この半導体素子９〜１２の各々について、電極や電気回路が形成された表面について背面側に相当する表面を配線基板１の配線と接続するための、段部が設けられた金属板５，６，７，８と、この金属板５〜８と半導体素子９〜１２の背面とをそれぞれ個別に接続するダイマウント部材であるはんだ１４と、主として金属板の段部を形成する傾斜部分を封止することにより金属板５〜８を一体に保持するように成形され固化された熱可塑性樹脂３と、この熱可塑性樹脂３の側部、金属板５〜８、半導体素子９〜１２、はんだバンプ１３、はんだ１４を封止する熱硬化性樹脂２、などによって構成されている。
半導体素子９〜１２はＭＯＳＦＥＴ２個とこれを制御する制御ＩＣ２個であり、それぞれ発熱量が大きいパワーデバイスに用いられる半導体素子である。ＭＯＳＦＥＴは配線基板１に対向する面にソース電極とゲート電極を有しており、その背面にドレイン電極が形成されている。制御ＩＣは配線基板１に対向する面にのみ電極が形成されている。すなわち、半導体素子９〜１２は、配線基板１に対してフリップチップの状態で接続されている。
金属板５〜８は、厚さ１２０μｍで表面がバリアメタルとしてニッケルと金のメッキが施された銅板である。配線基板１と半導体素子９〜１２の背面側とを電気的に接続するとともに、半導体素子９〜１２の放熱を補助する放熱板として機能する。
金属板５〜８はそれぞれ、傾斜部を介して段違い平行部を有すようにプレス成形されている。傾斜部は両端部の段差が２００μｍになるように形成される。半導体素子９〜１２の厚さはそれぞれ２００μｍとなるように形成されており、金属板５〜８のそれぞれの一端部と半導体素子９〜１２とは、第１の接続部材である厚さ２μｍのＡｕ−Ｇｅはんだ１４によって接続されている。すなわち、金属板の他端部の配線基板１と対向する面は、半導体素子の回路形成面とほぼ同じ平面に位置する。
半導体素子９〜１２及び金属板５〜８のそれぞれの他端部は、第２の接続部材であるはんだバンプ１３によって、配線基板１と電気的に接合されている。制御ＩＣを接続する金属板は基準電位（たとえば接地電位）に接続される。はんだバンプ１３はＳｎ−Ａｇ−Ｃｕはんだ合金で形成されている。
Ｓｎ−Ａｇ−Ｃｕはんだ合金の融点は、第１の接続部材を構成するＡｕ−Ｇｅはんだ合金の融点よりも高いものとなっている。金属板５〜８は、半導体素子９〜１２が接続される一端部の表面の背面側が放熱面として機能する。この放熱面は、外部に露出している。金属板５〜８のそれぞれの放熱面は、ひとつの仮想平面内に位置するよう配置されている。この仮想平面は、金属板５〜８を一体化している熱可塑性樹脂３がなす面も含む。第１の封止材である熱可塑性樹脂３は、ポリフェニレンサルファイド（ＰＰＳ）を主成分とする熱可塑性樹脂材料で構成されている。
熱可塑性樹脂３はそれぞれの金属板５〜８の傾斜部を横断的に保持している。熱可塑性樹脂３は半導体素子の厚み方向について、金属板５〜８の放熱面から半導体素子側に位置するように形成されている。これによって、放熱面が露出する。熱可塑性樹脂３は、半導体素子の厚み方向について、半導体素子９〜１２と干渉しない位置に配置されている。
第２の封止材である熱硬化性樹脂２は、エポキシ樹脂材料を主成分とする熱硬化性樹脂材料で構成されている。流動性を有する熱硬化性樹脂材料は、熱可塑性樹脂３のうち、金属板５〜８の放熱面によって囲まれた中心部分に設けられた貫通孔部４から注入され、充填後に加熱されて熱硬化性樹脂２を構成する。配線基板１の表面に電気的に接続された金属板５〜８、半導体素子９〜１２、はんだバンプ１３、はんだ１４を、放熱面を含む仮想平面よりも配線基板側に位置して封止する。すなわち、熱硬化性樹脂３は外部に露出しており、露出した面は、金属板５〜８の放熱面よりも低い位置に設けられている。
上記したとおり、本発明の半導体装置は、複数の金属板を熱可塑性樹脂により一体化し、その他、各々の部品間の接続部分は熱硬化性樹脂によって封止した構成となっている。熱可塑性樹脂は熱硬化性樹脂に比して粘度が高いことから、成形金型内部の部材の合わせ目の隙間を同じに設定した場合に、この隙間に入り込む量が少ない。すなわち、金属板を一体化する際に放熱面を樹脂材料が覆うことが予防されるため、余分な樹脂材の除去作業を軽減できることから、応力耐性の低い半導体素子９〜１２、あるいはその接続構造部分にダメージを与えることなく、放熱効率の高い半導体素子を効率的に生産することが可能となる。他方、半導体素子や接続構造部分は、外部雰囲気の侵入によって劣化するが、一般的に熱可塑性樹脂よりも熱硬化性樹脂の方が封止能力が高いことが知られている。
したがって、第１の封止材によって一体化された金属板を用いて半導体素子を配線基板に接続し、これらを第２の封止材によって封止することにより、放熱効率が高く且つ信頼性が高い半導体装置を効率的に提供することを可能とする。
図２（ａ）は、本発明の第２の実施の形態である半導体装置を示す平面図で、図２（ｂ）は図２（ａ）中Ｂ−Ｂ′線に沿って示す断面図である。
なお、上記した第１の実施の形態で示した部分と同一部分については、同一番号を付してその説明を省略する。
図２（ａ）および図２（ｂ）に示す半導体装置において、配線基板１’は、半導体素子９〜１２によって囲まれている中心部分に供給孔部１５を有している。熱硬化性樹脂２は供給孔部１５に設けられた供給孔から供給されて固化されており、供給孔部１５は熱硬化性樹脂２によって充填されている。
図３〜図６は、本発明の半導体装置の製造方法を示すものである。
図３〜図６に示す工程は、それぞれ種類の異なる３個の半導体素子３２をモジュール化するときの例を示すものである。
使用した半導体素子３２のサイズは、それぞれ２．５ｍｍ×２．２ｍｍ、２．２ｍｍ×１．８ｍｍ、２．１ｍｍ×１．８ｍｍであり、その厚さはすべて０．２５ｍｍである。
まず、図３（ａ）に示すように、複数の金属板（放熱部材）３４を形成した金属フレーム３７を図３（ｂ）に示すように、デプレスして金属板３４に傾斜部３４ａを形成する。金属フレーム３７には厚さが２００μｍの銅が使用されている。
金属板３４の幅は、半導体素子３２のサイズに合わせて形成されている。隣接する金属板３４の間隔は１ｍｍである。金属板３４の傾斜部３４ａの寸法は、半導体素子３２とダイマウント材（図４に示す）３８の厚さを合わせた寸法に等しくされている。金属板３４の一端部３４ｂは回路基板３１に接合される部分で、３００μｍ幅のフラットな面となっている。また、各々の金属板３４の一端部３４ｂがなす面は、単一の仮想平面内に含まれるよう構成されている。
デプレスした金属フレーム３７を金型のキャビティ内に入れる。この際、金型を閉じたときに、金属フレーム３７がなす端部、および半導体素子がマウントされるべき表面や、放熱面として機能するその背面など、傾斜部３４ａ以外の多くの部分が、キャビティの内壁表面に密着するように配置される。このとき、金属フレーム３７のうち放熱面として機能する複数の表面部分については、それぞれが互いに同一平面内に配置されるよう、キャビティの平面部に対して密着させて配置する。
金型を閉じることによって形成されるキャビティに対して第１の封止材である熱可塑性樹脂材料３９を注入する。キャビティは金属フレーム３７に設けられた複数の傾斜部３４ａを連結するように形成される空洞部分である。こののち、熱可塑性樹脂３９を冷却して硬化させ、図３（ｃ）に示すように金属板３４を一体化したキャップＫを形成する。作製したキャップＫの長さサイズは８ｍｍである。
金属板３４は半導体素子３２をダイマウントする面、及び回路基板３１に接続される面、さらに半導体素子３２をダイマウントする面と反対側の面がそれぞれ外部に露出する状態で封止される。
金属板３４を封止してキャップＫを作製した後、サンドブラストにより樹脂バリを除去し、Ａｒのイオンガンで金属板３４の露出面を清浄化する。こののち、図４（ｄ）に示すように複数の金属板３４の熱可塑性樹脂３９の内側の空間に露出した部分のそれぞれについて、半導体素子をダイマウントする。この際のプロセス温度は３６０℃である。
最初にダイマウントする半導体素子３２のマウント位置の認識は、金属フレーム３７を用いて行う。第１の接合材としてのダイマウント材３８は融点２８０℃のＡｕＳｎ共晶はんだであり、半導体素子３２の裏面にあらかじめ蒸着により供給されている。ダイマウント材３８には、この他にＳｎＰｂはんだ、ＡｕＧｅはんだなどを用いてもよい。
次に２番目に搭載する半導体素子３２をキャップＫにダイマウントする。２番目にダイマウントする半導体素子３２のマウント位置の認識は、最初にダイマウントした半導体素子３２を用いて行う。これは、後の工程で半導体素子３２の電極４０と回路基板３１の電極４１をはんだ接合するときに、３種類の半導体素子３２の電極４０の位置を、回路基板３１の電極４１とを精度よく合わせるためである。
その後、３番目に搭載する半導体素子３２をダイマウントする。３番目にダイマウントする半導体素子３２のマウント位置の認識は、最初にダイマウントした半導体素子３２と２番目にダイマウントした半導体素子３２を用いて行う。その理由は、上述したのと同じである。
半導体素子３２をダイマウントした後、キャップＫを図４（ｅ）に示すように金属フレーム３７からカットして個片化する。こののち、図４（ｆ）に示すように回路基板３１の基板電極４１に第２の接合材としてのはんだペースト３３を供給する。このとき用いた回路基板３１は、ガラスエポキシ基板であり、そのサイズは１０ｍｍ×１０ｍｍで厚さは０．８ｍｍである。基板電極４１にはプリフラックス処理がなされた銅が用いられている。
ボンディングパッドは、金メッキ、銀メッキなど別の表面処理が施されたものを使用してもよい。はんだ材には、Ｓｎ−３Ａｇ−０．５Ｃｕが使用されている。はんだ材としては、Ｓｎ−Ｚｎはんだ、Ｓｎ−Ｂｉはんだ等でもよいが、その融点はダイマウント材３８よりも低いものを使用する。
基板電極４１に、はんだペースト３３を供給した後、図５（ｇ）に示すように半導体素子３２をダイマウントしたキャップＫを回路基板３１にマウントする。このとき、キャップＫの認識はキャップＫにダイマウントした半導体素子３２を用いて行う。これにより、半導体素子３２の電極４０が精度よく基板電極４１と位置合せされる。
キャップＫを回路基板３１にマウントした後、リフロー炉に通して図５（ｈ）に示すようにはんだ接合を行う。リフロー炉の加熱温度の一例は、図７に示すように室温から１５０℃まで１００秒で一定速度昇温し、次に１５０℃から１８０℃まで７５秒で一定速度昇温した後、最後にピーク温度の２４０℃まで４０秒かけて一定速度昇温して冷却するプロファイルである。
加熱のピーク温度は、ダイマウント材３８の融点よりも低くし、ダイマウント材３８の再溶融による半導体素子３２の裏面と金属板３４との間のはがれ、ダイマウント部への気泡の混入を防止する。リフロー後に、フラックス残渣の洗浄を行う。例えば、市販のフラックス洗浄剤にモジュールをつけ、４５ｋＨｚの超音波を３分間かけることにより、フラックス残渣が洗浄される。
フラックス残渣を洗浄した後、半導体素子３２と回路基板３１との間、キャップＫと回路基板３１との間へ第２の封止材としての熱硬化性樹脂４３の充填を行う。熱硬化性樹脂４３の供給は、図６（ｉ）に示すように回路基板３１に実装されたキャップＫのセンターに相当する位置に開けた回路基板３１の供給孔部３１ａにニードル４２を差込んだ状態で熱硬化性樹脂４３をディスペンスすることにより行う。供給孔部３１ａの位置は、キャップＫが配置されている領域であれば他の位置でもよく、また、供給孔部３１ａの数は複数でもよい。
熱硬化性樹脂４３の浸透性を向上させるため、樹脂充填時には、キャップＫをはんだ付けした回路基板３１（以下、半導体装置と称す）を７０℃に加熱する。樹脂は、市販されているエポキシ系の熱硬化型樹脂を使用する。その主な主成分は、以下の通りである。ビスフェノールＡ型エポキシ樹脂１０〜２０％、脂環式エポキシ樹脂１０〜２０％、ビフェニル型エポキシ樹脂１０〜２０％、酸無水物２５〜３５％、二酸化珪素１０〜３０％カーボンブラック１％以下。
樹脂は熱硬化性樹脂４３であれば、フェノール系の樹脂などを使用してもよい。また、樹脂の供給は、キャップＫに開けた穴に樹脂をディスペンスすることにより行ってもよい。
最後に熱硬化性樹脂４３を硬化させるため、図６（ｊ）に示すように半導体装置をオーブンに入れる。熱硬化性樹脂４３の硬化条件は、１５０℃で９０分程度である。樹脂の封止は、半導体装置を金型に入れ、モールド材を充填してもよい。
その他、本発明は、その要旨の範囲内で種々変形実施可能なことは勿論である。
上記した本発明の製造方法の実施の形態によれば、第１の封止材によって金属板を一体化して放熱面を有するキャップを形成しておき、これに半導体素子をダイマウントし、半導体素子がダイマウントされたキャップを配線基板にフリップチップボンディングし、キャップ及び半導体素子を封止している。これによって、金属板の放熱面を同一の仮想平面内に配置することを容易化し、半導体装置の放熱面の平面化を簡単に実現している。
部材の寸法のばらつきによって、配線基板に対向する面について、電極と配線基板との距離がばらばらになる可能性もあるが、この厚さのばらつきは、はんだペーストなどの導電性接続材料の分量であとから吸収することが出来る。したがって、放熱面を他の巨大な放熱部材に密着させたりして放熱効率を高めることが出来る半導体装置を容易に提供することを可能とする。
以上説明したように本発明によれば、放熱部材の一端部側の半導体素子に接合する面と反対側の面が封止材で覆われにくく、封止材の除去作業が簡便になる。従って、応力耐性の低い半導体素子のフリップチップ接続部にダメージを与えることなく、放熱性の高い半導体装置を製造することが可能になる。
本発明の第１の実施の形態である半導体装置を示すもので、（ａ）はその平面図、（ｂ）は（ａ）中Ａ−Ａ′線に沿って示す断面図。 本発明の第２の実施の形態である半導体装置を示すもので、（ａ）はその平面図、（ｂ）は（ａ）中Ｂ−Ｂ′線に沿って示す断面図。 本発明の半導体装置の製造工程を示す図。 同半導体装置の製造工程を示す図。 同半導体装置の製造工程を示す図。 同半導体装置の製造工程を示す図。 同製造工程のリフロープロファイルを示すグラフ図。 従来の半導体装置を示す平面図。 図８中Ｃ−Ｃ′線に沿って示す断面図。
符号の説明
１…配線基板、２…熱硬化性樹脂（第２の封止材）、３…熱可塑性樹脂（第１の封止材）、４…穴、５〜８…金属板（放熱部材）、９〜１２…半導体素子、１３…はんだ（第２の接合材）、１４…はんだ（第１の接合材）、３１…配線基板、３１ａ…供給穴、３２…半導体素子、３４…金属板（放熱部材）、Ｋ…キャップ、３３…はんだペースト（第２の接合材）、３７…金属フレーム、３８…ダイマウント材（第１の接合材）、３９…熱可塑性樹脂（第１の封止材）、４３…熱硬化性樹脂（第２の封止材）。

Claims (9)

  1. 配線基板に一面側を接合して電気的に接続される複数の半導体素子と、
    これら複数の半導体素子の他面側に一端部側が接合するとともに、他端部側を前記配線基板に接合して両者を電気的に接続する複数の放熱部材と、
    これら放熱部材の前記半導体素子と接合する面と反対側の面が外部に露出するように前記複数の放熱部材を封止して一体化する第１の封止材と、
    この第１の封止材の外周部、及び前記半導体素子を封止する第２の封止材と
    を具備することを特徴とする半導体装置。
  2. 前記第１の封止材は熱可塑性樹脂で、前記第２の封止材は熱硬化性樹脂であることを特徴とする請求項１記載の半導体装置。
  3. 複数の放熱部材をその一端部側が露出するように第１の封止材で封止して一体化しキャップを形成する工程と、
    この工程により一体化された前記複数の放熱部材の一端部側にそれぞれ半導体素子をマウントする工程と、
    この工程によりマウントされた前記半導体素子及び前記放熱部材の他端部側を配線基板に接合する工程と、
    この工程によって前記配線基板に接合された前記半導体素子、及び前記第１の封止材の外周部を第２の封止材によって封止する工程と
    を具備することを特徴とする半導体装置の製造方法。
  4. 前記複数の放熱部材は、一枚の金属フレームに形成されて供給され、前記第１の封止材により封止されて前記半導体素子をマウントしたのち、前記金属フレームからカットされることを特徴とする請求項３記載の半導体装置の製造方法。
  5. 前記放熱部材に最初に搭載する半導体素子は、前記放熱部材を認識することにより位置合わせを行ってマウントし、その後の半導体素子の搭載は、既にマウントされた半導体素子を認識することにより位置合せすることを特徴とする請求項３記載の半導体装置の製造方法。
  6. 前記キャップは前記放熱部材にマウントされた半導体素子の位置確認に基づいて前記配線基板に対する位置決めを行うことを特徴とする請求項３記載の半導体装置の製造方法。
  7. 前記放熱部材の一端部と前記半導体素子とは第１の接合材により接合し、前記放熱部材の他端部と前記配線基板、及び前記半導体素子と前記配線基板とはそれぞれ第２の接合材により接合し、前記第２の接合材の融点は前記第１の接合材の融点よりも低いことを特徴とする請求項３記載の半導体装置の製造方法。
  8. 前記キャップは加熱により前記配線基板に接合し、その加熱時におけるピーク温度は、前記第１の接合材の融点よりも低いことを特徴とする請求項７記載の半導体装置の製造方法。
  9. 前記第２の封止材は、前記配線基板に設けられた少なくとも１つの供給穴から供給して充填、もしくは、前記キャップに設けた少なくとも１つの供給穴から供給して充填することを特徴とする請求項７記載の半導体装置の製造方法。
JP2004186041A 2003-06-26 2004-06-24 半導体装置及びその製造方法 Expired - Fee Related JP4559777B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004186041A JP4559777B2 (ja) 2003-06-26 2004-06-24 半導体装置及びその製造方法
US10/876,016 US7510911B2 (en) 2003-06-26 2004-06-25 Semiconductor apparatus and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003182454 2003-06-26
JP2004186041A JP4559777B2 (ja) 2003-06-26 2004-06-24 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2005039242A true JP2005039242A (ja) 2005-02-10
JP4559777B2 JP4559777B2 (ja) 2010-10-13

Family

ID=34117877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004186041A Expired - Fee Related JP4559777B2 (ja) 2003-06-26 2004-06-24 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US7510911B2 (ja)
JP (1) JP4559777B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009512999A (ja) * 2005-09-21 2009-03-26 インターナショナル レクティファイアー コーポレイション 半導体パッケージ
JP2012235014A (ja) * 2011-05-06 2012-11-29 Toyota Motor Corp 半導体装置の製造方法
JP2013069942A (ja) * 2011-09-24 2013-04-18 Denso Corp 半導体装置及びその製造方法
JP2021034710A (ja) * 2019-08-14 2021-03-01 朋程科技股▲ふん▼有限公司 パワー・デバイス用のパッケージ構造

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2856517B1 (fr) * 2003-06-17 2005-09-23 St Microelectronics Sa Procede de fabrication de composant semi-conducteur et composant semi-conducteur
JP4445351B2 (ja) * 2004-08-31 2010-04-07 株式会社東芝 半導体モジュール
US20080042223A1 (en) * 2006-08-17 2008-02-21 Lu-Lee Liao Microelectromechanical system package and method for making the same
US20090154127A1 (en) * 2007-12-18 2009-06-18 Ting-Hao Lin PCB Embedded Electronic Elements Structure And Method Thereof
US7800219B2 (en) * 2008-01-02 2010-09-21 Fairchild Semiconductor Corporation High-power semiconductor die packages with integrated heat-sink capability and methods of manufacturing the same
US8338936B2 (en) * 2008-07-24 2012-12-25 Infineon Technologies Ag Semiconductor device and manufacturing method
JP2010092977A (ja) * 2008-10-06 2010-04-22 Panasonic Corp 半導体装置及びその製造方法
US9082633B2 (en) * 2011-10-13 2015-07-14 Xilinx, Inc. Multi-die integrated circuit structure with heat sink
US9437516B2 (en) * 2014-01-07 2016-09-06 Infineon Technologies Austria Ag Chip-embedded packages with backside die connection
US10685904B2 (en) * 2014-11-21 2020-06-16 Delta Electronics, Inc. Packaging device and manufacturing method thereof
TWI595812B (zh) * 2016-11-30 2017-08-11 欣興電子股份有限公司 線路板結構及其製作方法
JP7247053B2 (ja) * 2019-08-02 2023-03-28 株式会社東芝 半導体装置
TWI730499B (zh) * 2019-11-12 2021-06-11 健策精密工業股份有限公司 散熱片
US20210233824A1 (en) * 2020-01-23 2021-07-29 International Business Machines Corporation Chip corner guard for chip-package interaction failure mitigation

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01293591A (ja) * 1988-05-23 1989-11-27 Hitachi Ltd 電子装置
JPH1032305A (ja) * 1996-07-16 1998-02-03 Nec Corp マルチチップモジュール
JPH1167800A (ja) * 1997-08-19 1999-03-09 Hitachi Ltd 樹脂封止型半導体装置及びその製造方法
JP2000223512A (ja) * 1999-02-01 2000-08-11 Fujitsu Quantum Device Kk リードフレーム、樹脂パッケージおよびその製造方法ならびに半導体装置
JP2001274177A (ja) * 2000-03-24 2001-10-05 Denso Corp 半導体装置及びその製造方法
JP2001308263A (ja) * 2000-04-19 2001-11-02 Denso Corp 半導体スイッチングモジュ−ル及びそれを用いた半導体装置
JP2002026067A (ja) * 2000-07-04 2002-01-25 Matsushita Electric Ind Co Ltd 半導体装置及びその実装方法
JP2002076245A (ja) * 2000-09-04 2002-03-15 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2002110893A (ja) * 2000-10-04 2002-04-12 Denso Corp 半導体装置
JP2002151633A (ja) * 2000-11-08 2002-05-24 Citizen Watch Co Ltd 樹脂封止型半導体装置
JP2003007928A (ja) * 2001-06-27 2003-01-10 Nissan Motor Co Ltd 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4649990A (en) * 1985-05-06 1987-03-17 Hitachi, Ltd. Heat-conducting cooling module
EP0382203B1 (en) * 1989-02-10 1995-04-26 Fujitsu Limited Ceramic package type semiconductor device and method of assembling the same
JP2945184B2 (ja) 1991-09-13 1999-09-06 ローランド株式会社 楽音合成装置
JP3110922B2 (ja) * 1993-08-12 2000-11-20 富士通株式会社 マルチチップ・モジュール
TW373308B (en) 1995-02-24 1999-11-01 Agere Systems Inc Thin packaging of multi-chip modules with enhanced thermal/power management
WO2000059036A1 (en) * 1999-03-26 2000-10-05 Hitachi, Ltd. Semiconductor module and method of mounting
JP3973340B2 (ja) 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01293591A (ja) * 1988-05-23 1989-11-27 Hitachi Ltd 電子装置
JPH1032305A (ja) * 1996-07-16 1998-02-03 Nec Corp マルチチップモジュール
JPH1167800A (ja) * 1997-08-19 1999-03-09 Hitachi Ltd 樹脂封止型半導体装置及びその製造方法
JP2000223512A (ja) * 1999-02-01 2000-08-11 Fujitsu Quantum Device Kk リードフレーム、樹脂パッケージおよびその製造方法ならびに半導体装置
JP2001274177A (ja) * 2000-03-24 2001-10-05 Denso Corp 半導体装置及びその製造方法
JP2001308263A (ja) * 2000-04-19 2001-11-02 Denso Corp 半導体スイッチングモジュ−ル及びそれを用いた半導体装置
JP2002026067A (ja) * 2000-07-04 2002-01-25 Matsushita Electric Ind Co Ltd 半導体装置及びその実装方法
JP2002076245A (ja) * 2000-09-04 2002-03-15 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2002110893A (ja) * 2000-10-04 2002-04-12 Denso Corp 半導体装置
JP2002151633A (ja) * 2000-11-08 2002-05-24 Citizen Watch Co Ltd 樹脂封止型半導体装置
JP2003007928A (ja) * 2001-06-27 2003-01-10 Nissan Motor Co Ltd 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009512999A (ja) * 2005-09-21 2009-03-26 インターナショナル レクティファイアー コーポレイション 半導体パッケージ
JP2012235014A (ja) * 2011-05-06 2012-11-29 Toyota Motor Corp 半導体装置の製造方法
JP2013069942A (ja) * 2011-09-24 2013-04-18 Denso Corp 半導体装置及びその製造方法
JP2021034710A (ja) * 2019-08-14 2021-03-01 朋程科技股▲ふん▼有限公司 パワー・デバイス用のパッケージ構造
JP2022062235A (ja) * 2019-08-14 2022-04-19 朋程科技股▲ふん▼有限公司 パワー・デバイス用のパッケージ構造

Also Published As

Publication number Publication date
US7510911B2 (en) 2009-03-31
JP4559777B2 (ja) 2010-10-13
US20050029651A1 (en) 2005-02-10

Similar Documents

Publication Publication Date Title
JP4559777B2 (ja) 半導体装置及びその製造方法
CN101609826B (zh) 功率半导体模块
JP4438489B2 (ja) 半導体装置
JP4691455B2 (ja) 半導体装置
JP5262983B2 (ja) モールドパッケージおよびその製造方法
JP4557804B2 (ja) 半導体装置及びその製造方法
JP5233853B2 (ja) 半導体装置
US6548393B1 (en) Semiconductor chip assembly with hardened connection joint
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
JP4888085B2 (ja) 半導体装置の製造方法
JP3915765B2 (ja) 接合方法
CN102646610B (zh) 半导体器件、用于制造半导体器件的方法以及电源装置
JP2005123559A (ja) 強化散熱型パッケージ構造及びその形成方法
JPWO2010070779A1 (ja) 異方性導電樹脂、基板接続構造及び電子機器
JP2004363220A (ja) 実装構造体の製造方法及び接続体
JP4100685B2 (ja) 半導体装置
JP2006310415A (ja) モジュール
US20100165597A1 (en) Laser apparatus and manufacturing method thereof
JP7322369B2 (ja) 半導体装置の製造方法
JP2002033349A (ja) 半導体素子の実装方法、及び回路基板
JP2007059712A (ja) 実装方法
JP2004253598A (ja) 電子部品の実装方法
US20170323801A1 (en) Method of generating a power semiconductor module
JPH08181168A (ja) 半導体装置
JP2010199207A (ja) 半導体装置の組み立て方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070508

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100607

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100629

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100723

R151 Written notification of patent or utility model registration

Ref document number: 4559777

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees