JP2021034710A - パワー・デバイス用のパッケージ構造 - Google Patents

パワー・デバイス用のパッケージ構造 Download PDF

Info

Publication number
JP2021034710A
JP2021034710A JP2020001238A JP2020001238A JP2021034710A JP 2021034710 A JP2021034710 A JP 2021034710A JP 2020001238 A JP2020001238 A JP 2020001238A JP 2020001238 A JP2020001238 A JP 2020001238A JP 2021034710 A JP2021034710 A JP 2021034710A
Authority
JP
Japan
Prior art keywords
power device
heat radiating
package structure
power
conductive clip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020001238A
Other languages
English (en)
Inventor
欣昌 蔡
xin chang Cai
欣昌 蔡
敬文 劉
Ching-Wen Liu
敬文 劉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Actron Technology Corp
Original Assignee
Actron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Actron Technology Corp filed Critical Actron Technology Corp
Publication of JP2021034710A publication Critical patent/JP2021034710A/ja
Priority to JP2022020106A priority Critical patent/JP2022062235A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H01L2224/1411—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/17106—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/37193—Material with a principal constituent of the material being a solid not provided for in groups H01L2224/371 - H01L2224/37191, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73255—Bump and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16196—Cap forming a cavity, e.g. being a curved metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H01L2924/167—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/16717—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400 C and less than 950 C
    • H01L2924/16724—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H01L2924/167—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/16738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/16747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H01L2924/16793—Material with a principal constituent of the material being a solid not provided for in groups H01L2924/167 - H01L2924/16791, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

【課題】パワー・モジュールの過剰な寄生効果によって引き起こされる電力変換損失の問題を解決し得るパワー・デバイス用のパッケージ構造を提供する。【解決手段】パワー・デバイス用のパッケージ構造１００は、放熱絶縁基板１０２と、複数のパワー・デバイス１０４と、少なくとも１つの導電クリップ１０６と、放熱台板１０８と、を含む。放熱絶縁基板１０２は、第１の面１０２ａおよび第１の面１０２ａに対向する第２の面１０２ｂを有する。パワー・デバイス１０４は、ブリッジ回路トポロジを形成し、第１の面１０２ａ上に配置される。パワー・デバイス１０４のうちの少なくとも１つの活性領域１０４ａは、第１の面１０２ａにフリップチップ接合される。導電クリップ１０６は、パワー・デバイス１０４のうちの少なくとも１つを第１の面１０２ａに電気的に接続するように構成される。放熱台板１０８は、放熱絶縁基板１０２の第２の面１０２ｂに配置される。【選択図】図１

Description

開示は、パッケージ構造に関し、特に、パワー・デバイス用のパッケージ構造に関する。
現在、パワー・モジュールは、様々な製品における電気エネルギー変換のための主な中心的装置であり、その内部にパワー・デバイスがパッケージ化されている。初期段階では、アルミニウム（Ａｌ）金属ワイヤが、パワー・モジュール内のチップ間の接続線として使用され、過剰な寄生インダクタンスおよび寄生インピーダンスが、高い電力変換損失および不均一な電流分布を引き起こす。
発明は、パワー・デバイス用のパッケージ構造を提供し、それは、従来のパワー・モジュールの過剰な寄生効果によって引き起こされる電力変換損失の問題を解決し得る。
発明は、パワー・デバイス用のパッケージ構造をさらに提供し、それは、パワー・モジュールの漂遊インダクタンスおよび熱抵抗を減少させ得る。
発明のパワー・デバイス用のパッケージ構造は、放熱絶縁基板と、複数のパワー・デバイスと、少なくとも１つの導電クリップと、放熱台板と、を含む。放熱絶縁基板は、第１の面および第１の面に対向する第２の面を有する。パワー・デバイスは、ブリッジ回路トポロジを形成し、第１の面上に配置され、パワー・デバイスのうちの少なくとも１つの活性領域は、第１の面にフリップチップ接合される。導電クリップは、パワー・デバイスのうちの少なくとも１つを第１の面に電気的に接続するように構成される。放熱台板は、放熱絶縁基板の第２の面に配置される。
発明の実施形態において、１つの導電クリップは、パワー・デバイスのうちの１つまたは複数を放熱絶縁基板に電気的に接続し、パワー・デバイスが放熱絶縁基板に接合されている側に対向する、パワー・デバイスの反対側に配置される。
発明の実施形態において、導電クリップの材料は、アルミニウム、銅、または黒鉛を含む。
発明の実施形態において、複数のパワー・デバイスは、例えば縦型パワー・デバイスを含み、縦型パワー・デバイスの活性領域は、第１の面にフリップチップ接合され、少なくとも１つの導電クリップが、縦型パワー・デバイスの非活性領域を第１の面に電気的に接続する。
発明の実施形態において、放熱絶縁基板は、ダイレクト・ボンディング銅（ＤＢＣ）セラミック基板、直接めっき銅（ＤＰＣ）セラミック基板、絶縁金属基板（ＩＭＳ）、またはプリント回路基板（ＰＣＢ）を含む。
発明の実施形態において、放熱絶縁基板は、パターニングされた回路を有し、パターニングされた回路は、複数の電気的機能を含み、少なくとも１つの導電クリップと電気的に接続され、パターニングされた回路は、複数のパワー・デバイスと電気的に接続される。
発明の実施形態において、１つの導電クリップは、異なる電気的機能のパターニングされた回路に接続し得る。
発明の実施形態において、放熱絶縁基板の第２の面は、放熱台板と一体形成されるか、または放熱台板と熱的に接触している。
発明の別のパワー・デバイス用のパッケージ構造は、放熱絶縁基板と、複数の縦型パワー・デバイスと、少なくとも１つの導電クリップと、を含む。複数の縦型パワー・デバイスは、ブリッジ回路トポロジを形成し、縦型パワー・デバイスのうちの少なくとも１つの活性領域は、放熱絶縁基板にフリップチップ接合される。導電クリップは、放熱絶縁基板にフリップチップ接合された縦型パワー・デバイスの非活性領域を、放熱絶縁基板に電気的に接続する。
発明の別の実施形態において、放熱絶縁基板は、パターニングされた回路を有し、パターニングされた回路は、複数の電気的機能を含み、少なくとも１つの導電クリップと電気的に接続され、パターニングされた回路は、複数の縦型パワー・デバイスと電気的に接続される。
発明の別の実施形態において、１つの導電クリップは、異なる電気的機能のパターニングされた回路に接続する。
発明の別の実施形態において、パワー・デバイス用のパッケージ構造は、放熱絶縁基板が複数の縦型パワー・デバイスに接合された面以外の、放熱絶縁基板の別の面に配置された放熱台板をさらに含む。
発明の別の実施形態において、放熱絶縁基板は、放熱台板と一体形成されるか、または放熱台板と熱的に接触している。
上記に基づいて、発明のパワー・デバイス用のパッケージ構造は、パワー・デバイスが放熱基板に直接フリップチップ接合された接続構成であり、導電クリップは、アルミニウム金属線を回路として置換するために使用される。これは、電力変換損失を減少させ、電流をより均一に分散させるように、放熱基板および導電クリップの低い寄生インピーダンスおよび寄生インダクタンスによって、パワー・モジュールの漂遊インダクタンスおよび熱抵抗を減少させる効果を達成する。
発明の前述のおよびその他の目的および利点を理解可能にするために、図面を伴った実施形態が、以下で詳細に説明される。
発明の第１の実施形態による、パワー・デバイス用のパッケージ構造の断面図である。
第１の実施形態による、パワー・デバイス用の別のパッケージ構造の断面図である。
発明の第２の実施形態による、パワー・デバイス用のパッケージ構造の断面図である。
第１の実施形態による、ハーフ・ブリッジ回路を構成するパワー・デバイス用のパッケージ構造の平面図である。
３つの図４Ａに示される構造から構成される異相ハーフ・ブリッジ回路トポロジ・デバイスの回路図である。
図４Ｂの回路の電気ループ図である。
ハーフ・ブリッジ回路図である。
多くの異なる実施または例が、発明の異なる特徴を実施するために以下に開示された内容によって提供される。確かに、これらの実施形態は、単なる例であり、発明の範囲および適用を限定するように意図されない。さらに、コンポーネント、フィルム、または領域の相対厚さおよび位置は、明確化のために減少されてもよく、または拡大されてもよい。さらに、同一または類似の参照番号は、添付図面において同一または類似の要素または特徴を示すために使用される。１つの図面に出現する参照番号の詳細は、以下の図面の説明において省略されてもよい。
図１は、発明の第１の実施形態による、パワー・デバイス用のパッケージ構造の断面図である。
図１を参照すると、本実施形態のパワー・デバイス用のパッケージ構造１００は、放熱絶縁基板１０２と、複数のパワー・デバイス１０４と、少なくとも１つの導電クリップ１０６と、放熱台板１０８と、を含む。放熱絶縁基板１０２は、第１の面１０２ａおよび第１の面１０２ａに対向する第２の面１０２ｂを有する。パワー・デバイス１０４は、ブリッジ回路トポロジ（ハーフ・ブリッジまたはフル・ブリッジ回路トポロジを含む）を形成し、第１の面１０２ａ上に配置される。パワー・デバイス１０４のうちの少なくとも１つの活性領域１０４ａは、第１の面１０２ａにフリップチップ接合される。１つの実施形態において、パワー・デバイス１０４は、例えば縦型パワー・デバイスであり、したがって、縦型パワー・デバイスの活性領域（すなわち１０４ａ）は、第１の面１０２ａにフリップチップ接合される。放熱絶縁基板１０２は、例えば、ダイレクト・ボンディング銅（ＤＢＣ）セラミック基板、直接めっき銅（ＤＰＣ）セラミック基板、絶縁金属基板（ＩＭＳ）、またはプリント回路基板（ＰＣＢ）である。
第１の実施形態において、導電クリップ１０６は、パワー・デバイス１０４のうちの少なくとも１つを第１の面１０２ａと電気的に接続するように構成され、導電クリップ１０６の材料は、例えば、アルミニウム、銅、または黒鉛である。さらに、１つの導電クリップ１０６は、複数のパワー・デバイス１０４を放熱絶縁基板１０２に電気的に接続してもよく、パワー・デバイスが放熱絶縁基板１０２に接合されている側に対向する、パワー・デバイス１０４の反対側１０４ｂに配置される。しかしながら、発明はこれらに限定されず、１つの導電クリップ１０６は、また、１つのパワー・デバイス１０４を放熱絶縁基板１０２に電気的に接続するだけであってもよい。１つの実施形態において、パワー・デバイス１０４が、縦型パワー・デバイスである場合、導電クリップ１０６の一部は、縦型パワー・デバイスの非活性領域に電気的に接続してもよく、導電クリップ１０６の他の部分は、第１の面１０２ａに電気的に接続してもよい。さらに、第１の導電接続層１１０によって、第１の面１０２ａと導電クリップ１０６との間に相互電気接続が形成されてもよく、第２の導電接続層１１２によって、パワー・デバイス１０４と導電クリップ１０６との間に相互電気接続が形成されてもよいが、発明は、これらに限定されない。第１の導電接続層１１０および第２の導電接続層１１２は、例えば、焼結銀層または他の導電接続層である。
再び図１を参照すると、放熱絶縁基板１０２は、パターニングされた回路１１４を有し、パターニングされた回路１１４は、絶縁材ボード１１６上に形成される。放熱絶縁基板１０２の第２の面１０２ｂには、下部回路層１１８全体が具備され得る。例えば、はんだ継手１２０は、各パワー・デバイス１０４のパッド（図示せず）上に形成され、はんだ継手１２０は、フリップチップ接合技術を利用してパワー・デバイス１０４と放熱絶縁基板１０２との接続を実現することによって、放熱絶縁基板１０２のパターニングされた回路１１４に正対するように構成される。パターニングされた回路１１４は、複数の電気的機能を含んでもよく、導電クリップ１０６と電気的に接続され、パターニングされた回路１１４は、パワー・デバイス１０４と電気的に接続される。１つの実施形態において、１つの導電クリップ１０６は、異なる電気的機能のパターニングされた回路１１４に接続し得る。
放熱台板１０８は、放熱絶縁基板１０２の第２の面１０２ｂに配置され、第３の導電接続層１２２を介して相互に電気的に接続され得る。第３の導電接続層１２２は、例えば、焼結銀層または他の導電接続層である。しかしながら、発明は、これらに限定されない。
放熱絶縁基板１０２の第２の面１０２ｂは、また、図２に示すように、放熱台板２００と一体形成されてもよく、または放熱台板２００と熱的に接触していてもよい。すなわち、放熱台板２００および放熱絶縁基板１０２の下部回路層１１８は、一体形成構成でもよく、または熱接触構成であってもよい。
図３は、発明の第２の実施形態による、パワー・デバイス用のパッケージ構造の断面図である。前の実施形態の内容のコンポーネント記号および部品が使用されており、その場合に、同一のコンポーネント記号は、同一または類似のコンポーネントを表すために使用され、同一の技術内容の説明は、省略される。参照は、省略した部分の説明について先の実施形態に対して行われてもよく、省略した部分の説明は、本実施形態においては繰り返されない。
図３を参照すると、本実施形態のパワー・デバイス用のパッケージ構造３００は、放熱絶縁基板１０２と、複数の縦型パワー・デバイス３０２と、少なくとも１つの導電クリップ１０６と、を含む。複数の縦型パワー・デバイス３０２は、ブリッジ回路トポロジを形成し、縦型パワー・デバイス３０２のうちの少なくとも１つの活性領域３０２ａは、放熱絶縁基板１０２にフリップチップ接合される。導電クリップ１０６は、放熱絶縁基板１０２にフリップチップ接合された縦型パワー・デバイス３０２の非活性領域３０２ｂを、放熱絶縁基板１０２に電気的に接続する。１つの実施形態では、パワー・デバイス用のパッケージ構造３００は、また、放熱絶縁基板１０２が縦型パワー・デバイス３０２に接合された面以外の、放熱絶縁基板１０２の別の面に配置された放熱台板（図示せず）を含み得る。別の実施形態では、放熱絶縁基板１０２は、放熱台板と一体形成されてもよく、または放熱台板（図示せず）と熱的に接触していてもよい。
図４Ａは、第１の実施形態による、ハーフ・ブリッジ回路を構成するパワー・デバイス用のパッケージ構造の平面図である。
図４Ａを参照すると、放熱絶縁基板４００は、パターニングされた回路４０２を有する。パターニングされた回路４０２は、複数の電気的機能を含み、複数の導電クリップ４０４ａおよび４０４ｂと電気的に接続され、パターニングされた回路４０２は、縦型パワー・デバイス４０６ａ、４０６ｂ、４０６ｃ、４０６ｄ、４０６ｅ、４０６ｆ、４０６ｇ、および４０６ｈとそれぞれ電気的に接続される。すなわち、図４Ａを例とする場合、１つの導電クリップ４０４ａは、異なる電気的機能のパターニングされた回路４０２を４つの縦型パワー・デバイス４０６ａ、４０６ｂ、４０６ｃ、および４０６ｄに接続し得る。別の導電クリップ４０４ｂは、異なる電気的機能のパターニングされた回路４０２を４つの縦型パワー・デバイス４０６ｅ、４０６ｆ、４０６ｇ、および４０６ｈに接続し得る。図４Ａの縦型パワー・デバイス４０６ａ〜４０６ｈは、長方形のフレーム内に示されているが、長方形のフレームの領域内に含まれるパワー・デバイスは、例えば、絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）およびファスト・リカバリ・ダイオード（ＦＲＤ）の組み合わせの、同一のまたは異なるパワー・デバイスセットであってもよいと知っておくべきである。放熱台板は、図４Ａに示されないが、放熱台板は、放熱絶縁基板４００の裏面に配置されていると知っておくべきである。
図４Ｂは、３つの図４Ａに示される構造から構成される異相ハーフ・ブリッジ回路トポロジ・デバイスの回路図である。図４Ｃは、図４Ｂの回路の電気ループ図である。
図４Ｂにおいて、インバータ４０は、高電圧電池ＨＶがモータＭに電気を供給する経路内に配置され、その回路は、３つの異なる位相を有するハーフ・ブリッジ回路トポロジを含む。各位相のハーフ・ブリッジ回路トポロジは、図４Ａの構造を使用し得る。したがって、高電圧電池ＨＶがモータＭに電気を供給するとき、その電流ループは、ループ全体を形成するように、図４Ａおよび図４Ｃ内の特定の位相のハイ・サイドループ４０８を介してモータＭに流れ、次いで、モータＭから別の特定の位相のロー・サイドループ４１０に流れ、最終的に、高電圧電池ＨＶに流れる。
上記回路は、発明のパワー・デバイス用のパッケージ構造の単なる１つの実施形態であり、発明の適用範囲を限定するように意図されない。
図５のハーフ・ブリッジ回路を例とする場合、寄生インダクタンスは、ＬｓＣＥ＝Ｌ１１＋Ｌ１２＋Ｌ１３＋Ｌ１４である。したがって、ワイヤ・ボンディングを用いた従来のハーフ・ブリッジ回路の寄生インダクタンスＬｓＣＥは、約５．５５ｎＨであるが、フリップチップ・ボンディング技術と組み合わせた導電クリップ（図１の１０６など）を用いた発明のハーフ・ブリッジ回路の寄生インダクタンスＬｓＣＥは、４．４５ｎＨである。したがって、発明のパワー・デバイス用のパッケージ構造は、寄生インダクタンスの態様において２０％減少させ得る。電圧サージは、ΔＶ＝Ｌ（ｄｉ／ｄｔ）であるため、寄生インダクタンスが減少する場合、電圧サージは、当然減少する。したがって、発明のパワー・デバイス用のパッケージ構造は、電圧サージも減少させ得る。
さらに、導電クリップ（銅クリップなど）の面積および熱伝導率は、両方ともワイヤ・ボンディング用の従来のアルミニウム金属ワイヤのものよりも大きいため、熱抵抗（ＲＪＦ）は、従来の配線の場合の０．１４℃／Ｗから、導電クリップ使用の場合の０．１０℃／Ｗに減少され得る。この場合、熱抵抗低下は、３０％と同程度である。
上記に基づいて、発明によれば、パワー・デバイスは、フリップチップ・ボンディング技術を通して放熱絶縁基板に直接接合され、導電クリップは、回路の接続構成として使用される。したがって、低い寄生インピーダンスおよび低い寄生インダクタンスなどの放熱絶縁基板および導電クリップの特性によって、パワー・モジュールの漂遊インダクタンスおよび熱抵抗が、減少され得る。それによって、さらに、電力変換損失が低下し、電流がより均一に分散され、電圧サージが減少する。
発明は、上記実施形態を参照して説明されているが、実施形態は、発明を限定するように意図されるものではない。当業者であれば、発明の思想および範囲から逸脱することなく、変形および修正を行い得る。したがって、発明の保護範囲は、添付の請求の範囲に従うべきである。
発明のパワー・デバイス用のパッケージ構造は、パワー・モジュール内のパワー・デバイスに適用され得る。
１００、３００ パワー・デバイス用のパッケージ構造
１０２、４００ 放熱絶縁基板
１０２ａ 第１の面
１０２ｂ 第２の面
１０４ パワー・デバイス
１０４ａ、３０２ａ 活性領域
１０４ｂ 反対側
１０６、４０４ａ，４０４ｂ 導電クリップ
１０８、２００ 放熱台板
１１０ 第１の導電接続層
１１２ 第２の導電接続層
１１４、４０２ パターニングされた回路
１１６ 絶縁材ボード
１１８ 下部回路層
１２０ はんだ継手
１２２ 第３の導電接続層
３０２、４０６ａ、４０６ｂ、４０６ｃ、４０６ｄ、４０６ｅ、４０６ｆ、４０６ｇ、４０６ｈ 縦型パワー・デバイス
３０２ｂ 非活性領域
４０ インバータ
４０８ ハイ・サイドループ
４１０ ロー・サイドループ
ＨＶ 高電圧電池
Ｌ１１、Ｌ１２、Ｌ１３、Ｌ１４、Ｌ１５ インダクタンス
Ｍ モータ

Claims (13)

  1. パワー・デバイス用のパッケージ構造であって、
    第１の面および該第１の面に対向する第２の面を含む放熱絶縁基板と、
    ブリッジ回路トポロジを形成し、該第１の面上に配置される複数のパワー・デバイスであって、該パワー・デバイスのうちの少なくとも１つの活性領域が、該第１の面にフリップチップ接合される、該複数のパワー・デバイスと、
    該パワー・デバイスのうちの少なくとも１つを該第１の面に電気的に接続するように構成される、少なくとも１つの導電クリップと、
    該放熱絶縁基板の該第２の面に配置される、放熱台板と、
    を備える、パワー・デバイス用のパッケージ構造。
  2. １つの導電クリップが、前記パワー・デバイスのうちの１つまたは複数を前記放熱絶縁基板に電気的に接続し、前記パワー・デバイスが前記放熱絶縁基板に接合されている側に対向する、前記パワー・デバイスの反対側に配置される、請求項１記載のパワー・デバイス用のパッケージ構造。
  3. 前記導電クリップの材料が、アルミニウム、銅、または黒鉛を含む、請求項１記載のパワー・デバイス用のパッケージ構造。
  4. 前記複数のパワー・デバイスが、縦型パワー・デバイスを含み、該縦型パワー・デバイスの活性領域が、前記第１の面にフリップチップ接合され、前記少なくとも１つの導電クリップが、該縦型パワー・デバイスの非活性領域を前記第１の面に電気的に接続する、請求項１記載のパワー・デバイス用のパッケージ構造。
  5. 前記放熱絶縁基板が、ダイレクト・ボンディング銅（ＤＢＣ）セラミック基板、直接めっき銅（ＤＰＣ）セラミック基板、絶縁金属基板（ＩＭＳ）、またはプリント回路基板（ＰＣＢ）を含む、請求項１記載のパワー・デバイス用のパッケージ構造。
  6. 前記放熱絶縁基板が、パターニングされた回路を含み、該パターニングされた回路が、複数の電気的機能を含み、前記少なくとも１つの導電クリップと電気的に接続され、該パターニングされた回路が、前記複数のパワー・デバイスと電気的に接続される、請求項１記載のパワー・デバイス用のパッケージ構造。
  7. １つの導電クリップが、異なる電気的機能の前記パターニングされた回路に接続する、請求項６記載のパワー・デバイス用のパッケージ構造。
  8. 前記放熱絶縁基板の前記第２の面が、前記放熱台板と一体形成されるか、または前記放熱台板と熱的に接触している、請求項１記載のパワー・デバイス用のパッケージ構造。
  9. パワー・デバイス用のパッケージ構造であって、
    放熱絶縁基板と、
    ブリッジ回路トポロジを形成する複数の縦型パワー・デバイスであって、該縦型パワー・デバイスのうちの少なくとも１つの活性領域が、前記放熱絶縁基板にフリップチップ接合される、該複数の縦型パワー・デバイスと、
    前記放熱絶縁基板にフリップチップ接合された該縦型パワー・デバイスの非活性領域を、前記放熱絶縁基板に電気的に接続する、少なくとも１つの導電クリップと、
    を備える、パワー・デバイス用のパッケージ構造。
  10. 前記放熱絶縁基板が、パターニングされた回路を含み、該パターニングされた回路が、複数の電気的機能を含み、前記少なくとも１つの導電クリップと電気的に接続され、該パターニングされた回路が、前記複数の縦型パワー・デバイスと電気的に接続される、請求項９記載のパワー・デバイス用のパッケージ構造。
  11. １つの導電クリップが、異なる電気的機能の前記パターニングされた回路に接続する、請求項１０記載のパワー・デバイス用のパッケージ構造。
  12. 前記放熱絶縁基板が前記複数の縦型パワー・デバイスに接合されている面以外の、前記放熱絶縁基板の別の面に配置された放熱台板をさらに含む、請求項９記載のパワー・デバイス用のパッケージ構造。
  13. 前記放熱絶縁基板が、前記放熱台板と一体形成されるか、または前記放熱台板と熱的に接触している、請求項１２記載のパワー・デバイス用のパッケージ構造。
JP2020001238A 2019-08-14 2020-01-08 パワー・デバイス用のパッケージ構造 Pending JP2021034710A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022020106A JP2022062235A (ja) 2019-08-14 2022-02-14 パワー・デバイス用のパッケージ構造

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108128918A TWI698969B (zh) 2019-08-14 2019-08-14 功率元件封裝結構
TW108128918 2019-08-14

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022020106A Division JP2022062235A (ja) 2019-08-14 2022-02-14 パワー・デバイス用のパッケージ構造

Publications (1)

Publication Number Publication Date
JP2021034710A true JP2021034710A (ja) 2021-03-01

Family

ID=71452444

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020001238A Pending JP2021034710A (ja) 2019-08-14 2020-01-08 パワー・デバイス用のパッケージ構造
JP2022020106A Pending JP2022062235A (ja) 2019-08-14 2022-02-14 パワー・デバイス用のパッケージ構造

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022020106A Pending JP2022062235A (ja) 2019-08-14 2022-02-14 パワー・デバイス用のパッケージ構造

Country Status (5)

Country Link
US (1) US20210050320A1 (ja)
JP (2) JP2021034710A (ja)
DE (1) DE102020109347A1 (ja)
FR (1) FR3099965A1 (ja)
TW (1) TWI698969B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021125545A (ja) * 2020-02-05 2021-08-30 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法
JP2021125546A (ja) * 2020-02-05 2021-08-30 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法
US11862688B2 (en) * 2021-07-28 2024-01-02 Apple Inc. Integrated GaN power module
CN114018184A (zh) * 2021-10-26 2022-02-08 珠海格力电器股份有限公司 陶瓷片碎裂检测系统、方法、装置及相关设备
CN114334897B (zh) * 2022-03-15 2022-05-24 合肥阿基米德电子科技有限公司 一种igbt模块封装结构
TWI811136B (zh) * 2022-10-17 2023-08-01 創世電股份有限公司 半導體功率元件

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11269577A (ja) * 1998-03-20 1999-10-05 Denso Corp 金属基複合鋳造品及びその製造方法
JP2005039242A (ja) * 2003-06-26 2005-02-10 Toshiba Corp 半導体装置及びその製造方法
JP2006073664A (ja) * 2004-08-31 2006-03-16 Toshiba Corp 半導体モジュール
JP2009152505A (ja) * 2007-12-24 2009-07-09 Denso Corp 半導体モジュールの実装構造
JP2012175113A (ja) * 2011-02-18 2012-09-10 Abb Res Ltd パワー半導体モジュールおよびパワー半導体モジュールの製造方法
JP2013021318A (ja) * 2011-07-11 2013-01-31 Internatl Rectifier Corp スタック型ハーフブリッジ電力モジュール
JP2015162516A (ja) * 2014-02-26 2015-09-07 株式会社ジェイデバイス 半導体装置
JP2016092039A (ja) * 2014-10-29 2016-05-23 シャープ株式会社 パワーモジュール
JP2019071412A (ja) * 2017-10-06 2019-05-09 財團法人工業技術研究院Ｉｎｄｕｓｔｒｉａｌ Ｔｅｃｈｎｏｌｏｇｙ Ｒｅｓｅａｒｃｈ Ｉｎｓｔｉｔｕｔｅ チップパッケージ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6946740B2 (en) * 2002-07-15 2005-09-20 International Rectifier Corporation High power MCM package
US8018056B2 (en) * 2005-12-21 2011-09-13 International Rectifier Corporation Package for high power density devices
US9252067B1 (en) * 2006-01-25 2016-02-02 Lockheed Martin Corporation Hybrid microwave integrated circuit
US8796843B1 (en) * 2009-08-12 2014-08-05 Element Six Technologies Us Corporation RF and milimeter-wave high-power semiconductor device
US20110038122A1 (en) * 2009-08-12 2011-02-17 Rockwell Automation Technologies, Inc. Phase Change Heat Spreader Bonded to Power Module by Energetic Multilayer Foil
US8169019B2 (en) * 2009-09-10 2012-05-01 Niko Semiconductor Co., Ltd. Metal-oxide-semiconductor chip and fabrication method thereof
US9576887B2 (en) * 2012-10-18 2017-02-21 Infineon Technologies Americas Corp. Semiconductor package including conductive carrier coupled power switches
US9349709B2 (en) * 2013-12-04 2016-05-24 Infineon Technologies Ag Electronic component with sheet-like redistribution structure
JP6375818B2 (ja) * 2014-09-19 2018-08-22 三菱マテリアル株式会社 放熱板付パワーモジュール用基板の製造装置及び製造方法
TWI588919B (zh) * 2016-03-04 2017-06-21 尼克森微電子股份有限公司 半導體封裝結構及其製造方法
US10147703B2 (en) * 2017-03-24 2018-12-04 Infineon Technologies Ag Semiconductor package for multiphase circuitry device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11269577A (ja) * 1998-03-20 1999-10-05 Denso Corp 金属基複合鋳造品及びその製造方法
JP2005039242A (ja) * 2003-06-26 2005-02-10 Toshiba Corp 半導体装置及びその製造方法
JP2006073664A (ja) * 2004-08-31 2006-03-16 Toshiba Corp 半導体モジュール
JP2009152505A (ja) * 2007-12-24 2009-07-09 Denso Corp 半導体モジュールの実装構造
JP2012175113A (ja) * 2011-02-18 2012-09-10 Abb Res Ltd パワー半導体モジュールおよびパワー半導体モジュールの製造方法
JP2013021318A (ja) * 2011-07-11 2013-01-31 Internatl Rectifier Corp スタック型ハーフブリッジ電力モジュール
JP2015162516A (ja) * 2014-02-26 2015-09-07 株式会社ジェイデバイス 半導体装置
JP2016092039A (ja) * 2014-10-29 2016-05-23 シャープ株式会社 パワーモジュール
JP2019071412A (ja) * 2017-10-06 2019-05-09 財團法人工業技術研究院Ｉｎｄｕｓｔｒｉａｌ Ｔｅｃｈｎｏｌｏｇｙ Ｒｅｓｅａｒｃｈ Ｉｎｓｔｉｔｕｔｅ チップパッケージ

Also Published As

Publication number Publication date
DE102020109347A1 (de) 2021-02-18
TWI698969B (zh) 2020-07-11
FR3099965A1 (fr) 2021-02-19
JP2022062235A (ja) 2022-04-19
US20210050320A1 (en) 2021-02-18
TW202107650A (zh) 2021-02-16

Similar Documents

Publication Publication Date Title
JP2021034710A (ja) パワー・デバイス用のパッケージ構造
US9165871B2 (en) Semiconductor unit and semiconductor device using the same
US10354937B2 (en) Three-dimensional packaging structure and packaging method of power devices
JP5841500B2 (ja) スタック型ハーフブリッジ電力モジュール
JP5121133B2 (ja) パワーモジュール組立体及び３相インバータ組立体
JP5259016B2 (ja) パワー半導体モジュール
JP6245365B2 (ja) ハーフブリッジパワー半導体モジュール及びその製造方法
JP6147256B2 (ja) 電力用半導体モジュール
JP2002026251A (ja) 半導体装置
JP2007234690A (ja) パワー半導体モジュール
JP6786416B2 (ja) 半導体装置
JP6603676B2 (ja) ハーフブリッジパワー半導体モジュール及びその製造方法
JP2015018943A (ja) パワー半導体モジュールおよびそれを用いた電力変換装置
JP2021141222A (ja) 半導体モジュール
CN113875006A (zh) 三电平功率模块
JP6331543B2 (ja) ハーフブリッジパワー半導体モジュール及びその製造方法
JP7428019B2 (ja) 半導体モジュール
WO2013105456A1 (ja) 回路基板および電子デバイス
US11545874B2 (en) Thermal management assemblies for electronic assemblies circumferentially mounted around a motor using a flexible substrate
CN112447614A (zh) 功率器件封装结构
CN220233181U (zh) 一种功率模块
JPH0878619A (ja) 電力用半導体装置
US20220102299A1 (en) Package with pad having open notch
CN110739294B (zh) 功率模块结构
JP6884723B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210527

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20211026