JP2021125546A - 半導体モジュール及び半導体モジュールの製造方法 - Google Patents

半導体モジュール及び半導体モジュールの製造方法 Download PDF

Info

Publication number
JP2021125546A
JP2021125546A JP2020017650A JP2020017650A JP2021125546A JP 2021125546 A JP2021125546 A JP 2021125546A JP 2020017650 A JP2020017650 A JP 2020017650A JP 2020017650 A JP2020017650 A JP 2020017650A JP 2021125546 A JP2021125546 A JP 2021125546A
Authority
JP
Japan
Prior art keywords
bump
semiconductor module
semiconductor element
circuit pattern
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020017650A
Other languages
English (en)
Other versions
JP7490974B2 (ja
Inventor
遼一 加藤
Ryoichi Kato
遼一 加藤
良成 池田
Yoshinari Ikeda
良成 池田
龍男 西澤
Tatsuo Nishizawa
龍男 西澤
英司 望月
Eiji Mochizuki
英司 望月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2020017650A priority Critical patent/JP7490974B2/ja
Priority to US17/139,065 priority patent/US11705419B2/en
Priority to DE102021200017.7A priority patent/DE102021200017A1/de
Priority to CN202110012028.7A priority patent/CN113224022A/zh
Publication of JP2021125546A publication Critical patent/JP2021125546A/ja
Priority to US18/320,004 priority patent/US20230307400A1/en
Application granted granted Critical
Publication of JP7490974B2 publication Critical patent/JP7490974B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11332—Manufacturing methods by local deposition of the material of the bump connector in solid form using a powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H01L2224/1411—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16058—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81395—Bonding interfaces outside the semiconductor or solid-state body having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8184—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81905—Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】簡易な構成で熱応力に伴うバンプの歪みを低減して装置の信頼性を高めること。
【解決手段】半導体モジュール（１）は、絶縁板（２０）の上面に回路パターン（２２）が配置され、絶縁板の下面に放熱板（２１）が配置された積層基板（２）と、上面にコレクタ電極（３０）が配置され、下面にエミッタ電極（３２）とゲート電極（３１）が配置され、回路パターンの上面にバンプ（Ｂ）を介してエミッタ電極とゲート電極が接合された半導体素子（３）と、を備える。バンプは、金属焼結材によって接合部分に比べて中間部分が窪んだ形状に形成される。
【選択図】図４

Description

本発明は、半導体モジュール及び半導体モジュールの製造方法に関する。
半導体装置は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＦＷＤ（Free Wheeling Diode）等の半導体素子が設けられた基板を有し、インバータ装置等に利用されている。
例えば、以下に示す特許文献１−３では、半導体装置におけるチップと基板の接合方法について開示されている。特許文献１−３では、はんだ等のバンプを介してチップが基板に接合される。具体的に特許文献１では、チップと基板の間にはんだバンプを配置し、はんだリフローの際にはんだバンプが溶融した状態でチップを上方に持ち上げて基板に対するチップの接合高さを高くしている。特許文献１では、前記接合高さが高くなるほど接合が長寿命化するとされている。接合後のはんだバンプは、中央がくびれた形状を有している。
特許文献２では、半導体チップと回路基板のそれぞれの対応箇所に半田バンプを配置し、各半田同士を接合している。また、半田バンプの外側において、半導体素子側の面にはバンプ高さを調整するためのスタッドバンプが配置されている。半田バンプが溶融する際にスタッドバンプの先端が回路基板側の面に当接することでバンプ高さが調整される。このとき半田バンプは、中央がくびれたウエスト形状を成している。
特許文献３では、金やアルミ等、比較的容易に塑性変形可能な金属を含有する球状のバンプが用いられる。球状のバンプは、一端がチップに接合され、他端が絶縁基板に接合された後、厚み方向に圧力が印加されることで高さが調整される。
特開昭６１−１５６７４５号公報 特開平５−６７６４７号公報 特開２０１６−２５２３７号公報
一般に半導体モジュールは、スイッチング動作に伴ってチップが発熱するため、その接合部分に熱応力が加わる結果、歪みが生じ得るおそれがある。上記の文献（特に特許文献１−２）においては、バンプの接合高さを調節して中央にくびれた形状を形成することにより、応力の集中を抑制して装置の信頼性を高めることが可能である。しかしながら、バンプの接合高さをコントロールするための構成及び工程が複雑化してコストアップの要因となり得る。
本発明はかかる点に鑑みてなされたものであり、簡易な構成で熱応力に伴うバンプの歪みを低減して装置の信頼性を高めることができる半導体モジュール及び半導体モジュールの製造方法を提供することを目的の１つとする。
本発明の一態様の半導体モジュールは、絶縁板の上面に回路パターンが配置され、前記絶縁板の下面に放熱板が配置された積層基板と、上面にコレクタ電極が配置され、下面にエミッタ電極とゲート電極が配置され、前記回路パターンの上面にバンプを介して前記エミッタ電極と前記ゲート電極が接合された半導体素子と、を備え、前記バンプは、金属焼結材によって接合部分に比べて中間部分が窪んだ形状に形成されることを特徴とする。
本発明の一態様の半導体モジュールの製造方法は、絶縁板の上面に回路パターンが配置され、前記絶縁板の下面に放熱板が配置された積層基板に半導体素子を接合する半導体モジュールの製造方法であって、前記半導体素子の接合面にペースト状の金属焼結材で構成されるバンプを先端が先細りの円錐形状となるように塗布するバンプ塗布工程と、前記バンプの先端を前記回路パターンに向けて押し付け、前記バンプの中間部分に窪み部を形成して接合するバンプ接合工程と、を実施することを特徴とする。
本発明によれば、簡易な構成で熱応力に伴うバンプの歪みを低減して装置の信頼性を高めることができる。
本実施の形態に係る半導体モジュールの斜視図である。 本実施の形態に係る半導体モジュールの平面図である。 本実施の形態に係る半導体モジュールの回路パターンを示す平面図である。 本実施の形態に係る半導体モジュールの断面図である。 本実施の形態に係る半導体モジュールにおける冷媒の流れを示す模式図である。 本実施の形態に係る半導体モジュールの製造方法の一工程例を示す斜視図である。 本実施の形態に係る半導体モジュールの製造方法の一工程例を示す斜視図である。 本実施の形態に係る半導体モジュールの製造方法の一工程例を示す斜視図及び断面図である。 本実施の形態に係る半導体モジュールの製造方法の一工程例を示す斜視図である。 本実施の形態に係る半導体モジュールの製造方法の一工程例を示す断面図である。 本実施の形態に係るバンプ形状のバリエーションを示す模式図である。
以下、本発明を適用可能な半導体モジュールについて説明する。図１は、本実施の形態に係る半導体モジュールの斜視図である。図２は、本実施の形態に係る半導体モジュールの平面図である。図３は、本実施の形態に係る半導体モジュールの回路パターンを示す平面図である。図４は、本実施の形態に係る半導体モジュールの断面図である。図４Ａは図２のＡ−Ａ線に沿って切断した断面図であり、図４Ｂは図２のＢ−Ｂ線に沿って切断した断面図である。図５は、本実施の形態に係る半導体モジュールにおける冷媒の流れを示す模式図である。図５Ａは半導体モジュールの平面模式図であり、図５Ｂは半導体モジュールの断面模式図である。なお、以下に示す半導体モジュールはあくまで一例にすぎず、これに限定されることなく適宜変更が可能である。
また、以下の図において、半導体モジュールの短手方向をＸ方向、長手方向をＹ方向、高さ方向をＺ方向と定義することにする。また、場合によっては、Ｘ方向を左右方向、Ｙ方向を前後方向、Ｚ方向を上下方向と呼ぶことがある。これらの方向（前後左右上下方向）は、説明の便宜上用いる文言であり、半導体モジュールの取付姿勢によっては、ＸＹＺ方向のそれぞれとの対応関係が変わることがある。例えば、半導体モジュールの放熱面側（冷却器側）を下面側とし、その反対側を上面側と呼ぶことにする。また、本明細書において、平面視は、半導体モジュールの上面をＺ方向からみた場合を意味する。
半導体モジュール１は、例えばパワーモジュール等の電力変換装置に適用されるものである。図１から図４に示すように、半導体モジュール１は、積層基板２の上面に複数の半導体素子３、及び複数のブロック電極４を配置して構成される。
積層基板２は、金属層と絶縁層とを積層して形成され、例えば、ＤＣＢ（Direct Copper Bonding）基板やＡＭＢ（Active Metal Brazing）基板、あるいは金属ベース基板で構成される。具体的に積層基板２は、絶縁板２０と、絶縁板２０の下面に配置された放熱板２１と、絶縁板２０の上面に配置された複数の回路パターン２２と、を有する。また、積層基板２は、Ｘ方向に比べてＹ方向が長い平面視矩形状に形成される。
絶縁板２０は、Ｚ方向に厚みを有し、上面と下面を有する平板状に形成される。絶縁板２０は、例えばアルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ３Ｎ４）等のセラミックス材料、エポキシ等の樹脂材料、又はセラミックス材料をフィラーとして用いたエポキシ樹脂材料等の絶縁材料によって形成される。なお、絶縁板２０は、絶縁層又は絶縁フィルムと呼ばれてもよい。
放熱板２１は、所定厚みを有し、絶縁板２０の下面全体を覆うように形成される。放熱板２１は、例えば銅やアルミニウム等の熱伝導性の良好な金属板によって形成される。放熱板２１の下面は放熱面となっており、放熱面には冷却器１０が取り付けられる。
冷却器１０は、例えばヒートシンクで構成され、平面視矩形状を有している。冷却器１０は、銅やアルミニウム等の金属、又はこれらを１種以上含む合金によって形成されており、表面に例えばメッキ処理が施されている。冷却器１０は、半導体モジュール１（放熱板２１）の下面との間に熱伝導性のよいコンパウンド等を介して半導体モジュール１に取り付けられる。冷却器１０の上面は、半導体モジュール１の下面が接合される平滑な接合面となっている。冷却器の下面側には、Ｚ方向に突出する複数のフィン１０ａが形成されている。
複数のフィン１０ａは、Ｙ方向に間隔を空けて並んで配置される。これにより、隣接するフィン１０ａの間に溝１０ｂが形成される。溝１０ｂを空気等の冷媒が流れることにより、半導体モジュール１の冷却が実現される。詳細は後述するが、冷媒が流れる方向（流れ方向）を冷却方向Ｆと呼ぶことにする。なお、冷却器１０は、上記した構成に限定されず、ウォータジャケットを備えた水冷式の冷却器で構成されてもよい。
図３に示すように、絶縁板２０の主面には、複数（本実施の形態では４つ）の回路パターン２２が島状（電気的に互いに絶縁された状態）に形成されている。複数の回路パターン２２は、後述する半導体素子３のコレクタ電極３０に接続される一対のコレクタ回路パターン２３と、ゲート電極３１に接続されるゲート回路パターン２４と、エミッタ電極３２に接続されるエミッタ回路パターン２５と、によって構成される。
コレクタ回路パターン２３は、絶縁板２０の外周側において絶縁板２０の長手方向（Ｙ方向）に延びる平面視長尺形状を有している。一対のコレクタ回路パターン２３は、絶縁板２０の短手方向（Ｘ方向）で対向するように配置されている。
ゲート回路パターン２４は、絶縁板２０の長手方向一方側の端部から中央に向かってＬ字状に屈曲し、絶縁板２０の中央から４つの枝状に分岐した形状を有している。具体的にゲート回路パターン２４は、平面視Ｌ字状のＬ部２４ａと、平面視Ｈ字状のＨ部２４ｂと、を連結して構成される。Ｌ部２４ａは、絶縁板２０の一角部からＸ方向に向かって延び、絶縁板２０のＸ方向略中間部分において直角に屈曲して絶縁板２０の中央（中心）まで延びている。Ｈ部２４ｂは、Ｙ方向に延びる一対の長尺部の中央をＸ方向に延びる長尺部で連結して形成される。Ｈ部２４ｂは、絶縁板２０の中央に配置されている。Ｈ部２４ｂの中央とＬ部２４ａの中央側の端部が連結されている。なお、詳細は後述するが、Ｈ部２４ｂは、絶縁板２０の中央において、ゲート電極３１がバンプＢを介して接合される領域を構成する。
エミッタ回路パターン２５は、Ｈ部２４ｂの外周側を囲うように平面視略Ｕ字状に形成される。具体的にエミッタ回路パターン２５は、絶縁板２０の長手方向他方側の短辺に沿ってＸ方向に延びるエミッタ部２５ａと、エミッタ部２５ａからＹ方向に向かって延びる一対の長尺部２５ｂ、２５ｃと、一方の長尺部２５ｃに連結されるセンスエミッタ部２５ｄと、によって構成される。
一対の長尺部２５ｂ、２５ｃは、一端同士がエミッタ部２５ａに連結され、他端側がＹ方向に沿って延びている。一対の長尺部２５ｂ、２５ｃは、Ｈ部２４ｂをＸ方向で挟むように対向配置される。各長尺部２５ｂ、２５ｃは、コレクタ回路パターン２３とＨ部２４ｂの間に挟まれるように配置されている。一対のコレクタ回路パターン２３、一対の長尺部２５ｂ、２５ｃ、及びＨ部２４ｂの一対の長尺部は、Ｙ方向で並行に延びている。センスエミッタ部２５ｄは、エミッタ部２５ａとの間で一方のコレクタ回路パターン２３を挟むようにエミッタ部２５ａの反対側に配置されている。また、センスエミッタ部２５ｄは、ゲート回路パターン２４のＬ部２４ａにＸ方向に並んで配置され、Ｘ方向に延びている。センスエミッタ部２５ｄは、一方の長尺部２５ｃに連結されている。なお、詳細は後述するが、エミッタ部２５ａは、Ｈ部２４ｂの外側において、エミッタ電極３２がバンプＢを介して接合される領域を構成する。
このように構成される回路パターン２２においては、図３に示すように、ゲート回路パターン２４のＨ部２４ｂは、一対の長尺部２５ｂ、２５ｃの間に挟まれている。また、Ｈ部２４ｂ及び一対の長尺部２５ｂ、２５ｃは、一対のコレクタ回路パターン２３の間に挟まれている。なお、図３の二点鎖線部分は、後述するブロック電極４又は半導体素子３が接合される領域を表している。なお、これらの回路パターンは、回路板と呼ばれてもよい。
回路パターン２２の所定箇所には、複数の半導体素子３が配置される。半導体素子３は、例えばシリコン（Ｓｉ）、炭化けい素（ＳｉＣ）等の半導体基板によって平面視方形状に形成される。本実施の形態において、半導体素子３は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）素子とＦＷＤ（Free Wheeling Diode）素子の機能を一体化したＲＣ（Reverse Conducting）−ＩＧＢＴ素子で構成される。
なお、半導体素子３は、これに限定されず、ＩＧＢＴ、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等のスイッチング素子、ＦＷＤ（Free Wheeling Diode）等のダイオードを組み合わせて構成されてもよい。また、半導体素子３として逆バイアスに対して十分な耐圧を有するＲＢ（Reverse Blocking）−ＩＧＢＴ等を用いてもよい。また、半導体素子３の形状、配置数、配置箇所等は適宜変更が可能である。
本実施の形態では、４つの半導体素子３がＨ部２４ｂ及び一対の長尺部２５ｂ、２５ｃの上面に複数のバンプＢを介して配置されている。具体的に半導体素子３は、枝状に分岐したＨ部２４ｂの先端と長尺部２５ｂ、２５ｃの先端又は基端の上方を跨ぐように配置される。半導体素子３の上面にはコレクタ電極３０が配置され、半導体素子３の下面にはゲート電極３１及びエミッタ電極３２が配置されている。半導体素子３の一方の端辺側の中央にゲート電極３１が配置され、対向する他方の端辺側にエミッタ電極３２が配置されている。
半導体素子３は、ゲート電極３１をＨ部２４ｂの先端上面に対向配置し、エミッタ電極３２を長尺部２５ｂ、２５ｃの上面に対向配置して、バンプＢによって回路パターン２２に接合される。より具体的にゲート電極３１は、１つの半導体素子３につき、１つのバンプＢを介して枝状に分岐したＨ部２４ｂの先端上面に電気的に接合される。また、エミッタ電極３２は、１つの半導体素子３につき、３つのバンプＢを介して長尺部２５ｂ、２５ｃの上面に電気的に接合される。
このように、ゲート電極３１とエミッタ電極３２は、Ｘ方向に並んで配置される。特にゲート電極３１は、エミッタ電極３２よりもＸ方向内側に配置されている。すなわち、４つのゲート電極３１は、４つのエミッタ電極３２よりもモジュール全体の中央側に偏って配置されている。
バンプＢには、金属焼結材を用いることが可能である。例えば、銀等の金属ナノ粒子を含有する銀ナノ粒子ペースト用いて焼結した、銀焼結材をバンプＢとして用いることができる。なお、バンプＢは、銀に限らず、金、銀、銅、アルミニウム、ニッケル等の金属ナノ粒子を含有する金属ナノ粒子ペーストを用いて焼結した金属焼結材で構成されてもよい。金属ナノ粒子ペーストは、例えばアミン系の分散材で被覆された金属ナノ粒子をトルエン等の有機溶剤中に分散させて形成されている。バンプＢは、例えば厚み方向（Ｚ方向）に延びる円柱形状に形成される。また、詳細は後述するが、バンプＢは、一端が半導体素子３のエミッタ電極３２又はゲート電極３１に接合され、他端が回路パターン２２に接合されている。更にバンプＢは、高さ方向（Ｚ方向）の中間部分が窪んだ太鼓形状を有している。
また、各回路パターン２２には、ブロック電極４が接合される。具体的にブロック電極４は、コレクタ回路パターン２３に接合されるコレクタ電極ブロック４０と、ゲート回路パターン２４に接合されるゲート電極ブロック４１と、エミッタ回路パターン２５に接合されるエミッタ電極ブロック４２及びセンスエミッタ電極ブロック４３と、によって構成される。
コレクタ電極ブロック４０は、積層基板２の上方の大部分を覆うように平面視略方形状に形成される。具体的にコレクタ電極ブロック４０は、半導体素子３の上方を覆う平板部４４と、平板部４４のＸ方向の両端からコレクタ回路パターン２３に向かって突出する一対の突出部４５と、を有している。これにより、コレクタ電極ブロック４０は、Ｙ方向からみて略Ｕ字状を成している。
平板部４４は、一対のコレクタ回路パターン２３、一対のコレクタ回路パターン２３の間に配置される一対の長尺部２５ｂ、２５ｃ、Ｈ部２４ｂ、及び４つの半導体素子３の上方を覆うように平面視略方形状に形成される。平板部４４のＸ方向の幅は、一対のコレクタ回路パターン２３の対向間隔に対応している。平板部４４のＹ方向の幅は、コレクタ回路パターン２３のＹ方向の長さに対応している。また、平板部４４の中央には、厚み方向に貫通する円形の貫通穴４６が形成されている。
突出部４５は、平板部４４のＸ方向の端部からＺ方向下方に向かって突出した概略直方体形状を有する。突出部４５のＸ方向の幅は、コレクタ回路パターン２３の幅よりも僅かに小さい。また、突出部４５のＹ方向の幅は、平板部４４の幅に対応しており、コレクタ回路パターン２３の幅よりも僅かに小さい。また、コレクタ電極ブロック４０の上面側の各角部には、面取りが形成されている。一対の突出部４５は、絶縁板２０の対向する２つの辺に沿って配置される。
平板部４４の下面には、接合材Ｓを介して半導体素子３のコレクタ電極３０が電気的に接合される。また、各突出部４５の下面は、接合材Ｓを介してコレクタ回路パターン２３に電気的に接合される。接合材Ｓは、シート状の金属焼結材を用いることが可能である。例えば、銀等の金属ナノ粒子を含有する銀ナノ粒子シートを用いて焼結した、銀焼結材を接合材Ｓとして用いることができる。なお、接合材Ｓは、銀に限らず、金、銀、銅、アルミニウム、ニッケル等他の金属ナノ粒子を含有する金属ナノ粒子シートを用いて焼結した金属焼結材で構成されてもよい。金属ナノ粒子シートは、金属ナノ粒子をポリエステル等の有機バインダーで結合して形成されている。接合材Ｓは、例えば所定厚みの矩形状に形成される。なお、接合材Ｓは、金属焼結材に限らず半田で構成されてもよい。また、接合材Ｓは、シート状に限らず、ペースト状で構成されてもよい。また、突出部４５のＺ方向の高さは、半導体素子３の厚みとバンプＢの高さを合わせた高さに対応していることが好ましい。
ゲート電極ブロック４１は、Ｘ方向に長い直方体形状を有する。具体的にゲート電極ブロック４１のＸ方向の幅は、Ｌ部２４ａのＸ方向における長尺部の幅に対応している。ゲート電極ブロック４１のＹ方向の幅は、Ｌ部２４ａの幅より僅かに小さくなっている。また、コレクタ電極ブロック４０の上面側の各角部には、面取りが形成されている。ゲート電極ブロック４１の下面は、Ｌ部２４ａのＸ方向における長尺部の上面に接合材Ｓを介して電気的に接合される。
エミッタ電極ブロック４２は、絶縁板２０の長手方向他方側の短辺に沿ってＸ方向に延びる直方体形状を有する。具体的にエミッタ電極ブロック４２のＸ方向及びＹ方向の幅は、エミッタ部２５ａの幅より僅かに小さくなっている。また、エミッタ電極ブロック４２の上面側の各角部には、面取りが形成されている。エミッタ電極ブロック４２の下面は、エミッタ部２５ａの上面に接合材Ｓを介して電気的に接合される。エミッタ電極ブロック４２は、平面視でコレクタ電極ブロック４０（平板部４４）の外側に配置される。
センスエミッタ電極ブロック４３は、Ｘ方向に長い直方体形状を有する。具体的にセンスエミッタ電極ブロック４３のＸ方向及びＹ方向の幅は、センスエミッタ部２５ｄの幅より僅かに小さくなっている。また、コレクタ電極ブロック４０の上面側の各角部には、面取りが形成されている。センスエミッタ電極ブロック４３の下面は、センスエミッタ部２５ｄの上面に接合材Ｓを介して電気的に接合される。センスエミッタ電極ブロック４３は、平面視でコレクタ電極ブロック４０（平板部４４）の外側に配置される。センスエミッタ電極ブロック４３は、ゲート電極ブロック４１とＸ方向で並んで配置される。また、センスエミッタ電極ブロック４３のＸ方向の長さは、ゲート電極ブロック４１の長さよりも小さくなっている。
このように構成されるブロック電極４は、Ｚ方向の高さが等しく設定されている。また、ブロック電極４は、銅やアルミニウム等の熱伝導性の良好な金属材料によって形成されることが好ましい。また、コレクタ電極ブロック４０は、平板部４４と一対の突出部４５を一体的に成形してもよいし、平板部４４と一対の突出部４５を溶接等によって接合して形成してもよい。
また、積層基板２の上方空間には封止樹脂５（図１参照）が充填される。封止樹脂５は、例えば貫通穴４６から充填され、半導体素子３、積層基板２及びブロック電極４を封止する。封止樹脂５には、エポキシ樹脂やシリコーンゲルを用いることが可能である。
ところで、従来の半導体モジュールにおいては、積層基板の上面に半導体素子が配置される。半導体素子の上面にはエミッタ電極が配置され、半導体素子の下面にはコレクタ電極が配置されている。エミッタ電極と積層基板の回路パターンとは、例えばボンディングワイヤによって電気的に接合される。また、積層基板の下面には冷却器が配置される。
従来の構成においては、エミッタ電極で発生する熱が、冷却器を通じて外に放出される。この場合、エミッタ電極が半導体素子の表面側にあるため、発生した熱は、半導体素子の裏面側（コレクタ電極側）に伝えられ、積層基板及び冷却器を通過して外に放出される。
このように、半導体素子はエミッタ電極側で発熱するため、エミッタ電極側で発生した熱を冷却器側であるコレクタ電極側に伝える必要がある。このため、半導体素子の熱伝導率と厚みの分だけ、モジュール全体の熱抵抗が高くなってしまうという問題があった。また、上記のように従来ではエミッタ電極の配線をボンディングワイヤで行うため、配線長が長くなる結果、インダクタンスが増加してしまうという問題もあった。
そこで、本件発明者等は、半導体素子の発熱源であるエミッタ電極の向きに着目し、本発明に想到した。すなわち、本発明の骨子は、半導体素子３の接合方向を従来と逆転させ、エミッタ電極３２を積層基板２側に向けて配置することである。具体的に本実施の形態では、積層基板２の上面に半導体素子３が配置されている。半導体素子３の上面にはコレクタ電極３０が配置され、半導体素子３の下面にはエミッタ電極３２が配置されている。エミッタ電極３２は、バンプＢを介して積層基板２上の回路パターン２２に接合される。
また、半導体素子３の上面側であるコレクタ電極３０には、ブロック電極４（コレクタ電極ブロック４０）が接合される。コレクタ電極ブロック４０は、半導体素子３の上方を覆う平板部４４と、平板部４４の両端から回路パターン２２に向かって突出する突出部４５と、を有する。突出部４５は、回路パターン２２に接合される。
この構成によれば、エミッタ電極３２が積層基板２側に向けられ、エミッタ電極３２がバンプＢを介して積層基板２に接合されるため、エミッタ電極３２で発生した熱は、半導体素子の内部を通ることなく、バンプＢを通じて積層基板２（放熱板２１）に直接伝えることができる。このため、熱抵抗を低減して冷却効率を高めることが可能である。熱抵抗が低減されることで、モジュールサイズをチップサイズに近づけることができ、モジュール全体の小型化を実現することが可能である。また、エミッタ電極３２の配線をバンプＢで実現したことにより、従来のボンディングワイヤに比べて配線長を短くすることができ、インダクタンスを低減することも可能である。
また、コレクタ電極３０の電気的な接続をコレクタ電極ブロック４０で実現したことにより、不要な配線を無くすと共に半導体素子３の熱をコレクタ電極ブロック４０を介して積層基板２に伝えることが可能である。すなわち、コレクタ電極ブロック４０を電気的な接合部材としてだけでなく、伝熱部材としても活用することが可能である。このため、冷却効果を更に高めることが可能である。また、熱容量の高い金属製のブロック電極４を多用したことで、過度熱特性、短絡耐量の高いモジュールを実現することが可能である。
また、本実施の形態において、コレクタ電極ブロック４０における一対の突出部４５の対向する方向は、半導体モジュール１の下面に取付けられる冷却器１０において、コレクタ電極ブロック４０に対応する範囲で冷媒が流れる方向（冷却方向Ｆ）と一致していることが好ましい。冷媒が流れる方向は、例えば、図１に示すように、一方向（Ｘ方向）に溝１０ｂが形成された複数のフィン１０ａを有する冷却器１０において、溝１０ｂと平行であってよい。また、例えば、水冷ジャケットからなる冷却器１０において、水冷ジャケット内部の液体の流れる方向を一対の突出部４５の対向する方向と一致させてもよい。
具体的に図５Ａに示すように、一対の突出部４５は、Ｙ方向に長い直方体形状を有し、Ｘ方向で互いに対向している。この場合、冷却器１０に流れる冷媒の流れ方向（冷却方向Ｆ）は、Ｘ方向に向けられていることが好ましい。この構成によれば、図５Ｂに示すように、冷媒は一方の突出部４５の下方から平板部４４の下方を通じて他方の突出部４５の下方に向かって流れることになる。このように、突出部４５の長手方向（長辺）に垂直な方向に冷媒が流れることによって、広い範囲の冷媒がコレクタ電極ブロック４０の冷却に寄与する。
図５Ｂに示すように、冷媒の中流側（半導体モジュール１のＸ方向中央側）では、バンプＢを介して半導体素子３の熱を冷却器１０側に放出することが可能である。また、冷媒の上流側及び下流側（半導体モジュール１のＸ方向外側）では、平板部４４及び一対の突出部４５を介して半導体素子３の熱を冷却器１０側に放出することが可能である。このように、半導体素子３の両面から効果的に放熱することが可能である。この結果、平板部４４の下方で一対の突出部４５の間に配置された４つの半導体素子３を均一に冷却することが可能である。よって、半導体素子３毎の温度バラツキを抑えることができ、冷却性能を向上することが可能である。
また、本実施の形態において、平板部４４の中央には、厚み方向に貫通する貫通穴４６が形成されている。この構成によれば、貫通穴４６を封止樹脂５の注入口をとして活用することが可能である。これにより、平板部４４と半導体素子３の間に封止樹脂５を万遍なく充填することが可能である。また、封止樹脂５を注入するときに含まれるボイドを容易に抜くことが可能である。
また、本実施の形態において、ゲート電極３１は、エミッタ電極３２よりも平板部４４の中央側に配置されている。すなわち、４つの半導体素子３の各ゲート電極３１は、図３及び図４に示すように平板部４４の中央側に向けられ、各エミッタ電極３２はゲート電極３１よりも外周側に位置している。より具体的に半導体素子３は、平面視で平板部４４の下方に２×２で４つ配置され、半導体素子３のゲート電極３１は、平板部４４の中央で向き合うように配置されている。この構成によれば、発熱箇所であるエミッタ電極３２がモジュールの中央側に集中することがなく、各エミッタ電極３２同士の間隔を離すことが可能である。この結果、モジュールの中央に熱が集中することがなく、熱を分散して冷却効率を高めることが可能である。また、ゲート電極３１が積層基板２の中央側に配置され、ゲート電極３１がバンプＢを介してＨ部２４ｂの枝状に分岐した先端上面に接合されていることで、外部からゲート電極３１までの配線長を短く均一にでき、ゲート発振を抑制することも可能である。
また、本実施の形態において、コレクタ電極ブロック４０の外側には、ゲート電極ブロック４１、エミッタ電極ブロック４２、及びセンスエミッタ電極ブロック４３が配置されている。すなわち、コレクタ電極ブロック４０は、Ｙ方向において、ゲート電極ブロック４１、エミッタ電極ブロック４２、及びセンスエミッタ電極ブロック４３の間に挟まれるように配置されている。この構成によれば、エミッタ電極ブロック４２及びセンスエミッタ電極ブロック４３がコレクタ電極ブロック４０の外側に配置されることで、外部接続を取り易くすることが可能である。
また、一般に半導体モジュールは、スイッチング動作に伴ってチップが発熱するため、その接合部分に熱応力が加わる結果、歪みが生じ得るおそれがある。そのため、従来では、装置の信頼性を確保すべく、チップと基板を接合する半田バンプの接合高さを調節して半田バンプの中央部分をくびれさせて太鼓形状とした技術が提案されている。この構成によれば、接合部分の応力集中を抑制することが可能であるが、半田バンプの接合高さをコントロールするための構成及び工程が複雑化してモジュール全体のコストアップの要因となり得る。
そこで、本件発明者等は、バンプの材質及びその形成方法に着目し、本発明に想到した。具体的に本実施の形態では、金属焼結材で構成されるバンプＢが、Ｚ方向に延びる柱形状を有している。バンプＢの上端はエミッタ電極３２又はゲート電極３１に接合され、バンプＢの下端は回路パターン２２（長尺部２５ｂ又はＨ部２４ｂ）に接合されている。更にバンプＢは、半導体素子３の各電極又は回路パターン２２に対する接合部分に比べて中間部分が窪んだ形状を有している。
この構成によれば、バンプＢの中間部分が窪んでいることで、バンプＢの接合部分の界面近傍が中間部分に比べた幅広となり、滑らかな外面形状で接合が可能である。この結果、当該界面における熱応力の集中を抑制して、熱応力に伴うバンプＢの歪みを低減することが可能である。例えば、バンプＢの界面（接合面）における剥離やクラックの発生を抑制することができる。また、詳細は後述するが、バンプＢを金属焼結材で構成することにより、複雑な高さ制御を行うことなく上記の窪み形状を形成することが可能である。したがって、簡易な構成で装置の信頼性を高めることが可能である。
ここで、図１１を参照してバンプＢの更なる詳細形状について説明する。図１１は、本実施の形態に係るバンプ形状のバリエーションを示す模式図である。バンプＢは、ＸＹ平面で切断した断面が概して円形状を有している。また、上記したように、バンプＢは、高さ方向の中間部分が接合部分に比べて窪んだ形状を成している。より具体的には、図１１Ａに示すように、バンプＢは、半導体素子３側に接合された第１接合部Ｂ１と、積層基板２側に接続された第２接合部Ｂ２と、第１接合部Ｂ１と第２接合部Ｂ２との間で窪んだ窪み部Ｂ３と、を有している。
第１接合部Ｂ１の幅（外径）をＤ１、第２接合部Ｂ２の幅（外径）をＤ２、窪み部Ｂ３の幅（外径）をＤ３とすると、Ｄ１＝Ｄ２＞Ｄ３の関係が成立する。すなわち、第１接合部Ｂ１の外径Ｄ１と第２接合部Ｂ２の外径Ｄ２は等しく、窪み部Ｂ３の外径Ｄ３は、外径Ｄ１、Ｄ２より小さくなっている。また、バンプＢの高さ（半導体素子３と積層基板２の対向間隔）をＴ、窪み部Ｂ３と半導体素子３（電極）との距離をＴ１、窪み部Ｂ３と積層基板２（回路パターン２２）との距離をＴ２とすると、Ｔ＝Ｔ１＋Ｔ２、Ｔ１＝Ｔ２の関係が成立する。すなわち、窪み部Ｂ３は、バンプＢの高さ方向における中心（第１接合部Ｂ１と第２接合部Ｂ２との中央部分）に位置している。
第１接合部Ｂ１の外面は、半導体素子３（電極）における接合面に対して成す角θ１が鋭角となるフィレット形状を成している。同様に第２接合部Ｂ２の外面は、積層基板２（回路パターン２２）における接合面に対して成す角θ２が鋭角となるフィレット形状を成している。図１１Ａでは、θ１＝θ２の関係が成立している。すなわち、角θ１と角θ２は等しくなっている。
このように、第１接合部Ｂ１及び第２接合部Ｂ２の外面をフィレット形状としたことで、バンプＢの接合部分の界面が滑らかに電極又は回路パターン２２に接合可能となる。この結果、当該界面近傍に加わる熱応力が分散され、バンプＢを破断し難くすることが可能である。
なお、図１１Ａでは、窪み部Ｂ３がバンプＢの高さ方向中央部分に位置する構成としたが、この構成に限定されず、適宜変更が可能である。例えば、図１１Ｂに示すように、窪み部Ｂ３は、半導体素子３側に偏って配置されてもよい（Ｔ１＜Ｔ２）。この場合、第１接合部Ｂ１のフィレット形状が半導体素子３に対する接合面と成す角θ１は、第２接合部Ｂ２のフィレット形状が積層基板２に対する接合面と成す角θ２よりも小さくなっている（θ１＜θ２）。この構成によれば、熱は半導体素子３のエミッタ電極３２で発生するため、半導体素子３側の角θ１を小さくすることで熱応力の分散効果をより高めることが可能である。
また、図１１Ｂにおいて、エミッタ電極３２は、ゲート電極３１よりも積層基板２の外側に位置している。この構成によれば、発熱箇所であるエミッタ電極３２がモジュールの中央側に集中することがなく、各エミッタ電極３２同士の間隔を離すことが可能である。この結果、モジュールの中央に熱が集中することがなく、熱を分散して冷却効率を高めることが可能である。
また、１つのエミッタ電極３２に接合されたバンプＢは複数（本実施の形態では３つ）設けられている。すなわち、エミッタ電極３２は、複数のバンプＢによって回路パターン２２に接合されている。この構成によれば、上記したように半導体素子３の熱は主にエミッタ電極３２で発生するため、エミッタ電極３２に複数のバンプＢを配置することで、これらのバンプＢを介した熱の排出性（冷却性能）を更に向上することが可能である。また、エミッタ電極３２に複数のバンプＢを並べて配置したことで、単一のバンプＢを配置した場合に比べて、熱応力の分散効果を更に高めることが可能である。
また、エミッタ電極３２は、ゲート電極３１よりも一対の突出部４５側に位置している。更に、複数のバンプＢは、一対の突出部４５の延在方向（Ｙ方向）に沿って並んで配置されている。この構成によれば、複数のバンプＢを突出部４５に近づけて配置することが可能である。突出部４５（コレクタ電極ブロック４０）は、熱伝導性の良好な金属の塊で形成されるため、バンプＢが突出部４５に近づくことで上記した熱の排出性を更に向上することが可能である。
次に、図６から図１０を参照して、本実施の一態様に係る半導体モジュールの製造方法について説明する。図６から図１０は、本実施の形態に係る半導体モジュールの製造方法の一工程例を示す斜視図である。なお、以下に示す半導体モジュールの製造方法は、あくまで一例であり、この構成に限定されず、適宜変更が可能である。また、以下の図では、説明の便宜上、放熱板を省略している。また、図６、７、９、１０の各図Ａ、Ｂは、各工程の前後の状態を示す図である。また、図８Ａはバンプ塗布工程の斜視図であり、図８Ｂは図８Ａの断面模式図である。
本実施の形態に係る半導体モジュール１の製造方法は、積層基板２及びブロック電極４を準備する準備工程と、コレクタ電極ブロック４０に半導体素子３を配置するチップ配置工程（図６参照）と、積層基板２にゲート電極ブロック４１、エミッタ電極ブロック４２、及びセンスエミッタ電極ブロック４３を配置するブロック電極配置工程（図７参照）と、半導体素子３にバンプを配置するバンプ塗布工程（図８参照）と、バンプが塗布された半導体素子３を積層基板２に接合するバンプ接合工程（図９、１０参照）と、封止樹脂５を充填する封止工程（図１参照）と、をこの順に実施して構成される。なお、これらの各工程の順序は、矛盾が生じない限り、適宜変更が可能である。
先ず、予め上記の積層基板２及びブロック電極４（コレクタ電極ブロック４０、ゲート電極ブロック４１、エミッタ電極ブロック４２、及びセンスエミッタ電極ブロック４３）を準備しておく（準備工程）。
次に、チップ配置工程が実施される。図６Ａ及び図６Ｂに示すように、チップ工程では、平板部４４の下面にコレクタ電極３０を向けて４つの半導体素子３が配置される。半導体素子３の上面（コレクタ面）には、接合材Ｓ（図４参照）が配置され、平板部４４の所定箇所に配置される。このとき、各半導体素子３のゲート電極３１が、エミッタ電極３２に対してＸ方向内側となるように配置される。そして、半導体素子３のコレクタ面が平板部４４に向かって所定圧力で加圧されると共に、所定温度で所定時間加熱されることにより、半導体素子３と平板部４４が接合材Ｓを介して電気的に接合される。なお、接合材Ｓは、予め半導体素子３の形状に合わせてシート状に形成されたものを用いてもよいし、ペースト状の金属焼結材等をコレクタ面に塗布するようにしてもよい。
次に、第１ブロック電極配置工程が実施される。図７Ａ及び図７Ｂに示すように、第１ブロック電極配置工程では、ゲート電極ブロック４１、エミッタ電極ブロック４２、及びセンスエミッタ電極ブロック４３が回路パターン２２の所定箇所に配置される。具体的にゲート電極ブロック４１は、Ｌ部２４ａの上面に接合材Ｓを介して配置される。エミッタ電極ブロック４２は、エミッタ部２５ａの上面に接合材Ｓを介して配置される。センスエミッタ電極ブロック４３は、センスエミッタ部２５ｄの上面に接合材Ｓを介して配置される。そして、これらのブロック電極４が積層基板２に向かって所定圧力で加圧されると共に、所定温度で所定時間加熱されることにより、コレクタ電極ブロック４０を除いたブロック電極４と各回路パターン２２が接合材Ｓを介して電気的に接合される。
次に、バンプ塗布工程が実施される。図８Ａに示すように、バンプ塗布工程では、エミッタ電極３２及びゲート電極３１に所定高さのバンプＢが配置される。また、一対の突出部４５の下面に接合材Ｓが配置される。なお、バンプＢは、接合材Ｓの下面よりも僅かに突出する高さを有することが好ましい。
より具体的にバンプＢは、先端が先細りの円錐形状となるように塗布される。上記したように、バンプＢには、所定粘度を有するペースト状の金属焼結材が用いられる。金属焼結材は、塗布後にバンプＢが円錐形状を維持することが可能な粘度、すなわちバンプＢの定型性を保つことが可能な粘度を有することが好ましい。言い換えると、塗布後にバンプＢが流れてしまうような粘度は好ましくない。
また、図８Ｂに示すように、バンプＢは、一対の突出部４５の端面（接合材Ｓの端面）よりも先端が突出するように塗布される。すなわち、バンプＢの塗布高さＨ（円錐の高さ）は、接合材Ｓの端面からの突出高さがΔＨとなる高さである。なお、バンプＢの塗布高さＨは、０．３ｍｍ以上、３．０ｍｍ以下である。好ましくは、０．６ｍｍ以上、１．５ｍｍ以下である。バンプＢの底面の外径（円錐の最大直径）は、塗布高さＨの５０％以上、９０％以下である。好ましくは、６０％以上、８０％以下である。バンプＢの塗布高さＨ、及び底面の外径を調整することで、後述するバンプＢの窪み形状をコントロールすることが可能である。
上記したように、エミッタ電極３２には、複数のバンプＢが並べて配置されている。本実施の形態では、ペースト状の金属焼結材でバンプＢを構成したことにより、バンプＢ間の距離を可能な限り小さくして近接配置することが可能である。詳細は後述するが、金属焼結材は、加熱しても溶融せず定型性を有するため、隣接するバンプＢ同士が接触することなく半導体素子３と積層基板２間の導通を確保することが可能である。この結果、エミッタ電極３２を小さくすることができ、モジュール全体の小型化を実現することが可能である。
次に、バンプ接合工程が実施される。図９Ａ及び図９Ｂに示すように、バンプ接合工程では、バンプＢを介してエミッタ電極３２が回路パターン２２に接合されると共に、接合材Ｓを介して一対の突出部４５が回路パターン２２に接合される。具体的にエミッタ電極３２に配置されたバンプＢは、一対の長尺部２５ｂ、２５ｃの上面に位置づけられ、ゲート電極３１に配置されたバンプＢは、Ｈ部２４ｂの上面に位置づけられる。また、一対の突出部４５が一対のコレクタ回路パターン２３の上面に接合材Ｓを介して配置される。
より具体的には、図１０Ａに示すように、各バンプＢの先端が積層基板２側に向けられ、各バンプＢの先端は、接合対象となる所定の回路パターン２２に向けて押し付けられる。各バンプＢの先端は、一対の突出部４５が接合材Ｓを介して回路パターン２２に接触（接合）するまで押し付けられる。これにより、バンプＢの先端は、回路パターン２２の表面で外側に拡がり、幅広な形状を成す（図１０Ｂ参照）。この結果、バンプＢは、図１１に示すような中間部分が窪んだ太鼓形状に形成される。
すなわち、図１１に示すバンプＢの形状において、第１接合部Ｂ１及び窪み部Ｂ３の一部の形状は、図８に示すバンプ塗布工程で予め形成される。そして、バンプ接合工程でバンプＢの先端が僅かに押し潰されることで、第２接合部Ｂ２及び窪み部Ｂ３の他の一部の形状が形成される。なお、バンプＢの接合高さＴは、バンプＢの塗布高さＨに対して、２０％以上、５５％以下である。好ましくは、２５％以上、４０％以下である。大きすぎると第２接合部Ｂ２が拡がらず、第２接合部Ｂ２近傍でバンプＢが破損するおそれがある。また、小さすぎると第２接合部Ｂ２側が拡がりすぎ、第１接合部Ｂ１近傍でバンプＢが破損するおそれがある。
この場合、一対の突出部４５は、バンプＢの接合高さＴを規定すると共に、バンプＢの対向形状を制御する役割を果たす。すなわち、バンプＢの接合高さＴ及びバンプＢの太鼓形状は、一対の突出部４５の高さに応じて調整することが可能である。なお、一対の突出部４５の高さは、半導体素子３の厚さにバンプＢの接合高さＴを加えた範囲に設定されることが好ましい。
このように、本実施の形態では、金属の粘度を利用し、円錐形状に塗布されたバンプＢの先端を一対の突出部４５の高さに応じて回路パターン２２に押し付けることにより、バンプＢの中間部分に窪み部Ｂ３を形成している。これにより、簡易な工程でバンプＢを回路パターン２２に接合することが可能である。
また、バンプ接合工程においては、バンプＢの先端を回路パターン２２に向けて押し付けてバンプＢの中間部分に窪み部Ｂ３を形成した後、バンプＢを加熱して硬化させる。具体的には、コレクタ電極ブロック４０が積層基板２に向かって所定圧力で加圧されると共に、所定温度で所定時間加熱されることにより、エミッタ電極３２がバンプＢを介して回路パターン２２に接合され、コレクタ電極ブロック４０が接合材Ｓを介してコレクタ回路パターン２３に接合される。なお、加熱後においては、バンプＢは、全体の外形を維持しつつも僅かに収縮するが、溶融することがなく一定の定型性を有する。この結果、隣接するバンプＢ同士が接触することはない。
次に、封止工程が実施される。図１に示すように、封止工程では、積層基板２の上方空間が封止樹脂５によって封止される。例えば、積層基板２の周囲に矩形状の枠体（不図示）を配置し、貫通穴４６から封止樹脂５を枠体内の空間に万遍なく充填することが可能である。封止樹脂５が硬化されることで、積層基板２、半導体素子３、及びブロック電極４が封止される。これにより、一体化した半導体モジュール１が完成される。
以上説明したように、本発明によれば、半導体素子３の接合方向を従来と逆転させ、エミッタ電極３２を積層基板２側に向けて配置したことで、熱抵抗を低減すると共にインダクタンスを低減することが可能である。また、従来に比べてワイヤ等の構成を省略することができ、モジュール全体構成の簡略化及び小型化を実現することが可能である。また、ペースト状の金属焼結材を円錐形状に塗布してバンプＢを形成し、その先端を接合面に押し付けてバンプＢを太鼓形状としたことにより、簡易な構成で熱応力に伴うバンプの歪みを低減して装置の信頼性を高めることができる。
また、上記実施の形態において、半導体素子３の個数及び配置箇所は、上記構成に限定されず、適宜変更が可能である。
また、上記実施の形態において、回路パターン２２の個数及びレイアウトは、上記構成に限定されず、適宜変更が可能である。
また、上記実施の形態では、積層基板２や半導体素子３が平面視矩形状又は方形状に形成される構成としたが、この構成に限定されない。積層基板２や半導体素子３は、上記以外の多角形状に形成されてもよい。
また、上記実施の形態では、バンプＢが、ＸＹ平面で切断した断面が概して円形状を有する場合について説明したが、この構成に限定されない。バンプＢの断面形状は、四角等の多角形状や星形等、適宜変更が可能である。また、半導体素子３の各電極に対するバンプＢの配置個数は、上記の例に限らず、適宜変更が可能である。
また、上記実施の形態では、バンプ塗布工程において、円錐形状のバンプＢを半導体素子３側に形成する場合に説明したが、この構成に限定されない。バンプ塗布工程では、回路パターン２２側に円錐形状のバンプＢを形成してもよい。
また、本実施の形態及び変形例を説明したが、他の実施の形態として、上記実施の形態及び変形例を全体的又は部分的に組み合わせたものでもよい。
また、本実施の形態は上記の実施の形態及び変形例に限定されるものではなく、技術的思想の趣旨を逸脱しない範囲において様々に変更、置換、変形されてもよい。さらに、技術の進歩又は派生する別技術によって、技術的思想を別の仕方で実現することができれば、その方法を用いて実施されてもよい。したがって、特許請求の範囲は、技術的思想の範囲内に含まれ得る全ての実施態様をカバーしている。
下記に、上記実施の形態における特徴点を整理する。
上記実施の形態に記載の半導体モジュールは、絶縁板の上面に回路パターンが配置され、前記絶縁板の下面に放熱板が配置された積層基板と、上面にコレクタ電極が配置され、下面にエミッタ電極とゲート電極が配置され、前記回路パターンの上面にバンプを介して前記エミッタ電極と前記ゲート電極が接合された半導体素子と、を備え、前記バンプは、金属焼結材によって接合部分に比べて中間部分が窪んだ形状に形成されることを特徴とする。
また、上記の半導体モジュールにおいて、前記バンプは、前記半導体素子側に接合された第１接合部と、前記積層基板側に接続された第２接合部と、前記第１接合部と前記第２接合部との間で窪んだ窪み部と、を有し、前記第１接合部及び前記第２接合部は、接合面に対して成す角が鋭角となるフィレット形状を有することを特徴とする。
また、上記の半導体モジュールにおいて、前記窪み部は、前記第１接合部と前記第２接合部との中央部分に位置することを特徴とする。
また、上記の半導体モジュールにおいて、前記窪み部は、前記半導体素子側に偏って配置されていることを特徴とする。
また、上記の半導体モジュールにおいて、前記第１接合部のフィレット形状が前記半導体素子に対する接合面と成す角は、前記第２接合部のフィレット形状が前記積層基板に対する接合面と成す角よりも小さいことを特徴とする。
また、上記の半導体モジュールにおいて、前記エミッタ電極は、前記ゲート電極よりも前記積層基板の外側に位置していることを特徴とする。
また、上記の半導体モジュールにおいて、前記エミッタ電極に接合された前記バンプは複数設けられていることを特徴とする。
また、上記の半導体モジュールは、前記コレクタ電極に接合されたブロック電極を更に備え、前記ブロック電極は、前記半導体素子の上方を覆う平板部と、前記平板部の両端から前記回路パターンに向かって突出して前記回路パターンに接合された一対の突出部と、を有することを特徴とする。
また、上記の半導体モジュールにおいて、前記一対の突出部は、前記絶縁板の対向する２つの辺に沿って配置され、前記エミッタ電極は、前記ゲート電極よりも前記一対の突出部側に位置していることを特徴とする。
また、上記の半導体モジュールにおいて、前記エミッタ電極は、複数の前記バンプによって前記回路パターンに接合され、複数の前記バンプは、前記一対の突出部の延在方向に沿って並んで配置されていることを特徴とする。
また、上記の半導体モジュールにおいて、前記半導体素子は、平面視で前記平板部の下方に２×２で４つ配置され、各半導体素子の前記ゲート電極は、前記平板部の中央で向き合うように配置されることを特徴とする。
また、上記実施の形態に記載の半導体モジュールの製造方法は、絶縁板の上面に回路パターンが配置され、前記絶縁板の下面に放熱板が配置された積層基板に半導体素子を接合する半導体モジュールの製造方法であって、前記半導体素子の接合面にペースト状の金属焼結材で構成されるバンプを先端が先細りの円錐形状となるように塗布するバンプ塗布工程と、前記バンプの先端を前記回路パターンに向けて押し付け、前記バンプの中間部分に窪み部を形成して接合するバンプ接合工程と、を実施することを特徴とする。
また、上記実施の形態に記載の半導体モジュールの製造方法は、前記バンプ塗布工程の前に、前記半導体素子の上方を覆う平板部と、前記平板部の両端から前記回路パターンに向かって突出する一対の突出部と、を有するブロック電極に前記半導体素子を配置するチップ配置工程を実施し、前記チップ配置工程において、前記平板部の下面にコレクタ電極を向けて前記半導体素子を配置し、前記バンプ接合工程において、前記一対の突出部を前記回路パターンに接合することを特徴とする。
また、上記実施の形態に記載の半導体モジュールの製造方法は、前記バンプ塗布工程において、前記バンプは前記一対の突出部の端面よりも先端が突出するように塗布されることを特徴とする。
また、上記実施の形態に記載の半導体モジュールの製造方法は、前記バンプ接合工程において、前記バンプの先端を前記回路パターンに向けて押し付けて前記バンプの中間部分に窪み部を形成した後、前記バンプを加熱して硬化させることを特徴とする。
以上説明したように、本発明は、簡易な構成で熱応力に伴うバンプの歪みを低減して装置の信頼性を高めることができるという効果を有し、特に、半導体モジュール及び半導体モジュールの製造方法に有用である。
１ ：半導体モジュール
２ ：積層基板
３ ：半導体素子
４ ：ブロック電極
５ ：封止樹脂
１０ ：冷却器
１０ａ ：フィン
１０ｂ ：溝
２０ ：絶縁板
２１ ：放熱板
２２ ：回路パターン
２３ ：コレクタ回路パターン
２４ ：ゲート回路パターン
２４ａ ：Ｌ部
２４ｂ ：Ｈ部
２５ ：エミッタ回路パターン
２５ａ ：エミッタ部
２５ｂ ：長尺部
２５ｃ ：長尺部
２５ｄ ：センスエミッタ部
３０ ：コレクタ電極
３１ ：ゲート電極
３２ ：エミッタ電極
４０ ：コレクタ電極ブロック
４１ ：ゲート電極ブロック
４２ ：エミッタ電極ブロック
４３ ：センスエミッタ電極ブロック
４４ ：平板部
４５ ：突出部
４６ ：貫通穴
Ｂ ：バンプ
Ｂ１ ：第１接合部
Ｂ２ ：第２接合部
Ｂ３ ：窪み部
Ｄ１ ：第１接合部の外径
Ｄ２ ：第２接合部の外径
Ｄ３ ：第３接合部の外径
Ｈ ：バンプの塗布高さ
Ｓ ：接合材
Ｔ ：バンプの接合高さ
θ１ ：第１接合部が接合面に対して成す角
θ２ ：第２接合部が接合面に対して成す角

Claims (15)

  1. 絶縁板の上面に回路パターンが配置され、前記絶縁板の下面に放熱板が配置された積層基板と、
    上面にコレクタ電極が配置され、下面にエミッタ電極とゲート電極が配置され、前記回路パターンの上面にバンプを介して前記エミッタ電極と前記ゲート電極が接合された半導体素子と、を備え、
    前記バンプは、金属焼結材によって接合部分に比べて中間部分が窪んだ形状に形成されることを特徴とする半導体モジュール。
  2. 前記バンプは、
    前記半導体素子側に接合された第１接合部と、
    前記積層基板側に接続された第２接合部と、
    前記第１接合部と前記第２接合部との間で窪んだ窪み部と、を有し、
    前記第１接合部及び前記第２接合部は、接合面に対して成す角が鋭角となるフィレット形状を有することを特徴とする請求項１に記載の半導体モジュール。
  3. 前記窪み部は、前記第１接合部と前記第２接合部との中央部分に位置することを特徴とする請求項２に記載の半導体モジュール。
  4. 前記窪み部は、前記半導体素子側に偏って配置されていることを特徴とする請求項２に記載の半導体モジュール。
  5. 前記第１接合部のフィレット形状が前記半導体素子に対する接合面と成す角は、前記第２接合部のフィレット形状が前記積層基板に対する接合面と成す角よりも小さいことを特徴とする請求項４に記載の半導体モジュール。
  6. 前記エミッタ電極は、前記ゲート電極よりも前記積層基板の外側に位置していることを特徴とする請求項１から請求項５のいずれかに記載の半導体モジュール。
  7. 前記エミッタ電極に接合された前記バンプは複数設けられていることを特徴とする請求項６に記載の半導体モジュール。
  8. 前記コレクタ電極に接合されたブロック電極を更に備え、
    前記ブロック電極は、
    前記半導体素子の上方を覆う平板部と、
    前記平板部の両端から前記回路パターンに向かって突出して前記回路パターンに接合された一対の突出部と、を有することを特徴とする請求項１から請求項７のいずれかに記載の半導体モジュール。
  9. 前記一対の突出部は、前記絶縁板の対向する２つの辺に沿って配置され、
    前記エミッタ電極は、前記ゲート電極よりも前記一対の突出部側に位置していることを特徴とする請求項８に記載の半導体モジュール。
  10. 前記エミッタ電極は、複数の前記バンプによって前記回路パターンに接合され、
    複数の前記バンプは、前記一対の突出部の延在方向に沿って並んで配置されていることを特徴とする請求項９に記載の半導体モジュール。
  11. 前記半導体素子は、平面視で前記平板部の下方に２×２で４つ配置され、各半導体素子の前記ゲート電極は、前記平板部の中央で向き合うように配置されることを特徴とする請求項８から請求項１０のいずれかに記載の半導体モジュール。
  12. 絶縁板の上面に回路パターンが配置され、前記絶縁板の下面に放熱板が配置された積層基板に半導体素子を接合する半導体モジュールの製造方法であって、
    前記半導体素子の接合面にペースト状の金属焼結材で構成されるバンプを先端が先細りの円錐形状となるように塗布するバンプ塗布工程と、
    前記バンプの先端を前記回路パターンに向けて押し付け、前記バンプの中間部分に窪み部を形成して接合するバンプ接合工程と、を実施することを特徴とする半導体モジュールの製造方法。
  13. 前記バンプ塗布工程の前に、前記半導体素子の上方を覆う平板部と、前記平板部の両端から前記回路パターンに向かって突出する一対の突出部と、を有するブロック電極に前記半導体素子を配置するチップ配置工程を実施し、
    前記チップ配置工程において、前記平板部の下面にコレクタ電極を向けて前記半導体素子を配置し、
    前記バンプ接合工程において、前記一対の突出部を前記回路パターンに接合することを特徴とする請求項１２に記載の半導体モジュールの製造方法。
  14. 前記バンプ塗布工程において、前記バンプは前記一対の突出部の端面よりも先端が突出するように塗布されることを特徴とする請求項１３に記載の半導体モジュールの製造方法。
  15. 前記バンプ接合工程において、前記バンプの先端を前記回路パターンに向けて押し付けて前記バンプの中間部分に窪み部を形成した後、前記バンプを加熱して硬化させることを特徴とする請求項１３又は請求項１４に記載の半導体モジュールの製造方法。
JP2020017650A 2020-02-05 2020-02-05 半導体モジュール及び半導体モジュールの製造方法 Active JP7490974B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2020017650A JP7490974B2 (ja) 2020-02-05 2020-02-05 半導体モジュール及び半導体モジュールの製造方法
US17/139,065 US11705419B2 (en) 2020-02-05 2020-12-31 Packaging structure for bipolar transistor with constricted bumps
DE102021200017.7A DE102021200017A1 (de) 2020-02-05 2021-01-05 Halbleitermodul und verfahren zum herstellen eines halbleitermoduls
CN202110012028.7A CN113224022A (zh) 2020-02-05 2021-01-06 半导体模块和半导体模块的制造方法
US18/320,004 US20230307400A1 (en) 2020-02-05 2023-05-18 Manufucturing method of packaging structure for bipolar transistor with constricted bumps

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020017650A JP7490974B2 (ja) 2020-02-05 2020-02-05 半導体モジュール及び半導体モジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2021125546A true JP2021125546A (ja) 2021-08-30
JP7490974B2 JP7490974B2 (ja) 2024-05-28

Family

ID=76853626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020017650A Active JP7490974B2 (ja) 2020-02-05 2020-02-05 半導体モジュール及び半導体モジュールの製造方法

Country Status (4)

Country Link
US (2) US11705419B2 (ja)
JP (1) JP7490974B2 (ja)
CN (1) CN113224022A (ja)
DE (1) DE102021200017A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7532787B2 (ja) * 2020-02-05 2024-08-14 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039242A (ja) * 2003-06-26 2005-02-10 Toshiba Corp 半導体装置及びその製造方法
JP2006073664A (ja) * 2004-08-31 2006-03-16 Toshiba Corp 半導体モジュール
JP2006165240A (ja) * 2004-12-07 2006-06-22 Matsushita Electric Ind Co Ltd 電子部品接続用突起電極およびその製造方法
JP2008218474A (ja) * 2007-02-28 2008-09-18 Shinkawa Ltd ボンディング装置及び方法
JP2014007366A (ja) * 2012-05-28 2014-01-16 Toyota Industries Corp 半導体装置及び半導体装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61156745A (ja) 1984-12-28 1986-07-16 Fujitsu Ltd チツプ実装法
JPH02235352A (ja) 1989-03-08 1990-09-18 Sharp Corp 半導体装置の接続方法
JP2555811B2 (ja) 1991-09-10 1996-11-20 富士通株式会社 半導体チップのフリップチップ接合方法
DE102007012154B4 (de) * 2007-03-12 2014-05-08 Infineon Technologies Ag Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
US9033511B2 (en) 2009-09-16 2015-05-19 Nec Display Solutions, Ltd. Illuminating device including reflective polarizing plate and projection display device using the same
TWI500135B (zh) * 2012-12-10 2015-09-11 Ind Tech Res Inst 堆疊式功率元件模組
US9576932B2 (en) * 2013-03-09 2017-02-21 Adventive Ipbank Universal surface-mount semiconductor package
US9806045B2 (en) * 2013-08-29 2017-10-31 Taiwan Semiconductor Manufacturing Company Ltd. Interconnection structure including a metal post encapsulated by solder joint having a concave outer surface
JP6804181B2 (ja) 2014-07-22 2020-12-23 日産自動車株式会社 電力用半導体モジュール及びその実装方法
US10340241B2 (en) * 2015-06-11 2019-07-02 International Business Machines Corporation Chip-on-chip structure and methods of manufacture
JP6955954B2 (ja) * 2017-10-10 2021-10-27 日立Astemo株式会社 電子制御装置
JP7056440B2 (ja) 2018-07-26 2022-04-19 住友電気工業株式会社 光半導体素子の製造方法
EP3648159B1 (en) * 2018-10-31 2021-12-15 Infineon Technologies Austria AG Semiconductor package and method of fabricating a semiconductor package
TWI698969B (zh) * 2019-08-14 2020-07-11 朋程科技股份有限公司 功率元件封裝結構
JP7532787B2 (ja) * 2020-02-05 2024-08-14 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039242A (ja) * 2003-06-26 2005-02-10 Toshiba Corp 半導体装置及びその製造方法
JP2006073664A (ja) * 2004-08-31 2006-03-16 Toshiba Corp 半導体モジュール
JP2006165240A (ja) * 2004-12-07 2006-06-22 Matsushita Electric Ind Co Ltd 電子部品接続用突起電極およびその製造方法
JP2008218474A (ja) * 2007-02-28 2008-09-18 Shinkawa Ltd ボンディング装置及び方法
JP2014007366A (ja) * 2012-05-28 2014-01-16 Toyota Industries Corp 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP7490974B2 (ja) 2024-05-28
US11705419B2 (en) 2023-07-18
CN113224022A (zh) 2021-08-06
US20230307400A1 (en) 2023-09-28
US20210242156A1 (en) 2021-08-05
DE102021200017A1 (de) 2021-08-05

Similar Documents

Publication Publication Date Title
US6448645B1 (en) Semiconductor device
JP6234630B2 (ja) パワーモジュール
JP3879150B2 (ja) 半導体装置
JP6143884B2 (ja) パワーモジュール
CN109314063B (zh) 电力用半导体装置
JP7238277B2 (ja) 半導体装置、リードフレーム及び半導体装置の製造方法
KR102163662B1 (ko) 양면 냉각 파워 모듈 및 이의 제조방법
JP4285470B2 (ja) 半導体装置
JP7532787B2 (ja) 半導体モジュール及び半導体モジュールの製造方法
JP2021145082A (ja) 半導体モジュール及びワイヤボンディング方法
US20230307400A1 (en) Manufucturing method of packaging structure for bipolar transistor with constricted bumps
JP4586508B2 (ja) 半導体装置およびその製造方法
JP2021082714A (ja) 半導体装置
JP7529038B2 (ja) 半導体装置及び半導体装置の製造方法
JP5840102B2 (ja) 電力用半導体装置
JP7322467B2 (ja) 半導体装置
US11450623B2 (en) Semiconductor device
JP6274986B2 (ja) パワー半導体モジュールおよびその製造方法
JP2020096085A (ja) 半導体装置
JP6741135B1 (ja) 半導体モジュール及び半導体モジュールの製造方法
JP7570298B2 (ja) 半導体装置
WO2023203688A1 (ja) 半導体装置および半導体装置の製造方法
WO2023136264A1 (ja) 樹脂封止型半導体装置
JP2023017320A (ja) 半導体装置
JP2022076164A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230116

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20231019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240429

R150 Certificate of patent or registration of utility model

Ref document number: 7490974

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150