JP6804181B2 - 電力用半導体モジュール及びその実装方法 - Google Patents
電力用半導体モジュール及びその実装方法 Download PDFInfo
- Publication number
- JP6804181B2 JP6804181B2 JP2014148849A JP2014148849A JP6804181B2 JP 6804181 B2 JP6804181 B2 JP 6804181B2 JP 2014148849 A JP2014148849 A JP 2014148849A JP 2014148849 A JP2014148849 A JP 2014148849A JP 6804181 B2 JP6804181 B2 JP 6804181B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- electrode
- bonding material
- main surface
- power semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
Landscapes
- Wire Bonding (AREA)
Description
図1は、本発明の第1の実施形態である電力用半導体モジュールの実装方法を使って組み立てた電力用半導体モジュール1を示す断面図である。図1において、それぞれセラミックからなる絶縁基板2と絶縁基板3は、それぞれの第1主面2a、3aを互いに対向させた間に、電力用半導体チップとしての縦型の電力用トランジスタチップ4と還流ダイオードチップ5を介在させている。還流ダイオードチップ5は、本実施形態においては、特許請求の範囲における電気装置に相当する。電力用トランジスタチップ4と還流ダイオードチップ5は、ブリッジ回路の1アーム分を構成する。
次に、第1実施形態の第1変形例の電力用半導体モジュール及びその実装方法を説明する。図5は、第1変形例の電力用半導体モジュールを示す断面図である。図5中、8は絶縁基板2上の導体箔23と絶縁基板3上の導体箔33との間を電気的に接続する金属板であり、8aは同じく絶縁基板2上の導体箔21と絶縁基板3上の導体箔32との間を電気的に接続する金属板である。なお、金属板8、8aは特許請求の範囲における電気装置に相当する。金属板8、8aの厚みの寸法公差がハンダ7など第2種の接合材の許容範囲内であれば、このような構成も可能である。このように高さが揃った金属板8、8aにて電力用トランジスタチップ4を挟み込むように配置し、ハンダ7で金属板8、8aと、絶縁基板2の導体箔21、23、絶縁基板3の導体箔23、33とを接合する。この構造によりバンプ61、62の接合信頼度を高めることができるという効果がある。なぜなら、外力は、ほとんど絶縁基板2、3と金属板8、8aとの接合部に受け止められ、バンプ61、62の両端部の接合部には外力が及ばないからである。
次に、第1実施形態の第2変形例の電力用半導体モジュール及びその実装方法を説明する。第2変形例は、図5に示した第1変形例の金属板8を受動素子で置き換えた例である。すなわち、図6に示すように、金属板8をゲート抵抗であるチップ抵抗9に置き換えてもよい。図6において、チップ抵抗9は、両端部にそれぞれ電極91、92を備えている。電極91は、チップ抵抗9の図中右側面から上面の右端部及び下面の右端部にかけて形成されている。同様に、電極92は、チップ抵抗9の図中左側面から上面の左端部及び下面の左端部にかけて形成されている。そして、電極91は、ハンダ7により、絶縁基板2の導体箔23及び絶縁基板3の導体箔33と接合されている。同様に、電極92は、ハンダ7により、絶縁基板2の導体箔24及び絶縁基板3の導体箔34と接合されている。さらには、改めて図示しないが金属板8もしくは8aを、たとえばキャパシタチップなどの回路上で必要な他の受動素子で置き換えてもよい。
次に、本発明に係る電力用半導体モジュール及びその実装方法の第2実施形態を説明する。図7は本発明に係る電力用半導体モジュール1の第2実施形態を説明する断面図である。図7において、図1の第1種の接合材であるバンプ61、62、63に代えて、たとえば金もしくは銀もしくは銅もしくはそれらの複合体からなる金属多孔質体66、67、68を第1種の接合材として使用している点に特徴がある。その他の構成は、図1に示した第1実施形態と同様である。
次に、本発明の第3実施形態を説明する。図10は本発明に係る電力用半導体モジュール1の第3実施形態を説明する断面図である。これは特許請求の範囲における電気装置を積層した第1種の接合材のみで構成したものである。電力用トランジスタチップ4の厚みが十分に薄い場合は、このような構成の方が実装が簡便で省スペースにもなるという効果がある。図5に示したような金属板8は、組立作業を簡便にするため、たとえば幅2mmといった大きさを必要とし、これをハンダ付けする導体箔のサイズは、さらに一回り大きい必要がある。しかし、図10に示したように、第1種の接合材によるバンプ61、62と同様、金もしくはアルミニウムの小塊を積層した第1種の接合材によるバンプ64、65を用いれば、実装領域を大幅に縮小し、電力用半導体モジュールを小型化できるという効果がある。
2 絶縁基板
3 絶縁基板
4 電力用トランジスタチップ(電力用半導体チップ)
5 還流ダイオードチップ(電気装置)
7 ハンダ(第2種の接合材)
21、22、23、24 導体箔
31、32、33、34 導体箔
41 ソース電極
42 ドレイン電極
43 ゲート電極
51 アノード電極
52 カソード電極
8、8a 金属板
61、62、63、64、65 バンプ(第1種の接合材)
66、67、68 金属多孔質体(第1種の接合材)
66a、67a、68a ペースト領域
66b、67b、68b 前駆体層
8、8a 金属板(電気装置)
9 チップ抵抗(電気装置)
91、92 チップ抵抗の電極
Claims (5)
- 少なくとも第1の主面に複数の導体箔を有する第1の絶縁基板と、少なくとも第1の主面に複数の導体箔を有する第2の絶縁基板とを有し、前記第1の絶縁基板の前記第1の主面と前記第2の絶縁基板の前記第1の主面を互いに対向させた間に、第1の主面に第1の電極を有し、かつ、第2の主面に第2の電極を有する電力用半導体チップ、並びに第1の主面に第1の電極を有し、かつ、及び第2の主面に第2の電極を有する電気装置をそれぞれ介在させた電力用半導体モジュールの実装方法であって、
前記電力用半導体チップの第1の電極に、導電性を有し、かつ、加圧により塑性変形する第1種の接合材の一端を接合する工程と、
前記第1種の接合材の他端を、前記第1の絶縁基板上の前記導体箔のいずれかに接合する工程と、
前記電気装置の第1の電極を、前記第1の絶縁基板上の前記導体箔のいずれかに電気的に接続する工程と、
前記第1の絶縁基板の第2の主面と、前記電力用半導体チップの第2の主面との間に、圧力をかけることによって、前記第1の絶縁基板から測った前記電力用半導体チップの第2の電極の高さ並びに前記電気装置の第2の電極の高さが一致するように、前記第1種の接合材を塑性変形させる工程と、
前記電力用半導体チップの第2の電極並びに前記電気装置の第2の電極をそれぞれ前記第2の絶縁基板上の前記導体箔のいずれかと、第2種の接合材によって接合する工程と、を有することを特徴とする電力用半導体モジュールの実装方法。 - 前記第1種の接合材として、金もしくはアルミニウムの小塊もしくはその積層体を用いることを特徴とする請求項1に記載の電力用半導体モジュールの実装方法。
- 前記電気装置の第1の電極を、前記第1の絶縁基板上の前記導体箔のいずれかに電気的に接続する工程は、前記第2種の接合材を用いて接合する工程であることを特徴とする請求項1に記載の電力用半導体モジュールの実装方法。
- 少なくともそれぞれの第1の主面に複数の導体箔を有する第1と第2の絶縁基板の、前記第1の主面を互いに対向させた間に、第1の主面に第1の電極を有し、かつ、第2の主面に第2の電極を有する電力用半導体チップを介在させた電力用半導体モジュールの実装方法であって、
前記電力用半導体チップの第1の電極に、導電性を有し、かつ、加圧により塑性変形する第1の第1種の接合材の一端を接合する工程と、
前記第1の第1種の接合材の他端を、前記第1の絶縁基板上の前記導体箔のいずれかに接合する工程と、
前記第1の絶縁基板上の前記導体箔のいずれかに、前記第1の第1種の接合材とは別個体である第2の第1種の接合材の一端を接合する工程と、
前記電力用半導体チップの第2の電極を、前記第2の絶縁基板上の前記導体箔のいずれかと導電性を有する第2種の接合材によって接合するとともに、前記第1の絶縁基板の第2の主面と前記第2の絶縁基板との間に圧力をかけることによって、前記第1の第1種の接合材及び前記第2の第1種の接合材を塑性変形させると同時に、前記第2の第1種の接合材の他端と、前記第2の絶縁基板上の前記導体箔のいずれかとを接合する工程と、
を有することを特徴とする、電力用半導体モジュールの実装方法。 - 請求項1乃至請求項4の何れか1項に記載の電力用半導体モジュールの実装方法により形成された電力用半導体モジュールであって、
前記電力用半導体チップの第1の電極と前記第1の絶縁基板の前記導体箔とを接続する前記第1種の接合材は、前記第1の絶縁基板の第1の主面に垂直な方向に圧縮変形されていることを特徴とする電力用半導体モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014148849A JP6804181B2 (ja) | 2014-07-22 | 2014-07-22 | 電力用半導体モジュール及びその実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014148849A JP6804181B2 (ja) | 2014-07-22 | 2014-07-22 | 電力用半導体モジュール及びその実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016025237A JP2016025237A (ja) | 2016-02-08 |
JP6804181B2 true JP6804181B2 (ja) | 2020-12-23 |
Family
ID=55271751
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014148849A Active JP6804181B2 (ja) | 2014-07-22 | 2014-07-22 | 電力用半導体モジュール及びその実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6804181B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102008209B1 (ko) * | 2018-01-22 | 2019-08-07 | 제엠제코(주) | 가압형 반도체 패키지 |
JP2021125545A (ja) | 2020-02-05 | 2021-08-30 | 富士電機株式会社 | 半導体モジュール及び半導体モジュールの製造方法 |
JP2021125546A (ja) | 2020-02-05 | 2021-08-30 | 富士電機株式会社 | 半導体モジュール及び半導体モジュールの製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3617306B2 (ja) * | 1998-04-15 | 2005-02-02 | 株式会社日立製作所 | 加圧接触型半導体装置、及びこれを用いた変換器 |
JP4637784B2 (ja) * | 2006-04-14 | 2011-02-23 | 三菱電機株式会社 | 電力用半導体装置 |
JP2009076562A (ja) * | 2007-09-19 | 2009-04-09 | Nec Corp | 電子装置及び電極接続方法 |
JP5203032B2 (ja) * | 2008-04-28 | 2013-06-05 | 本田技研工業株式会社 | 圧接型半導体装置 |
JP5865240B2 (ja) * | 2012-12-26 | 2016-02-17 | 株式会社 日立パワーデバイス | 複数の半導体素子を有する半導体装置 |
-
2014
- 2014-07-22 JP JP2014148849A patent/JP6804181B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016025237A (ja) | 2016-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7132467B2 (ja) | システムインパッケージ及びその製造方法 | |
JP5587844B2 (ja) | パワー半導体モジュールおよびその製造方法 | |
JP3633559B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
US10083887B2 (en) | Chip component-embedded resin multilayer substrate and manufacturing method thereof | |
CN102468285A (zh) | 使用烧结晶片贴附的功率模块及其制造方法 | |
CN104051408A (zh) | 模块及其制造方法 | |
JP3119630B2 (ja) | 半導体チップモジュール用多層回路基板およびその製造方法 | |
US20090065910A1 (en) | Semiconductor device and manufacturing method of the same | |
JP6804181B2 (ja) | 電力用半導体モジュール及びその実装方法 | |
JP2018110149A (ja) | 半導体装置の製造方法 | |
US9768036B2 (en) | Power semiconductor substrates with metal contact layer and method of manufacture thereof | |
JPWO2003077307A1 (ja) | 電子回路装置およびその製造方法 | |
JP2016146383A (ja) | パワーモジュール構造 | |
CN104867863A (zh) | 电子模块的制造 | |
US9881890B2 (en) | Semiconductor module, bonding jig, and manufacturing method of semiconductor module | |
JP2020077857A (ja) | モジュールおよびその製造方法 | |
JPH11326935A (ja) | 異方導電性フィルムおよびその接続方法 | |
JP2009059800A (ja) | 小型モジュール | |
JP2004087717A (ja) | 電子部品 | |
JP4110421B2 (ja) | 半導体装置の製造方法 | |
JP2009141229A (ja) | 半導体装置およびその製造方法 | |
JP2012093646A (ja) | 電子デバイス及びその製造方法 | |
JP4619104B2 (ja) | 半導体装置 | |
JP2007306021A (ja) | 電子回路装置およびその製造方法 | |
US20140120661A1 (en) | Flip chip packaging method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140729 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170526 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180320 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181030 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190604 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190903 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20190903 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20190917 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20190924 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20191129 |
|
C211 | Notice of termination of reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C211 Effective date: 20191203 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20200512 |
|
C13 | Notice of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: C13 Effective date: 20200602 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200713 |
|
C13 | Notice of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: C13 Effective date: 20200804 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200916 |
|
C23 | Notice of termination of proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C23 Effective date: 20201013 |
|
C03 | Trial/appeal decision taken |
Free format text: JAPANESE INTERMEDIATE CODE: C03 Effective date: 20201117 |
|
C30A | Notification sent |
Free format text: JAPANESE INTERMEDIATE CODE: C3012 Effective date: 20201117 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201202 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6804181 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |