JP6804181B2 - 電力用半導体モジュール及びその実装方法 - Google Patents

電力用半導体モジュール及びその実装方法 Download PDF

Info

Publication number
JP6804181B2
JP6804181B2 JP2014148849A JP2014148849A JP6804181B2 JP 6804181 B2 JP6804181 B2 JP 6804181B2 JP 2014148849 A JP2014148849 A JP 2014148849A JP 2014148849 A JP2014148849 A JP 2014148849A JP 6804181 B2 JP6804181 B2 JP 6804181B2
Authority
JP
Japan
Prior art keywords
insulating substrate
electrode
bonding material
main surface
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014148849A
Other languages
English (en)
Other versions
JP2016025237A (ja
Inventor
村上 善則
善則 村上
浩平 樋山
浩平 樋山
弘樹 高橋
弘樹 高橋
岳士 安在
岳士 安在
佐藤 伸二
伸二 佐藤
秀和 谷澤
秀和 谷澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Fuji Electric Co Ltd
Nissan Motor Co Ltd
Sanken Electric Co Ltd
Marelli Corp
Original Assignee
Toshiba Corp
Fuji Electric Co Ltd
Nissan Motor Co Ltd
Sanken Electric Co Ltd
Marelli Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Fuji Electric Co Ltd, Nissan Motor Co Ltd, Sanken Electric Co Ltd, Marelli Corp filed Critical Toshiba Corp
Priority to JP2014148849A priority Critical patent/JP6804181B2/ja
Publication of JP2016025237A publication Critical patent/JP2016025237A/ja
Application granted granted Critical
Publication of JP6804181B2 publication Critical patent/JP6804181B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、電力用半導体モジュール及びその実装方法に関する。
従来より、電力用半導体チップを基板に実装して電力用半導体モジュールを形成する実装方法として、導体上にチップの裏面電極をハンダ付けし、チップのおもて面にある電極と対応配線との間はアルミワイヤを超音波ボンディングする工法が多く採用されてきた。また、小型化や配線インピーダンス低減を目的として、フリップチップボンディング法で実装することも行われている。フリップチップボンディング法は、たとえば特許文献1の図3に示されているように、電力用半導体チップのおもて面に形成されたソース電極やゲート電極を、絶縁板上に設けられた対応配線にそれぞれハンダ付けしている。またチップの裏面のドレイン電極には、ヒートシンクとなる金属板がハンダ付けされ、金属板端部に段差を設けて絶縁板上に用意された対応配線と電気的に接続されている。
特開2006−73664号公報
大電流を扱う電力用半導体モジュールにおいては、内蔵する電力用半導体チップとその他の部品は、小型化ならびにモジュール内部のインピーダンス低減のため、なるべく配線は短く、また部品同士は近接して配置することが望まれる。そのためには、配線をもつ2枚の絶縁基板の間に、半導体チップやその他の電気部品を一緒に挟み込む構成が有効である。しかしながら、各部品の厚みは全て同一であるとは限らず、また工業的に必ず厚みにばらつきをもつので、2枚の絶縁基板の間に電力用半導体チップやその他の電気部品を歩留まりよく電気的に接続することは困難であるという問題点があった。
上記問題点を解決するために本発明は、第1の主面に複数の導体箔を有する第1の絶縁基板と第2の絶縁基板の主面を互いに対向させた間に、電力用半導体チップ並びに電気装置をそれぞれ介在させた電力用半導体モジュールの実装方法である。電力用半導体チップは、第1の主面に第1の電極、第2の主面に第2の電極を有する。電気装置は、第1の主面に第1の電極、第2の主面に第2の電極を有する。
そして、電力用半導体チップの第1の電極に、導電性を有し、かつ、加圧により塑性変形する第1種の接合材の一端を接合する工程と、第1種の接合材の他端を、第1の絶縁基板上の前記導体箔のいずれかに接合する工程とを有する。
次いで、電気装置の第1の電極を、第1の絶縁基板上の導体箔のいずれかに電気的に接続する工程を有する。
次いで、第1の絶縁基板の第2の主面と、電力用半導体チップの第2の主面との間に、圧力をかけることによって、第1種の接合材を塑性変形させる工程を有する。この工程において、第1の絶縁基板から測った電力用半導体チップの第2の電極の高さ及び電気装置の第2の電極の高さが一致するように、第1種の接合材を塑性変形させる。
最後に、電力用半導体チップの第2の電極並びに電気装置の第2の電極をそれぞれ第2の絶縁基板上の導体箔のいずれかと、第2種の接合材によって接合する工程を有する。
上記構成により本発明は、電力用半導体チップと電気装置との高さを揃えることができるので、電力用半導体チップと電気装置との厚みが異なっている場合でも確実な配線接続が可能となり、信頼性の高い電力用半導体モジュールを形成できるという効果がある。なぜなら、加圧により塑性変形する第1種の接合材を構成する金もしくはアルミニウムは、バンプ程度の小塊であれば少しの加熱や超音波印加によって容易に、かつ大幅に塑性変形させることができるからである。
本発明の第1実施形態による電力用半導体モジュールを示す断面図である。 図1の電力用半導体モジュールの実装方法における工程順断面図である。 図1の電力用半導体モジュールの実装方法における工程順断面図である。 図1の電力用半導体モジュールの実装方法における工程順断面図である。 本発明の第1実施形態の第1変形例における電力用半導体モジュールを示す断面図である。 本発明の第1実施形態の第2変形例における電力用半導体モジュールを示す断面図である。 本発明の第2実施形態における電力用半導体モジュールを示す断面図である。 図7の電力用半導体モジュールの実装方法における工程順断面図である。 図7の電力用半導体モジュールの実装方法における工程順断面図である。 本発明の第3実施形態による電力用半導体モジュールを示す断面図である。
以下、図面を用いて本発明の実施形態を詳細に説明する。尚、以下に説明する図中において、同じ構成要素には同じ符号を付与して重複する説明を省略する。
[第1実施形態]
図1は、本発明の第1の実施形態である電力用半導体モジュールの実装方法を使って組み立てた電力用半導体モジュール1を示す断面図である。図1において、それぞれセラミックからなる絶縁基板2と絶縁基板3は、それぞれの第1主面2a、3aを互いに対向させた間に、電力用半導体チップとしての縦型の電力用トランジスタチップ4と還流ダイオードチップ5を介在させている。還流ダイオードチップ5は、本実施形態においては、特許請求の範囲における電気装置に相当する。電力用トランジスタチップ4と還流ダイオードチップ5は、ブリッジ回路の1アーム分を構成する。
電力用トランジスタチップ4の第1主面であるおもて面には、第1電極であるソース電極41と、制御電極であるゲート電極43が形成され、電力用トランジスタチップ4の第2主面である裏面には、第2電極であるドレイン電極42が形成されている。同様に、還流ダイオードチップ5の第1主面であるおもて面にはアノード電極51が形成され、還流ダイオードチップ5の第2主面である裏面にはカソード電極52が形成されている。
絶縁基板2の第1主面2aには導体箔21及び導体箔23による回路パターンが形成され、絶縁基板3の第1主面3aには導体箔31による回路パターンが形成されている。
電力用トランジスタチップ4のソース電極41と還流ダイオードチップ5のアノード電極51は、絶縁基板2の第1主面2a上の導体箔21と、それぞれ第1種の接合材としてのバンプ61、63にて電気的に接続されている。さらに電力用トランジスタチップ4のゲート電極43も、絶縁基板2の第1主面2a上の導体箔23と同様のバンプ62にて電気的に接続されている。これらのバンプ61、6、63の材質は、たとえば金もしくはアルミニウムのような導電性があって、加圧により比較的容易に塑性変形する金属からなる。なお、高さを持たせるため図中に描いたように積層バンプとしてよい。一方、電力用トランジスタチップ4のドレイン電極42と還流ダイオードチップ5のカソード電極52は、絶縁基板3の第1主面3a上の導体箔31と、第2種の接合材であるハンダ7にて接合されている。導体箔21、23、31の材質は銅もしくはアルミニウムであり、必要に応じて表面には接合材との接合を実現するに好適な金属がメッキされている。なお、図示しないが、絶縁基板2、絶縁基板3のそれぞれ外側に向いている第2主面2b、3bには導体箔があっても構わない。
次に、図1に示した電力用半導体モジュール1を実現するための第1の実施形態による実装方法を、図2から図4の工程順断面図を参照て説明する。まず、図2に示す工程では、電力用トランジスタチップ4のソース電極41上、ゲート電極43上、そして還流ダイオードチップ5のアノード電極51上に、それぞれ図のように第1種の接合材の一端を接合してバンプ61、62、63を形成する。この第1種の接合材の材質が金の場合は、たとえば金ワイヤの先端を加熱溶融させて球状にして固化させたものを、少しの温度と超音波を印加して対象に接合し、ワイヤを切り離したものを用いる。また材質がアルミニウムの場合は、たとえばアルミワイヤの先端を超音波ボンディングによって対象に接合し、ワイヤを切り離したものを用いてもよい。
次に、図3に示す工程では、それぞれのチップ上に形成したバンプ61、62、63の頂部(第1種の接合材の他端)と、絶縁基板2上の導体箔21、23とを接合する。この工程が最も位置合わせ精度を要する。バンプ61、62、63の材質が金の場合は、バンプ形成時と同様にバンプ61、62、63に少しの温度と超音波を印加して対象と接合させる。バンプ61、62、63の材質がアルミニウムの場合もバンプ61、62、63に超音波を印加して対象と接合させる。
ところで、電力用トランジスタチップ4と還流ダイオードチップ5の厚みは同じとは限らない。よって、図3中に補助として挿入した破線にて明らかなように、絶縁基板2から測った電力用トランジスタチップ4のドレイン電極42の高さと還流ダイオードチップ5のカソード電極52の高さには、差が生じるのが一般的である。また、図2の工程で電力用トランジスタチップ4や還流ダイオードチップ5が傾斜している場合も想定される。
そこで次の工程では、図4に示すように、並行平板治具(図示せず)を用いて、絶縁基板2の第2主面2bと、電力用トランジスタチップ4のドレイン電極42及び還流ダイオードチップ5のカソード電極52と、の間に圧力を印加する。この圧力により、第1種の接合材からなるバンプ61、62、63を圧縮して、絶縁基板2の第1主面2aからの電力用トランジスタチップ4のドレイン電極42の高さ及び還流ダイオードチップ5のカソード電極52の高さを揃える。このようにして両チップの高さを一致させるために、第1種の接合材は圧力により比較的容易に塑性変形する金もしくはアルミニウムのような金属を選ぶ。その他、本発明の実装方法で形成する電力用半導体モジュールの使用要件、例えば使用温度条件を満たせば、この第1種の接合材としてインジウムや鉛など他の金属もしくは導電体でもよい。
その後の工程で、電力用トランジスタチップ4のドレイン電極42と還流ダイオードチップ5のカソード電極52をそれぞれ、第2種の接合材であるハンダ7にて絶縁基板3の導体箔31に接合し、図1に示した電力用半導体モジュール1を完成させる。ここで第2種の接合材であるハンダは、たとえば、従来の錫銀銅系ハンダ、若しくは金錫系合金ハンダである。
このように、第1種の接合材(バンプ)として導電性があり、加圧により比較的容易に塑性変形する材料を用いることで、2枚の基板の間に実装する半導体チップや部品に厚みの違いがあったとしても、確実な配線接続が可能となる。その結果として電力用半導体モジュールの構造を大幅に小型化でき、また、電力用半導体モジュール内のインピーダンスを低減させることができる。
ここで、第1種の接合材の高さ調節機能について一例を説明する。たとえば電力用トランジスタチップ4の厚みが180μmであり、還流ダイオードチップ5の厚みが240μm、さらにそれぞれの厚みには製造工程上のばらつきが最大で±40μmあったとする。この場合、両者の裏面電極の段差は、最小で20μm、最大で140μmとなる。そこで段差が140μmのとき、接合のために必要な第1種の接合材の最小の潰れ量を10%、高さを揃えるための第1種の接合材の最大の潰れ量を図2の状態における高さの50%と設定する。すると、図2の状態における第1種の接合材の高さは350μmとすればよい計算になる。これにより絶縁基板2上の導体箔(たとえば21)と絶縁基板3上の導体箔(たとえば31)との間の距離は455μmとなる。また、段差が最小の20μmの場合の距離は395μm以上、515μm以下の値を取れる。
なお、電力用トランジスタチップを複数並列接続させる場合も、互いに工業的な寸法公差の範囲で厚みの違いは存在するので、このような接合方法が有効である。
また、電力用半導体チップがトランジスタの場合、第1の主面には一方の主電極と制御電極が数十μmという短い絶縁距離で隣接している。ここに従来のハンダのように実装工程の途中で溶融する接合材を使う工法では、電極間短絡を回避するために2つの接合材の間の距離を広く設定する必要があり、電力用半導体モジュールの小型化や半導体チップの効率的な利用に対して制限の1つとなっていた。また、接合材が固体でない状態でいる間、位置ズレなどに十分な配慮が必要である。しかし、実装工程で一度も液状にならない第1種の接合材を使う本発明の実装方法では、このような懸念がなく、従来とくらべて電力用半導体チップの小型化や効率的な利用が可能になり、電力用半導体モジュールを小型化、高性能化することができる。
本実施形態によれば、完成した電力用半導体モジュールには、第1種の接合材であるバンプに絶縁基板2の第1主面2aと垂直な方向に圧縮した痕跡が残る。即ち、各バンプには、金属結晶粒界が横方向(第1主面2aと平行な方向)に多く滑り、縦方向(第1主面2aと垂直な方向)に少なく滑り、圧縮変形された痕跡が残る。
[第1変形例]
次に、第1実施形態の第1変形例の電力用半導体モジュール及びその実装方法を説明する。図5は、第1変形例の電力用半導体モジュールを示す断面図である。図5中、8は絶縁基板2上の導体箔23と絶縁基板3上の導体箔33との間を電気的に接続する金属板であり、8aは同じく絶縁基板2上の導体箔21と絶縁基板3上の導体箔32との間を電気的に接続する金属板である。なお、金属板8、8aは特許請求の範囲における電気装置に相当する。金属板8、8aの厚みの寸法公差がハンダ7など第2種の接合材の許容範囲内であれば、このような構成も可能である。このように高さが揃った金属板8、8aにて電力用トランジスタチップ4を挟み込むように配置し、ハンダ7で金属板8、8aと、絶縁基板2の導体箔21、23、絶縁基板3の導体箔23、33とを接合する。この構造によりバンプ61、6の接合信頼度を高めることができるという効果がある。なぜなら、外力は、ほとんど絶縁基板2、3と金属板8、8aとの接合部に受け止められ、バンプ61、62の両端部の接合部には外力が及ばないからである。
[第2変形例]
次に、第1実施形態の第2変形例の電力用半導体モジュール及びその実装方法を説明する。第2変形例は、図5に示した第1変形例の金属板8を受動素子で置き換えた例である。すなわち、図6に示すように、金属板8をゲート抵抗であるチップ抵抗9に置き換えてもよい。図6において、チップ抵抗9は、両端部にそれぞれ電極91、92を備えている。電極91は、チップ抵抗9の図中右側面から上面の右端部及び下面の右端部にかけて形成されている。同様に、電極92は、チップ抵抗9の図中左側面から上面の左端部及び下面の左端部にかけて形成されている。そして、電極91は、ハンダ7により、絶縁基板2の導体箔23及び絶縁基板3の導体箔33と接合されている。同様に、電極92は、ハンダ7により、絶縁基板2の導体箔24及び絶縁基板3の導体箔34と接合されている。さらには、改めて図示しないが金属板8もしくは8aを、たとえばキャパシタチップなどの回路上で必要な他の受動素子で置き換えてもよい。
ここで、従来の実装方法と比較した本発明の効果を説明する。従来は、図1においてバンプ61、62、63に相当する部位には、接合材としてとえばハンダが用いられる。これらはどれも実装工程の途中で液状になる。電力用トランジスタチップ4のおもて面には一般に、図示したように主電極(ここではソース電極41)と制御電極(ここではゲート電極43)とが存在し、その間の距離は数十μmしかない。よって、まず実装工程途中の僅かな外力などで2つの電極間で接合材が短絡してしまう可能性がある。これを防ぐため、一般には2つの電極間の接合材は、少なくとも接合材の厚みの2倍以上の距離を設ける。すると、上述の例では数百μmの間隔を設けることになり、トランジスタチップの活性領域のうち、直上の接合材がない領域は配線抵抗を背負うことになって、オン抵抗などのトランジスタチップの性能を十分に発揮させる点で制限となる。これは導電性ペーストを使う場合でも同様である。
さらには、前述したように2枚の絶縁基板の間に複数の部品(電力用トランジスタチップや電気装置)を実装する場合、部品同士の厚みの違いもしくは同種の部品においても寸法公差から、部品と絶縁基板2との間の距離がそれぞれ大きく変化することがある。その距離の最大値が最小値の2倍と仮定すると、製造工程において接合材の量はチップ厚みごとに配慮することは困難であるから、前記距離が最も短い場合に接合面積を最大と設定すると、前記距離が最も遠くなった場合には実質の接合面積が約半分になる。すなわちこの場合も、上記同様にトランジスタチップの性能にばらつきを生じせしめる可能性を孕む。
これに対し、本発明の実装方法では、実装工程で一度も液体の状態を経ない第1種の接合材を図のように細かく分割して用いるため、従来例と比べてトランジスタチップの性能への影響は最小限に留めることができる。
[第2実施形態]
次に、本発明に係る電力用半導体モジュール及びその実装方法の第2実施形態を説明する。図7は本発明に係る電力用半導体モジュール1の第2実施形態を説明する断面図である。図7において、図1の第1種の接合材であるバンプ61、62、63に代えて、たとえば金もしくは銀もしくは銅もしくはそれらの複合体からなる金属多孔質体66、67、68を第1種の接合材として使用している点に特徴がある。その他の構成は、図1に示した第1実施形態と同様である。
次に、図8および図9を参照して、本実施形態における電力用半導体モジュールの実装方法を説明する。まず、図8では、例えばスクリーン印刷技術により、ソース電極41、ゲート電極43、アノード電極51の上にマスクを使って所与の領域に、本実施形態において第1種の接合材となる前駆体を含むペースト領域66a、67a、68aを形成する。このペーストには、たとえば金もしくは銀もしくは銅もしくはそれらの複合体からなる粒子が多量に含まれている。一般に金属粒子はその種類に限らず、その直径が0.01μm以下となると粒子同士が常温程度でも互いに融合しあう現象が知られている。そこで、0.01μmから1μm程度まで粒径が分布する金属粒子を、すぐには融合しないように有機物の膜で包んだのち、ペーストとしたものを用いる。
そしてペースト領域66a、67a、68aを形成したのち、ペースト中の溶媒を蒸発させる。するとまだ粒子表面を覆っている有機物同士が物理吸着によって繋がっている多孔質の前駆体層66b、67b、68bが残る。尚、一度のペーストの印刷により所望の厚さの前駆体層ができないときには、ペースト中の溶媒を乾燥させた後、ペーストの印刷、乾燥を繰り返して行ってもよい。
次いで、図9に示すように、平行平板治具(図示せず)により、絶縁基板2の導体箔21、23に、還流ダイオードチップ5上の前駆体層68b、及び電力用トランジスタチップ4上の前駆体層66b、67bを押し付ける。これにより、チップ同士の高さの違いにより、高い側の前駆体層(前駆体層68b)がより多く潰れ、絶縁基板2の第1主面2aからの電力用トランジスタチップ4のドレイン電極42及び還流ダイオードチップ5のカソード電極52の高さを揃えることができる。
さらにこの状態のまま300℃程度で加熱すると、粒子の周囲を覆っていた有機物が分解し、金属粒子同士ならびに電極金属が融合して金属多孔質体66、67、68が完成する。なお、粒子が金の場合は酸化しないので大気中でこの処理が可能である。銀の場合は180℃にて酸化銀層が自己還元するので300℃以上の熱処理をするなら金属粒子同士は融合することができる。銅の場合は酸化物が大気中で還元することはないので、水素など還元性ガスを含んだ雰囲気中で処理する。あるいは、有機溶媒中に少量の還元剤を入れておくなどの対応をする。
その後、ハンダ7を用いて、ドレイン電極42及びカソード電極52を絶縁基板3上の導体箔31に接合することにより、図7に示した電力用半導体モジュール1が完成する。
本実施形態では、第1種の接合材として金属多孔質体を用い、金属粒子を含んだペーストによるマスク印刷により金属多孔質体の前駆体層を形成しているので、金属の小塊を1つひとつ実装してバンプを形成するのに比べて、生産効率が飛躍的に向上する。このため、第1実施形態に比べて実装コストが大幅に低下するという効果がある。
また、本実施形態では、金属多孔質体66、67、68を形成する過程で、絶縁基板2の主面に垂直な方向へ前駆体層66b、67b、68bを圧縮しているので、金属多孔質体66、67、68の空隙には、扁平に圧縮された痕跡が残る。即ち、本実施形態による電力用半導体モジュールには、金属多孔質体66、67、68の空隙は、絶縁基板2の第1主面2aに平行な方向に長く、垂直な方向に短くなっているという圧縮変形された痕跡が残る。
なお、上記の金属多孔質体は粒子が緩く結合した形態であるが、スポンジ状に空隙を有する多孔質あるいは管や繊維が集合した多孔質であっても構わない。
[第3実施形態]
次に、本発明の第3実施形態を説明する。図10は本発明に係る電力用半導体モジュール1の第3実施形態を説明する断面図である。これは特許請求の範囲における電気装置を積層した第1種の接合材のみで構成したものである。電力用トランジスタチップ4の厚みが十分に薄い場合は、このような構成の方が実装が簡便で省スペースにもなるという効果がある。図5に示したような金属板8は、組立作業を簡便にするため、たとえば幅2mmといった大きさを必要とし、これをハンダ付けする導体箔のサイズは、さらに一回り大きい必要がある。しかし、図10に示したように、第1種の接合材によるバンプ61、62と同様、金もしくはアルミニウムの小塊を積層した第1種の接合材によるバンプ64、65を用いれば、実装領域を大幅に縮小し、電力用半導体モジュールを小型化できるという効果がある。
図10の電力用半導体モジュールを形成するための工程順断面は、改めて図示しないが、まず電力用トランジスタチップ4のおもて面のソース電極41とゲート電極43の上に、それぞれ第1種の接合材の一端を接合してバンプ61、62を形成する。次いで、バンプ61、62の他端である頂部を絶縁基板2上の導体箔21、23に接合する。次いで、導体箔21、23の上に第1種の接合材の一端を接合してバンプ65、64を形成する。次いで、電力用トランジスタチップ4の裏面のドレイン電極42と絶縁基板3上の導体箔31との間にハンダ7の前駆体を挟み、加熱してハンダを形成するとともに、加圧して絶縁基板3上の導体箔32とバンプ65、導体箔33とバンプ64とを熱圧着させる。これにより、図10の電力用半導体モジュール1を完成させる。
本実施形態により完成した電力用半導体モジュールには、第1実施形態と同様に、第1種の接合材であるバンプに絶縁基板2の第1主面2aと垂直な方向に圧縮した痕跡が残る。即ち、各バンプには、金属結晶粒界が横方向(第1主面2aと平行な方向)に多く滑り、縦方向(第1主面2aと垂直な方向)に少なく滑り、圧縮変形された痕跡が残る。
1 電力用半導体モジュール
2 絶縁基板
3 絶縁基板
4 電力用トランジスタチップ(電力用半導体チップ)
5 還流ダイオードチップ(電気装置)
7 ハンダ(第2種の接合材)
21、22、23、24 導体箔
31、32、33、34 導体箔
41 ソース電極
42 ドレイン電極
43 ゲート電極
51 アノード電極
52 カソード電極
8、8a 金属板
61、62、63、64、65 バンプ(第1種の接合材)
66、67、68 金属多孔質体(第1種の接合材)
66a、67a、68a ペースト領域
66b、67b、68b 前駆体層
8、8a 金属板(電気装置)
9 チップ抵抗(電気装置)
91、92 チップ抵抗の電極

Claims (5)

  1. 少なくとも第1の主面に複数の導体箔を有する第1の絶縁基板と、少なくとも第1の主面に複数の導体箔を有する第2の絶縁基板とを有し、前記第1の絶縁基板の前記第1の主面と前記第2の絶縁基板の前記第1の主面を互いに対向させた間に、第1の主面に第1の電極を有し、かつ、第2の主面に第2の電極を有する電力用半導体チップ、並びに第1の主面に第1の電極を有し、かつ、及び第2の主面に第2の電極を有する電気装置をそれぞれ介在させた電力用半導体モジュールの実装方法であって、
    前記電力用半導体チップの第1の電極に、導電性を有し、かつ、加圧により塑性変形する第1種の接合材の一端を接合する工程と、
    前記第1種の接合材の他端を、前記第1の絶縁基板上の前記導体箔のいずれかに接合する工程と、
    前記電気装置の第1の電極を、前記第1の絶縁基板上の前記導体箔のいずれかに電気的に接続する工程と、
    前記第1の絶縁基板の第2の主面と、前記電力用半導体チップの第2の主面との間に、圧力をかけることによって、前記第1の絶縁基板から測った前記電力用半導体チップの第2の電極の高さ並びに前記電気装置の第2の電極の高さが一致するように、前記第1種の接合材を塑性変形させる工程と、
    前記電力用半導体チップの第2の電極並びに前記電気装置の第2の電極をそれぞれ前記第2の絶縁基板上の前記導体箔のいずれかと、第2種の接合材によって接合する工程と、を有することを特徴とする電力用半導体モジュールの実装方法。
  2. 前記第1種の接合材として、金もしくはアルミニウムの小塊もしくはその積層体を用いることを特徴とする請求項1に記載の電力用半導体モジュールの実装方法。
  3. 前記電気装置の第1の電極を、前記第1の絶縁基板上の前記導体箔のいずれかに電気的に接続する工程は、前記第2種の接合材を用いて接合する工程であることを特徴とする請求項1に記載の電力用半導体モジュールの実装方法。
  4. 少なくともそれぞれの第1の主面に複数の導体箔を有する第1と第2の絶縁基板の、前記第1の主面を互いに対向させた間に、第1の主面に第1の電極を有し、かつ、第2の主面に第2の電極を有する電力用半導体チップを介在させた電力用半導体モジュールの実装方法であって、
    前記電力用半導体チップの第1の電極に、導電性を有し、かつ、加圧により塑性変形する第1の第1種の接合材の一端を接合する工程と、
    前記第1の第1種の接合材の他端を、前記第1の絶縁基板上の前記導体箔のいずれかに接合する工程と、
    前記第1の絶縁基板上の前記導体箔のいずれかに、前記第1の第1種の接合材とは別個体である第2の第1種の接合材の一端を接合する工程と、
    前記電力用半導体チップの第2の電極を、前記第2の絶縁基板上の前記導体箔のいずれかと導電性を有する第2種の接合材によって接合するとともに、前記第1の絶縁基板の第2の主面と前記第2の絶縁基板との間に圧力をかけることによって、前記第1の第1種の接合材及び前記第2の第1種の接合材を塑性変形させると同時に、前記第2の第1種の接合材の他端と、前記第2の絶縁基板上の前記導体箔のいずれかとを接合する工程と
    を有することを特徴とする、電力用半導体モジュールの実装方法。
  5. 請求項1乃至請求項4の何れか1項に記載の電力用半導体モジュールの実装方法により形成された電力用半導体モジュールであって、
    前記電力用半導体チップの第1の電極と前記第1の絶縁基板の前記導体箔とを接続する前記第1種の接合材は、前記第1の絶縁基板の第1の主面に垂直な方向に圧縮変形されていることを特徴とする電力用半導体モジュール。
JP2014148849A 2014-07-22 2014-07-22 電力用半導体モジュール及びその実装方法 Active JP6804181B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014148849A JP6804181B2 (ja) 2014-07-22 2014-07-22 電力用半導体モジュール及びその実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014148849A JP6804181B2 (ja) 2014-07-22 2014-07-22 電力用半導体モジュール及びその実装方法

Publications (2)

Publication Number Publication Date
JP2016025237A JP2016025237A (ja) 2016-02-08
JP6804181B2 true JP6804181B2 (ja) 2020-12-23

Family

ID=55271751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014148849A Active JP6804181B2 (ja) 2014-07-22 2014-07-22 電力用半導体モジュール及びその実装方法

Country Status (1)

Country Link
JP (1) JP6804181B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102008209B1 (ko) * 2018-01-22 2019-08-07 제엠제코(주) 가압형 반도체 패키지
JP2021125545A (ja) 2020-02-05 2021-08-30 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法
JP2021125546A (ja) 2020-02-05 2021-08-30 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3617306B2 (ja) * 1998-04-15 2005-02-02 株式会社日立製作所 加圧接触型半導体装置、及びこれを用いた変換器
JP4637784B2 (ja) * 2006-04-14 2011-02-23 三菱電機株式会社 電力用半導体装置
JP2009076562A (ja) * 2007-09-19 2009-04-09 Nec Corp 電子装置及び電極接続方法
JP5203032B2 (ja) * 2008-04-28 2013-06-05 本田技研工業株式会社 圧接型半導体装置
JP5865240B2 (ja) * 2012-12-26 2016-02-17 株式会社 日立パワーデバイス 複数の半導体素子を有する半導体装置

Also Published As

Publication number Publication date
JP2016025237A (ja) 2016-02-08

Similar Documents

Publication Publication Date Title
JP7132467B2 (ja) システムインパッケージ及びその製造方法
JP5587844B2 (ja) パワー半導体モジュールおよびその製造方法
JP3633559B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US10083887B2 (en) Chip component-embedded resin multilayer substrate and manufacturing method thereof
CN102468285A (zh) 使用烧结晶片贴附的功率模块及其制造方法
CN104051408A (zh) 模块及其制造方法
JP3119630B2 (ja) 半導体チップモジュール用多層回路基板およびその製造方法
US20090065910A1 (en) Semiconductor device and manufacturing method of the same
JP6804181B2 (ja) 電力用半導体モジュール及びその実装方法
JP2018110149A (ja) 半導体装置の製造方法
US9768036B2 (en) Power semiconductor substrates with metal contact layer and method of manufacture thereof
JPWO2003077307A1 (ja) 電子回路装置およびその製造方法
JP2016146383A (ja) パワーモジュール構造
CN104867863A (zh) 电子模块的制造
US9881890B2 (en) Semiconductor module, bonding jig, and manufacturing method of semiconductor module
JP2020077857A (ja) モジュールおよびその製造方法
JPH11326935A (ja) 異方導電性フィルムおよびその接続方法
JP2009059800A (ja) 小型モジュール
JP2004087717A (ja) 電子部品
JP4110421B2 (ja) 半導体装置の製造方法
JP2009141229A (ja) 半導体装置およびその製造方法
JP2012093646A (ja) 電子デバイス及びその製造方法
JP4619104B2 (ja) 半導体装置
JP2007306021A (ja) 電子回路装置およびその製造方法
US20140120661A1 (en) Flip chip packaging method

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140729

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180320

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181030

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190604

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190903

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20190903

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190917

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20190924

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20191129

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20191203

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20200512

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20200602

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200713

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20200804

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200916

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20201013

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20201117

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20201117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201202

R150 Certificate of patent or registration of utility model

Ref document number: 6804181

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150