JP5587844B2 - パワー半導体モジュールおよびその製造方法 - Google Patents

パワー半導体モジュールおよびその製造方法 Download PDF

Info

Publication number
JP5587844B2
JP5587844B2 JP2011191590A JP2011191590A JP5587844B2 JP 5587844 B2 JP5587844 B2 JP 5587844B2 JP 2011191590 A JP2011191590 A JP 2011191590A JP 2011191590 A JP2011191590 A JP 2011191590A JP 5587844 B2 JP5587844 B2 JP 5587844B2
Authority
JP
Japan
Prior art keywords
power semiconductor
substrate
semiconductor device
semiconductor module
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011191590A
Other languages
English (en)
Other versions
JP2012099794A (ja
JP2012099794A5 (ja
Inventor
ゾントハイマー ペーター
オリ アティッラ
Original Assignee
ヴィンコテック ホールディングス エス．エー．アール．エル．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ヴィンコテック ホールディングス エス．エー．アール．エル． filed Critical ヴィンコテック ホールディングス エス．エー．アール．エル．
Publication of JP2012099794A publication Critical patent/JP2012099794A/ja
Publication of JP2012099794A5 publication Critical patent/JP2012099794A5/ja
Application granted granted Critical
Publication of JP5587844B2 publication Critical patent/JP5587844B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Die Bonding (AREA)

Description

本発明は、基板と、少なくとも１つのパワー半導体デバイスと、少なくとも１つのリードフレーム要素とを有するパワー半導体モジュールに関する。さらに、本発明は、このようなパワー半導体モジュールの製造方法に関する。
より詳細には、本発明は、このようなパワー半導体モジュール（以下では「パワーモジュール」と称する）におけるマウント・相互接続技術に関する。この技術では、一般に公知であるように、実質的に２箇所の重要な電気的接続、すなわち、半導体デバイス（「チップ」とも称する）と基板および他の内部デバイスとの間の接続と、外部環境との電気的接続を、形成しなければならない。
一般に、最近のパワーモジュールにおける問題として、必要な高い電力によって生じる多量の排熱を半導体素子から放散させなければならない。さらには、すべての電気的接続において高い堅牢性および通電容量（current-carrying capacity）を得ることが要求される。同時に、製造コストはできる限り低い必要がある。
パワー半導体デバイスを封止するための第１の公知の配置構造について、図４を参照しながら詳しく説明する。この配置構造では、公知のパワー半導体モジュール４００は、パワー半導体デバイス４０４が上にマウントされた基板４０２を備えている。この従来の解決策の基板４０２は、一般にはＤＣＢ（direct copper bonding）基板であり、このＤＣＢ基板に半導体デバイス４０４を接点４０６においてはんだ付けする。第２の作業ステップにおいて、ＤＣＢ基板４０２にピン４０８をはんだ付けし、外部との接続を確立する。最終的な組立てにおいて、これらのピン４０８をプリント基板（ＰＣＢ）上の対応する導体トラックに接続する、あるいはハウジング内に挿入する。これを目的として、圧入接続（press-in contacts）およびさらなるはんだ付けステップを行う。プリント基板４１０との機械的な結合は、ねじ結合４１２によって達成される。この配置構造を、別のねじ結合４１４または嵌合固定具（snap-in clip）によってヒートシンク４１６に結合する。なお、英語圏では、用語「ＤＢＣ（direct bonded copper）基板」も使用される。
この公知の配置構造の利点として、回路の構成に関する柔軟性が極めて高い。さらには、少数での生産も容易に実現する。しかしながら、この解決策の欠点として、品目あたりの製造コストが比較的高い。その理由として、最初にチップをセラミック基板（システムの他の部分との電気絶縁も同時に確保する）にはんだ付けするときに、複数の複雑なマウントステップを行わなければならず、さらに第２のステップにおいて、接続ピン４０８をＤＣＢ基板４０２にはんだ付けするためである。
図５は、別の公知の配置構造を示している。この図に示したパワーモジュール５００には、図４に示した配置構造の接続ピン４０８の代わりとして、リードフレームフィンガー５０６が設けられている。複数の異なる半導体デバイス５０４がＤＣＢ基板５０２の上にマウントされており、ＤＣＢ基板５０２の銅構造５０５に、それ自体公知の方法ではんだ付けされている。外部との必要な接続は、対応する銅構造に同様にはんだ付けされているリードフレーム５０６によって形成されている。図４の配置構造と比較すると、図５の配置構造を製造するための工程管理は単純化されており、その効果として、リードフレーム要素５０６をデバイス５０４と同時に取り付けることができる。しかしながら、この公知の配置構造では、半導体デバイス５０４と各リードフレーム要素５０６との間の電気的接続を形成するための個別のボンディングステップが依然として要求される。さらに、この配置構造が適するのは、比較的単純なトポロジの場合のみである。さらには、この公知の代替形態は、比較的複雑であり、図４の配置構造よりも柔軟性が低い。
さらに、図６および図７を参照しながら以下に説明するように、絶縁基板を完全に排除して、代わりにデバイスをリードフレームに直接接続する方法が知られている。このようなパワーモジュールは、例えば非特許文献１から公知である。熱を放散させるため、リードフレームの反対面にヒートシンクが設けられている。エポキシ樹脂のプラスチック封止部（トランスファーモールドによって形成されている）が配置構造を封止しており、ヒートシンクを外部から電気的に絶縁している。
図６の配置構造の熱放散（極めて不十分である）を改善する目的で、図７による配置構造では、電気絶縁性であるが高い熱伝導性の薄膜がリードフレーム７０６とヒートシンク７１６との間に設けられている。したがって、金属製ヒートシンクの外側の封止を省くことが可能であり、これによって、より多くの熱を外部に放散させることができる。
図６および図７による公知のパワー半導体モジュール６００，７００は、品目数が多い場合に製造の費用効率が極めて高いという利点を有する。
しかしながら、これらの従来の解決策の欠点として、熱的条件が依然として不十分であり、電気絶縁に関する構造設計が比較的複雑である。さらには、モジュール６００，７００の製造には、比較的高価な装置が要求される。
H. Kawafuji et al.: "DIP-IPM der 4. Generation - Transfer-Mold-DIP-IPM fur 5 bis 35 A/1200 V mit neuartiger Warmefolienisolierung", http://www.elektronikpraxis.vogel.de/leistungselektronik/articles/ 150931/(11/06/2008)
したがって、本発明の目的は、製造が単純化され、熱放散および電気絶縁が最適化され、それと同時に通電容量が増大するように、上述したタイプのパワー半導体モジュールを改良することである。
この目的は、独立請求項の主題によって達成される。本発明のパワー半導体モジュールおよび本発明の製造方法の有利な実施形態は、従属請求項に定義されている。
指定される動作温度が高い新しいチップを、それらの最大限の使用パラメータを用いて利用できるように、従来のチップはんだ付け法を金属焼結法、具体的には銀焼結法に置き換えることが知られている。
図８および図９は、チップが銀焼結法によって回路のキャリアに接合されている、それ自体公知である配置構造を示している。この構造では、パワー半導体デバイス８０４，９０４とキャリア８０２，９０２とが、高温、高圧下で一体に押し固められている。チップ８０４，９０４とキャリア材料８０２，９０２との間に塗布されている銀ペースト８１０，９１０は、この条件下で両方の接合相手と永久的な分子結合を形成するようにされており、この場合、基板は、例えば両側に２層の銅層が塗布された酸化アルミニウム基板８０２，９０２である。さらなる銅板９１５（はんだ層９０８によってキャリア９０２に結合されている）によって、ヒートシンク９１６への熱伝達を改善することができる。熱伝導性の中間層（「サーマルグリース」）８１２，９１２は、対応する公差補償（tolerance compensation）によって最適な熱伝達を確保する。これらの公知の解決策によると、パワー半導体モジュール８００，９００から外部への電気的接続は、この場合も、はんだ付けまたは圧入ピン８０６，９０６によって達成されている。
銀焼結法では、たとえ厳しい動作温度条件下でも機械的に極めて堅牢な構造を得ることができる。
したがって、本発明は、堅牢かつ費用効果の高いパワー半導体モジュールを製造するため、改良された工程管理に従って、金属焼結技術、具体的には銀焼結技術を利用するという発想に基づいている。
本発明によると、少なくとも１つの第１のリードフレーム要素は、第１の面においてパワー半導体デバイスに接合されており、第１の面とは反対側の第２の面において基板に接合されている。本発明によると、少なくとも１つの第１のリードフレーム要素とパワー半導体デバイスとの間の接合と、第１のリードフレーム要素と基板との間の接合は、１回の製造ステップにおいて金属焼結法によって形成される。
基板としては、例えばセラミック基板（例：酸化アルミニウム（Ａｌ２Ｏ３））が適しており、良好な熱伝導特性を有する。当然ながら、別の適する材料を使用することもできる。本発明によると、金属焼結法を採用するならば、このようなパワー半導体モジュールのキャリア材料として、特に、極めて薄い基板、具体的には薄膜基板または厚膜基板を使用することもできる。
キャリア材料に、印刷され且つ焼き付けられた金属層（printed and burnt-in metal layer）、好ましくは銀の被膜をあらかじめ設け、チップとリードフレームとの間と、リードフレームとキャリアとの間に、焼結可能な金属層を塗布する。この点において、焼結される金属層を２つの接合相手のうちどちらに塗布するかは重要ではない。次に、チップおよびリードフレームをキャリア材料の上に配置し、適切な温度の作用および機械的圧力の印加によって、互いに接合するチップとリードフレーム、およびリードフレームとキャリアに、永久的な機械的結合が形成される。
このように、適用される方法は、チップのマウントと相互接続を１回の作業ステップで同時に行う「ワンステップ組立て」方法であり、これは有利である。
上述した公知の配置構造と比較すると、コストのかかる個別の工程ステップを排除することによって、コスト面の大きな利点がもたらされる。さらには、リードフレーム構造によって、配線レイアウトを有利な方法ですでに形成することができる。本発明によるシステムは、全体として、極めて信頼性が高く堅牢であり、対応する電力が上方にスケーラブルであり制限がない。
したがって、本発明によるパワー半導体モジュールは、複数の適用分野、例えば、駆動制御、再生可能エネルギ、無停電電源、電気的駆動のみならず、溶接・切断、電源ユニット、医療機器、鉄道工学において有利に使用することができる。
さらに、本発明は、パワーモジュール全体のみならず、個々のパワー半導体デバイス（すなわち個別半導体）にも使用することができる。これらの適用分野では、本発明によるマウント・相互接続技術は、コスト節減に関する利点と、極めて高い熱機械的安定性および信頼性を提供する。
本発明の有利な実施形態によると、少なくとも１つの第２のリードフレーム要素が設けられており、このリードフレーム要素は、第１の面においてワイヤボンド接続によってパワー半導体デバイスに接続されており、第１の面とは反対側の第２の面において焼結金属接合によって基板に接合されている。この解決策では、外部への別の接続をさらに形成することができる。
さらには、本発明による配置構造は、さらに広範な層状（サンドイッチ）構造に拡張することもできる。第１のリードフレーム要素とは反対側のパワー半導体デバイスの面に、少なくとも１つの第３のリードフレーム要素を配置することができ、したがって、半導体デバイスが２つのリードフレームの間に配置される。本発明によると、第３のリードフレーム要素とパワー半導体デバイスとの間の電気的接続も、１回の製造ステップで形成される焼結金属接合によって達成される。この配置構造では、個別部品の製造ステップがさらに単純化され、その利点として、信頼性が極めて高く、通電容量が大きい。
本発明の原理は、焼結金属層の形で、焼結銀接合と組み合わせて利用することが有利である。しかしながら、当業者には理解されるように、焼結する金属粒子は、銀のみならず、金、銅、白金、パラジウム、ロジウム、オスミウム、ルテニウム、イリジウム、鉄、錫、亜鉛、コバルト、ニッケル、クロム、チタン、タンタル、タングステン、インジウム、ケイ素、アルミニウム、その他、または少なくとも２種類の金属の合金を含んでいることができる。
以下では、本発明を深く理解できるように、図面に示した例示的な実施形態を参照しながら本発明についてさらに詳しく説明する。図面において、類似する部分には類似する参照数字および類似する名称を使用してある。さらに、図示および説明した実施形態におけるいくつかの特徴および特徴の組み合わせは、本発明による独立した（１つまたは複数の）独創的な解決策となり得る。
第１の有利な実施形態によるパワー半導体モジュールの概略図を示している。 本発明によるパワー半導体モジュールの第２の実施形態の概略図を示している。 層状構造を有する個別半導体の概略図を示している。 第１の公知のパワー半導体モジュールの概略図を示している。 第２の公知のパワー半導体モジュールの概略図を示している。 第３の公知のパワー半導体モジュールの概略図を示している。 第４のパワー半導体モジュールの概略図を示している。 銅のベースプレートを備えていないセラミック基板上の焼結銀アセンブリの概略図を示している。 銅のベースプレートを備えたセラミックキャリア上のデバイスの焼結銀アセンブリの概略図を示している。
図１は、本発明によるパワー半導体モジュール１００の第１の実施形態を概略図として示している。パワー半導体モジュール１００（以下ではパワーモジュールとも称する）は、基板１０２（好ましくはセラミックからなる）を備えている。当然ながら、別の一般的な回路キャリア材料（例えば、高温耐熱性のプラスチック材料またはフィルム）も使用することができる。
この基板１０２の上に、印刷され且つ焼き付けられた構造化された銀層１０８が設けられている。この銀層１０８は、本発明の焼結銀接合１１０と接触する役割を果たしている。本発明によると、パワー半導体デバイス（以下ではチップとも称する）は、第１の面１１２において焼結銀接合１１０によって第１のリードフレーム要素１０６に接合されている。基板１０２との電気的接触は、リードフレーム要素１０６の第１の面１１２とは反対側の第２の面において達成されている。本発明のこの解決策によると、リードフレーム要素１０６の２つの面１１２，１１４との接合は、１回の加圧焼結ステップにおいて形成することができる。
本発明の方法によると、ペースト層は、（従来技術による焼結接合から公知であるように）接合相手の一方（または両方）の上に、好ましくはスクリーン印刷技術によって段差状に（図示していない）配置する。このようなペースト層の層厚さは、通常では１０μｍ〜２０μｍの範囲内である。
ペースト層自体は、金属フレークの形での金属材料（最大膨張はマイクロメートルのオーダー）と溶剤との混合物からなる。金属フレークの材料としては、特に銀が適しているが、他の貴金属、または貴金属の含有量が９０％以上の混合物も適している。したがって、本発明は、焼結銀接合のみならず、他の加圧焼結接合にも使用できることが、当業者には理解されるであろう。金属層を形成するには、ペースト層に圧力を印加する。さらには、この圧力を印加する前にペースト層から溶剤の少なくとも９５％を追い出すことが有利である。この追い出しは、温度を上昇させる（例えば３５０ケルビン）ことによって達成することが好ましい。この温度上昇は、次の圧力印加中に維持する、またはさらに高めることもできる。
半導体デバイス１０４を保護する目的で、圧力印加時に、半導体デバイス１０４を例えばシートによって覆うようにすることができる。
ペースト層と接触面との間に十分な付着力の接合を達成する目的で、このような圧力印加の最終的な最大圧力は、通常では約８ＭＰａである。
チップとリードフレームとの間、およびリードフレームと基板との間の、焼結接合によって得られる接合強度は、極めて高い。信頼性試験では、焼結層は大きな荷重負荷強度（load alternation strength）を示した。したがって、はんだ付け接合と比較して、相当に大きな熱荷重負荷強度（thermal load alternation strength）を得ることができる。図１に示した実施形態においては、チップ１０４は、ワイヤボンド接続１１６によって別のリードフレーム要素１１８に電気的に接続されており、これらのリードフレーム要素は、同様に焼結銀接合１１０によって基板１０２に接合されている。さらに、熱を放散させる目的で、接触面１０８とは反対側の基板１０２の面は、サーマルグリース１２０によってヒートシンク１２２に結合されている。しかしながら、この場合、基板１０２に存在する余分な熱を放散させるための任意の別の一般的な方策を使用することができる。サーマルグリース１２０は、パワーエレクトロニクスにおいて公知であるように、基板１０２からヒートシンク１２２への熱伝達を改善する。
以下では、本発明による配置構造の別の有利な実施形態について、図２を参照しながら説明する。この配置構造においては、チップ１０４からのワイヤボンド接続は、別のリードフレーム構造１１８ではなく、印刷による構造化されたメタライゼーション１０８に接続されている。さらには、従来の電子部品１２４を、従来の接続技術（例えば、ボンディングまたははんだ付け接続１２６）によって、印刷されたメタライゼーション１０８に接続することができる。
図１および図２の実施形態の利点として、システムのコストが最適化されており、レイアウトがリードフレーム構造に形成されている。これは、ワンステップのマウント・相互接続技術であり、チップの取り付けおよびラインへの接続が単一の作業ステップで達成される。このように作製される部品は、極めて信頼性が高く、電力の面で制限されない。
しかしながら、これらの図に示した実施形態の欠点として、追加のワイヤボンド工程が必要である。さらに、焼結工程（それ自体が比較的複雑である）の潜在能力が完全には生かされていない。
したがって、本発明の別の実施形態によると、図３に概略的に示した層状構造を提案する。この配置構造（特に、個別部品のマウント・相互接続技術に適している）においては、同様に、基板１０２に構造化メタライゼーション、好ましくは印刷され且つ焼き付けられた銀層を設ける。次いで、焼結銀接合１１０のすべてを１回の加圧焼結ステップにおいて同時に形成することができるように、リードフレーム要素１０６と、パワー半導体デバイス１０４と、別のリードフレーム要素１２８とを、垂直方向に積層し、焼結銀前駆体（sintered silver precursor）を間に挿入することにより、接合する。銀焼結ペーストは、リードフレーム要素１２８またはチップ１０４に塗布する、あるいは適切な場合、接合する両面に塗布する。このサンドイッチ構造は、薄膜基板１０２において特に有利に使用することができ、なぜなら、これによりチップの取り付けおよび電気的接続の両方を１回の作業ステップで達成できるためである。
特に、個別半導体部品において、この配置構造は最適な構造であり、その利点として、コストが最小限に維持されると同時に、信頼性が最大限に高く、広範囲にわたり電力が制限されない。
このことは、特に、風力エネルギおよび太陽エネルギのみならず、駆動技術において極めて重要である。

Claims (18)

  1. 基板（１０２）と、少なくとも１つのパワー半導体デバイス（１０４）と、少なくとも１つの第１のリードフレーム要素（１０６）とを有するパワー半導体モジュールであって、
    前記少なくとも１つの第１のリードフレーム要素（１０６）が、第１の面において前記パワー半導体デバイス（１０４）に接合されており、前記第１の面とは反対側の第２の面において前記基板（１０２）に接合されており、
    印刷され且つ焼き付けられた金属層（１０８）が、前記基板（１０２）の上に設けられており、
    前記少なくとも１つの第１のリードフレーム要素と前記パワー半導体デバイスとの間の前記接合と、前記第１のリードフレーム要素と前記基板の前記金属層との間の前記接合が、焼結金属接合（１１０）を備えている、
    パワー半導体モジュール。
  2. 前記金属層は銀層である、
    請求項１に記載のパワー半導体モジュール。
  3. 前記金属層は銀合金層である、
    請求項１に記載のパワー半導体モジュール。
  4. 前記金属層は銅層である、
    請求項１に記載のパワー半導体モジュール。
  5. 前記金属層は銅合金層である、
    請求項１に記載のパワー半導体モジュール。
  6. 前記焼結金属接合（１１０）が焼結銀接合を備えている、
    請求項１〜５のいずれか１項に記載のパワー半導体モジュール。
  7. 前記基板（１０２）がセラミック基板を備えている、
    請求項１〜６のいずれか１項に記載のパワー半導体モジュール。
  8. 前記基板（１０２）が薄膜基板または厚膜基板である、
    請求項１〜７のいずれか１項に記載のパワー半導体モジュール。
  9. 少なくとも１つの第２のリードフレーム要素（１１８）であって、第１の面においてワイヤボンド接続（１１６）によって前記パワー半導体デバイス（１０４）に接続されており、前記第１の面とは反対側の第２の面において燒結金属接合によって前記基板（１０２）に接合されている、前記少なくとも１つの第２のリードフレーム要素（１１８）、
    をさらに備えている、
    請求項１〜８のいずれか１項に記載のパワー半導体モジュール。
  10. 前記第１のリードフレーム要素（１０６）とは反対側の、前記パワー半導体デバイス（１０４）の面、に配置されている少なくとも１つの第３のリードフレーム要素（１２８）、
    をさらに備えており、
    前記第３のリードフレーム要素（１２８）と前記パワー半導体デバイス（１０４）との間の電気的接続が、焼結金属接合を備えている、
    請求項１〜９のいずれか１項に記載のパワー半導体モジュール。
  11. 基板と、少なくとも１つのパワー半導体デバイスと、少なくとも１つの第１のリードフレーム要素とを有するパワー半導体モジュール、を製造する方法であって、
    印刷され且つ焼き付けられた金属層を前記基板の上に設けるステップと、
    焼結可能な金属ペーストを、前記基板、前記第１のリードフレーム要素の第１および第２の面、前記第１のリードフレーム要素に面している前記パワー半導体デバイスの前記面、のうちのいずれかまたは複数に塗布して構造化するステップと、
    前記第１のリードフレーム要素の前記第１の面の上に前記パワー半導体デバイスを位置合わせして固定するステップと、
    前記少なくとも１つの第１のリードフレーム要素が前記第１の面において前記パワー半導体デバイスに接合され、前記第１の面とは反対側の前記第２の面において前記基板に接合されるように、前記基板の上に前記第１のリードフレーム要素を位置合わせして固定するステップと、
    前記少なくとも１つの第１のリードフレーム要素と前記パワー半導体デバイスとの間の焼結金属接合と、前記第１のリードフレーム要素と前記基板の前記金属層との間の焼結金属接合と、を同時に形成する１回の加圧焼結ステップを実行するステップと、
    を有する、方法。
  12. 前記金属層は銀層である、
    請求項１１に記載の方法。
  13. 前記金属層は銀合金層である、
    請求項１１に記載の方法。
  14. 前記金属層は銅層である、
    請求項１１に記載の方法。
  15. 前記金属層は銅合金層である、
    請求項１１に記載の方法。
  16. さらなる少なくとも１つの第２のリードフレーム要素が、燒結金属接合によって前記基板に接合され、ワイヤボンド接続によって前記パワー半導体デバイスに接続される、
    請求項１１〜１５のいずれか１項に記載の方法。
  17. 前記加圧焼結ステップを実行する前に、さらなる少なくとも１つの第３のリードフレーム要素が、前記第１のリードフレーム要素とは反対側の、前記パワー半導体デバイスの面、の上に位置合わせされて固定され、
    前記第３のリードフレーム要素と前記パワー半導体デバイスとの間の電気的接続が、焼結金属接合を備えている、
    請求項１１〜１６のいずれか１項に記載の方法。
  18. 前記焼結金属接合が焼結銀接合を備えている、
    請求項１１〜１７のいずれか１項に記載の方法。
JP2011191590A 2010-09-08 2011-09-02 パワー半導体モジュールおよびその製造方法 Expired - Fee Related JP5587844B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102010044709.9A DE102010044709B4 (de) 2010-09-08 2010-09-08 Leistungshalbleitermodul mit Metallsinterverbindungen sowie Herstellungsverfahren
DE102010044709.9 2010-09-08

Publications (3)

Publication Number Publication Date
JP2012099794A JP2012099794A (ja) 2012-05-24
JP2012099794A5 JP2012099794A5 (ja) 2013-05-02
JP5587844B2 true JP5587844B2 (ja) 2014-09-10

Family

ID=45595476

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011191590A Expired - Fee Related JP5587844B2 (ja) 2010-09-08 2011-09-02 パワー半導体モジュールおよびその製造方法

Country Status (4)

Country Link
US (1) US20120061815A1 (ja)
JP (1) JP5587844B2 (ja)
CN (1) CN102437140A (ja)
DE (1) DE102010044709B4 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101237566B1 (ko) 2011-07-20 2013-02-26 삼성전기주식회사 전력 모듈 패키지 및 그 제조방법
DE102012211952B4 (de) * 2012-07-09 2019-04-25 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit mindestens einem stressreduzierenden Anpasselement
EP2688101A1 (en) * 2012-07-20 2014-01-22 ABB Technology AG Method for electrically connecting vertically positioned substrates
DE102012215656B4 (de) * 2012-09-04 2015-05-21 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung eines Leistungshalbleitermoduls
EP3038824B1 (en) * 2013-08-29 2024-03-13 Alpha Assembly Solutions Inc. Multilayered silver films for joining electrical and mechanical components
JP6069135B2 (ja) * 2013-08-30 2017-02-01 株式会社日立製作所 電力用半導体装置及びその製造方法、並びに、そのための半田
CN104465603A (zh) * 2013-09-23 2015-03-25 台达电子企业管理（上海）有限公司 功率模块
KR102208961B1 (ko) 2013-10-29 2021-01-28 삼성전자주식회사 반도체소자 패키지 및 그 제조방법
US9312231B2 (en) * 2013-10-31 2016-04-12 Freescale Semiconductor, Inc. Method and apparatus for high temperature semiconductor device packages and structures using a low temperature process
DE102014203306A1 (de) * 2014-02-25 2015-08-27 Siemens Aktiengesellschaft Herstellen eines Elektronikmoduls
US9515011B2 (en) * 2014-05-28 2016-12-06 Cree, Inc. Over-mold plastic packaged wide band-gap power transistors and MMICS
DE102014211464A1 (de) * 2014-06-16 2015-12-17 Robert Bosch Gmbh Halbleitermodul mit einer elektrisch isolierten Wärmesenke
MY188980A (en) * 2014-12-17 2022-01-17 Advanced Packaging Center Bv Method for die and clip attachment
DE102015112451B4 (de) * 2015-07-30 2021-02-04 Danfoss Silicon Power Gmbh Leistungshalbleitermodul
CN105529320A (zh) * 2016-01-25 2016-04-27 山东晶导微电子有限公司 一种内嵌散热片的表面贴装功率器件封装结构
CN106229307B (zh) * 2016-08-01 2019-05-17 长电科技（宿迁）有限公司 铝线焊点表面二次装片的焊接结构及其工艺方法
DE102016118784A1 (de) 2016-10-04 2018-04-05 Infineon Technologies Ag Chipträger, konfiguriert zur delaminierungsfreien Kapselung und stabilen Sinterung
JP6780457B2 (ja) 2016-11-10 2020-11-04 株式会社デンソー 半導体装置およびその製造方法
US20180166369A1 (en) * 2016-12-14 2018-06-14 Texas Instruments Incorporated Bi-Layer Nanoparticle Adhesion Film
US9865527B1 (en) 2016-12-22 2018-01-09 Texas Instruments Incorporated Packaged semiconductor device having nanoparticle adhesion layer patterned into zones of electrical conductance and insulation
US9941194B1 (en) 2017-02-21 2018-04-10 Texas Instruments Incorporated Packaged semiconductor device having patterned conductance dual-material nanoparticle adhesion layer
CN109103154A (zh) * 2017-06-21 2018-12-28 华为技术有限公司 一种芯片封装结构
WO2019087920A1 (ja) 2017-10-30 2019-05-09 三菱電機株式会社 電力用半導体装置および電力用半導体装置の製造方法
JP6847020B2 (ja) * 2017-11-17 2021-03-24 株式会社 日立パワーデバイス 半導体チップおよびパワーモジュールならびにその製造方法
CN113594053A (zh) * 2021-06-24 2021-11-02 深圳基本半导体有限公司 一种全金属烧结功率模块互连工艺
DE102023113658B3 (de) 2023-05-24 2024-04-11 Dr. Ing. H.C. F. Porsche Aktiengesellschaft Verfahren zur Herstellung einer Verbindung zwischen einem elektronischen Modul und einem Kontaktelement und einer Verbindung zwischen dem elektronischen Modul und einem Kühlkanal

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4796078A (en) * 1987-06-15 1989-01-03 International Business Machines Corporation Peripheral/area wire bonding technique
US5216207A (en) * 1991-02-27 1993-06-01 David Sarnoff Research Center, Inc. Low temperature co-fired multilayer ceramic circuit boards with silver conductors
US5311399A (en) * 1992-06-24 1994-05-10 The Carborundum Company High power ceramic microelectronic package
US5484959A (en) * 1992-12-11 1996-01-16 Staktek Corporation High density lead-on-package fabrication method and apparatus
JPH11177016A (ja) * 1997-12-15 1999-07-02 Denso Corp 混成集積回路装置
JP3542311B2 (ja) * 2000-01-28 2004-07-14 株式会社ルネサステクノロジ 半導体装置
DE10062108B4 (de) * 2000-12-13 2010-04-15 Infineon Technologies Ag Leistungsmodul mit verbessertem transienten Wärmewiderstand
KR100723454B1 (ko) * 2004-08-21 2007-05-30 페어차일드코리아반도체 주식회사 높은 열 방출 능력을 구비한 전력용 모듈 패키지 및 그제조방법
JP2003101204A (ja) * 2001-09-25 2003-04-04 Nec Kansai Ltd 配線基板及び配線基板の製造方法並びに電子部品
JP2003124437A (ja) * 2001-10-19 2003-04-25 Mitsubishi Electric Corp 半導体装置
JP2003243608A (ja) * 2002-02-15 2003-08-29 Mitsubishi Electric Corp 電力用モジュール
DE102005007373B4 (de) * 2005-02-17 2013-05-29 Infineon Technologies Ag Leistungshalbleiterbaugruppe
JP4770533B2 (ja) * 2005-05-16 2011-09-14 富士電機株式会社 半導体装置の製造方法および半導体装置
TW200642550A (en) * 2005-05-25 2006-12-01 Cyntec Co Ltd Power module package structure
KR100819876B1 (ko) * 2006-09-19 2008-04-07 삼성전기주식회사 합금배선기판 및 그 제조방법
US8164176B2 (en) * 2006-10-20 2012-04-24 Infineon Technologies Ag Semiconductor module arrangement
JP5341339B2 (ja) * 2006-10-31 2013-11-13 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置
JP4895994B2 (ja) * 2006-12-28 2012-03-14 株式会社日立製作所 金属粒子を用いた接合方法及び接合材料
JP4872663B2 (ja) * 2006-12-28 2012-02-08 株式会社日立製作所 接合用材料及び接合方法
US20080266803A1 (en) * 2007-04-30 2008-10-30 Rockwell Automation Technologies, Inc. Phase change cooled electrical bus structure
JP5387034B2 (ja) * 2009-02-20 2014-01-15 大日本印刷株式会社 導電性基板

Also Published As

Publication number Publication date
DE102010044709B4 (de) 2015-07-02
US20120061815A1 (en) 2012-03-15
JP2012099794A (ja) 2012-05-24
DE102010044709A1 (de) 2012-03-08
CN102437140A (zh) 2012-05-02

Similar Documents

Publication Publication Date Title
JP5587844B2 (ja) パワー半導体モジュールおよびその製造方法
US10186477B2 (en) Power overlay structure and method of making same
US6881071B2 (en) Power semiconductor module with pressure contact means
US9704788B2 (en) Power overlay structure and method of making same
KR102332362B1 (ko) 초박형 임베디드 반도체 소자 패키지 및 그 제조 방법
US8593817B2 (en) Power semiconductor module and method for operating a power semiconductor module
US8884343B2 (en) System in package and method for manufacturing the same
JP4967447B2 (ja) パワー半導体モジュール
KR101319208B1 (ko) 전자 부품용 접속 소자
JPH1093017A (ja) 多層構造方式での高実装密度の半導体パワーモジュール
CN101593709B (zh) 含烧结接头的模块
CN107580726B (zh) 功率模块及功率模块的制造方法
JP2007335701A (ja) 積層基板の製造方法
JP2012074497A (ja) 回路基板
JP6945418B2 (ja) 半導体装置および半導体装置の製造方法
JP2007533146A (ja) 電力半導体回路および電力半導体回路の製造方法
US9871025B2 (en) Commutation cell
US20110156094A1 (en) Electrical module
CN107924892B (zh) 电路载体、包括电路载体的功率电子结构
CN104867863B (zh) 电子模块的制造
JP2015517743A (ja) 表面実装可能な半導体デバイス
JP2019106422A (ja) パワーモジュール用基板およびパワーモジュール
EP2840607A1 (en) Semiconductor module
US20240057255A1 (en) Method of manufacturing a printed circuit board assembly
JP4579855B2 (ja) 電子冷熱モジュールおよびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121120

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130220

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130225

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20130319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140303

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140701

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140724

R150 Certificate of patent or registration of utility model

Ref document number: 5587844

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees