JP2012099794A5 - パワー半導体モジュールおよびその製造方法 - Google Patents
パワー半導体モジュールおよびその製造方法 Download PDFInfo
- Publication number
- JP2012099794A5 JP2012099794A5 JP2011191590A JP2011191590A JP2012099794A5 JP 2012099794 A5 JP2012099794 A5 JP 2012099794A5 JP 2011191590 A JP2011191590 A JP 2011191590A JP 2011191590 A JP2011191590 A JP 2011191590A JP 2012099794 A5 JP2012099794 A5 JP 2012099794A5
- Authority
- JP
- Japan
- Prior art keywords
- power semiconductor
- substrate
- semiconductor device
- semiconductor module
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Description
キャリア材料に、印刷され且つ焼き付けられた金属層(printed and burnt-in metal layer)、好ましくは銀の被膜をあらかじめ設け、チップとリードフレームとの間と、リードフレームとキャリアとの間に、焼結可能な金属層を塗布する。この点において、焼結される金属層を2つの接合相手のうちどちらに塗布するかは重要ではない。次に、チップおよびリードフレームをキャリア材料の上に配置し、適切な温度の作用および機械的圧力の印加によって、互いに接合するチップとリードフレーム、およびリードフレームとキャリアに、永久的な機械的結合が形成される。
この基板102の上に、印刷され且つ焼き付けられた構造化された銀層108が設けられている。この銀層108は、本発明の焼結銀接合110と接触する役割を果たしている。本発明によると、パワー半導体デバイス(以下ではチップとも称する)は、第1の面112において焼結銀接合110によって第1のリードフレーム要素106に接合されている。基板102との電気的接触は、リードフレーム要素106の第1の面112とは反対側の第2の面において達成されている。本発明のこの解決策によると、リードフレーム要素106の2つの面112,114との接合は、1回の加圧焼結ステップにおいて形成することができる。
したがって、本発明の別の実施形態によると、図3に概略的に示した層状構造を提案する。この配置構造(特に、個別部品のマウント・相互接続技術に適している)においては、同様に、基板102に構造化メタライゼーション、好ましくは印刷され且つ焼き付けられた銀層を設ける。次いで、焼結銀接合110のすべてを1回の加圧焼結ステップにおいて同時に形成することができるように、リードフレーム要素106と、パワー半導体デバイス104と、別のリードフレーム要素128とを、垂直方向に積層し、焼結銀前駆体(sintered silver precursor)を間に挿入することにより、接合する。銀焼結ペーストは、リードフレーム要素128またはチップ104に塗布する、あるいは適切な場合、接合する両面に塗布する。このサンドイッチ構造は、薄膜基板102において特に有利に使用することができ、なぜなら、これによりチップの取り付けおよび電気的接続の両方を1回の作業ステップで達成できるためである。
Claims (19)
- 基板(102)と、少なくとも1つのパワー半導体デバイス(104)と、少なくとも1つの第1のリードフレーム要素(106)とを有するパワー半導体モジュールであって、
前記少なくとも1つの第1のリードフレーム要素(106)が、第1の面において前記パワー半導体デバイス(104)に接合されており、前記第1の面とは反対側の第2の面において前記基板(102)に接合されており、
印刷され且つ焼き付けられた金属層(108)が、前記基板(102)の上に設けられており、
前記少なくとも1つの第1のリードフレーム要素と前記パワー半導体デバイスとの間の前記接合と、前記第1のリードフレーム要素と前記基板の前記金属層との間の前記接合が、焼結金属接合(110)を備えている、
パワー半導体モジュール。 - 前記金属層は銀層である、
請求項1に記載のパワー半導体モジュール。 - 前記金属層は銀合金層である、
請求項1に記載のパワー半導体モジュール。 - 前記金属層は銅層である、
請求項1に記載のパワー半導体モジュール。 - 前記金属層は銅合金層である、
請求項1に記載のパワー半導体モジュール。 - 前記焼結金属接合(110)が焼結銀接合を備えている、
請求項1〜5のいずれか1項に記載のパワー半導体モジュール。 - 前記基板(102)がセラミック基板を備えている、
請求項1〜6のいずれか1項に記載のパワー半導体モジュール。 - 前記基板(102)が薄膜基板または厚膜基板である、
請求項1〜7のいずれか1項に記載のパワー半導体モジュール。 - 少なくとも1つの第2のリードフレーム要素(118)であって、第1の面においてワイヤボンド接続(116)によって前記パワー半導体デバイス(104)に接続されており、前記第1の面とは反対側の第2の面において燒結金属接合によって前記基板(102)に接合されている、前記少なくとも1つの第2のリードフレーム要素(118)、
をさらに備えている、
請求項1〜8のいずれか1項に記載のパワー半導体モジュール。 - 前記第1のリードフレーム要素(106)とは反対側の、前記パワー半導体デバイス(104)の面、に配置されている少なくとも1つの第3のリードフレーム要素(128)、
をさらに備えており、
前記第3のリードフレーム要素(128)と前記パワー半導体デバイス(104)との間の電気的接続が、焼結金属接合を備えている、
請求項1〜9のいずれか1項に記載のパワー半導体モジュール。 - 基板と、少なくとも1つのパワー半導体デバイスと、少なくとも1つの第1のリードフレーム要素とを有するパワー半導体モジュール、を製造する方法であって、
前記第1のリードフレーム要素の第1の面の上に前記パワー半導体デバイスを位置合わせして固定するステップと、
印刷され且つ焼き付けられた金属層を前記基板の上に設けるステップと、
前記少なくとも1つの第1のリードフレーム要素が第1の面において前記パワー半導体デバイスに接合され、前記第1の面とは反対側の第2の面において前記基板に接合されるように、前記基板の上に前記第1のリードフレーム要素を位置合わせして固定するステップと、
前記少なくとも1つの第1のリードフレーム要素と前記パワー半導体デバイスとの間の前記接合と、前記第1のリードフレーム要素と前記基板の前記金属層との間の前記接合が、同時に形成される焼結金属接合を備えているように、加圧焼結ステップを実行するステップと、
を有する、方法。 - 前記金属層は銀層である、
請求項11に記載の方法。 - 前記金属層は銀合金層である、
請求項11に記載の方法。 - 前記金属層は銅層である、
請求項11に記載の方法。 - 前記金属層は銅合金層である、
請求項11に記載の方法。 - 前記焼結ステップを実行する前に、
焼結可能な金属ペーストを、前記基板、前記第1のリードフレーム要素の前記第1および前記第2の面、前記第1のリードフレーム要素に面している前記パワー半導体デバイスの前記面、のうちのいずれかまたは複数に塗布して構造化するステップ、
を実行する、請求項11〜15のいずれか1項に記載の方法。 - さらなる少なくとも1つの第2のリードフレーム要素が、燒結金属接合によって前記基板に接合され、ワイヤボンド接続によって前記パワー半導体デバイスに接続される、
請求項11〜16のいずれか1項に記載の方法。 - 前記焼結ステップを実行する前に、さらなる少なくとも1つの第3のリードフレーム要素が、前記第1のリードフレーム要素とは反対側の、前記パワー半導体デバイスの面、の上に位置合わせされて固定され、
前記第3のリードフレーム要素と前記パワー半導体デバイスとの間の電気的接続が、焼結金属接合を備えている、
請求項11〜17のいずれか1項に記載の方法。 - 前記焼結金属接合が焼結銀接合を備えている、
請求項11〜18のいずれか1項に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102010044709.9A DE102010044709B4 (de) | 2010-09-08 | 2010-09-08 | Leistungshalbleitermodul mit Metallsinterverbindungen sowie Herstellungsverfahren |
DE102010044709.9 | 2010-09-08 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012099794A JP2012099794A (ja) | 2012-05-24 |
JP2012099794A5 true JP2012099794A5 (ja) | 2013-05-02 |
JP5587844B2 JP5587844B2 (ja) | 2014-09-10 |
Family
ID=45595476
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011191590A Expired - Fee Related JP5587844B2 (ja) | 2010-09-08 | 2011-09-02 | パワー半導体モジュールおよびその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20120061815A1 (ja) |
JP (1) | JP5587844B2 (ja) |
CN (1) | CN102437140A (ja) |
DE (1) | DE102010044709B4 (ja) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101237566B1 (ko) | 2011-07-20 | 2013-02-26 | 삼성전기주식회사 | 전력 모듈 패키지 및 그 제조방법 |
DE102012211952B4 (de) * | 2012-07-09 | 2019-04-25 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitermodul mit mindestens einem stressreduzierenden Anpasselement |
EP2688101A1 (en) * | 2012-07-20 | 2014-01-22 | ABB Technology AG | Method for electrically connecting vertically positioned substrates |
DE102012215656B4 (de) * | 2012-09-04 | 2015-05-21 | Semikron Elektronik Gmbh & Co. Kg | Verfahren zur Herstellung eines Leistungshalbleitermoduls |
EP3038824B1 (en) * | 2013-08-29 | 2024-03-13 | Alpha Assembly Solutions Inc. | Multilayered silver films for joining electrical and mechanical components |
JP6069135B2 (ja) * | 2013-08-30 | 2017-02-01 | 株式会社日立製作所 | 電力用半導体装置及びその製造方法、並びに、そのための半田 |
CN104465603A (zh) * | 2013-09-23 | 2015-03-25 | 台达电子企业管理(上海)有限公司 | 功率模块 |
KR102208961B1 (ko) | 2013-10-29 | 2021-01-28 | 삼성전자주식회사 | 반도체소자 패키지 및 그 제조방법 |
US9312231B2 (en) * | 2013-10-31 | 2016-04-12 | Freescale Semiconductor, Inc. | Method and apparatus for high temperature semiconductor device packages and structures using a low temperature process |
DE102014203306A1 (de) * | 2014-02-25 | 2015-08-27 | Siemens Aktiengesellschaft | Herstellen eines Elektronikmoduls |
US9515011B2 (en) * | 2014-05-28 | 2016-12-06 | Cree, Inc. | Over-mold plastic packaged wide band-gap power transistors and MMICS |
DE102014211464A1 (de) * | 2014-06-16 | 2015-12-17 | Robert Bosch Gmbh | Halbleitermodul mit einer elektrisch isolierten Wärmesenke |
MY188980A (en) * | 2014-12-17 | 2022-01-17 | Advanced Packaging Center Bv | Method for die and clip attachment |
DE102015112451B4 (de) * | 2015-07-30 | 2021-02-04 | Danfoss Silicon Power Gmbh | Leistungshalbleitermodul |
CN105529320A (zh) * | 2016-01-25 | 2016-04-27 | 山东晶导微电子有限公司 | 一种内嵌散热片的表面贴装功率器件封装结构 |
CN106229307B (zh) * | 2016-08-01 | 2019-05-17 | 长电科技(宿迁)有限公司 | 铝线焊点表面二次装片的焊接结构及其工艺方法 |
DE102016118784A1 (de) | 2016-10-04 | 2018-04-05 | Infineon Technologies Ag | Chipträger, konfiguriert zur delaminierungsfreien Kapselung und stabilen Sinterung |
JP6780457B2 (ja) | 2016-11-10 | 2020-11-04 | 株式会社デンソー | 半導体装置およびその製造方法 |
US20180166369A1 (en) * | 2016-12-14 | 2018-06-14 | Texas Instruments Incorporated | Bi-Layer Nanoparticle Adhesion Film |
US9865527B1 (en) | 2016-12-22 | 2018-01-09 | Texas Instruments Incorporated | Packaged semiconductor device having nanoparticle adhesion layer patterned into zones of electrical conductance and insulation |
US9941194B1 (en) | 2017-02-21 | 2018-04-10 | Texas Instruments Incorporated | Packaged semiconductor device having patterned conductance dual-material nanoparticle adhesion layer |
CN109103154A (zh) * | 2017-06-21 | 2018-12-28 | 华为技术有限公司 | 一种芯片封装结构 |
WO2019087920A1 (ja) | 2017-10-30 | 2019-05-09 | 三菱電機株式会社 | 電力用半導体装置および電力用半導体装置の製造方法 |
JP6847020B2 (ja) * | 2017-11-17 | 2021-03-24 | 株式会社 日立パワーデバイス | 半導体チップおよびパワーモジュールならびにその製造方法 |
CN113594053A (zh) * | 2021-06-24 | 2021-11-02 | 深圳基本半导体有限公司 | 一种全金属烧结功率模块互连工艺 |
DE102023113658B3 (de) | 2023-05-24 | 2024-04-11 | Dr. Ing. H.C. F. Porsche Aktiengesellschaft | Verfahren zur Herstellung einer Verbindung zwischen einem elektronischen Modul und einem Kontaktelement und einer Verbindung zwischen dem elektronischen Modul und einem Kühlkanal |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4796078A (en) * | 1987-06-15 | 1989-01-03 | International Business Machines Corporation | Peripheral/area wire bonding technique |
US5216207A (en) * | 1991-02-27 | 1993-06-01 | David Sarnoff Research Center, Inc. | Low temperature co-fired multilayer ceramic circuit boards with silver conductors |
US5311399A (en) * | 1992-06-24 | 1994-05-10 | The Carborundum Company | High power ceramic microelectronic package |
US5484959A (en) * | 1992-12-11 | 1996-01-16 | Staktek Corporation | High density lead-on-package fabrication method and apparatus |
JPH11177016A (ja) * | 1997-12-15 | 1999-07-02 | Denso Corp | 混成集積回路装置 |
JP3542311B2 (ja) * | 2000-01-28 | 2004-07-14 | 株式会社ルネサステクノロジ | 半導体装置 |
DE10062108B4 (de) * | 2000-12-13 | 2010-04-15 | Infineon Technologies Ag | Leistungsmodul mit verbessertem transienten Wärmewiderstand |
KR100723454B1 (ko) * | 2004-08-21 | 2007-05-30 | 페어차일드코리아반도체 주식회사 | 높은 열 방출 능력을 구비한 전력용 모듈 패키지 및 그제조방법 |
JP2003101204A (ja) * | 2001-09-25 | 2003-04-04 | Nec Kansai Ltd | 配線基板及び配線基板の製造方法並びに電子部品 |
JP2003124437A (ja) * | 2001-10-19 | 2003-04-25 | Mitsubishi Electric Corp | 半導体装置 |
JP2003243608A (ja) * | 2002-02-15 | 2003-08-29 | Mitsubishi Electric Corp | 電力用モジュール |
DE102005007373B4 (de) * | 2005-02-17 | 2013-05-29 | Infineon Technologies Ag | Leistungshalbleiterbaugruppe |
JP4770533B2 (ja) * | 2005-05-16 | 2011-09-14 | 富士電機株式会社 | 半導体装置の製造方法および半導体装置 |
TW200642550A (en) * | 2005-05-25 | 2006-12-01 | Cyntec Co Ltd | Power module package structure |
KR100819876B1 (ko) * | 2006-09-19 | 2008-04-07 | 삼성전기주식회사 | 합금배선기판 및 그 제조방법 |
US8164176B2 (en) * | 2006-10-20 | 2012-04-24 | Infineon Technologies Ag | Semiconductor module arrangement |
JP5341339B2 (ja) * | 2006-10-31 | 2013-11-13 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 回路装置 |
JP4895994B2 (ja) * | 2006-12-28 | 2012-03-14 | 株式会社日立製作所 | 金属粒子を用いた接合方法及び接合材料 |
JP4872663B2 (ja) * | 2006-12-28 | 2012-02-08 | 株式会社日立製作所 | 接合用材料及び接合方法 |
US20080266803A1 (en) * | 2007-04-30 | 2008-10-30 | Rockwell Automation Technologies, Inc. | Phase change cooled electrical bus structure |
JP5387034B2 (ja) * | 2009-02-20 | 2014-01-15 | 大日本印刷株式会社 | 導電性基板 |
-
2010
- 2010-09-08 DE DE102010044709.9A patent/DE102010044709B4/de not_active Expired - Fee Related
-
2011
- 2011-09-02 JP JP2011191590A patent/JP5587844B2/ja not_active Expired - Fee Related
- 2011-09-07 US US13/226,998 patent/US20120061815A1/en not_active Abandoned
- 2011-09-08 CN CN2011103640788A patent/CN102437140A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012099794A5 (ja) | パワー半導体モジュールおよびその製造方法 | |
JP7132467B2 (ja) | システムインパッケージ及びその製造方法 | |
US20170092611A1 (en) | Porous metallic film as die attach and interconnect | |
JP5587844B2 (ja) | パワー半導体モジュールおよびその製造方法 | |
JP5690652B2 (ja) | 2個の接合素子の低温加圧焼結接合方法およびそれによって製造される構成体 | |
JP2014175425A5 (ja) | ||
JP2010245259A5 (ja) | ||
TWI548319B (zh) | 提供可撓性結構的方法及可撓性裝置 | |
KR102052326B1 (ko) | 다이 및 클립 부착 방법 | |
JP2010153498A5 (ja) | ||
JP2012513682A (ja) | 電気複合構成部材または電子複合構成部材、および、電気複合構成部材または電子複合構成部材の製造方法 | |
JP2015115419A5 (ja) | ||
JP2013038330A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2011249802A (ja) | 低温加圧焼結接合を含む2個の接合素子の構成体およびその製造方法 | |
JP2003282819A (ja) | 半導体装置の製造方法 | |
JP2010287710A5 (ja) | 半導体装置の製造方法 | |
JP2015220341A (ja) | 金属ベース基板、パワーモジュール、および金属ベース基板の製造方法 | |
JP2013229457A5 (ja) | ||
JP2008235527A (ja) | 部品内蔵基板の製造方法 | |
JP6896734B2 (ja) | 回路基板および半導体モジュール | |
JP2012513683A (ja) | 電気または電子複合構成部材、ならびに電気または電子複合構成部材を製造するための方法 | |
JP6904094B2 (ja) | 絶縁回路基板の製造方法 | |
JP2014072364A (ja) | パワーモジュール用基板およびその製造方法 | |
JP5119039B2 (ja) | 金属接触層を有するパワー半導体基板並びにそのための製造方法 | |
JP2011204968A (ja) | 半導体装置及び半導体装置の製造方法 |