JP2010153498A5 - - Google Patents

Download PDF

Info

Publication number
JP2010153498A5
JP2010153498A5 JP2008328365A JP2008328365A JP2010153498A5 JP 2010153498 A5 JP2010153498 A5 JP 2010153498A5 JP 2008328365 A JP2008328365 A JP 2008328365A JP 2008328365 A JP2008328365 A JP 2008328365A JP 2010153498 A5 JP2010153498 A5 JP 2010153498A5
Authority
JP
Japan
Prior art keywords
resin
electronic component
support
adhesive layer
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008328365A
Other languages
English (en)
Other versions
JP2010153498A (ja
JP5147677B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2008328365A priority Critical patent/JP5147677B2/ja
Priority claimed from JP2008328365A external-priority patent/JP5147677B2/ja
Priority to US12/644,407 priority patent/US8399977B2/en
Publication of JP2010153498A publication Critical patent/JP2010153498A/ja
Publication of JP2010153498A5 publication Critical patent/JP2010153498A5/ja
Application granted granted Critical
Publication of JP5147677B2 publication Critical patent/JP5147677B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (8)

  1. 一方の面に複数の端子を有する単数又は複数の電子部品を、端子側が第1の支持体側となるように、該第1の支持体の表面に第1の接着剤層により仮固定する工程と、
    第2の接着剤層を有する第2の支持体を、該第2の接着剤層が前記電子部品の背面側となるように、前記第1の支持体と第2の支持体との間に前記電子部品を挟んで、該電子部品に固定する工程と、
    前記第1の支持体と前記第2の支持体との間において、単数又は複数の前記電子部品を樹脂封止する工程と、
    前記第1の支持体及び第1の接着剤層を剥離する工程と、
    前記電子部品及び封止樹脂上に、絶縁樹脂層と前記電子部品の端子に電気的に接続する配線層とを積層する工程と、
    から成ることを特徴とする樹脂封止パッケージの製造方法。
  2. 前記第1の支持体及び第1の接着剤層を剥離する工程に加えて、前記第2の支持体及び第2の接着剤層を剥離する工程を含むことを特徴とする請求項1に記載の封止樹脂パッケージの製造方法。
  3. 前記第1の接着剤の接着力は前記第2の接着剤の接着力より弱いことを特徴とする請求項1又は2に記載の封止樹脂パッケージの製造方法。
  4. 第1の接着剤層は、各端子を同一面に揃えるため、厚さが数μm〜数十μm程度と極力薄く、且つ接着力はやや強いものであることを特徴とする請求項1〜3のいずれか1項に記載の樹脂封止パッケージの製造方法。
  5. 第2の支持体に塗布されている第2の接着剤層は、前記電子部品の背面の段差を吸収するために数十μm〜数百μm程度と比較的厚いものであり、部品に圧着する時点では半液状化したものであることを特徴とする請求項1〜4のいずれか1項に記載の樹脂封止パッケージの製造方法。
  6. 一方の面に複数の端子を有する単数又は複数の電子部品と、
    該電子部品の端子の表面を所定の平面上に揃えるように、前記単数又は複数の電子部品の少なくとも端子形成面とは反対側の背面を除いて封止する封止樹脂と、
    前記電子部品及び前記封止樹脂上に形成した、絶縁樹脂層と前記電子部品の端子に電気的に接続する配線層とからなる積層構造体と、
    からなり、前記封止樹脂は、前記電子部品の側面の一部も露出していることを特徴とする樹脂封止パッケージ。
  7. 前記封止樹脂と前記積層構造体との間に補強部材が設けられていることを特徴とする請求項6に記載の樹脂封止パッケージ。
  8. 封止樹脂から露出している電子部品の背面に接着剤を介してヒートシンクが接続されていることを特徴とする請求項6又は7に記載の樹脂封止パッケージ
JP2008328365A 2008-12-24 2008-12-24 樹脂封止パッケージの製造方法 Active JP5147677B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008328365A JP5147677B2 (ja) 2008-12-24 2008-12-24 樹脂封止パッケージの製造方法
US12/644,407 US8399977B2 (en) 2008-12-24 2009-12-22 Resin-sealed package and method of producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008328365A JP5147677B2 (ja) 2008-12-24 2008-12-24 樹脂封止パッケージの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012179403A Division JP5456113B2 (ja) 2012-08-13 2012-08-13 樹脂封止パッケージ

Publications (3)

Publication Number Publication Date
JP2010153498A JP2010153498A (ja) 2010-07-08
JP2010153498A5 true JP2010153498A5 (ja) 2011-11-17
JP5147677B2 JP5147677B2 (ja) 2013-02-20

Family

ID=42264825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008328365A Active JP5147677B2 (ja) 2008-12-24 2008-12-24 樹脂封止パッケージの製造方法

Country Status (2)

Country Link
US (1) US8399977B2 (ja)
JP (1) JP5147677B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5734624B2 (ja) * 2010-11-12 2015-06-17 新光電気工業株式会社 半導体パッケージの製造方法
JP2013098433A (ja) * 2011-11-02 2013-05-20 Hitachi Ltd プリント基板の製造方法及びその製造方法によって製造されたプリント基板
JP5624697B1 (ja) 2012-12-21 2014-11-12 パナソニック株式会社 電子部品パッケージおよびその製造方法
CN104584210B (zh) 2012-12-21 2017-09-26 松下知识产权经营株式会社 电子部件封装件及其制造方法
WO2014097644A1 (ja) * 2012-12-21 2014-06-26 パナソニック株式会社 電子部品パッケージおよびその製造方法
US9425122B2 (en) * 2012-12-21 2016-08-23 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method for manufacturing the same
JP5624699B1 (ja) 2012-12-21 2014-11-12 パナソニック株式会社 電子部品パッケージおよびその製造方法
US9576930B2 (en) * 2013-11-08 2017-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Thermally conductive structure for heat dissipation in semiconductor packages
US20150206855A1 (en) * 2014-01-22 2015-07-23 Mediatek Inc. Semiconductor package
JP6354285B2 (ja) * 2014-04-22 2018-07-11 オムロン株式会社 電子部品を埋設した樹脂構造体およびその製造方法
US9786631B2 (en) * 2014-11-26 2017-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Device package with reduced thickness and method for forming same
JP6610498B2 (ja) * 2016-10-21 2019-11-27 株式会社村田製作所 複合型電子部品の製造方法
EP3557608A1 (en) * 2018-04-19 2019-10-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Packaged integrated circuit with interposing functionality and method for manufacturing such a packaged integrated circuit
TWI736859B (zh) * 2019-03-18 2021-08-21 矽品精密工業股份有限公司 電子封裝件及其製法
KR20210066049A (ko) * 2019-11-27 2021-06-07 삼성전자주식회사 반도체 패키지
US20230142729A1 (en) * 2021-11-08 2023-05-11 Analog Devices, Inc. Integrated device package with an integrated heat sink

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6586836B1 (en) * 2000-03-01 2003-07-01 Intel Corporation Process for forming microelectronic packages and intermediate structures formed therewith
JP2001352021A (ja) * 2000-06-07 2001-12-21 Sony Corp 半導体パッケージ、半導体パッケージの実装構造及び半導体パッケージの製造方法
WO2002027786A1 (fr) * 2000-09-25 2002-04-04 Ibiden Co., Ltd. Element semi-conducteur, procede de fabrication d'un element semi-conducteur, carte a circuit imprime multicouche, et procede de fabrication d'une carte a circuit imprime multicouche
US6407334B1 (en) * 2000-11-30 2002-06-18 International Business Machines Corporation I/C chip assembly
JP4270769B2 (ja) * 2000-12-15 2009-06-03 イビデン株式会社 多層プリント配線板の製造方法
JP5075309B2 (ja) * 2001-03-16 2012-11-21 日本発條株式会社 導電性接触子用支持体
US6965160B2 (en) * 2002-08-15 2005-11-15 Micron Technology, Inc. Semiconductor dice packages employing at least one redistribution layer
US7339276B2 (en) * 2002-11-04 2008-03-04 Intel Corporation Underfilling process in a molded matrix array package using flow front modifying solder resist
US20070052091A1 (en) * 2002-12-20 2007-03-08 Koninklijke Philips Electronics N.V. Electronic device and method of manufacturing same
TWI239080B (en) * 2002-12-31 2005-09-01 Advanced Semiconductor Eng Semiconductor chip package and method for the same
US7265436B2 (en) * 2004-02-17 2007-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Non-repeated and non-uniform width seal ring structure
US7193318B2 (en) * 2004-08-18 2007-03-20 International Business Machines Corporation Multiple power density chip structure
JP4526983B2 (ja) * 2005-03-15 2010-08-18 新光電気工業株式会社 配線基板の製造方法
KR20070022472A (ko) * 2005-08-22 2007-02-27 삼성전자주식회사 보강층을 갖는 테이프 패키지용 테이프 배선기판
SG139594A1 (en) * 2006-08-04 2008-02-29 Micron Technology Inc Microelectronic devices and methods for manufacturing microelectronic devices
US7851906B2 (en) * 2007-03-26 2010-12-14 Endicott Interconnect Technologies, Inc. Flexible circuit electronic package with standoffs
US20080266806A1 (en) * 2007-04-27 2008-10-30 Lakin Eric D Electronic assembly that includes a heat sink which cools multiple electronic components
US7868445B2 (en) * 2007-06-25 2011-01-11 Epic Technologies, Inc. Integrated structures and methods of fabrication thereof with fan-out metallization on a chips-first chip layer
US7906860B2 (en) * 2007-10-26 2011-03-15 Infineon Technologies Ag Semiconductor device
US20100109169A1 (en) * 2008-04-29 2010-05-06 United Test And Assembly Center Ltd Semiconductor package and method of making the same
TW200947650A (en) * 2008-05-14 2009-11-16 Harvatek Corp Semiconductor chip package structure for achieving negative face electrical connection without using a wire-bonding process
JP5210839B2 (ja) * 2008-12-10 2013-06-12 新光電気工業株式会社 配線基板及びその製造方法

Similar Documents

Publication Publication Date Title
JP2010153498A5 (ja)
US11605609B2 (en) Ultra-thin embedded semiconductor device package and method of manufacturing thereof
JP2010153505A5 (ja)
JP2010245259A5 (ja)
TWI308382B (en) Package structure having a chip embedded therein and method fabricating the same
JP4941509B2 (ja) 電子制御装置
JP5147677B2 (ja) 樹脂封止パッケージの製造方法
JP2013243345A (ja) 超薄埋設ダイモジュール及びその製造方法
JP2012039090A5 (ja)
KR20070085700A (ko) 적층형 패키징
TW201203128A (en) Semiconductor memory device and manufacturing the same
JP2014049477A5 (ja)
US20130234330A1 (en) Semiconductor Packages and Methods of Formation Thereof
JP2012074497A (ja) 回路基板
JP2014063902A (ja) 半導体ic内蔵基板及びその製造方法
TWI611523B (zh) 半導體封裝件之製法
TWI283055B (en) Superfine-circuit semiconductor package structure
US10455703B2 (en) Method for producing a printed circuit board with an embedded sensor chip, and printed circuit board
KR101167429B1 (ko) 반도체 패키지의 제조방법
JP5691794B2 (ja) 電子制御装置
JP2002043510A (ja) 半導体パワーモジュールおよびその製造方法
JP5456113B2 (ja) 樹脂封止パッケージ
JP2011155078A (ja) 樹脂封止型電子装置およびその製造方法
JP2010141158A (ja) 電子装置
US9443830B1 (en) Printed circuits with embedded semiconductor dies