JP2012039090A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2012039090A5 JP2012039090A5 JP2011138553A JP2011138553A JP2012039090A5 JP 2012039090 A5 JP2012039090 A5 JP 2012039090A5 JP 2011138553 A JP2011138553 A JP 2011138553A JP 2011138553 A JP2011138553 A JP 2011138553A JP 2012039090 A5 JP2012039090 A5 JP 2012039090A5
- Authority
- JP
- Japan
- Prior art keywords
- sealing resin
- substrate
- insulating layer
- electrically connected
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Description
本発明の一観点によれば、第１の基板と、前記第１の基板に電気的に接続された電子部品と、を含む第１の構造体と、前記第１の構造体を封止するように形成された第１の封止樹脂と、前記第１の封止樹脂によって封止された前記第１の構造体を更に封止する第２の封止樹脂と、前記第１の基板上及び前記第２の封止樹脂上に形成された絶縁層と、前記絶縁層上に形成され、前記絶縁層を貫通するビアを介して前記電子部品と電気的に接続された再配線と、を含む。
本発明の一観点によれば、第１の基板と、前記第１の基板に電気的に接続された電子部品とを含む第１の構造体を封止するように第１の封止樹脂を形成する第１封止工程と、前記第１の基板が支持体の粘着面に対向するように、前記第１の構造体を固定する固定工程と、前記第１の封止樹脂によって封止された前記第１の構造体を更に封止するように前記粘着面上に第２の封止樹脂を形成する第２封止工程と、前記第１の基板上及び前記第２の封止樹脂上に絶縁層を形成する絶縁層形成工程と、前記絶縁層上に、該絶縁層を貫通するビアを介して前記電子部品と電気的に接続される再配線を形成する工程と、を含む。
Claims (9)
- 第１の基板と、前記第１の基板に電気的に接続された電子部品と、を含む第１の構造体と、
前記第１の構造体を封止するように形成された第１の封止樹脂と、
前記第１の封止樹脂によって封止された前記第１の構造体を更に封止する第２の封止樹脂と、
前記第１の基板上及び前記第２の封止樹脂上に形成された絶縁層と、
前記絶縁層上に形成され、前記絶縁層を貫通するビアを介して前記電子部品と電気的に接続された再配線と、
を含むことを特徴とする半導体装置。 - 前記第２の封止樹脂によって封止され、その一面側と他面側とが電気的に接続されている第２の基板を更に有し、
前記第２の封止樹脂の一面側と他面側とは前記第２の基板を介して電気的に接続されていることを特徴とする請求項１に記載の半導体装置。 - 前記第２の封止樹脂を貫通する貫通電極を介して、前記第２の封止樹脂の一面側と他面側とが電気的に接続されていることを特徴とする請求項１に記載の半導体装置。
- 前記第２の基板は、前記絶縁層上に積層されていることを特徴とする請求項２に記載の半導体装置。
- 前記電子部品は、前記第１の基板とはんだを介して電気的に接続されていることを特徴とする請求項１〜４の何れか一項に記載の半導体装置。
- 前記第１の基板と前記絶縁層との間には、前記第２の封止樹脂が形成されていることを特徴とする請求項１〜５の何れか一項に記載の半導体装置。
- 第１の基板と、前記第１の基板に電気的に接続された電子部品とを含む第１の構造体を封止するように第１の封止樹脂を形成する第１封止工程と、
前記第１の基板が支持体の粘着面に対向するように、前記第１の構造体を固定する固定工程と、
前記第１の封止樹脂によって封止された前記第１の構造体を更に封止するように前記粘着面上に第２の封止樹脂を形成する第２封止工程と、
前記支持体を剥離する工程と、
前記第１の基板上及び前記第２の封止樹脂上に絶縁層を形成する絶縁層形成工程と、
前記絶縁層上に、該絶縁層を貫通するビアを介して前記電子部品と電気的に接続される再配線を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記固定工程では、前記第１の構造体と共に、一面側と他面側とが基板内部を通して電気的に接続されている第２の基板を前記支持体に固定し、
前記第２封止工程では、前記第１の封止樹脂によって封止された前記第１の構造体と、前記第２の基板を封止するように前記第２の封止樹脂を形成し、
前記第２の基板を介して前記第２の封止樹脂の一面側と他面側とを電気的に接続する配線を形成する工程を更に含むことを特徴とする請求項７に記載の半導体装置の製造方法。 - 前記第２の封止樹脂を貫通し、前記第２の封止樹脂の一面側と他面側とを電気的に接続する貫通電極を形成する工程を更に含むことを特徴とする請求項７に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011138553A JP5826532B2 (ja) | 2010-07-15 | 2011-06-22 | 半導体装置及びその製造方法 |
| US13/181,884 US8482117B2 (en) | 2010-07-15 | 2011-07-13 | Semiconductor device with electronic component incorporation substrate |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010160869 | 2010-07-15 | ||
| JP2010160869 | 2010-07-15 | ||
| JP2011138553A JP5826532B2 (ja) | 2010-07-15 | 2011-06-22 | 半導体装置及びその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2012039090A JP2012039090A (ja) | 2012-02-23 |
| JP2012039090A5 true JP2012039090A5 (ja) | 2014-07-17 |
| JP5826532B2 JP5826532B2 (ja) | 2015-12-02 |
Family
ID=45466326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011138553A Active JP5826532B2 (ja) | 2010-07-15 | 2011-06-22 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8482117B2 (ja) |
| JP (1) | JP5826532B2 (ja) |
Families Citing this family (56)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5563918B2 (ja) * | 2010-07-22 | 2014-07-30 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 回路装置の製造方法 |
| US9385052B2 (en) | 2012-09-14 | 2016-07-05 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming build-up interconnect structures over carrier for testing at interim stages |
| JP6320681B2 (ja) * | 2013-03-29 | 2018-05-09 | ローム株式会社 | 半導体装置 |
| JP5466785B1 (ja) * | 2013-08-12 | 2014-04-09 | 太陽誘電株式会社 | 回路モジュール及びその製造方法 |
| JP6274058B2 (ja) * | 2014-09-22 | 2018-02-07 | 株式会社デンソー | 電子装置、及び電子装置を備えた電子構造体 |
| KR20160084143A (ko) * | 2015-01-05 | 2016-07-13 | 삼성전기주식회사 | 전자소자 내장기판 및 그 제조 방법 |
| US10566289B2 (en) * | 2015-10-13 | 2020-02-18 | Samsung Electronics Co., Ltd. | Fan-out semiconductor package and manufacturing method thereof |
| JP6561764B2 (ja) * | 2015-10-23 | 2019-08-21 | セイコーエプソン株式会社 | 発振器、電子機器および基地局 |
| KR102450576B1 (ko) * | 2016-01-22 | 2022-10-07 | 삼성전자주식회사 | 전자 부품 패키지 및 그 제조방법 |
| KR101999625B1 (ko) * | 2016-03-25 | 2019-07-17 | 삼성전자주식회사 | 팬-아웃 반도체 패키지 |
| US10818621B2 (en) * | 2016-03-25 | 2020-10-27 | Samsung Electronics Co., Ltd. | Fan-out semiconductor package |
| KR102017635B1 (ko) * | 2016-03-25 | 2019-10-08 | 삼성전자주식회사 | 팬-아웃 반도체 패키지 |
| US10276467B2 (en) * | 2016-03-25 | 2019-04-30 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package |
| KR102045236B1 (ko) * | 2016-06-08 | 2019-12-02 | 삼성전자주식회사 | 팬-아웃 반도체 패키지 |
| US9859222B1 (en) * | 2016-06-08 | 2018-01-02 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package |
| US20170365567A1 (en) * | 2016-06-20 | 2017-12-21 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package |
| US10600748B2 (en) * | 2016-06-20 | 2020-03-24 | Samsung Electronics Co., Ltd. | Fan-out semiconductor package |
| KR102003390B1 (ko) * | 2016-06-20 | 2019-07-24 | 삼성전자주식회사 | 팬-아웃 반도체 패키지 |
| KR102049255B1 (ko) * | 2016-06-20 | 2019-11-28 | 삼성전자주식회사 | 팬-아웃 반도체 패키지 |
| KR101952863B1 (ko) * | 2016-06-21 | 2019-02-28 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
| US9935068B2 (en) | 2016-06-21 | 2018-04-03 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package |
| US10580728B2 (en) | 2016-06-23 | 2020-03-03 | Samsung Electronics Co., Ltd. | Fan-out semiconductor package |
| KR101973428B1 (ko) * | 2016-06-23 | 2019-04-29 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
| KR101952861B1 (ko) * | 2016-06-23 | 2019-02-28 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
| US10229865B2 (en) | 2016-06-23 | 2019-03-12 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package |
| KR101963277B1 (ko) * | 2016-06-23 | 2019-03-29 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
| KR101982045B1 (ko) * | 2016-08-11 | 2019-08-28 | 삼성전자주식회사 | 팬-아웃 반도체 패키지 |
| US10061967B2 (en) | 2016-08-22 | 2018-08-28 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package |
| KR101994750B1 (ko) * | 2016-08-22 | 2019-07-01 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
| KR101952862B1 (ko) | 2016-08-30 | 2019-02-27 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
| KR101982044B1 (ko) | 2016-08-31 | 2019-05-24 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
| KR101973430B1 (ko) * | 2016-09-19 | 2019-04-29 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
| KR101982047B1 (ko) * | 2016-09-29 | 2019-05-24 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
| KR102073294B1 (ko) | 2016-09-29 | 2020-02-04 | 삼성전자주식회사 | 팬-아웃 반도체 패키지 |
| KR101952864B1 (ko) | 2016-09-30 | 2019-02-27 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
| KR102059403B1 (ko) * | 2016-10-04 | 2019-12-26 | 삼성전자주식회사 | 팬-아웃 반도체 패키지 |
| KR102016491B1 (ko) * | 2016-10-10 | 2019-09-02 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
| KR101999608B1 (ko) | 2016-11-23 | 2019-07-18 | 삼성전자주식회사 | 팬-아웃 반도체 패키지 |
| KR101982049B1 (ko) * | 2016-11-23 | 2019-05-24 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
| KR102041661B1 (ko) * | 2016-12-06 | 2019-11-07 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
| KR101963282B1 (ko) * | 2016-12-16 | 2019-03-28 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
| KR102009905B1 (ko) | 2017-02-21 | 2019-08-12 | 삼성전자주식회사 | 팬-아웃 반도체 패키지 |
| WO2018216763A1 (ja) * | 2017-05-25 | 2018-11-29 | 株式会社新川 | 構造体の製造方法及び構造体 |
| KR20190013051A (ko) * | 2017-07-31 | 2019-02-11 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
| US10541209B2 (en) * | 2017-08-03 | 2020-01-21 | General Electric Company | Electronics package including integrated electromagnetic interference shield and method of manufacturing thereof |
| KR102380821B1 (ko) * | 2017-09-15 | 2022-03-31 | 삼성전자주식회사 | 팬-아웃 반도체 패키지 |
| KR101922884B1 (ko) | 2017-10-26 | 2018-11-28 | 삼성전기 주식회사 | 팬-아웃 반도체 패키지 |
| KR101963293B1 (ko) * | 2017-11-01 | 2019-03-28 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
| US10368448B2 (en) | 2017-11-11 | 2019-07-30 | At&S Austria Technologie & Systemtechnik Aktiengesellschaft | Method of manufacturing a component carrier |
| KR20200087137A (ko) * | 2017-11-16 | 2020-07-20 | 미츠비시 가스 가가쿠 가부시키가이샤 | 패터닝된 금속박 부착 적층체의 제조 방법 및 패터닝된 금속박 부착 적층체 |
| KR101982061B1 (ko) * | 2017-12-19 | 2019-05-24 | 삼성전기주식회사 | 반도체 패키지 |
| JP7202785B2 (ja) * | 2018-04-27 | 2023-01-12 | 新光電気工業株式会社 | 配線基板及び配線基板の製造方法 |
| KR102086361B1 (ko) | 2018-06-04 | 2020-03-09 | 삼성전자주식회사 | 반도체 패키지 |
| KR20220013703A (ko) * | 2020-07-27 | 2022-02-04 | 삼성전기주식회사 | 전자부품 내장기판 |
| KR20220144107A (ko) | 2021-04-19 | 2022-10-26 | 삼성전자주식회사 | 반도체 패키지 및 그 제조 방법 |
| WO2024029138A1 (ja) * | 2022-08-01 | 2024-02-08 | 株式会社村田製作所 | 複合部品デバイスおよびその製造方法 |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3695890B2 (ja) * | 1997-02-19 | 2005-09-14 | ジャパンゴアテックス株式会社 | Ｉｃチップ実装用インターポーザ及びｉｃチップパッケージ |
| EP1354351B1 (en) | 2000-08-16 | 2009-04-15 | Intel Corporation | Direct build-up layer on an encapsulated die package |
| JP4167001B2 (ja) | 2002-04-15 | 2008-10-15 | 日本特殊陶業株式会社 | 配線基板の製造方法 |
| DE102005032489B3 (de) * | 2005-07-04 | 2006-11-16 | Schweizer Electronic Ag | Leiterplatten-Mehrschichtaufbau mit integriertem elektrischem Bauteil und Herstellungsverfahren |
| JP5215605B2 (ja) * | 2007-07-17 | 2013-06-19 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法 |
| JP5515210B2 (ja) * | 2007-12-13 | 2014-06-11 | 大日本印刷株式会社 | 部品内蔵配線板、部品内蔵配線板の製造方法 |
| US7767496B2 (en) * | 2007-12-14 | 2010-08-03 | Stats Chippac, Ltd. | Semiconductor device and method of forming interconnect structure for encapsulated die having pre-applied protective layer |
| US8039303B2 (en) * | 2008-06-11 | 2011-10-18 | Stats Chippac, Ltd. | Method of forming stress relief layer between die and interconnect structure |
| KR20100033012A (ko) * | 2008-09-19 | 2010-03-29 | 주식회사 하이닉스반도체 | 반도체 패키지 및 이를 갖는 적층 반도체 패키지 |
| US20100072600A1 (en) * | 2008-09-22 | 2010-03-25 | Texas Instrument Incorporated | Fine-pitch oblong solder connections for stacking multi-chip packages |
| US7859099B2 (en) * | 2008-12-11 | 2010-12-28 | Stats Chippac Ltd. | Integrated circuit packaging system having through silicon via with direct interconnects and method of manufacture thereof |
| JP5147755B2 (ja) * | 2009-02-20 | 2013-02-20 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| JP5188426B2 (ja) * | 2009-03-13 | 2013-04-24 | 新光電気工業株式会社 | 半導体装置及びその製造方法、電子装置 |
| JP4973761B2 (ja) * | 2009-05-25 | 2012-07-11 | 株式会社デンソー | 半導体装置 |
| JP5561460B2 (ja) * | 2009-06-03 | 2014-07-30 | 新光電気工業株式会社 | 配線基板および配線基板の製造方法 |
| US8034660B2 (en) * | 2009-07-24 | 2011-10-11 | Texas Instruments Incorporated | PoP precursor with interposer for top package bond pad pitch compensation |
| US8587129B2 (en) * | 2009-07-31 | 2013-11-19 | Stats Chippac Ltd. | Integrated circuit packaging system with through silicon via base and method of manufacture thereof |
| US8263434B2 (en) * | 2009-07-31 | 2012-09-11 | Stats Chippac, Ltd. | Semiconductor device and method of mounting die with TSV in cavity of substrate for electrical interconnect of Fi-PoP |
| US8183678B2 (en) * | 2009-08-04 | 2012-05-22 | Amkor Technology Korea, Inc. | Semiconductor device having an interposer |
| US8039304B2 (en) * | 2009-08-12 | 2011-10-18 | Stats Chippac, Ltd. | Semiconductor device and method of dual-molding die formed on opposite sides of build-up interconnect structures |
| US8164158B2 (en) * | 2009-09-11 | 2012-04-24 | Stats Chippac, Ltd. | Semiconductor device and method of forming integrated passive device |
| KR101113501B1 (ko) * | 2009-11-12 | 2012-02-29 | 삼성전기주식회사 | 반도체 패키지의 제조 방법 |
| US20110193235A1 (en) * | 2010-02-05 | 2011-08-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3DIC Architecture with Die Inside Interposer |
| JP2011187473A (ja) * | 2010-03-04 | 2011-09-22 | Nec Corp | 半導体素子内蔵配線基板 |
| US8951839B2 (en) * | 2010-03-15 | 2015-02-10 | Stats Chippac, Ltd. | Semiconductor device and method of forming conductive vias through interconnect structures and encapsulant of WLCSP |
| US9048233B2 (en) * | 2010-05-26 | 2015-06-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package systems having interposers |
| US9620455B2 (en) * | 2010-06-24 | 2017-04-11 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming anisotropic conductive film between semiconductor die and build-up interconnect structure |
| US8097490B1 (en) * | 2010-08-27 | 2012-01-17 | Stats Chippac, Ltd. | Semiconductor device and method of forming stepped interconnect layer for stacked semiconductor die |
| US9437561B2 (en) * | 2010-09-09 | 2016-09-06 | Advanced Micro Devices, Inc. | Semiconductor chip with redundant thru-silicon-vias |
| US8263435B2 (en) * | 2010-10-28 | 2012-09-11 | Stats Chippac, Ltd. | Semiconductor device and method of stacking semiconductor die in mold laser package interconnected by bumps and conductive vias |
| US8273604B2 (en) * | 2011-02-22 | 2012-09-25 | STAT ChipPAC, Ltd. | Semiconductor device and method of forming WLCSP structure using protruded MLP |
-
2011
- 2011-06-22 JP JP2011138553A patent/JP5826532B2/ja active Active
- 2011-07-13 US US13/181,884 patent/US8482117B2/en active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2012039090A5 (ja) | ||
| JP2013069808A5 (ja) | ||
| JP2010245259A5 (ja) | ||
| JP2013222966A5 (ja) | ||
| EP2693472A3 (en) | Power semiconductor module and its method of manufacturing | |
| JP2013254830A5 (ja) | ||
| JP2010147153A5 (ja) | ||
| JP2012109566A5 (ja) | ||
| JP2013069807A5 (ja) | ||
| JP2013004881A5 (ja) | ||
| JP2012256675A5 (ja) | ||
| WO2016209668A3 (en) | Structures and methods for reliable packages | |
| JP2014192452A5 (ja) | ||
| JP2010153505A5 (ja) | ||
| JP2013168419A5 (ja) | ||
| WO2014112954A8 (en) | Substrate for semiconductor packaging and method of forming same | |
| JP2014179611A5 (ja) | ||
| JP2013197382A5 (ja) | ||
| JP2013101996A5 (ja) | ||
| JP2011014888A5 (ja) | ||
| JP2010251395A5 (ja) | ||
| JP2013131669A5 (ja) | ||
| WO2014088966A3 (en) | Bonding structure for a microelectronic assembly comprising a high melting point alloy formed by bonding two bond components each comprising a non-low melting point material layer covering a low melting point material layer and corresponding manufacturing method | |
| JP2012038996A5 (ja) | ||
| JP2010153498A5 (ja) |