JP2013004881A5 - - Google Patents

Download PDF

Info

Publication number
JP2013004881A5
JP2013004881A5 JP2011136861A JP2011136861A JP2013004881A5 JP 2013004881 A5 JP2013004881 A5 JP 2013004881A5 JP 2011136861 A JP2011136861 A JP 2011136861A JP 2011136861 A JP2011136861 A JP 2011136861A JP 2013004881 A5 JP2013004881 A5 JP 2013004881A5
Authority
JP
Japan
Prior art keywords
substrate
resin layer
forming
opening
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011136861A
Other languages
English (en)
Other versions
JP5808586B2 (ja
JP2013004881A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2011136861A priority Critical patent/JP5808586B2/ja
Priority claimed from JP2011136861A external-priority patent/JP5808586B2/ja
Priority to US13/528,100 priority patent/US8536714B2/en
Publication of JP2013004881A publication Critical patent/JP2013004881A/ja
Publication of JP2013004881A5 publication Critical patent/JP2013004881A5/ja
Application granted granted Critical
Publication of JP5808586B2 publication Critical patent/JP5808586B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

以下開示の一観点によれば、厚み方向に貫通する開口部を備えた基板樹脂層と、前記基板樹脂層の一方の面の前記開口部を含む領域に形成された配線層と、前記基板樹脂層の一方の面に形成され、前記配線層を覆う層間絶縁層とを含む下側配線基板と、前記下側配線基板の上方に空間を介して配置された上側配線基板と、前記上側配線基板を貫通して前記基板樹脂層の開口部まで形成されて前記配線層に接続され、前記上側配線基板と前記下側配線基板とを連結する貫通電極とを有し、前記貫通電極の側面は、前記基板樹脂層の開口部の内壁面と直接接触し、かつ、前記下側配線基板と前記上側配線基板との間に形成された前記空間に露出していることをインターポーザが提供される。

Claims (10)

  1. 厚み方向に貫通する開口部を備えた基板樹脂層と、
    前記基板樹脂層の一方の面の前記開口部を含む領域に形成された配線層と、
    前記基板樹脂層の一方の面に形成され、前記配線層を覆う層間絶縁層と
    を含む下側配線基板と、
    前記下側配線基板の上方に空間を介して配置された上側配線基板と、
    前記上側配線基板を貫通して前記基板樹脂層の開口部まで形成されて前記配線層に接続され、前記上側配線基板と前記下側配線基板とを連結する貫通電極とを有し、
    前記貫通電極の側面は、前記基板樹脂層の開口部の内壁面と直接接触し、かつ、前記下側配線基板と前記上側配線基板との間に形成された前記空間に露出していることを特徴とするインターポーザ。
  2. 前記上側配線基板内の基板は、シリコン又はガラスからなることを特徴とする請求項1に記載のインターポーザ。
  3. 前記上側配線基板内の基板の熱膨張係数は、半導体チップの熱膨張係数と同一に設定されることを特徴とする請求項1又は2に記載のインターポーザ。
  4. 前記上側配線基板の上面側に形成されたパッドと、前記下側配線基板の下面側に形成されたパッドとは、前記貫通電極を介して電気的に接続されていることを特徴とする請求項1又は2に記載のインターポーザ。
  5. 請求項1乃至4のいずれかのインターポーザと、
    前記上側配線基板の上面側の配線層にフリップチップ接続された半導体チップと、
    前記下側配線基板の下面側の接続端子に接続された実装基板とを有することを特徴とする半導体装置。
  6. 前記実装基板は、樹脂を含む有機基板であることを特徴とする請求項5に記載の半導体装置。
  7. 上側基板にスルーホールを形成する工程と、
    前記上側基板の一方の面に、前記スルーホールに対応する位置に開口部が設けられた犠牲樹脂層を形成する工程と、
    前記犠牲樹脂層の外面に前記スルーホールに対応する位置に開口部が設けられた樹脂層を形成することにより、前記スルーホールと前記犠牲樹脂層の前記開口部と前記樹脂層の前記開口部とが連通して形成される連通スルーホールを得る工程と、
    前記連通スルーホールに貫通電極を形成する工程と、
    前記樹脂層に、前記貫通電極に接続される下側配線層及び絶縁層を積層することにより、下側配線基板を形成する工程と、
    前記犠牲樹脂層を除去することにより、前記樹脂層と前記上側基板との間を離間させる工程とを有することを特徴とするインターポーザの製造方法。
  8. 上側基板にスルーホールを形成する工程と、
    前記スルーホールに第1貫通電極部を形成する工程と、
    前記上側基板の一方の面に、前記スルーホールに対応する位置に開口部が設けられた犠牲樹脂層を形成する工程と、
    前記犠牲樹脂層の外面に前記スルーホールに対応する位置に開口部が設けられた樹脂層を形成することにより、前記犠牲樹脂層の前記開口部と前記樹脂層の前記開口部とが連通して形成される連通ホールを得る工程と、
    前記連通ホールに、第1貫通電極部に接続される第2貫通電極部を形成することにより、前記上側基板、前記犠牲樹脂層及び前記樹脂層を貫通する貫通電極を得る工程と、
    前記樹脂層に、前記貫通電極に接続される下側配線層及び絶縁層を積層することにより下側配線基板を形成する工程と、
    前記犠牲樹脂層を除去することにより、前記樹脂層と前記上側基板との間を離間させる工程とを有することを特徴とするインターポーザの製造方法。
  9. 前記上側基板の上面に前記貫通電極の上端に接続される上側配線層を形成する工程をさらに有することを特徴とする請求項7又は8に記載のインターポーザの製造方法。
  10. 前記上側基板は、シリコン又はガラスからなることを特徴とする請求項8又は9に記載のインターポーザの製造方法。
JP2011136861A 2011-06-21 2011-06-21 インターポーザの製造方法 Active JP5808586B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011136861A JP5808586B2 (ja) 2011-06-21 2011-06-21 インターポーザの製造方法
US13/528,100 US8536714B2 (en) 2011-06-21 2012-06-20 Interposer, its manufacturing method, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011136861A JP5808586B2 (ja) 2011-06-21 2011-06-21 インターポーザの製造方法

Publications (3)

Publication Number Publication Date
JP2013004881A JP2013004881A (ja) 2013-01-07
JP2013004881A5 true JP2013004881A5 (ja) 2014-06-26
JP5808586B2 JP5808586B2 (ja) 2015-11-10

Family

ID=47361109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011136861A Active JP5808586B2 (ja) 2011-06-21 2011-06-21 インターポーザの製造方法

Country Status (2)

Country Link
US (1) US8536714B2 (ja)
JP (1) JP5808586B2 (ja)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014011232A1 (en) 2012-07-12 2014-01-16 Hsio Technologies, Llc Semiconductor socket with direct selective metalization
WO2011153298A1 (en) 2010-06-03 2011-12-08 Hsio Technologies, Llc Electrical connector insulator housing
US8955215B2 (en) 2009-05-28 2015-02-17 Hsio Technologies, Llc High performance surface mount electrical interconnect
US9276336B2 (en) 2009-05-28 2016-03-01 Hsio Technologies, Llc Metalized pad to electrical contact interface
WO2011139619A1 (en) 2010-04-26 2011-11-10 Hsio Technologies, Llc Semiconductor device package adapter
US9276339B2 (en) 2009-06-02 2016-03-01 Hsio Technologies, Llc Electrical interconnect IC device socket
US9196980B2 (en) 2009-06-02 2015-11-24 Hsio Technologies, Llc High performance surface mount electrical interconnect with external biased normal force loading
US9054097B2 (en) * 2009-06-02 2015-06-09 Hsio Technologies, Llc Compliant printed circuit area array semiconductor device package
WO2011002712A1 (en) 2009-06-29 2011-01-06 Hsio Technologies, Llc Singulated semiconductor device separable electrical interconnect
US9699906B2 (en) 2009-06-02 2017-07-04 Hsio Technologies, Llc Hybrid printed circuit assembly with low density main core and embedded high density circuit regions
US8970031B2 (en) 2009-06-16 2015-03-03 Hsio Technologies, Llc Semiconductor die terminal
US9930775B2 (en) 2009-06-02 2018-03-27 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
WO2012078493A1 (en) 2010-12-06 2012-06-14 Hsio Technologies, Llc Electrical interconnect ic device socket
WO2010141303A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Resilient conductive electrical interconnect
WO2010141295A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed flexible circuit
US8912812B2 (en) 2009-06-02 2014-12-16 Hsio Technologies, Llc Compliant printed circuit wafer probe diagnostic tool
US9318862B2 (en) 2009-06-02 2016-04-19 Hsio Technologies, Llc Method of making an electronic interconnect
WO2010141266A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit peripheral lead semiconductor package
WO2010141313A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit socket diagnostic tool
US8988093B2 (en) 2009-06-02 2015-03-24 Hsio Technologies, Llc Bumped semiconductor wafer or die level electrical interconnect
WO2012061008A1 (en) 2010-10-25 2012-05-10 Hsio Technologies, Llc High performance electrical circuit structure
WO2010141296A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit semiconductor package
US9093767B2 (en) 2009-06-02 2015-07-28 Hsio Technologies, Llc High performance surface mount electrical interconnect
US9603249B2 (en) 2009-06-02 2017-03-21 Hsio Technologies, Llc Direct metalization of electrical circuit structures
US9277654B2 (en) 2009-06-02 2016-03-01 Hsio Technologies, Llc Composite polymer-metal electrical contacts
US9136196B2 (en) 2009-06-02 2015-09-15 Hsio Technologies, Llc Compliant printed circuit wafer level semiconductor package
US9613841B2 (en) 2009-06-02 2017-04-04 Hsio Technologies, Llc Area array semiconductor device package interconnect structure with optional package-to-package or flexible circuit to package connection
WO2010147782A1 (en) 2009-06-16 2010-12-23 Hsio Technologies, Llc Simulated wirebond semiconductor package
US9320144B2 (en) 2009-06-17 2016-04-19 Hsio Technologies, Llc Method of forming a semiconductor socket
US8981809B2 (en) 2009-06-29 2015-03-17 Hsio Technologies, Llc Compliant printed circuit semiconductor tester interface
US10159154B2 (en) 2010-06-03 2018-12-18 Hsio Technologies, Llc Fusion bonded liquid crystal polymer circuit structure
US9350093B2 (en) 2010-06-03 2016-05-24 Hsio Technologies, Llc Selective metalization of electrical connector or socket housing
US9689897B2 (en) 2010-06-03 2017-06-27 Hsio Technologies, Llc Performance enhanced semiconductor socket
US9082764B2 (en) 2012-03-05 2015-07-14 Corning Incorporated Three-dimensional integrated circuit which incorporates a glass interposer and method for fabricating the same
US9761520B2 (en) 2012-07-10 2017-09-12 Hsio Technologies, Llc Method of making an electrical connector having electrodeposited terminals
US9087777B2 (en) * 2013-03-14 2015-07-21 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US10667410B2 (en) 2013-07-11 2020-05-26 Hsio Technologies, Llc Method of making a fusion bonded circuit structure
US10506722B2 (en) 2013-07-11 2019-12-10 Hsio Technologies, Llc Fusion bonded liquid crystal polymer electrical circuit structure
JP5803998B2 (ja) * 2013-07-23 2015-11-04 株式会社村田製作所 電子部品の製造方法及び基板型の端子の製造方法
JP5803997B2 (ja) 2013-07-23 2015-11-04 株式会社村田製作所 電子部品の製造方法
US9087702B2 (en) 2013-09-04 2015-07-21 Freescale Semiconductor, Inc. Edge coupling of semiconductor dies
JP5662551B1 (ja) * 2013-12-20 2015-01-28 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP6341714B2 (ja) * 2014-03-25 2018-06-13 新光電気工業株式会社 配線基板及びその製造方法
US9559447B2 (en) 2015-03-18 2017-01-31 Hsio Technologies, Llc Mechanical contact retention within an electrical connector
US9859202B2 (en) * 2015-06-24 2018-01-02 Dyi-chung Hu Spacer connector
JP2018037465A (ja) * 2016-08-29 2018-03-08 ウシオ電機株式会社 半導体パッケージおよびその製造方法
US10902769B2 (en) 2017-07-12 2021-01-26 Facebook Technologies, Llc Multi-layer fabrication for pixels with calibration compensation
US10733930B2 (en) * 2017-08-23 2020-08-04 Facebook Technologies, Llc Interposer for multi-layer display architecture
WO2020090963A1 (ja) * 2018-11-02 2020-05-07 株式会社村田製作所 電子機器
MY202414A (en) 2018-11-28 2024-04-27 Intel Corp Embedded reference layers fo semiconductor package substrates
US11610935B2 (en) 2019-03-29 2023-03-21 Lumileds Llc Fan-out light-emitting diode (LED) device substrate with embedded backplane, lighting system and method of manufacture
US11621173B2 (en) 2019-11-19 2023-04-04 Lumileds Llc Fan out structure for light-emitting diode (LED) device and lighting system
US11777066B2 (en) 2019-12-27 2023-10-03 Lumileds Llc Flipchip interconnected light-emitting diode package assembly
US11664347B2 (en) 2020-01-07 2023-05-30 Lumileds Llc Ceramic carrier and build up carrier for light-emitting diode (LED) array
US11476217B2 (en) 2020-03-10 2022-10-18 Lumileds Llc Method of manufacturing an augmented LED array assembly
JP2022142084A (ja) 2021-03-16 2022-09-30 キオクシア株式会社 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2581592B2 (ja) * 1988-09-16 1997-02-12 株式会社日立製作所 フレキシブルピンキャリア及びそれを使用した半導体装置
JP4606783B2 (ja) * 2003-07-25 2011-01-05 新光電気工業株式会社 半導体装置
US7049170B2 (en) * 2003-12-17 2006-05-23 Tru-Si Technologies, Inc. Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
TWI288448B (en) * 2004-09-10 2007-10-11 Toshiba Corp Semiconductor device and method of manufacturing the same
US20090008792A1 (en) * 2004-11-19 2009-01-08 Industrial Technology Research Institute Three-dimensional chip-stack package and active component on a substrate
JP5358077B2 (ja) * 2007-09-28 2013-12-04 スパンション エルエルシー 半導体装置及びその製造方法
KR20100099573A (ko) * 2009-03-03 2010-09-13 삼성전자주식회사 반도체 장치 및 그 제조방법
KR20100114421A (ko) * 2009-04-15 2010-10-25 삼성전자주식회사 적층 패키지

Similar Documents

Publication Publication Date Title
JP2013004881A5 (ja)
JP2017108019A5 (ja)
JP2008160160A5 (ja)
JP2009194322A5 (ja)
WO2009002381A3 (en) Mold compound circuit structure for enhanced electrical and thermal performance
JP2009266979A5 (ja)
JP2012039090A5 (ja)
WO2012074783A3 (en) Low-profile microelectronic package, method of manufacturing same, and electronic assembly containing same
JP2012028771A5 (ja)
JP2015226056A5 (ja)
JP2009200389A5 (ja)
JP2009164481A5 (ja)
JP2013254830A5 (ja)
JP2011258772A5 (ja)
JP2012134500A5 (ja)
JP2013062474A5 (ja) 配線基板及び配線基板の製造方法と半導体装置及び半導体装置の製造方法
EP2988325A3 (en) Electrical interconnect structure for an embedded semiconductor device package and method of manufacturing thereof
JP2011151185A5 (ja) 半導体装置
JP2009267310A5 (ja)
JP2013115289A5 (ja)
JP2012109297A5 (ja)
JP2014013810A5 (ja)
JP2011146445A5 (ja)
JP2016096292A5 (ja)
JP2011071315A5 (ja)