JP2011071315A5 - - Google Patents

Download PDF

Info

Publication number
JP2011071315A5
JP2011071315A5 JP2009221078A JP2009221078A JP2011071315A5 JP 2011071315 A5 JP2011071315 A5 JP 2011071315A5 JP 2009221078 A JP2009221078 A JP 2009221078A JP 2009221078 A JP2009221078 A JP 2009221078A JP 2011071315 A5 JP2011071315 A5 JP 2011071315A5
Authority
JP
Japan
Prior art keywords
laminate
layer
organic substrate
wiring
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009221078A
Other languages
English (en)
Other versions
JP5367523B2 (ja
JP2011071315A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2009221078A priority Critical patent/JP5367523B2/ja
Priority claimed from JP2009221078A external-priority patent/JP5367523B2/ja
Priority to US12/884,271 priority patent/US8212365B2/en
Publication of JP2011071315A publication Critical patent/JP2011071315A/ja
Publication of JP2011071315A5 publication Critical patent/JP2011071315A5/ja
Application granted granted Critical
Publication of JP5367523B2 publication Critical patent/JP5367523B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明の一実施態様によれば、第1の面と第2の面とを備えた積層体からなる配線基板であって、第1の熱膨張率を有する複数の第1の層と、第2の熱膨張率を有する複数の第2の層とを有し、前記第1の層は互いに異なる厚みを有し、且つ前記第2の層は互いに異なる厚みを有し、前記第1の層と前記第2の層とは、一層ずつ交互に積層されて、前記第1の面と前記第2の面とを備えた前記積層体を形成し、前記積層体の前記第1の面側から前記第2の面側に向けて前記第1の層の厚みは減少し、前記積層体の前記第2の面側から前記第1の面側に向けて前記第2の層の厚みは減少し、前記積層体の前記第1の面側と前記第2の面側とは、前記積層体に形成された配線を介して電気的に導通し、前記第1の層の前記第1の熱膨張率は、前記第2の層の前記第2の熱膨張率よりも低いことを特徴とする配線基板が提供される。
本発明の他の実施態様によれば、第1の面と第2の面とを備えた積層体からなる配線基板の製造方法であって、底面に電極配線が形成された凹部を有する有機基板コア材を準備し、前記凹部内に、互いに厚みの異なる複数の第1の層と互いに厚みの異なる複数の第2の層を、前記積層体の前記第1の面側から前記第2の面側に向けて前記第1の層の厚みは減少し、且つ 前記積層体の前記第2の面側から前記第1の面側に向けて前記第2の層の厚みが減少するように、交互に積層して前記積層体を形成し、前記積層体の前記第1の面側に半導体チップ搭載面が形成され、且つ、前記第2の面側に有機基板搭載面が形成され、前記有機基板コア材の前記電極配線に相当する位置において前記積層体を貫通する第1の孔を形成し、前記積層体の表面に絶縁樹脂層を形成する共に前記孔に絶縁樹脂を充填し、前記第1の孔に充填された絶縁樹脂を貫通する第2の孔を形成し、前記絶縁樹脂層の表面に配線を形成すると共に該配線の導電材料を前記第2の孔に充填して前記配線と前記有機基板コア材の電極配線とを電気的に接続することを特徴とする配線基板の製造方法が提供される。

Claims (10)

  1. 第1の面と第2の面とを備えた積層体からなる配線基板であって、
    第1の熱膨張率を有する複数の第1の層と、
    第2の熱膨張率を有する複数の第2の層と
    を有し、
    前記第1の層は互いに異なる厚みを有し、且つ前記第2の層は互いに異なる厚みを有し、
    前記第1の層と前記第2の層とは、一層ずつ交互に積層されて、前記第1の面と前記第2の面とを備えた前記積層体を形成し、
    前記積層体の前記第1の面側から前記第2の面側に向けて前記第1の層の厚みは減少し、
    前記積層体の前記第2の面側から前記第1の面側に向けて前記第2の層の厚みは減少し、
    前記積層体の前記第1の面側と前記第2の面側とは、前記積層体に形成された配線を介して電気的に導通し、
    前記第1の層の前記第1の熱膨張率は、前記第2の層の前記第2の熱膨張率よりも低い
    ことを特徴とする配線基板。
  2. 請求項1記載の配線基板であって、
    前記第1の面側に半導体チップ搭載面が形成され、且つ、前記第2の面側に有機基板搭載面が形成され、
    前記第1の熱膨張率は、前記半導体チップ搭載面に搭載される半導体チップの熱膨張率と等しく、
    前記第2の熱膨張率は、前記有機基板搭載面に接続される有機基板コア材の熱膨張率と等しい
    ことを特徴とする配線基板。
  3. 請求項記載の配線基板であって、
    前記第1の層と前記第2の層の積層体は、両面に電極配線が形成された前記有機基板コア材上に形成され、
    前記有機基板コア材の両面に形成された該電極配線は、前記有機基板コア材を貫通した配線部により互いに電気的に接続されていることを特徴とする配線基板。
  4. 請求項記載の配線基板であって、
    前記有機基板コア材は凹部を有し、
    前記電極配線は該凹部の底面に形成され、
    前記積層体は前記凹部内に形成されている
    ことを特徴とする配線基板
  5. 請求項記載の配線基板であって、
    前記積層体において、前記有機基板コア材の前記電極配線に相当する位置で前記積層体の厚み方向に貫通して延在する絶縁部と、
    前記積層体の厚み方向に前記絶縁部を貫通して延在する導電部と
    をさらに有し、
    該導電部の一端は前記積層体の表面に絶縁層を介して形成された配線に接続され、反対端は前記有機基板コア材の前記電極配線に接続されることを特徴とする配線基板。
  6. 請求項乃至のうちいずれか一項記載の配線基板であって、
    前記第1の層は前記半導体チップを形成するシリコンにより形成され、前記第2の層は前記有機基板コア材を形成する樹脂により形成されることを特徴とする配線基板。
  7. 第1の面と第2の面とを備えた積層体からなる配線基板の製造方法であって、
    底面に電極配線が形成された凹部を有する有機基板コア材を準備し、
    前記凹部内に、互いに厚みの異なる複数の第1の層と互いに厚みの異なる複数の第2の層を、前記積層体の前記第1の面側から前記第2の面側に向けて前記第1の層の厚みは減少し、且つ 前記積層体の前記第2の面側から前記第1の面側に向けて前記第2の層の厚みが減少するように、交互に積層して前記積層体を形成し、
    前記積層体の前記第1の面側に半導体チップ搭載面が形成され、且つ、前記第2の面側に有機基板搭載面が形成され、
    前記有機基板コア材の前記電極配線に相当する位置において前記積層体を貫通する第1の孔を形成し、
    前記積層体の表面に絶縁樹脂層を形成する共に前記孔に絶縁樹脂を充填し、
    前記第1の孔に充填された絶縁樹脂を貫通する第2の孔を形成し、
    前記絶縁樹脂層の表面に配線を形成すると共に該配線の導電材料を前記第2の孔に充填して前記配線と前記有機基板コア材の電極配線とを電気的に接続する
    ことを特徴とする配線基板の製造方法。
  8. 請求項記載の配線基板の製造方法であって、
    前記有機基板コア材に複数の前記凹部を形成し、
    前記凹部の各々に前記積層体を形成し、
    前記積層体上の前記配線と前記有機基板コア材の電極配線とを電気的に接続し、
    前記有機基板コア材を切断して個々の配線基板に分割する
    ことを特徴とする配線基板の製造方法。
  9. 請求項又は記載の配線基板の製造方法であって、
    前記第1の層を前記半導体チップを形成するシリコンにより形成し、前記第2の層を前記有機基板コア材を形成する樹脂により形成することを特徴とする配線基板の製造方法
  10. 請求項記載の配線基板の製造方法であって、
    前記第2の層を半硬化状態で積層することを特徴とする配線基板の製造方法。
JP2009221078A 2009-09-25 2009-09-25 配線基板及び配線基板の製造方法 Active JP5367523B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009221078A JP5367523B2 (ja) 2009-09-25 2009-09-25 配線基板及び配線基板の製造方法
US12/884,271 US8212365B2 (en) 2009-09-25 2010-09-17 Printed wiring board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009221078A JP5367523B2 (ja) 2009-09-25 2009-09-25 配線基板及び配線基板の製造方法

Publications (3)

Publication Number Publication Date
JP2011071315A JP2011071315A (ja) 2011-04-07
JP2011071315A5 true JP2011071315A5 (ja) 2012-08-23
JP5367523B2 JP5367523B2 (ja) 2013-12-11

Family

ID=43779399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009221078A Active JP5367523B2 (ja) 2009-09-25 2009-09-25 配線基板及び配線基板の製造方法

Country Status (2)

Country Link
US (1) US8212365B2 (ja)
JP (1) JP5367523B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013000995A (ja) * 2011-06-17 2013-01-07 Panasonic Corp 金属張積層板、及びプリント配線板
JP5833398B2 (ja) * 2011-06-27 2015-12-16 新光電気工業株式会社 配線基板及びその製造方法、半導体装置
JP5561254B2 (ja) * 2011-07-29 2014-07-30 株式会社村田製作所 回路モジュール及び複合回路モジュール
US8780576B2 (en) * 2011-09-14 2014-07-15 Invensas Corporation Low CTE interposer
US8836478B2 (en) * 2011-09-25 2014-09-16 Authentec, Inc. Electronic device including finger sensor and related methods
JP5778557B2 (ja) * 2011-11-28 2015-09-16 新光電気工業株式会社 半導体装置の製造方法、半導体装置、及び半導体素子
JP2013123907A (ja) * 2011-12-16 2013-06-24 Panasonic Corp 金属張積層板、及びプリント配線板
DE112011105967T5 (de) * 2011-12-20 2014-09-25 Intel Corporation Mikroelektronisches Gehäuse und gestapelte mikroelektronische Baugruppe und Rechensystem mit denselben
JP2013243263A (ja) * 2012-05-21 2013-12-05 Internatl Business Mach Corp <Ibm> 3次元積層パッケージにおける電力供給と放熱(冷却)との両立
TWI543283B (zh) * 2014-07-18 2016-07-21 矽品精密工業股份有限公司 中介基板之製法
WO2017111772A1 (en) * 2015-12-23 2017-06-29 Pietambaram Srinivas V Multi-layer molded substrate with graded cte
DE102020205686A1 (de) 2020-05-06 2021-11-11 Robert Bosch Gesellschaft mit beschränkter Haftung Elektronikvorrichtung

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4888247A (en) * 1986-08-27 1989-12-19 General Electric Company Low-thermal-expansion, heat conducting laminates having layers of metal and reinforced polymer matrix composite
JP2574902B2 (ja) 1989-09-20 1997-01-22 株式会社日立製作所 半導体装置
JP2783359B2 (ja) * 1994-11-16 1998-08-06 日本ピラー工業株式会社 フッ素樹脂多層回路基板
JPH08167630A (ja) * 1994-12-15 1996-06-25 Hitachi Ltd チップ接続構造
US5888631A (en) * 1996-11-08 1999-03-30 W. L. Gore & Associates, Inc. Method for minimizing warp in the production of electronic assemblies
MY139405A (en) * 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
US6333857B1 (en) * 1998-12-25 2001-12-25 Ngk Spark Plug Co., Ltd. Printing wiring board, core substrate, and method for fabricating the core substrate
US7245647B2 (en) * 1999-10-28 2007-07-17 Ricoh Company, Ltd. Surface-emission laser diode operable in the wavelength band of 1.1-1.7mum and optical telecommunication system using such a laser diode
US6975663B2 (en) * 2001-02-26 2005-12-13 Ricoh Company, Ltd. Surface-emission laser diode operable in the wavelength band of 1.1-7μm and optical telecommunication system using such a laser diode
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
BR0108561A (pt) * 2000-02-22 2002-11-12 Ppg Ind Ohio Inc Suportes eletrônicos e método e aparelho para formar aberturas em suportes eletrônicos
US6734540B2 (en) * 2000-10-11 2004-05-11 Altera Corporation Semiconductor package with stress inhibiting intermediate mounting substrate
JP3858660B2 (ja) * 2001-10-10 2006-12-20 株式会社日立製作所 樹脂の熱抵抗測定方法
JP4203435B2 (ja) * 2003-05-16 2009-01-07 日本特殊陶業株式会社 多層樹脂配線基板
JP2004356569A (ja) * 2003-05-30 2004-12-16 Shinko Electric Ind Co Ltd 半導体装置用パッケージ
JP2005050878A (ja) * 2003-07-29 2005-02-24 Kyocera Corp 積層型配線基板および電気装置並びにその実装構造
JP2005050879A (ja) * 2003-07-29 2005-02-24 Kyocera Corp 積層型配線基板および電気装置並びにその実装構造
KR20120104641A (ko) * 2004-02-04 2012-09-21 이비덴 가부시키가이샤 다층프린트배선판
TWI280657B (en) * 2004-05-28 2007-05-01 Sanyo Electric Co Circuit device
JP2006253631A (ja) * 2005-02-14 2006-09-21 Fujitsu Ltd 半導体装置及びその製造方法、キャパシタ構造体及びその製造方法
US7253518B2 (en) * 2005-06-15 2007-08-07 Endicott Interconnect Technologies, Inc. Wirebond electronic package with enhanced chip pad design, method of making same, and information handling system utilizing same
US7932471B2 (en) * 2005-08-05 2011-04-26 Ngk Spark Plug Co., Ltd. Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
JP4452222B2 (ja) * 2005-09-07 2010-04-21 新光電気工業株式会社 多層配線基板及びその製造方法
JP5089880B2 (ja) * 2005-11-30 2012-12-05 日本特殊陶業株式会社 配線基板内蔵用キャパシタ、キャパシタ内蔵配線基板及びその製造方法
US20070126085A1 (en) * 2005-12-02 2007-06-07 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
US8279131B2 (en) * 2006-09-21 2012-10-02 Raytheon Company Panel array
JP5068060B2 (ja) * 2006-10-30 2012-11-07 新光電気工業株式会社 半導体パッケージおよびその製造方法
JPWO2008065821A1 (ja) * 2006-11-27 2010-03-04 株式会社ニコン 光学素子、これを用いた露光装置、及びデバイス製造方法
JP5311609B2 (ja) * 2007-10-30 2013-10-09 新光電気工業株式会社 シリコンインターポーザの製造方法およびシリコンインターポーザと、これを用いた半導体装置用パッケージおよび半導体装置
JP5079456B2 (ja) * 2007-11-06 2012-11-21 新光電気工業株式会社 半導体装置及びその製造方法
JP4932744B2 (ja) * 2008-01-09 2012-05-16 新光電気工業株式会社 配線基板及びその製造方法並びに電子部品装置及びその製造方法
JP5000540B2 (ja) * 2008-01-31 2012-08-15 新光電気工業株式会社 スイッチング機能付配線基板
JP4981712B2 (ja) * 2008-02-29 2012-07-25 新光電気工業株式会社 配線基板の製造方法及び半導体パッケージの製造方法
US8343437B2 (en) * 2008-06-04 2013-01-01 Jp Laboratories, Inc. Monitoring system based on etching of metals
JP5032456B2 (ja) * 2008-08-12 2012-09-26 新光電気工業株式会社 半導体装置、インターポーザ、及びそれらの製造方法
US9226391B2 (en) * 2009-01-27 2015-12-29 Littelfuse, Inc. Substrates having voltage switchable dielectric materials
WO2010113968A1 (ja) * 2009-03-30 2010-10-07 京セラ株式会社 光電気配線基板および光モジュール

Similar Documents

Publication Publication Date Title
JP2011071315A5 (ja)
JP2013062474A5 (ja) 配線基板及び配線基板の製造方法と半導体装置及び半導体装置の製造方法
JP2012033790A5 (ja)
JP3202426U (ja) セラミック埋め込み回路基板
JP2016192568A5 (ja)
JP2016207958A5 (ja)
JP2014056925A5 (ja)
JP2013197382A5 (ja)
JP2010062530A5 (ja)
JP2013004881A5 (ja)
JP2013254830A5 (ja)
JP2009224739A5 (ja)
JP2014022618A5 (ja)
JP2013219191A5 (ja)
JP2015122385A5 (ja)
WO2009037939A1 (ja) プリント配線板及びその製造方法
JP2015191968A5 (ja) 配線基板及びその製造方法
JP2009176791A5 (ja)
JP2011258772A5 (ja)
JP2009141121A5 (ja)
WO2008146487A1 (ja) 回路基板およびその製造方法
TWI612866B (zh) 多層基板及其製造方法
JP2013069808A5 (ja)
JP2013247353A5 (ja)
JP2009043777A5 (ja)