WO2010113968A1 - 光電気配線基板および光モジュール - Google Patents

光電気配線基板および光モジュール Download PDF

Info

Publication number
WO2010113968A1
WO2010113968A1 PCT/JP2010/055744 JP2010055744W WO2010113968A1 WO 2010113968 A1 WO2010113968 A1 WO 2010113968A1 JP 2010055744 W JP2010055744 W JP 2010055744W WO 2010113968 A1 WO2010113968 A1 WO 2010113968A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
conductive layers
wiring board
dielectric layer
optical
Prior art date
Application number
PCT/JP2010/055744
Other languages
English (en)
French (fr)
Inventor
前谷　麿明
允彦 廣瀬
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Priority to US13/259,460 priority Critical patent/US8989531B2/en
Priority to JP2011507228A priority patent/JP5247880B2/ja
Publication of WO2010113968A1 publication Critical patent/WO2010113968A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0225—Out-coupling of light
    • H01S5/02255—Out-coupling of light using beam deflecting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Definitions

  • the present invention relates to an optoelectric wiring board and an optical module.
  • optical wiring board in which a part of the electrical wiring is replaced by optical wiring such as an optical waveguide is being studied.
  • degree of freedom in shape design is higher than that of an optical fiber, and furthermore, it can be integrally formed with a conventional electric wiring board. Therefore, the use of an optical waveguide is being studied among optical wiring.
  • optical wiring boards disclosed in Japanese Patent Application Laid-Open Nos. 2000-298216 and 2004-54003 have a core portion for transmitting light inside.
  • a photoelectric conversion element such as a light emitting element or a light receiving element is used.
  • an electrical wiring board that operates at high speed for example, in a wiring board disclosed in Japanese Patent Laid-Open No. 1-179501, a pair of differential lines are arranged in the wiring board at a predetermined interval in the thickness direction. Has been.
  • the thickness of the photoelectric wiring board tended to be large.
  • an object of the present invention is to provide an optoelectric wiring board and an optical module having a small thickness.
  • An optoelectric wiring board includes a substrate, a dielectric layer, and a plurality of pairs of conductive layers.
  • the dielectric layer has a first region and a second region.
  • the first region constitutes a plurality of optical transmission units therein.
  • the plurality of pairs of conductive layers are located in the second region.
  • the optoelectric wiring substrate has a plurality of overlapping portions where the conductive layers constituting each pair of the plurality of pairs of conductive layers overlap each other when seen through from the stacking direction of the dielectric layer and the substrate. .
  • an optical module according to an embodiment of the present invention includes the optoelectric wiring board.
  • FIG. 2B is a transmission plan view showing a first conductive layer 16a and a second conductive layer 16b including a second overlapping portion 102 shown on the leftmost side in the overlapping portion 10 shown in FIG. 2B.
  • FIG. 3B is a cross-sectional view showing the overlapping portion 10 of the first conductive layer 16a and the second conductive layer 16b along the section line XX in FIG. 2B.
  • 3 is a cross-sectional view showing a configuration of a dielectric layer 11 in a first region B along a section line YY in FIG. 2B.
  • FIG. It is sectional drawing which shows an example of the duplication part 10 of the duplication part of the 1st conductive layer 16a and the 2nd conductive layer 16b. It is sectional drawing which shows an example of the duplication part 10 of the duplication part of the 1st conductive layer 16a and the 2nd conductive layer 16b.
  • the optical module 1 shown in FIG. 1 is configured by mounting a VCSEL 3 that is a photoelectric conversion element, a driver IC 5 that is a drive circuit element, and an LSI 7 that is an integrated circuit element on the surface of an opto-electric wiring board 2.
  • the optical module 1 according to the embodiment of the present invention may use a PIN-PD instead of the VCSEL and a receiver IC instead of the driver IC.
  • VCSEL is an abbreviation for Vertical Cavity Surface Emitting Laser
  • PIN-PD is an abbreviation for PIN-Photo Diode.
  • VCSEL 3 is driven by a driver IC 5 to emit a laser.
  • the operation of the driver IC 5 is controlled by the LSI 7.
  • An electric signal between the driver IC 5 and the LSI 7 is transmitted by the first conductive layer 16a and the second conductive layer 16b forming a pair.
  • the driver IC 5 is connected to the VCSEL 3 by the electric wiring 26.
  • a PIN-PD is used instead of the VCSEL and a receiver IC is used instead of the driver IC
  • an electrical signal based on the optical signal received by the PIN-PD 4 is output to the receiver IC 6, and the output of the receiver IC 6 is Input to the LSI 7.
  • the optical module 1 shown in FIG. 1 is mounted on another circuit board (not shown) by the solder balls 29 on the back side.
  • the base body 8 is a build-up board, it can be electrically connected to the circuit board by via conductors 28 that connect the respective conductive layers provided on both main surfaces of the core base body 13.
  • a dielectric layer 11 is provided on a substrate 8. Further, a plurality of first conductive layers 16 a and a plurality of second conductive layers 16 b are provided so as to sandwich a part of the dielectric layer 11. Each of the first conductive layers 16 a and each of the second conductive layers 16 b form a pair of conductive layers 16.
  • the dielectric layer 11 includes a first region B and a second region C.
  • region B means the area
  • the first region B shows up to the end of the optical transmission unit 11B.
  • the optical transmission part means a part having a refractive index larger than that of the peripheral region in the first region B located around the optical transmission part and actually transmitting the light internally.
  • the core of the core-cladding structure in the optical waveguide structure It corresponds to.
  • FIG. 1 there is a part on the right side of the optical path conversion mirror 12 that is manufactured in the same manner as the optical transmission unit 11B and has a higher refractive index than the surroundings. However, this part is not actually used for light transmission. It is not included in the part 11B.
  • region B located around the optical transmission part 11B means the low refractive index parts 11A and 11C in a figure.
  • the plurality of optical transmission units 11B are positioned inside the first region B and aligned in the first direction b (see FIGS. 2A and 2B).
  • the first conductive layer 16a and the second conductive layer 16b in the second region C form a pair of conductive layers 16 (see FIG. 2A).
  • the second region C is a region of the dielectric layer 11 where the overlapping portion 10 is provided (see the region of reference C shown in FIGS. 2B and 2C).
  • the overlapping portion 10 is a region where the second conductive layer 16b and the first conductive layer 16a overlap when seen through from the stacking direction of the dielectric layer 11 and the base 8 (direction a in FIG. 1).
  • the second region C is a region including the overlapping portion 10 (102) indicated by hatching (from one tip of the overlapping portion 10 to the other tip).
  • the dielectric layer 11 preferably further has a third region A.
  • the third region A refers to a region of the dielectric layer 11 having a mounting portion for mounting the integrated circuit element 7.
  • the region in which the integrated circuit element 7 is provided refers to a region in the dielectric layer 11 in which the through conductor 25a corresponding to the mounting portion for mounting the integrated circuit element 7 is provided.
  • FIG. 3 When electrical signals having opposite phases are supplied to the first conductive layer 16a and the second conductive layer 16b, strong electromagnetic coupling is established between the first conductive layer 16a and the second conductive layer 16b in the overlapping portion 10. Can be generated.
  • FIG. 3 FIG. 5 or FIG. 6, the first conductive layer 16 a and the second conductive layer 16 b are provided so as to face each other with the dielectric layer 11 interposed therebetween. It becomes possible to play a bond.
  • FIG. 3, FIG. 5, or FIG. 6 shows a cross section orthogonal to the longitudinal direction of the first conductive layer 16a and the second conductive layer 16b when seen through from the direction a. These cross sections have a longer width in contact with the dielectric layer 11 than their thickness.
  • FIG. 3 since the cross-sectional shape is rectangular, the thickness and width are clear.
  • the thickness is from the bottom of the cross-sectional shape to the apex. Say length.
  • the thermal expansion coefficient of the first conductive layer 16a and the second conductive layer 16b is lower than the thermal expansion coefficient of the dielectric layer 11 (for example, the first conductive layer 16a and the second conductive layer 16b are The first conductive layer 16a and the second conductive layer from above and below the second region C of the dielectric layer 11), when the dielectric layer 11 is made of an organic resin such as an epoxy resin).
  • the thermal expansion of the dielectric layer 11 can be reduced by forming the overlapping portion 10 by sandwiching 16b.
  • a second region C is provided between the third region A that is likely to thermally expand due to heat from the integrated circuit element 7 and the like, and the first region B that is not preferable because the optical loss increases when affected by heat.
  • the transfer of thermal expansion of the dielectric layer 11 from the third region A to the first region B can be reduced. This makes it difficult for thermal expansion to be transmitted to the plurality of optical transmission units 11B in the first region B, and as a result, it is possible to suppress a decrease in light transmission characteristics.
  • the overlapping portions 10 of the pair of conductive layers 16 extend from the third region A toward the first region B.
  • the heat transferred from the integrated circuit element 7 to the dielectric layer 11 is transferred radially around the integrated circuit element 7, and the heat transfer is similarly performed, and the dielectric layer 11 is also set radially around the integrated circuit element 7.
  • the thermal expansion of the layer 11 can be sufficiently reduced.
  • the overlapping part 10 is provided radially, and the effect of suppressing thermal expansion is sufficiently obtained.
  • Each overlapping portion 10 preferably has a plurality of linear portions with different longitudinal directions when seen through from the direction a in FIG.
  • the plurality of straight portions include a first straight portion 10a, a second straight portion 10b, and a third straight portion 10c, as shown in FIG. 2b.
  • thermal expansion can be sufficiently suppressed.
  • the first conductive layer 16a and the second conductive layer 16b can be sufficiently integrated.
  • the first straight line portion 10a indicates an overlapping portion parallel to a first direction (a direction b in FIG. 2B) in which a plurality of optical transmission units are arranged.
  • “Parallel” can include an error of ⁇ 2 °.
  • the second straight line portion 10b indicates an overlapping portion inclined with respect to the direction b.
  • the inclination angle is preferably 43 to 47 ° with respect to the direction b.
  • the “tilt” does not include “vertical” and “parallel”.
  • the third straight line portion 10c indicates an overlapping portion perpendicular to the direction b. “Vertical” can include an error of ⁇ 2 °.
  • the overlapping portion farthest from the center of the integrated circuit element 7 is the first overlapping portion 101 (see FIG. 2B), and the overlapping portion closest to the center of the integrated circuit element 7 is the second overlapping portion. Part 102 (see FIG. 2B).
  • the length of the first straight portion 10 a in the first overlapping portion 101 is preferably longer than the length of the first straight portion 10 a in the second overlapping portion 102.
  • the second overlapping portion 102 is not provided with the first straight portion 10a.
  • the thermal expansion direction that has the most adverse effect on the optical transmission unit 11B is the thermal expansion direction parallel to the direction b.
  • the interval between the plurality of optical transmission units 11B in the dielectric layer 11 in the first region B may change, and light crosstalk may occur between the optical transmission units 11B.
  • the farther from the center of the integrated circuit element 7 that is the heat generation center the thermal expansion of the dielectric layer 11 is accumulated, so that the thermal expansion in the dielectric layer 11 becomes the largest.
  • the thermal expansion parallel to the direction b also increases.
  • the first overlapping portion 10 a is most effective for suppressing thermal expansion parallel to the direction b. Therefore, as described above, the first overlapping portion 101 is used.
  • the length of the first straight portion 10a in the is longer than the length of the first straight portion 10a in the second overlapping portion 102.
  • the center of the integrated circuit element 7 corresponds to an intersection of diagonal lines.
  • a build-up board is used as the base body 8.
  • the build-up substrate is composed of a core base 13 that becomes a base when the build-up layer 15 is formed, and a build-up layer 15 that sandwiches both main surfaces of the core base 13.
  • the build-up substrate is used, the same layer is formed on both main surfaces of the core base 13 in order to reduce the occurrence of warping of the substrate.
  • the buildup base 8 is provided with buildup layers 15 and 20 on both main surfaces of the core base 13.
  • a ground conductor layer 14 or 19 is provided between the core substrate 13 and the buildup layer 15 or 20.
  • the core substrate 13 of the buildup substrate 8 has a thickness of, for example, 400 to 800 ⁇ m, and the buildup layers 15 and 20 have a thickness of 30 to 100 ⁇ m, and are each composed of one or more buildup layers on both main surfaces. .
  • the first region B in the dielectric layer 11 is composed of an optical transmission part 11B and low refractive index parts 11A and 11C provided around the optical transmission part 11B. Since the refractive index of the optical transmission part 11B is several percent higher than the low refractive index parts 11A and 11C, the optical signal is confined in the optical transmission part 11B and propagated with low loss, and the first region B functions as an optical waveguide. To do.
  • the thickness of the low refractive index portion 11A located below the light transmission portion 11B is 10 to 25 ⁇ m
  • the cross-sectional size of the light transmission portion 11B is 35 to 50 ⁇ m square, and located above the light transmission portion 11B.
  • the low refractive index portion 11C has a thickness of 15 to 25 ⁇ m
  • the dielectric layer 11 has a thickness of about 60 ⁇ m.
  • an optical path conversion mirror 12 is provided immediately below the VCSEL 3.
  • the optical path conversion mirror 12 has an optical path conversion surface that is inclined with respect to the optical axis direction of the optical transmission unit 11B. For example, when the optical path conversion surface is inclined at 45 degrees with respect to the optical axis direction of the optical transmission section 11B, the optical path direction of light propagating directly from the VCSEL is converted by 90 degrees to within the optical transmission section 11B of the dielectric layer 11 Can propagate light.
  • the dielectric layer 11 is cut with a dicing blade having a cross section of approximately 45 degrees so as to be orthogonal to the main surface of the buildup substrate 8, and gold, silver,
  • An optical path conversion surface is provided by applying a thin film of a metal such as copper, aluminum or nickel.
  • the widths of the plurality of first conductive layers 16a and the plurality of second conductive layers 16b are 35 to 50 ⁇ m, and the pitch is 125 ⁇ m or less.
  • a high-frequency signal having a frequency of 10 GHz or more can be transmitted even with such a transmission line having a narrow wiring width and a narrow pitch.
  • the dielectric layer 11 is manufactured by a process substantially similar to the manufacturing process of the buildup substrate 8.
  • the photoelectric wiring board 2 in order to transmit the optical signal from the VCSEL 3 to the optical transmission unit 11B in the dielectric layer 11, the photoelectric wiring board 2 has an optical via transmission line 24 on the optical transmission unit 11B. It has from the external side of the low refractive index part 11C located to the optical transmission part 11B.
  • the optical via transmission line 24 is preferably made of a transparent resin that propagates an optical signal. The light propagated from the VCSEL 3 is propagated through the optical via transmission path 24 to the optical transmission unit 11B by the optical path conversion mirror 12.
  • the optoelectric wiring board 2 includes a through conductor 25a from the outer principal surface (the interface between the solder resist layer 18 and the dielectric layer 11) of the dielectric layer 11 to the first conductive layer 16a. And 25b.
  • the through conductor 25a is provided to transmit an electrical signal from the LSI 7 to the first conductive layer 16a provided between the buildup base 8 and the dielectric layer 11, and the through conductor 25b is provided with the first conductive layer 25a.
  • the driver IC 5 Provided to transmit electrical signals from the layer 16a to the driver IC 5.
  • the optical via transmission line 24 is preferably as short as possible.
  • the longer the length of the through conductors 25a and 25b the larger the self-inductance of the through conductors 25a and 25b increases the reflection of high-frequency signals and increases the transmission loss of electric signals. Therefore, the shorter the through conductors 25a and 25b are, the more preferable.
  • the low refractive index portions 11A and 11C and the optical transmission portion 11B and the dielectric layer 11 which are provided in different layers are made the same layer, so that the length of the optical via transmission line 24 and the through conductor 25a are reduced. And the length of 25b can be shortened together. Thereby, the transmission loss of an optical signal and an electric signal can be reduced.
  • a solder resist layer 18 can be provided as another dielectric layer on the second conductive layer 16b.
  • the solder resist layer 18 corresponds to the connection land so that a part of the second conductive layer 16b (for example, the connection land with VCSEL3, PIN-PD4, driver IC5, receiver IC6 and LSI7) is exposed. An opening is provided at the position to be.
  • the solder resist layer 18 is formed, for example, by applying or sticking a liquid or film-like material made of a resin material such as an epoxy resin to the surface of the dielectric layer 11.
  • the solder resist layer 18 prevents solder from flowing to a place other than a land or a pad when soldering an external electronic component and an electric wiring.
  • the solder resist layer 18 By providing the solder resist layer 18 on the second conductive layer 16b, the electric field in the overlapping portion 10 is confined between the first conductive layer 16a and the second conductive layer 16b, and the first conductive layer is formed.
  • the electrical coupling between 16a and the second conductive layer 16b can be strengthened.
  • the solder resist layer 18 include a resin material such as an epoxy resin.
  • the optoelectric wiring board 2 of the present embodiment can eliminate the necessity of providing a normally required dielectric layer by using the solder resist layer 18 itself as a dielectric layer. For this reason, the height of the photoelectric wiring board 2 can be reduced.
  • the thickness of two dielectric layers can be reduced.
  • a via conductor is separately required from the second conductive layer 16b to the driver IC 5 or LSI 7.
  • the build-up base 8 has a ground conductor layer 14 between the core base 13 and the build-up layer 15.
  • the width of the first conductive layer 16a and the second conductive layer are as follows depending on the relative permittivity relationship between the solder resist layer 18 and the dielectric layer 23.
  • the width of 16b can be changed.
  • the width here refers to the width of the first conductive layer 16 a or the second conductive layer 16 b in contact with the dielectric layer 11.
  • the width of the second conductive layer 16b is smaller than the width of the first conductive layer 16a.
  • the relative permittivity of the solder resist layer 18 is larger than the relative permittivity of the buildup layer 15 and the optical waveguide layer 11.
  • the relative permittivity of the solder resist layer 18 is 4.0.
  • the dielectric constant of 15 is 3.3, and the dielectric constant of the dielectric layer 11 is about 2.4.
  • the capacitance component of the second conductive layer is increased, so that the characteristic impedance of the second conductive layer is smaller than that of the first conductive layer.
  • the wiring width of the second conductive layer 16b is reduced to reduce the inductance. Increase ingredients.
  • the capacitance component of the second conductive layer is reduced, so that the characteristic impedance of the second conductive layer is increased with respect to the first conductive layer.
  • the wiring width of the second conductive layer 16b is increased.
  • misalignment or the like may occur during the manufacturing process of the photoelectric wiring board 2 or when the photoelectric wiring board 2 is used. Even if it occurs, it is possible to secure the overlapping portion 10 between the first conductive layer 16a and the second conductive layer 16b when viewed in plan, and to sufficiently combine them.
  • a plurality of driver ICs 5 and receiver ICs 6 are provided so as to surround the periphery of the LSI 7 (the distance between the driver IC 5 or the receiver IC 6 and the LSI 7 is about several mm).
  • a plurality of VCSELs 3 and PIN-PDs 4 are provided on the opposite side of the LSI 7 with respect to the driver IC 5 and the receiver IC 6 (the distance between the driver IC 5 and the VCSEL 3 or the distance between the receiver IC 6 and the PIN-PD 4 is preferably 1 mm or less).
  • the positional relationship among the LSI 7, the driver IC 5, the receiver IC 6, and the VCSEL 3 and the PIN-PD 4 is such that the driver IC 5 and the receiver IC 6 are positioned on the outer periphery of the LSI 7, and the VCSEL 3 and the PIN-PD 4 are positioned on the outer periphery. .
  • signals can be transmitted and received in four directions around the LSI 7 and, for example, within a limited range of 45 mm in length and 45 mm in width, the optical transmission unit 11B and the overlapping unit 10 can be transmitted.
  • one VCSEL 3 is connected with four optical transmission units 11B. Then, four electric wirings 26 corresponding to the four optical transmission units 11B are provided between one driver IC 5 and one VCSEL 3. Further, four sets of the first conductive layer 16 a and the second conductive layer 16 b corresponding to the above-described four electric wirings 26 are provided between one driver IC 5 and one LSI 7.
  • both the pitches of the optical transmission units 11B and the pitches of the overlapping units 10 are shortened.
  • the pitch between the optical transmission parts 11B is 250 ⁇ m or less
  • the pitch between the overlapping parts 10 is 125 ⁇ m or less.
  • the first conductive layer 16a is formed by patterning on the main surface of the build-up substrate as the base 8.
  • the dielectric layer 11 is laminated
  • the optical transmission portion 11B and the low refractive index portions 11A and 11C are formed in the first region B of the dielectric layer 11.
  • the plurality of optical transmission portions 11B are formed by laminating an epoxy resin film on the low refractive index portion 11A, then exposing and curing the epoxy resin film according to a waveguide pattern, and developing the epoxy resin film.
  • through-holes 25a and 25b are formed by making a through-hole in the dielectric layer 11 and plating the inner peripheral surface of the through-hole.
  • the second conductive layer 16b is formed by patterning so as to form the overlapping portion 10 with the first conductive layer 16a. Thereafter, a solder resist layer 18 is provided so as to cover the dielectric layer 11 and the second conductive layer 16b, and an opening is formed at a position corresponding to the connection land of the second conductive layer 16b.
  • the optoelectric wiring board 2 is obtained as described above. Further, the optical module 1 can be obtained by mounting the VCSEL 3, PIN-PD 4, driver IC 5, receiver IC 6, and LSI 7 semiconductor elements on the surface of the optoelectric wiring board 2.
  • the electrical connection between the opto-electric wiring board 2 and each semiconductor element is made by connecting the connection pads of the respective semiconductor elements and the connection lands of the second conductive layer 16b through the openings of the solder resist layer 18 with connection conductors such as solder balls. Connect by.
  • Optical Module 2 Optoelectric Wiring Board 3 VCSEL (Vertical Cavity Surface Emitting Laser) 4 PIN-PD (PIN-Photo Diode) 5 Driver IC 6 Receiver IC 7 LSI 8 Substrate 10 Overlapping part 101 First overlapping part 102 Second overlapping part 10a First straight line part 10b Second straight line part 10c Third straight line part 11 Dielectric layer 11A Low located below the optical transmission part 11B Refractive index part 11B Optical transmission part 11B 11C Low refractive index portion 16 located on optical transmission portion 11B Pair of conductive layers 16a First conductive layer 16b Second conductive layers 25a, 25b Through conductor a Lamination direction b of dielectric layer 11 and substrate 8 Direction A in which the optical transmission units 11B are arranged in the third area B first area C second area

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Optical Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Optical Couplings Of Light Guides (AREA)

Abstract

　本発明は、光電気配線基板２および光モジュール１に関する。光電気配線基板２は、基体８と、誘電体層１１と、第１の導電層１６ａと、第２の導電層１６ｂと、を具備する。誘電体層１１は、第１領域Ｂと、第２領域Ｃと、を有する。第１領域Ｂは、複数の光伝送部１１Ｂを構成する。第２領域Ｃは、誘電体層１１と基体８との積層方向ａから透視したときに、複数の第２の導電層１６ｂのいずれか一つと複数の第１の導電層１６ａのいずれか一つとが重なる重複部１０をそれぞれ有する複数の対の導電層が存在する。

Description

光電気配線基板および光モジュール
　本発明は、光電気配線基板および光モジュールに関する。
　近年、電気配線の一部を、光導波路などの光配線により置き換えた光配線基板の開発が検討されている。とくに、光ファイバに比べて形状設計の自由度が高く、さらに、従来の電気配線基板との一体成形も可能であるため、光配線のなかでも光導波路の使用が検討されている。
　たとえば、特開２０００－２９８２１６号公報および特開２００４－５４００３号公報に開示される光配線基板では、光を伝送させるコア部を内部に有している。光配線と電気配線との間の信号の切り替えは、発光素子または受光素子などの光電変換素子が用いられる。
　また、高速で作動する電気配線基板として、例えば、特開平１－１７９５０１号公報に開示される配線基板では、一対の差動線路が配線基板の内部にその厚み方向に所定の間隔をあけて配置されている。
　しかし、これまで光配線と電気配線とは別々の層に設けられているため、光電気配線基板の厚みが大きい傾向があった。
　したがって本発明の目的は、厚みの小さい光電気配線基板および光モジュールを提供することである。
　本発明の一実施形態に係る光電気配線基板は、基板と、誘電体層と、複数対の導電層と、を具備する。前記誘電体層は、第１領域と、第２領域と、を有する。前記第１領域は、その内部において複数の光伝送部を構成する。前記複数対の導電層は、前記第２領域に位置する。前記光電気配線基板には、前記誘電体層と前記基板との積層方向から透視したときに、前記複数対の導電層の各対を構成する導電層同士が重なっている重複部が複数存在する。
　さらに、本発明の一実施形態に係る光モジュールは、前記光電気配線基板を備える。
　本発明の目的、特色、および利点は、下記の詳細な説明と図面とからより明確になるであろう。
本発明の一実施形態の光モジュール１の構成の一部を示す断面図である。 図１の光モジュール１の全体を示す透過上面図である。 図２Ａにおける光モジュール１から集積回路素子７を除去した後の光電気配線基板２のうち、点線で囲む領域を示す透過上面図である。 図２Ｂに示す重複部１０のうち最も左側に示された第２の重複部１０２を含む第１の導電層１６ａおよび第２の導電層１６ｂを示す透過平面図である。 図２Ｂの切断面線Ｘ－Ｘにおける、第１の導電層１６ａおよび第２の導電層１６ｂの重複部１０を示す断面図である。 図２Ｂの切断面線Ｙ－Ｙにおける、第１領域Ｂの誘電体層１１の構成を示す断面図である。 第１の導電層１６ａおよび第２の導電層１６ｂの重複部の重複部１０の一例を示す断面図である。 第１の導電層１６ａおよび第２の導電層１６ｂの重複部の重複部１０の一例を示す断面図である。
　以下、図面を参照しながら本発明を実施するための形態を説明する。各形態で先行する形態で説明している事項に対応している部分には同一の参照符を付し、重複する説明を略する場合がある。構成の一部のみを説明している場合、構成の他の部分は、先行して説明している形態と同様とする。
　＜光モジュール＞
　図１に示す光モジュール１は、光電気配線基板２の表面に、光電変換素子であるＶＣＳＥＬ３、駆動回路素子であるドライバＩＣ５、および、集積回路素子であるＬＳＩ７が実装されて構成される。なお、本発明の一実施形態にかかる光モジュール１は、ＶＣＳＥＬに代えてＰＩＮ－ＰＤを、また、ドライバＩＣに代えてレシーバＩＣを用いてもよい。「ＶＣＳＥＬ」とは、Vertical Cavity Surface Emitting Laserの略語であり、「ＰＩＮ－ＰＤ」とは、PIN-Photo Diodeの略語である。
　ＶＣＳＥＬ３は、ドライバＩＣ５により駆動されてレーザを出射する。ドライバＩＣ５の動作は、ＬＳＩ７によって制御される。ドライバＩＣ５とＬＳＩ７との間の電気信号は、対を形成する第１の導電層１６ａおよび第２の導電層１６ｂによって伝送される。ドライバＩＣ５は、ＶＣＳＥＬ３と電気配線２６により接続されている。また、ＶＣＳＥＬに代えてＰＩＮ－ＰＤを、また、ドライバＩＣに代えてレシーバＩＣを用いた場合、ＰＩＮ－ＰＤ４で受光した光信号に基づく電気信号は、レシーバＩＣ６に出力され、レシーバＩＣ６の出力はＬＳＩ７に入力される。
　なお、図１に示す光モジュール１は、その裏面側の半田ボール２９によって別の回路基板（不図示）に実装される。また、基体８がビルドアップ基板である場合、コア基体１３の両主面に設けられたそれぞれの導電層を接続させるビア導体２８などにより回路基板と電気的に接続することができる。
　＜光電気配線基板＞
　図１において、基体８上に、誘電体層１１が設けられる。さらに、誘電体層１１の一部を挟むように、複数の第１の導電層１６ａおよび複数の第２の導電層１６ｂが設けられる。そして、第１の導電層１６ａのそれぞれと、第２の導電層１６ｂのそれぞれとが、対の導電層１６を形成する。
　図１および図２Ｂにおいて示すように、誘電体層１１は、第１領域Ｂと第２領域Ｃとを具備する。
　第１領域Ｂは、光伝送部１１Ｂが設けられる誘電体層１１の領域をいう（図１および図２Ｂに示される符号Ｂの領域参照）。第１領域Ｂは、光伝送部１１Ｂの端部までを示す。ここで光伝送部とは、その周囲に位置する第１領域Ｂ中の周囲領域よりも屈折率が大きく、実際に光を内部で伝送させる部位をいい、光導波路構造におけるコア－クラッド構造のコアに該当する。なお、図１において光路変換ミラー１２の右側に、光伝送部１１Ｂと同様に作製され、周囲よりも屈折率の高い部位があるが、この部位は実際に光の伝送に使用されないため、光伝送部１１Ｂには含めない。なお、光伝送部１１Ｂの周囲に位置する第１領域Ｂ中の周囲領域は、図中における低屈折率部１１Ａおよび１１Ｃを意味する。
　複数の光伝送部１１Ｂは、第１領域Ｂの内部に互いに第１の方向ｂに並んで位置する（図２Ａおよび図２Ｂ参照）。
　第２領域Ｃにおける第１の導電層１６ａおよび第２の導電層１６ｂは、前述のように、対の導電層１６を形成しており（図２Ａ参照）、対の導電層１６は重複部１０を有している。第２領域Ｃは、重複部１０が設けられる誘電体層１１の領域である（図２Ｂおよび図２Ｃに示される符号Ｃの領域参照）。重複部１０とは、誘電体層１１と基体８との積層方向（図１における方向ａ）から透視したときに、第２の導電層１６ｂと第１の導電層１６ａとが重なっている領域をいう。例えば、図２Ｃに示すように、第２領域Ｃには、斜線で示した重複部１０（１０２）を含む（重複部１０の一方の先端から他方の先端まで）領域をいう。
　誘電体層１１はさらに第３領域Ａを有することが好ましい。第３領域Ａは、集積回路素子７を実装するための実装部を有する誘電体層１１の領域をいう。具体的に集積回路素子７が設けられる領域は、誘電体層１１のうち、集積回路素子７を実装する実装部に該当する貫通導体２５ａが設けられた領域をいう。
　上述のように、第２領域Ｃに重複部１０が設けられることで、以下の効果が得られる。
　第１の導電層１６ａと第２の導電層１６ｂに逆位相の電気信号を供給した場合、重複部１０において第１の導電層１６ａと第２の導電層１６ｂとの間に強い電磁的結合を発生させることができる。とくに、図３、図５または図６に示すように、第１の導電層１６ａおよび第２の導電層１６ｂが、誘電体層１１を挟んで向かい合うように設けられることになり、より強い電磁的結合を奏することが可能となる。なお、図３、図５または図６には、方向ａから透視したときに、第１の導電層１６ａおよび第２の導電層１６ｂの長手方向に直交する断面を示す。これらの断面は、その厚みよりも誘電体層１１と接する幅の方が、長さが長い。図３、図５および図６の場合、断面形状が矩形であるため、厚みおよび幅は明らかであるが、例えば、断面形状が山型を示す場合、厚みは、断面形状の底辺から頂点までの長さをいう。
　また、第１の導電層１６ａおよび第２の導電層１６ｂの熱膨張率が、誘電体層１１の熱膨張率よりも低い場合（例えば、第１の導電層１６ａおよび第２の導電層１６ｂが銅などの金属から構成され、誘電体層１１がエポキシ樹脂などの有機樹脂から構成される場合）、誘電体層１１の第２領域Ｃを上下から第１の導電層１６ａおよび第２の導電層１６ｂが挟み込んで重複部１０を形成することにより、誘電体層１１の熱膨張を低下させることができる。そして、集積回路素子７などからの熱により熱膨張しやすい第３領域Ａと、熱の影響を受けると光損失が大きくなるため好ましくない第１領域Ｂとの間に、第２領域Ｃが設けられることにより、第３領域Ａから第１領域Ｂへの誘電体層１１の熱膨張の伝達を低下させることができる。これにより、第１領域Ｂにおける複数の光伝送部１１Ｂに対して熱膨張が伝達しにくくなり、結果として光の伝送特性の低下を抑制することができる。
　さらに、図２ａに示すように、対の導電層１６の重複部１０どうしは、第３領域Ａから第１領域Ｂに向けて広がって伸びていることが好ましい。集積回路素子７から誘電体層１１へ伝達された熱は、集積回路素子７を中心にして放射状に伝達し、熱伝達も同様にして、集積回路素子７を中心に、誘電体層１１も放射状に熱膨張する傾向がある。上述のように、複数の重複部１０どうしが第３領域Ａから第１領域Ｂに向けて広がって伸びていることで、熱膨張に沿って重複部１０が設けられることになるため、誘電体層１１の熱膨張を十分に低下させることができる。図２Ａの場合、放射状に重複部１０が設けてられており、熱膨張の抑制効果が十分に得られる。
　重複部１０はそれぞれ、図１における方向ａから透視したときに、長手方向がそれぞれ異なる複数の直線部を有することが好ましい。複数の直線部としては、例えば、図２ｂに示すように、第１の直線部１０ａと第２の直線部１０ｂと第３の直線部１０ｃとが挙げられる。少なくともこれらの３種の直線部を有することで、熱膨張を十分に抑制できる。さらに、第１の導電層１６ａおよび第２の導電層１６ｂの十分な集積化が可能となる。
　第１の直線部１０ａは、複数の光伝送部の並んだ第１の方向（図２Ｂにおける方向ｂ）に対して平行な重複部を示す。なお、「平行」は±２°の誤差を含むことができる。
　第２の直線部１０ｂは、方向ｂに対して傾斜した重複部を示す。とくに傾斜角としては、方向ｂに対して４３～４７°であることが好ましい。なお、「傾斜」とは、「垂直」および「平行」を含まない。
　第３の直線部１０ｃは、方向ｂに対して垂直な重複部を示す。なお、「垂直」は±２°の誤差を含むことができる。
　複数の重複部１０のうち、集積回路素子７の中心から最も遠い重複部は第１の重複部１０１（図２Ｂ参照）であり、集積回路素子７の中心から最も近い重複部は第２の重複部１０２（図２Ｂ参照）である。第１の重複部１０１における第１の直線部１０ａの長さは、第２の重複部１０２における第１の直線部１０ａの長さよりも長いことが好ましい。なお、図２Ｂにおいて、第２の重複部１０２には、第１の直線部１０ａは設けられていない。集積回路素子７からの熱によって膨張する誘電体層１１の膨張方向のうち、光伝送部１１Ｂに対して最も悪影響を及ぼす熱膨張方向は、方向ｂと平行な熱膨張方向である。この方向に熱膨張が生じると、第１領域Ｂにおける誘電体層１１中の複数の光伝送部１１Ｂ同士の間隔が変化して、光伝送部１１Ｂ間において光のクロストークが発生する場合がある。また、熱の発生中心である集積回路素子７の中心から遠いほど、誘電体層１１の熱膨張が蓄積されるため、誘電体層１１中における熱膨張が最も大きくなる。それとともに、方向ｂと平行な熱膨張も合わせて大きくなる。方向ｂと平行な熱膨張の抑制に対しては、重複部１０の複数の直線部の中でも、第１の重複部１０ａが最も効果があることから、上述のように、第１の重複部１０１における第１の直線部１０ａの長さは、第２の重複部１０２における第１の直線部１０ａの長さよりも長いことが好ましい。集積回路素子７の中心は、例えば、集積回路素子７の上面視形状が矩形状である場合、対角線の交点に該当する。
　図１に示すように、光電気配線基板２において、基体８としては、例えばビルドアップ基板が用いられる。
　ビルドアップ基板は、ビルドアップ層１５形成時に土台となるコア基体１３と、コア基体１３の両主面を挟持するビルドアップ層１５と、から構成される。ビルドアップ基板を用いる場合、基板の反りの発生を低減させるため、コア基体１３の両主面に対して同じ層が形成される。図１において、ビルドアップ基体８は、コア基体１３の両主面に、ビルドアップ層１５および２０が設けられる。コア基体１３とビルドアップ層１５または２０との間に接地導体層１４または１９が設けられている。
　ビルドアップ基体８のコア基体１３は、たとえば厚みが４００～８００μｍであり、ビルドアップ層１５および２０は、厚みが３０～１００μｍであり、両主面にそれぞれ１層または複数のビルドアップ層からなる。
　図１または図４に示すように、誘電体層１１における第１領域Ｂは、光伝送部１１Ｂ、ならびに、その周囲に設けられた低屈折率部１１Ａおよび１１Ｃにより構成されている。光伝送部１１Ｂの屈折率が低屈折率部１１Ａおよび１１Ｃよりも数％以上高いため、光信号は光伝送部１１Ｂに閉じ込められて低損失で伝搬され、第１領域Ｂは、光導波路として機能する。
　具体的な寸法としては、光伝送部１１Ｂの下に位置する低屈折率部１１Ａの厚みが１０～２５μｍ、光伝送部１１Ｂの断面サイズが３５～５０μｍ角、光伝送部１１Ｂの上に位置する低屈折率部１１Ｃの厚みが１５～２５μｍであり、誘電体層１１の層厚みとしては６０μｍ程度に構成される。
　なお、光伝送部１１Ｂには、ＶＣＳＥＬ３の直下に光路変換ミラー１２が設けられている。光路変換ミラー１２は、光伝送部１１Ｂの光軸方向に対して傾斜した光路変換面を有する。たとえば、光路変換面が光伝送部１１Ｂの光軸方向に対して４５度に傾斜するによって、ＶＣＳＥＬから直下へ伝搬した光の光路方向を９０度変換して誘電体層１１の光伝送部１１Ｂ内に光を伝搬させることができる。
　光路変換ミラー１２の表面には、略４５度の断面を持つダイシングブレードで誘電体層１１をビルドアップ基体８の主面に直交するようにカットし、略４５度の斜面に、金、銀、銅、アルミニウムまたはニッケルなどの金属を薄く膜付けして塗布することで、光路変換面が設けられる。
　複数の第１の導電層１６ａおよび複数の第２の導電層１６ｂの幅は、３５～５０μｍであり、ピッチは、１２５μｍ以下である。本実施形態では、このような、狭配線幅、狭ピッチの伝送線路であっても周波数が１０ＧＨｚ以上の高周波信号を伝送することが可能である。
　誘電体層１１は、ビルドアップ基体８の製造プロセスとほぼ同様のプロセスにより製造される。
　図１に示すように、光電気配線基板２は、ＶＣＳＥＬ３からの光信号を誘電体層１１内部の光伝送部１１Ｂまで伝送させるために、光ビア伝送路２４を、光伝送部１１Ｂの上に位置する低屈折率部１１Ｃの外部側から光伝送部１１Ｂまで有する。なお、光ビア伝送路２４としては、光信号を伝搬させる透明樹脂からなることが好ましい。ＶＣＳＥＬ３から伝搬された光は、光ビア伝送路２４を通って光路変換ミラー１２にて光伝送部１１Ｂに伝搬される。
　また、図１に示すように、光電気配線基板２は、誘電体層１１の外部側主面（ソルダレジスト層１８と誘電体層１１との界面）から第１の導電層１６ａまで貫通導体２５ａおよび２５ｂを有する。貫通導体２５ａは、ＬＳＩ７からの電気信号をビルドアップ基体８と誘電体層１１との間に設けられた第１の導電層１６ａまで伝送させるために設けられ、貫通導体２５ｂは、第１の導電層１６ａからドライバＩＣ５まで電気信号を伝送させるために設けられる。
　光ビア伝送路２４の長さが長くなるほど光信号の伝送損失が増加するため、光ビア伝送路２４は短いほど好ましい。また、貫通導体２５ａおよび２５ｂについても、貫通導体２５ａおよび２５ｂの長さが長くなるほど、貫通導体２５ａおよび２５ｂの自己インダクタンスが大きくなり、高周波信号の反射が増大して電気信号の伝送損失が増加するため、貫通導体２５ａおよび２５ｂは短いほど好ましい。
　従来は別の層に設けられていた、低屈折率部１１Ａおよび１１Ｃならびに光伝送部１１Ｂと誘電体層１１とを同一層とすることにより、光ビア伝送路２４の長さ、ならびに貫通導体２５ａおよび２５ｂの長さをともに短縮化することができる。これにより、光信号および電気信号の伝送損失を低減することができる。
　光電気配線基板２において、第２の導電層１６ｂ上には、別の誘電体層として、例えば、ソルダレジスト層１８を設けることができる。図１において、ソルダレジスト層１８は、第２の導電層１６ｂの一部（たとえば、ＶＣＳＥＬ３、ＰＩＮ－ＰＤ４、ドライバＩＣ５、レシーバＩＣ６およびＬＳＩ７との接続ランド）が露出するように、接続ランドに対応する位置に開口部が設けられる。ソルダレジスト層１８は、たとえば、エポキシ樹脂などの樹脂材料からなる液状またはフィルム状材料を誘電体層１１の表面に塗布または貼り付けることで形成される。
　一般的にソルダレジスト層１８は、外部の電子部品と電気配線とをはんだ接合する際に、ランドまたはパッド以外の場所にはんだが流れないようにするが、本実施態様の光電気配線基板２においてソルダレジスト層１８を、第２の導電層１６ｂ上に設けることにより、重複部１０における電界を、第１の導電層１６ａと第２の導電層１６ｂとの間に閉じ込めて、第１の導電層１６ａおよび第２の導電層１６ｂの電気的結合を強めることができる。ソルダレジスト層１８としては、例えばエポキシ樹脂のような樹脂材料が挙げられる。
　通常、本分野の技術者であれば、第２の導電層１６ｂの上に一層、誘電体層２３と同じ厚みの誘電体層を設けたのち、その上にソルダレジスト層を設ける構成を考える。
　それに対して、本実施態様の光電気配線基板２は、ソルダレジスト層１８自体を誘電体層として用いることで、通常必要であった誘電体層を設ける必要をなくすことができる。このため、光電気配線基板２の低背化が可能となる。とくに、前述したように、基板の反りなどを防ぐためにコア基体１３の両主面に対して同じ層を形成していた場合、誘電体層２層分の厚みを減らすことができる。また、第２の導電層１６ｂの上に一層、誘電体層１１と同じ厚みの誘電体層を設けた場合、第２の導電層１６ｂからドライバＩＣ５またはＬＳＩ７までビア導体が別途必要となるが、ソルダレジスト層１８自体を誘電体層として用いることで、図１に示すように第２の導電層１６ｂからドライバＩＣ５またはＬＳＩ７までのビア導体が必要なくなる。
　図１および図３に示すように、ビルドアップ基体８は、コア基体１３とビルドアップ層１５との間に接地導体層１４を有する。ビルドアップ基体８が接地導体層１４を有する場合、ソルダレジスト層１８と誘電体層２３との比誘電率の関係により、以下のように、第１の導電層１６ａの幅と第２の導電層１６ｂの幅とを変化させることができる。ここでいう幅とは、誘電体層１１と接する、第１の導電層１６ａまたは第２の導電層１６ｂの幅をいう。
　図５に示す光電気配線基板２では、第２の導電層１６ｂの幅が、第１の導電層１６ａの幅よりも小さいこと以外は、図３に示す実施形態と同じである。
　このとき、ソルダレジスト層１８の比誘電率が、ビルドアップ層１５、光導波路層１１の比誘電率よりも大きく、たとえば、ソルダレジスト層１８の比誘電率が４．０であり、ビルドアップ層１５の比誘電率が３．３であり、誘電体層１１の比誘電率が２．４程度である。
　ソルダレジスト層１８の比誘電率が大きい場合、第２の導電層の容量成分が増加するため第１の導電層に対して第２の導電層の特性インピーダンスが小さくなる。このような特性インピーダンスの差異を解消して第１の導電層と第２の導電層の特性インピーダンスを整合させるために、図５の場合、第２の導電層１６ｂの配線幅を小さくしてインダクタンス成分を増加させる。第２の導電層１６ｂのインダクタンス成分を増加させることにより、容量成分の増加に伴う特性インピーダンスの低下を抑制し、第１の導電層１６ａと、第２の導電層１６ｂの特性インピーダンスの差異を解消することができる。
　図６に示す光電気配線基板２では、第２の導電層１６ｂの幅が、第１の導電層１６ａの幅よりも大きいこと以外は、図３に示す実施形態と同じである。
　このとき、ソルダレジスト層１８の比誘電率の条件が、前述の図５の場合と同様とする。
　ソルダレジスト層１８の比誘電率が小さい場合、第２の導電層の容量成分が減少するため第１の導電層に対して第２の導電層の特性インピーダンスが大きくなる。このような特性インピーダンスの差異を解消して第１の導電層１６ａと第２の導電層１６ｂの特性インピーダンスを整合させるために、図６の場合、第２の導電層１６ｂの配線幅を大きくしてインダクタンス成分を減少させる。第２の導電層１６ｂのインダクタンス成分を減少させることにより、容量成分の現象に伴う特性インピーダンスの上昇を抑制し、第１の導電層１６ａと、第２の導電層１６ｂの特性インピーダンスの差異を解消することができる。
　以上のように、第１の導電層１６ａと第２の導電層１６ｂの配線幅を異ならせることで、光電気配線基板２の製造工程または光電気配線基板２の使用時において、積層ずれなどが発生した場合であっても、平面視したときの第１の導電層１６ａと第２の導電層１６ｂとの重複部１０を確保することができ、それらを十分に結合させることができる。
　図２Ａにおいて、ドライバＩＣ５およびレシーバＩＣ６は、ＬＳＩ７の周囲を囲むように複数設けられる（ドライバＩＣ５またはレシーバＩＣ６とＬＳＩ７との間隔は数ｍｍ程度）。また、ＶＣＳＥＬ３およびＰＩＮ－ＰＤ４は、ドライバＩＣ５およびレシーバＩＣ６に対してＬＳＩ７と反対側に複数設けられる（ドライバＩＣ５とＶＣＳＥＬ３との間隔、またはレシーバＩＣ６とＰＩＮ－ＰＤ４との間隔は１ｍｍ以下が望ましい）。このように、ＬＳＩ７とドライバＩＣ５およびレシーバＩＣ６とＶＣＳＥＬ３およびＰＩＮ－ＰＤ４との位置関係は、ＬＳＩ７を中心としてその外周にドライバＩＣ５およびレシーバＩＣ６が位置し、さらに外周にＶＣＳＥＬ３およびＰＩＮ－ＰＤ４が位置する。このような位置関係を示すことにより、ＬＳＩ７を中心として四方への信号の送受信を行うことができるとともに、例えば縦４５ｍｍおよび横４５ｍｍという限られた範囲内にて、光伝送部１１Ｂおよび重複部１０を集積化することができ、高密度の信号（例えば、１Ｔｂｐｓ）の送受信を行うことが可能となる。
　図２Ｂに示されるように、１つのＶＣＳＥＬ３には４本の光伝送部１１Ｂが接続されている。そして、それら４本の光伝送部１１Ｂと対応する４本の電気配線２６が１つのドライバＩＣ５と１つのＶＣＳＥＬ３との間に設けられる。さらに、１つのドライバＩＣ５と１つのＬＳＩ７との間に、前述の４本の電気配線２６と対応する４組の第１の導電層１６ａおよび第２の導電層１６ｂが設けられている。
　複数の光伝送部１１Ｂおよび複数組の第１の導電層１６ａおよび第２の導電層１６ｂを集積化するためには、光伝送部１１Ｂ同士のピッチおよび重複部１０同士のピッチをともに短縮化させる（例えば、光伝送部１１Ｂ間のピッチは２５０μｍ以下、重複部１０間のピッチは１２５μｍ以下）。
　＜光電気配線基板の作製方法＞
　以下に光電気配線基板２の作製方法の一例について示す。
　まず、基体８としてのビルドアップ基板の主面上に、第１の導電層１６ａをパターニングして形成する。次に第１の導電層１６ａを覆うように、エポキシ樹脂を用いて誘電体層１１を積層する。なお、誘電体層１１の積層工程において、誘電体層１１における第１領域Ｂには、光伝送部１１Ｂおよび低屈折率部１１Ａおよび１１Ｃを作製する。複数の光伝送部１１Ｂは、エポキシ樹脂フィルムを低屈折率部１１Ａ上に積層した後、導波路パターンにしたがってエポキシ樹脂フィルムを露光して硬化させ、現像してすることで形成される。
　次に、誘電体層１１に貫通孔を空け、貫通孔の内周面をめっきすることにより、貫通導体２５ａおよび２５ｂを形成する。
　誘電体層１１の上に、第１の導電層１６ａと重複部１０を形成するように、第２の導電層１６ｂをパターニングして形成する。その後、誘電体層１１および第２の導電層１６ｂを覆うようにソルダレジスト層１８を設け、第２の導電層１６ｂの接続ランドに対応する位置に開口部を形成する。
　以上のようにして光電気配線基板２が得られる。さらに、光電気配線基板２表面にＶＣＳＥＬ３、ＰＩＮ－ＰＤ４、ドライバＩＣ５、レシーバＩＣ６およびＬＳＩ７の各半導体素子を実装することで光モジュール１が得られる。光電気配線基板２と各半導体素子との電気的接続は、ソルダレジスト層１８の開口を介して各半導体素子の接続パッドと、第２の導電層１６ｂの接続ランドとをはんだボールなどの接続導体によって接続する。
１　光モジュール
２　光電気配線基板
３　ＶＣＳＥＬ（Vertical Cavity Surface Emitting Laser）
４　ＰＩＮ－ＰＤ（PIN-Photo Diode）
５　ドライバＩＣ
６　レシーバＩＣ
７　ＬＳＩ
８　基板
１０　重複部
１０１　第１の重複部
１０２　第２の重複部
１０ａ　第１の直線部
１０ｂ　第２の直線部
１０ｃ　第３の直線部
１１　誘電体層
１１Ａ　光伝送部１１Ｂの下に位置する低屈折率部
１１Ｂ　光伝送部１１Ｂ
１１Ｃ　光伝送部１１Ｂの上に位置する低屈折率部
１６　対の導電層
１６ａ　第１の導電層
１６ｂ　第２の導電層
２５ａ，２５ｂ　貫通導体
ａ　誘電体層１１と基体８との積層方向
ｂ　複数の光伝送部１１Ｂが並ぶ方向
Ａ　第３領域
Ｂ　第１領域
Ｃ　第２領域

Claims (10)

  1. 　基体と、
    　前記基体上に位置し、第１領域と第２領域とを有する誘電体層であって、前記第１領域において複数の光伝送部を構成する誘電体層と、
    　前記第２領域に位置する複数対の導電層と、を具備し、
    　前記誘電体層と前記基体との積層方向から透視したときに、前記複数対の導電層の各対を構成する導電層どうしが重なっている重複部が複数存在する、光電気配線基板。
  2. 　前記複数対の導電層の各導電層の熱膨張率は、前記誘電体層の熱膨張率よりも低い、請求項１記載の光電気配線基板。
  3. 　前記複数対の導電層の各導電層は、前記積層方向から透視したときに長手方向を有し、前記長手方向に直交する断面において、前記積層方向の長さよりも、前記誘電体層と接する幅方向の長さのほうが長い、請求項１または２記載の光電気配線基板。
  4. 　前記誘電体層は、前記第１領域との間に前記第２領域が存在するように位置し、集積回路素子を実装するための実装部を有する第３領域をさらに有する、請求項１乃至３のいずれか記載の光電気配線基板。
  5. 　前記複数の重複部は、前記第３領域から前記第１領域に向けて、互いに広がって伸びている、請求項４記載の光電気配線基板。
  6. 　前記複数の重複部はそれぞれ、長手方向が互いに異なる複数の直線部を有する、請求項５記載の光電気配線基板。
  7. 　複数の光伝送部は第１の方向に並んで位置し、
    　前記複数の直線部はそれぞれ、
    　　前記第１の方向に平行な第１の直線部と、
    　　前記第１の方向に対して傾斜した第２の直線部と、
    　　前記第１の方向に垂直な第３の直線部と、を含む、請求項６記載の光電気配線基板。
  8. 　前記複数の重複部は、第１の重複部と第２の重複部とを有し、
    　前記第１の重複部は前記複数の重複部の中で前記集積回路素子の中心から最も遠くに位置し、前記第２の重複部は前記複数の重複部の中で前記中心から最も近くに位置し、前記第１の重複部における前記第１の直線部の長さは前記第２の重複部における前記第１の直線部の長さよりも長い、請求項７記載の光電気配線基板。
  9. 　前記複数対の導電層は、複数の第１の導電層と、前記複数の第１の導電層との間に前記第２領域を挟むように位置する複数の第２の導電層とを有し、
    　前記複数の第１の導電層は前記基体と前記第２領域との間に位置し、
    　前記複数の第１の導電層のそれぞれの両端部と電気的に接続され、前記誘電体層の両主面間を貫通するように位置する複数の貫通導体をさらに具備する、請求項１乃至８のいずれか記載の光電気配線基板。
  10. 　請求項１乃至９のいずれかに記載の光電気配線基板と、
    　前記光電気配線基板の前記実装部に実装され、前記複数対の導電層と接続する集積回路素子と、
    　それぞれが前記複数の光伝送部の少なくとも１つと光学的に結合する、複数の光電変換素子と、
    　それぞれが前記複数の光電変換素子の少なくとも１つと電気的に接続し、前記複数対の導電層の少なくとも１つの対を介して前記集積回路素子と電気的に接続する、複数の駆動回路素子と、
    を具備する光モジュール。
     
PCT/JP2010/055744 2009-03-30 2010-03-30 光電気配線基板および光モジュール WO2010113968A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US13/259,460 US8989531B2 (en) 2009-03-30 2010-03-30 Optical-electrical wiring board and optical module
JP2011507228A JP5247880B2 (ja) 2009-03-30 2010-03-30 光電気配線基板および光モジュール

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-083740 2009-03-30
JP2009083740 2009-03-30

Publications (1)

Publication Number Publication Date
WO2010113968A1 true WO2010113968A1 (ja) 2010-10-07

Family

ID=42828257

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/055744 WO2010113968A1 (ja) 2009-03-30 2010-03-30 光電気配線基板および光モジュール

Country Status (3)

Country Link
US (1) US8989531B2 (ja)
JP (1) JP5247880B2 (ja)
WO (1) WO2010113968A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013182276A (ja) * 2012-03-02 2013-09-12 Sae Magnetics(H K )Ltd プラガブル光トランシーバ
JP2014240933A (ja) * 2013-06-12 2014-12-25 新光電気工業株式会社 光電気混載基板、及び光モジュール
JP2015049256A (ja) * 2013-08-29 2015-03-16 住友ベークライト株式会社 光モジュール用部材、光モジュールおよび電子機器
JP2015216362A (ja) * 2014-05-08 2015-12-03 富士通株式会社 差動ビアを含む回路及びその形成方法
JP2017215499A (ja) * 2016-06-01 2017-12-07 エルジー ディスプレイ カンパニー リミテッド 表示装置の製造方法
WO2020149309A1 (ja) * 2019-01-17 2020-07-23 日本電信電話株式会社 光検出器
WO2021132339A1 (ja) * 2019-12-27 2021-07-01 日東電工株式会社 光電気混載基板
WO2021162108A1 (ja) * 2020-02-12 2021-08-19 日東電工株式会社 光電気混載基板

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5367523B2 (ja) * 2009-09-25 2013-12-11 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP6633656B2 (ja) * 2016-01-27 2020-01-22 京セラ株式会社 配線基板、光半導体素子パッケージおよび光半導体装置
CN109548268A (zh) * 2018-11-01 2019-03-29 郑州云海信息技术有限公司 一种pcb阻抗控制方法、控制系统和一种pcb布线板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01179501A (ja) * 1988-01-08 1989-07-17 Sumitomo Electric Ind Ltd 高周波伝送基板
WO2005071807A1 (ja) * 2004-01-21 2005-08-04 Nec Corporation 光電気複合モジュール
WO2006035499A1 (ja) * 2004-09-29 2006-04-06 Hitachi Chemical Co., Ltd. 光電気集積回路素子およびそれを用いた伝送装置
JP2009055054A (ja) * 2008-10-09 2009-03-12 Kyocera Corp 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01179504A (ja) 1988-01-09 1989-07-17 Rohm Co Ltd Ｆｍ変調回路
JP4374648B2 (ja) 1999-04-13 2009-12-02 凸版印刷株式会社 光・電気配線基板及び製造方法並びに実装基板
JP2004054003A (ja) 2002-07-22 2004-02-19 Mitsubishi Electric Corp 光電子基板
JP2005079385A (ja) * 2003-09-01 2005-03-24 Toshiba Corp 光半導体装置および光信号入出力装置
JP2010191365A (ja) * 2009-02-20 2010-09-02 Hitachi Ltd 光インターコネクション実装回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01179501A (ja) * 1988-01-08 1989-07-17 Sumitomo Electric Ind Ltd 高周波伝送基板
WO2005071807A1 (ja) * 2004-01-21 2005-08-04 Nec Corporation 光電気複合モジュール
WO2006035499A1 (ja) * 2004-09-29 2006-04-06 Hitachi Chemical Co., Ltd. 光電気集積回路素子およびそれを用いた伝送装置
JP2009055054A (ja) * 2008-10-09 2009-03-12 Kyocera Corp 半導体装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013182276A (ja) * 2012-03-02 2013-09-12 Sae Magnetics(H K )Ltd プラガブル光トランシーバ
JP2014240933A (ja) * 2013-06-12 2014-12-25 新光電気工業株式会社 光電気混載基板、及び光モジュール
JP2015049256A (ja) * 2013-08-29 2015-03-16 住友ベークライト株式会社 光モジュール用部材、光モジュールおよび電子機器
JP2015216362A (ja) * 2014-05-08 2015-12-03 富士通株式会社 差動ビアを含む回路及びその形成方法
JP2017215499A (ja) * 2016-06-01 2017-12-07 エルジー ディスプレイ カンパニー リミテッド 表示装置の製造方法
WO2020149309A1 (ja) * 2019-01-17 2020-07-23 日本電信電話株式会社 光検出器
JP2020115497A (ja) * 2019-01-17 2020-07-30 日本電信電話株式会社 光検出器
JP7181462B2 (ja) 2019-01-17 2022-12-01 日本電信電話株式会社 光検出器
WO2021132339A1 (ja) * 2019-12-27 2021-07-01 日東電工株式会社 光電気混載基板
WO2021162108A1 (ja) * 2020-02-12 2021-08-19 日東電工株式会社 光電気混載基板

Also Published As

Publication number Publication date
JPWO2010113968A1 (ja) 2012-10-11
JP5247880B2 (ja) 2013-07-24
US20120014641A1 (en) 2012-01-19
US8989531B2 (en) 2015-03-24

Similar Documents

Publication Publication Date Title
JP5247880B2 (ja) 光電気配線基板および光モジュール
JP6427626B2 (ja) 誘電性導波路を用いたチップ間通信
JP4457545B2 (ja) 光・電気配線基板、実装基板及び光電気配線基板の製造方法
US6829398B2 (en) Optical waveguide apparatus
KR100796982B1 (ko) 인쇄회로기판 및 그 제조방법
KR101390137B1 (ko) 위치 결정 구조체를 갖는 광도파로 기판 및 그 제조 방법, 및 광전기 혼재 기판의 제조 방법
JP5439080B2 (ja) 光ｉ／ｏアレイモジュール
JP5139375B2 (ja) 光インターフェースモジュールの製造方法、及び、光インターフェースモジュール
JP4690870B2 (ja) 光電気集積配線基板及び光電気集積配線システム
US8693815B2 (en) Optoelectronic composite substrate and method of manufacturing the same
JP6115067B2 (ja) 光モジュール
JP6084027B2 (ja) 光導波路装置及びその製造方法
JP2011017787A (ja) 光導波路層、光電気混載基板及び製造方法
JP4677651B2 (ja) 光配線層の製造方法、及び光・電気配線基板とその製造法、並びに実装基板
JP5277874B2 (ja) 光電気混載基板および電子機器
JP5328095B2 (ja) 光伝送基板、光電子混載基板、光モジュールおよび光電気回路システム
JP2004302188A (ja) 光導波路付き電気配線基板
JP2003227951A (ja) 光導波装置、その製造方法、およびそれを用いた光電気混載基板
JPH1195062A (ja) 光接続構造
US8506175B2 (en) Optical waveguide board
JP4698728B2 (ja) 光電気集積配線基板および光電気集積配線システム
JP5237171B2 (ja) 差動配線体
JP4691196B2 (ja) 光電気集積配線基板及び光電気集積配線システム
JP2008122527A (ja) 光トランシーバモジュールおよびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10758739

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011507228

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 13259460

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10758739

Country of ref document: EP

Kind code of ref document: A1