JP5439080B2 - 光ｉ／ｏアレイモジュール - Google Patents

Description

本発明は、伝送装置内において送受信される大容量の光信号を一括処理する光I/Oアレイモジュールとそれを用いた伝送装置、ならびに光I/Oアレイモジュールの製造方法に関する。

近年、情報通信分野において、光信号による通信トラフィックの整備が急速に行われつつあり、これまで基幹、メトロ、アクセス系といった数ｋｍ以上の比較的長い距離について光ファイバ網が展開されてきた。今後はさらに、伝送装置間（数ｍ〜数百ｍ）、或いは装置内（数ｃｍ〜数十ｃｍ）といった近距離も大容量データを遅延なく処理するために光信号を用いることが有効であり、ルータ、サーバ等の情報機器内部のＬＳＩ間またはＬＳＩ−バックプレーン間伝送の光化が進められている。
機器間／内の光配線化に関して、例えばルータ／スイッチなどの伝送装置では、イーサなど外部から光ファイバを通して伝送された高周波信号をラインカードに入力する。このラインカードは１枚のバックプレーンに対して数枚で構成されており、各ラインカードへの入力信号はさらにバックプレーンを介してスイッチカードに集められ、スイッチカード内のＬＳＩにて処理した後、再度バックプレーンを介して各ラインカードに出力している。ここで、現状の装置では各ラインカードから現状３００Ｇｂｉｔ／ｓ以上の信号がバックプレーンを介してスイッチカードに集まる。これを現状の電気配線で伝送するには、伝播損失の関係で配線１本あたり１〜３Ｇｂｉｔ／ｓ程度に分割する必要があるため、１００本以上の配線数が必要となる。

さらに、これら高周波線路に対して波形成形回路や、反射、或いは配線間クロストークの対策が必要である。今後、さらにシステムの大容量化が進み、Ｔｂｉｔ／ｓ以上の情報を処理する装置になると、従来の電気配線では配線本数やクロストーク対策等の課題がますます深刻となってくる。これに対し、装置内ラインカード〜バックプレーン〜スイッチカードのボード間、さらにはボード内チップ間の信号伝送線路を光化することによって、１０Ｇｂｐｓ以上の高周波信号を低損失で伝播可能となるため、配線本数が少なくすむことと、高周波信号に対しても上記の対策が必要無くなるため有望である。このような高速光インターコネクション回路を実現し、機器間／内に適用するためには、安価な作製手段で性能面、小型・集積化、および部品実装性に優れる光モジュール、回路が必要となる。

光信号伝送構造を構築する際、重要となるのが光電変換素子（光素子）と光導波路や光ファイバ等の光伝送路との結合部分である。発光素子からの光を光配線に伝搬させる、または光伝送路から伝搬した光を受光素子に入射させるとき、充分に効率よく光結合させるために、光素子と光伝送路との位置合わせを高精度に行う必要がある。一方で、量産性や実用性を考慮すると、光結合部や、情報機器に用いられるＬＳＩは、容易に取り外し・交換できることが望ましい。
例えば、特許文献１（特開２００６−１３３７６３号公報）においては、光素子と光伝送路との結合をガイドピンで位置合わせし、ソケットピンを用いて光素子とＬＳＩを実装する構造としている。これにより、比較的容易に光素子と光伝送路の位置合わせが可能となり、またソケットピンで実装することにより、ＬＳＩの着脱が容易になっている。

特開２００６−１３３７６３号公報

しかしながら、上記の構造では光素子と光伝送路との結合をガイドピンで位置合わせするため、位置決め精度がガイドピンの作製、実装精度で決定される。一般に高速信号伝送を行なう光素子や光配線などの光入出力部分のサイズは数μｍ〜数十μｍオーダーであり、このサイズの微小領域で光素子の入出力面と光導波路入出力面との光接続が必要である。そのため、各々の光部品の位置決め精度を同時に満たすための実装裕度が小さく、ピンやソケットなどの別体部品で構成した部材の作製・実装精度のみで、良好な光学性能を確保するのには限界があるともに、部品数の増大と高精度を得るための部材の作製コストも大きくなる。

さらに、光素子及び、光導波路を多チャンネル化する場合には、安定な光接続を得るための作製歩留まりの確保がますます困難となる。また、光素子とＬＳＩとの距離を短くできない点が挙げられる。当構造では、光素子はＬＳＩの直下ではなく外側に配置される。従って、光素子に信号を伝搬させるためには、この間を電気配線で接続しなければならない。ＬＳＩからの信号の伝送速度を速くしても、この部分が律速となって充分な伝送速度が得られない。また、電気配線が長くなる分損失も増大し、その結果消費電力が増大する懸念がある。さらには、実装密度を充分に高くすることができず、基板の大型化を招く。光素子と光伝送路の位置合わせ精度に関しても、各ガイドピン、各ソケットピンの位置公差を考えると、全てのチャネルで効率よく位置合わせようとすると、接合部に大きな応力がかかり、信頼性が著しく劣ることが予想される。

したがって、本発明の目的は、大容量の光信号を一括処理する伝送装置内において、光素子と光導波路との高精度且つ安定な光接続を満足するとともに、部品点数が少なく簡便に作製可能であり、ＬＳＩと光素子との距離をできる限り短くすることによって、チャネルあたりの伝送速度を高くでき、かつ消費電力を小さくできる構造とすること、ならびに実用性を考慮して、ＬＳＩや部品の着脱が容易な、光I/Oアレイモジュールとそれを用いた伝送装置、ならびに光I/Oアレイモジュールの製造方法を提供することにある。

上記課題を解決するために、本発明は、基板上に形成され、光信号を伝搬する光導波路と、光導波路の両端部にテーパ面を有するミラー部が具備され、ミラー部の上面に凸または凹形状を有する部材が載置され、部材と勘合されるための、凹または凸形状を有する発光および受光素子アレイがそれぞれ搭載され、発光および受光素子アレイ上に、電気ビアが形成された可視透明性を有する薄膜層がそれぞれ複数層形成され、薄膜層上に光素子の駆動回路ＬＳＩと増幅回路ＬＳＩの少なくともいずれか、あるいは駆動回路と増幅回路の少なくともいずれかを集積するＬＳＩが搭載され、凹形状と凸形状を有する発光および受光素子アレイ、または凸形状部材と凹形状を有する発光および受光素子アレイが勘合し、位置決めされることによって光導波路と光学的に接続されるともに、光素子の電極パッドと薄膜層の配線が電気的に接続された構造とし、薄膜層上に前記ＬＳＩを実装して電気的に接続した構造の光I/Oアレイモジュールおよびその製造方法とする。

本発明によれば、ミラー部の上面に凸または凹形状を有する部材を載置し、その上に凹または凸形状を有する発光および受光素子アレイをそれぞれ搭載し、各々を勘合させることで、部品点数が少なく、簡易に高精度な素子実装を実現できる。また、高精度に素子を搭載できることで、素子と導波路間を低損失に結合することが出来るため、小さな消費電力で、効率がよい高品質な光伝送を実現できる。

また、駆動回路または増幅回路ＩＣまたはこれらを内蔵したＬＳＩと、光素子との間を短距離の薄膜配線により電気的に接続することができるため、チャネル当たりの伝送速度を高くすることができ、かつ消費電力の増大を防ぐことができる。また、ＬＳＩの実装ははんだ接合等の従来の簡便な技術によるものであり、容易に組立することができ、また着脱も特別な技術を必要としない。

以上より、本発明によって、部品数及び作製工程数を低減し低価格化を実現できると共に、大伝送容量かつ低電力で動作可能な光I/Oアレイモジュールおよびこれを用いた伝送装置を提供することができる。

本発明の第一の実施例である光I/Oアレイモジュールの断面図である。 本発明の光I/Oアレイモジュールの別の形態である、ミラー部直上凹形状溝部材設け、凸形状を形成した発受光素子アレイと勘合した構造の断面図である。 基板上に光信号を伝搬する光導波路を設けた状態を表す図である。 光導波路の表層に凸形状部材を形成した状態を示す図である。 凹形状溝を形成した発光素子アレイおよび受光素子アレイを凸形状部材と勘合し、所望の位置に搭載した状態を示す図である。 光素子の上層に薄膜層を形成した状態を示す図である。 薄膜層にビア用のスルーホールを形成した状態を示す図である。 薄膜層の上にＬＳＩを実装し、光I/Oアレイモジュールを完成した図である。 第二の実施例で示す半導体基板上に結晶成長層を形成した状態を示す図である。 結晶成長層に加工プロセスを施すことによって、発光部を形成した状態を示す図である。 結晶成長層と反対側の半導体基板表面に保護膜をパタン形成した状態を示す図である。 半導体基板に凹形状溝を形成し、発光素子アレイを完成した図である。 本発明の第三の実施例である光I/Oアレイモジュールの断面図である。 本発明の第四の実施例である光I/Oアレイモジュールの断面図である。 本発明の第五の実施例である光I/Oアレイモジュールの断面図である。 本発明の光I/Oアレイモジュールを応用した第六の実施例の概要を示す図である。

以下に、図面を用いて、本発明の実施の形態を詳細に述べる。

まず、図１に、本発明の第一の実施の形態を示す。本図は、本発明による光I/Oアレイモジュールの断面図である。FR-4などの基板1上にクラッド２に囲まれるようにして光信号を伝搬する光導波路（コア）３が設けられ、光導波路３の任意の部におよそ４５度のテーパ面を有するミラー部５ａ、５ｂをそれぞれ形成している。本実施例では、実装密度を向上されるために光導波路３を二層にしているが、単層あるいは三層以上でも構わない。また、ミラー部５ａ、５ｂ直上の上面に凸形状の部材６ａ、６ｂをそれぞれ設けている。

ここで、凸形状部材６ａ、６ｂは使用する信号光の波長に透明性を有するものであれば、特に限定しないが、光導波路３と同材料系（例えば、光学特性や加工特性が同じ属性を有する材料）を用いたほうが作製方法および設備面で簡便且つ有効である。凸形状部材６ａ、６ｂの上には凹形状溝１３ａ、１３ｂを形成した発光素子アレイ７ａ、７ｂおよび受光素子アレイ８ａ、８ｂが凸形状部材６ａ、６ｂと勘合され、所望の位置に位置決めされた状態で搭載されている。凸形状部材６ａ、６ｂおよび凹形状溝１３ａ、１３ｂの平面形状としては同心円、四角形或いは多角形等、特に限定しないが、凸形状部材６ａ、６ｂ或いは凹形状溝１３ａ、１３ｂの底部にレンズ形状を設ける場合には、作製のやり易さの観点から、同心円形状が望ましい。

さらに、凸形状部材６ａ、６ｂと凹形状溝１３ａ、１３ｂの幅サイズ差を数ミクロンとすることで、部材同士を勘合した際の位置精度も数ミクロンオーダーで決定されるため、発光素子アレイ７ａ、７ｂおよび受光素子アレイ８ａ、８ｂと光導波路３間でより高い光結合効率を得ることが可能となる。本実施例においては、発光素子アレイ７ａ、７ｂは面発光型の半導体レーザである。また、レーザは共振器が垂直方向に形成されたＶＣＳＥＬ（Vertical Cavity Surface Emitting Laser）または、水平方向に共振器を具備し、ミラーによって垂直方向に発光する構造どちらでも良い。受光素子アレイ８ａ、８ｂは、面入射型のフォトダイオードである。

また、これら光素子は、実装密度の観点からは複数の発光点/受光面が集積されているアレイ型である。光素子に電流を流すための電極９ａ、９ｂは、本実施例においては光導波路３から遠い側（本図では上側）に具備される。これらの電極は、該発受光素子アレイの上層に形成されている薄膜層１１の電気ビア１２に電気的に接続されている。薄膜層１１は、発受光素子アレイ上に形成する際に薄膜層１１内に形成した電気ビア１２と光素子に設けられた電極９ａ、９ｂとを観察しながら位置合せが可能となるように、可視透明性を有する材料を用いる。

また、薄膜層１１の上にはＬＳＩ１０が配置されている。ＬＳＩ１０には電極パッドが備わり、これと薄膜層の電気ビア１２とが、バンプ１４を介して電気的に接続している。バンプ１４は、はんだボールやＡｕのスタッドバンプ、あるいはめっきによるバンプ等いかなるものでも構わない。ＬＳＩ１０には、本実施例では半導体レーザ用の駆動回路、フォトダイオード用の増幅回路が集積されている。もちろん、ＬＳＩとこれら駆動/増幅回路ＩＣを独立させた構造としても構わない。

また、光素子の電極９ａ、９ｂとＬＳＩ１０の電極パッドは同ピッチ、同位置関係でそれぞれ配置することで、薄膜層の電気ビア１２を直進且つ最短距離で配線可能となるため、高周波特性に有利である。但し、光素子の電極９ａ、９ｂとＬＳＩ１０の電極パッドのピッチ或いは位置関係が異なる場合は、薄膜層１１を多層化し再配線化することで、薄膜層１１内でピッチ変換した構造としても良い。

以上の構造とすることで、凸形状部材６ａ、６ｂと凹形状溝１３ａ、１３ｂ発光素子アレイ７ａ、７ｂおよび受光素子アレイ８ａ、８ｂが勘合し、位置決めされることによって光導波路３と光学的に接続されるともに、光素子に設けられた電極９ａ、９ｂと薄膜層１１上に実装したＬＳＩ１０のバンプ１４とが薄膜層１１に設けた電気ビア１２を介して電気的に接続された構造の光I/Oアレイモジュールとなっている。

図１の例では、凸形状部材６ａ、６ｂの上には凹形状溝１３ａ、１３ｂを形成した発光素子アレイ７ａ、７ｂおよび受光素子アレイ８ａ、８ｂが凸形状部材６ａ、６ｂと勘合された構造の光I/Oアレイモジュールを説明した。上記図１構造と異なる別の形態の光I/Oアレイモジュールの断面図を図２に示す。図２の構造では、ミラー部５ａ、５ｂ直上の上面に凹形状溝を有する部材２０ａ、２０ｂをそれぞれ設けている。凹形状溝を有する部材２０ａ、２０ｂの上には凸形状２１ａ、２１ｂを形成した発光素子アレイ７ａ、７ｂおよび受光素子アレイ８ａ、８ｂが凹形状溝を有する部材２０ａ、２０ｂと勘合され、所望の位置に位置決めされた状態で搭載されている。このように、図２の構造によっても、本発明の光I/Oアレイモジュールが完成される。

次に、図３Ａ−図３Ｆに従って、図１の製造方法の一例を説明する。まず、図３Ａは、基板1上にクラッド２を設け、その上に光信号を伝搬する光導波路３を設けた状態を表す図である。基板１の材料はプリント基板に一般的に使用されるガラスエポキシなどを用いる。また、光導波路３の材料として、石英系などと比較してプリント基板プロセスとの親和性が良く、フォトリソグラフィによって簡便に作製可能な感光性ポリマ材料を用いることが好適である。また、光導波路３内で光を伝播するコア部分の材料も、感光性ポリマ材料を用いることでフォトリソグラフィにて形成可能となるため有用である。光導波路３の任意の部分にはテーパ形状のミラー部５ａ、５ｂを形成する。また、ミラー部５ａ、５ｂの作製は、ダイシングやレーザによる物理加工などといった手法を用いることでできる。上記のような手順にて光導波路基板が完成される。

ここで、光導波路３やミラー部５ａ、５ｂを作製する際には、基板上に位置合せ用マーク３０を形成することで、該位置合せ用マーク３０を基準として高位置精度で作製可能である。次に図３Ｂのように、光導波路３の表層に凸形状部材６ａ、６ｂを形成する。この際、光導波路を作製する際に用いた、位置合せ用マーク３０を基準に凸形状部材６ａ、６ｂを作製することで、光導波路３のミラー部５ａ、５ｂと凸形状部材６ａ、６ｂが高位置精度で作製可能である。

次に、図３Ｃのように、凸形状部材６ａ、６ｂの上には凹形状溝１３ａ、１３ｂを形成した発光素子アレイ７ａ、７ｂおよび受光素子アレイ８ａ、８ｂを凸形状部材６ａ、６ｂと勘合し、所望の位置に搭載する。光素子を固着する手段としては使用する光の波長に対して透明な接着剤などを用いて良いが、透明でない接着剤を用いても構わない。また、光素子の回路基板側にメタライズを形成できれば、はんだ接合を用いても構わない。

次に、図３Ｄのように、光素子の上層に絶縁材料からなる薄膜層１１を形成する。まず、光素子の外周部に１層目の薄膜層を形成した後に、２層目の可視透明性を有する薄膜層１１を積層形成する。

次に、図３Ｅのように、光素子の電極９ａ、９ｂと電気的に接続するために、薄膜層１１にビア用のスルーホールを形成する。スルーホールの形成方法としては、可視透明性を有する薄膜層１１をシート状態で圧着し、上部より観察しながら、光素子の電極９ａ、９ｂ位置を狙ってドライエッチング、レーザ、サンドブラスト等の手法を用いることによってもできる。次に、薄膜層１１を形成し、これを薄膜配線層とする。ビアの充填には電気めっきなどを用いる。また、図３Ｄおよび図３Ｅを繰り返すことで、薄膜層を多層積層しても良い。最後に、図３Ｆのように、薄膜層１１の上にＬＳＩ１０を実装する。ＬＳＩは、半導体レーザの駆動回路およびフォトダイオードの増幅回路が集積された素子である。接合方法としては、Ｓｎ系のはんだを用いたバンプを用い、ＬＳＩを搭載した後リフロー接合などによって可能である。また、バンプ接合方式に関しても、例えばＡｕバンプによる超音波接合、Ａｕバンプとはんだによる接合、さらにはめっきバンプを形成しはんだ接合するなど、他の方式を用いても構わない。はんだバンプ接合方式のメリットとしては、はんだ融点以上の温度に上げることで、容易にＬＳＩを取り外すあるいは交換することが容易に行える点である。

本発明による光I/Oアレイモジュールの量産性をさらに向上させる手段として、冗長性を付与するという手段がある。具体的には、実際に使用するよりも多い数の光素子と光導波路との組み合わせを具備するものである。もし、光素子とＬＳＩとをつなぐ薄膜配線に不良が発生した場合、あるいは光素子や光導波路に不良が発生した場合、予備として用意した配線・光素子・光導波路を使用する。もし、欠陥なく形成できた場合は、回路的あるいは物理的に予備回路を使用できない状態にする。

以上の作製方法の一例を実施することによって、図１に示す本発明の光I/Oアレイモジュールが完成される。

次に、本発明の第二の実施の形態として、本発明の光I/Oアレイモジュールに搭載される発光素子アレイの作製手順の一例を図４Ａ−図４Ｄに示す。

図４Ａは半導体基板４０上に結晶成長層４１を形成した状態を示す図である。半導体基板４０の材料は、化合物半導体の光素子に一般的に用いられる、ガリウム砒素（ＧａＡｓ）やインジウム燐（ＩｎＰ）などが挙げられるが、半導体基板４０内を光が通過する際に損失が増大しないように、発光波長に透明な材料が望ましい。

次に図４Ｂのように、結晶成長層４１にフォトリソグラフィやエッチングなどの加工プロセスを施すことによって、発光部４２を形成する。詳細な作製方法については特に言及しないが、発光部４２からの光が半導体基板４３方向に出射するように、発光部４２内或いはその近傍にミラー構造なども具備する。

次に図４Ｃのように、結晶成長層４１と反対側の半導体基板４０表面に保護膜４３をリソグラフィによってパタン形成する。ここで、保護膜４３の材料は感光性レジストや酸化ケイ素膜で良い。

次に図４Ｄに示すように、半導体エッチングプロセスにより半導体基板４０に凹形状溝を形成し、発光素子アレイを完成する。半導体エッチング方法についても特に言及しないが、プラズマとガスを用いたドライエッチングや、化学薬品によるウェットエッチング、或いは双方の組合せ等によって形成可能である。なお、ここでは発光素子アレイの作製方法の一例について述べたが、本発明の光I/Oアレイモジュールの他構成部品である、受光素子アレイについても上述と同様の手順によって作製可能である。

次に、本発明による第三の実施の形態を、図５を用いて説明する。図５は、本発明による光I/Oアレイモジュールの断面図である。本構造では、発光素子アレイ７ａ、７ｂおよび受光素子アレイ８ａ、８ｂの中間部に、薄膜層１１で構成した凸部５０を設けている。本構成とすることで、発光素子アレイ７ａ、７ｂおよび受光素子アレイ８ａ、８ｂがそれぞれ薄膜層１１内の閉空間に取り囲まれことによって、モジュール外部より密閉され、水分やゴミ付着による光素子の経時劣化を抑制することが可能となる。なお、閉空間は外気より完全密閉しても良いが、透明樹脂などを充填し、非気密封止構造としても上記効果が得られる。

さらに、図５のように、薄膜層１１で構成した凸部５０に電気ビア５１を形成する。これによって、本発明構造のような発光素子アレイ７ａ、７ｂと受光素子アレイ８ａ、８ｂが近接配置された光モジュールで課題となる、送受間における光あるいは電気クロストークの影響が電気ビア５１によって遮断されるため抑制できる。また、電気ビアの形状は特に言及しないが、光素子の長さ或いは幅よりも十分な長さを有していれば、一体形成された電極パタンでも良いし、一定の径のビアを複数本形成する形でも良い。

次に、本発明による第四の実施の形態を、図６を用いて説明する。図６は、本発明による光I/Oアレイモジュールの断面図である。本構造では、発光素子アレイ７ａ、７ｂおよび受光素子アレイ８ａ、８ｂの半導体基板に設けられた凹形状溝の内周部に、レンズ６０ａ、６０ｂをそれぞれ一体形成している。本構成によって、送信部では、発光素子アレイ７ａ、７ｂから基板垂直方向に出射された光信号は、半導体基板に形成されたレンズ６０ａによって集光され、凸形状部材６ａおよび光導波路（コア）のミラー部５ａを介して基板水平方向に光路変換され、光導波路（コア）３内を伝播する。また、反対に受信部では、光導波路（コア）３内を伝播した光が、ミラー部５ｂで基板垂直方向に光路変換され、凸形状部材６ｂを介して半導体基板に形成されたレンズ６０ｂで集光されたのち、受光素子アレイ８ａ、８ｂ内で光電変換され、電気信号として取り出される。

これによって、発光素子アレイ７ａ、７ｂおよび光導波路（コア）３、または光導波路（コア）３と受光素子アレイ８ａ、８ｂとが、半導体基板にそれぞれ形成されたレンズ６０ａ、６０ｂおよび光導波路（コア）のミラー部５ａ、５ｂを介して、より低損失且つ高密度に光接続可能となる。さらに、レンズ６０ａ、６０ｂは発光素子アレイ７ａ、７ｂおよび受光素子アレイ８ａ、８ｂの半導体基板に一体形成されているため、光導波路（コア）と光素子間の光部品実装を必要としないため、少ない部品数や作製工程にて光I/Oアレイモジュールを構成可能である。

図７は、本発明の第五の実施例である光I/Oアレイモジュールの断面図である。ここでは、送信側について、発光素子アレイ７ａ、７ｂと光接続される光導波路（コア）のミラー部５ａと、光導波路（コア）３を介して対向する位置にミラー部５ｃを形成し、ミラー部５ｃで基板垂直方向に光路変換された光信号をコネクタ７０ａを有する光配線７１ａと光接続している。受信側も同様に、コネクタ７０ｂを有する光配線７１ｂから出力された光信号を、ミラー部５ｄで基板水平方向に光路変換し、光導波路（コア）内を伝播した光が再度ミラー部５ｂで基板垂直方向に光路変換され、受光素子アレイ８ａ、８ｂと光接続される。

本構造によって、例えば伝送装置内のドータボードとバックプレーン間を高密度に光接続する、ボード間信号伝送の端末である光I/Oアレイモジュールを構成可能である。

図８は本発明の光I/Oアレイモジュールを応用した第六の実施例の概要を示す図である。ここでは、バックプレーン９５にそれぞれ接続されたドータボード９７に本発明の光I/Oアレイモジュールを適用した例を示す。図８のようにイーサなど基板外部から伝送された信号は、ボードのフロント部からファイバなどの光配線７１を介して光導波路（コア）３を伝送した後、光I/Oアレイモジュール９１内の受光素子アレイによって電気信号に変換され、集積回路にて処理した電気信号をさらに光I/Oアレイモジュール９１内の発光素子アレイによって光信号に変換し、光導波路（コア）３を介してバックプレーン側の光コネクタ９６と光接続している。さらに、各ドータボード９７からの光信号はバックプレーンのファイバなどの光配線７１を介してスイッチカード９４に集められる。さらにスイッチカード上に設けた光伝送路８１を介して光I/Oアレイモジュール９１内の光素子と光接続され、集積回路で処理した信号を再度各ドータボード９７に入出力する機能をもつ。

本発明の実施により、部品数及び作製工程数を低減し低価格化を実現できると共に、大伝送容量かつ低電力で動作可能な光I/Oアレイモジュールおよびこれを用いた伝送装置が実現可能となる。

１…基板、２…クラッド、３…光導波路（コア）、５ａ,５ｂ,５ｃ,５ｄ…ミラー部、６ａ,６ｂ…凸部形状部材、７ａ、７ｂ…発光素子アレイ、８ａ、８ｂ…受光素子アレイ、９ａ,９ｂ…電極パッド、１０…ＬＳＩ、１１…薄膜層、１２,５１…電気ビア、１３,１３ａ,１３ｂ…凹部形状溝、１４…バンプ、２０ａ、２０ｂ…凹形状溝を有する部材、２１ａ,２１ｂ…凸形状、３０…位置合わせ用マーク、４０…半導体基板、４１…結晶成長層、４２…発光部、４３…保護膜、５０…薄膜層凸部、６０ａ,６０ｂ…レンズ、７０ａ,７０ｂ…コネクタ、７１,７１ａ,７１ｂ…光配線、８１…光伝送路、９１…光I/Oアレイモジュール、９４…スイッチカード、９５…バックプレーン、９７…ドータボード。

Claims (10)

1. 基板上に設けられ、光信号を伝搬する光導波路と、
   前記光導波路内に設けられ、前記光信号の伝搬方向を変えるテーパ面を有するミラー部と、
   前記ミラー部の上方にあって前記基板上に設けられた位置合わせ用マークを基準にして前記光導波路上に設けられた凸形状を有する部材と、
   前記光導波路上に設けられ、半導体基板の一主面に凹形状を有する溝部が設けられた発光素子アレイおよび受光素子アレイと、
   前記発光素子アレイおよび前記受光素子アレイ上に設けられ、電気ビアを具備してなる薄膜配線層と、
   前記薄膜配線層上に設けられ、前記発光素子アレイおよび前記受光素子アレイのそれぞれの光素子を駆動、あるいは増幅する駆動回路ＬＳＩ、あるいは増幅回路ＬＳＩ、または前記駆動回路と前記増幅回路の少なくとも一つを含む回路が集積されたＬＳＩのうち少なくとも一つを有し、
   前記凹形状を有する発光素子アレイおよび受光素子アレイが前記凸形状を有する部材と勘合されて位置決めされることにより、前記発光素子アレイおよび受光素子アレイが前記光導波路と光学的に接続されることを特徴とする光Ｉ／Ｏアレイモジュール。
2. 前記薄膜配線層は、可視透明性を有する材料で構成されていることを特徴とする請求項１記載の光Ｉ／Ｏアレイモジュール。
3. 前記ミラー部は、前記光信号が前記光導波路から前記受光素子アレイに向けて伝搬するように設けられたテーパ面を有するミラー部と、前記発光素子アレイから放出される前記光信号を前記光導波路に導入するように設けられたテーパ面を有するミラー部とを少なくとも有することを特徴とする請求項１記載の光Ｉ／Ｏアレイモジュール。
4. 前記部材は、前記光導波路を構成する材料と同じ属性を有する材料系であることを特徴とする請求項１記載の光Ｉ／Ｏアレイモジュール。
5. 前記部材は、前記ミラー部で伝搬方向を変えた光信号が通過できる位置、または前記部材を通過した光信号が前記ミラー部に進入できる位置に配置されていることを特徴とする請求項１記載の光Ｉ／Ｏアレイモジュール。
6. 前記電気ビアを介して、前記発光素子アレイおよび受光素子アレイに設けられた電極パッドと、前記駆動回路ＬＳＩあるいは前記増幅回路ＬＳＩ、または前記ＬＳＩが電気的に接続されていることを特徴とする請求項１記載の光Ｉ／Ｏアレイモジュール。
7. 前記発光素子アレイが設けられた領域と前記受光素子アレイが設けられた領域との間に、前記薄膜配線層に設けられた凸部形状の支柱を設け、前記薄膜配線層内に閉空間を設けることにより、前記発光素子アレイおよび受光素子アレイのそれぞれが電気的および光学的に遮蔽されることを特徴とする請求項１記載の光Ｉ／Ｏアレイモジュール。
8. 前記薄膜配線層で構成した凸部形状の支柱に、電気ビアが設けられていることを特徴とする請求項７記載の光Ｉ／Ｏアレイモジュール。
9. 前記発光素子アレイおよび受光素子アレイを構成する半導体基板に設けられた凹形状溝の内周部に、レンズを具備したことを特徴とする請求項１記載の光Ｉ／Ｏアレイモジュール。
10. 前記受光素子アレイは、前記受光素子アレイを構成する半導体基板に対し垂直方向に受光する面受光ダイオードで構成されていることを特徴とする請求項１記載の光Ｉ／Ｏアレイモジュール。

Images