JP2005079385A - 光半導体装置および光信号入出力装置 - Google Patents

光半導体装置および光信号入出力装置 Download PDF

Info

Publication number
JP2005079385A
JP2005079385A JP2003308917A JP2003308917A JP2005079385A JP 2005079385 A JP2005079385 A JP 2005079385A JP 2003308917 A JP2003308917 A JP 2003308917A JP 2003308917 A JP2003308917 A JP 2003308917A JP 2005079385 A JP2005079385 A JP 2005079385A
Authority
JP
Japan
Prior art keywords
optical
wiring board
optical semiconductor
output
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003308917A
Other languages
English (en)
Inventor
Hiroshi Yamada
田 浩 山
Keiji Takaoka
岡 圭 児 高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003308917A priority Critical patent/JP2005079385A/ja
Priority to US10/929,522 priority patent/US7230278B2/en
Priority to CNB2004100749774A priority patent/CN100438089C/zh
Publication of JP2005079385A publication Critical patent/JP2005079385A/ja
Priority to US11/798,955 priority patent/US7427804B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/005—Optical components external to the laser cavity, specially adapted therefor, e.g. for homogenisation or merging of the beams or for manipulating laser pulses, e.g. pulse shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/02325—Mechanically integrated components on mount members or optical micro-benches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42—Arrays of surface emitting lasers
    • H01S5/423—Arrays of surface emitting lasers having a vertical cavity
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Abstract

【課題】 低コストで、かつ、高信頼性の光半導体装置および光信号入出力装置を提供する。
【解決手段】 光信号を送受信する光半導体素子２，４と、光半導体素子に電気的に接続された半導体集積回路素子３と、表面と裏面とを有し、表面に複数個のボール電極５が形成され、裏面に光半導体素子および半導体集積回路素子が搭載され、接続貫通孔６と、光入出力貫通孔７と、を有し、接続貫通孔を介して複数のボール電極と半導体集積回路素子とが電気的に接続され、光入出力貫通孔を介して光半導体素子が光信号の送受信を行う、回路配線基板と、を備え、回路配線基板のボール電極を電気光配線基板に固定した際に回路配線基板と電気光配線基板との熱膨張係数差に起因して回路配線基板に生じる応力歪がない領域に光入出力貫通孔を形成する。
【選択図】 図１

Description

本発明は、光半導体装置および光信号入出力装置に関する。
近年、長距離・大容量の信号伝達技術として、光インターコネクションが注目されている。この光インターコネクションは、システム電子機器内および電子機器間の信号を光で伝送する技術である。例えば、FTTH（Fiber To The Home）における、センター局から一般家庭まで光ファイバーを用いて情報を伝送する光加入者系システムも、広義における光インターコネクション技術の１つである。
信号の伝達技術としては、一般的に、電気信号による伝達が知られている。この電気信号伝達のモジュールの高性能化のため、シリコンLSIの高性能化の研究開発も多く行われており、LSIの動作速度と集積規模は著しく向上される方向にある。しかしながら、この性能向上を行う上での課題が電気信号配線における転送速度および電気信号配線の実装密度となっている。すなわち、トランジスタなどの機能素子の性能向上が行われても、電気信号配線における信号転送速度と電気信号配線の高密度化が行わなければ、これらが律速となり、モジュール性能向上の実現は困難となっている。また、一般に電気信号配線には信号伝達のための遅延が存在するため、これも上記の性能向上を阻害する要因となっている。さらに、信号転送速度の高速化と信号配線の高密度化を行った場合にはEMI(Electromagnetic Interference)の影響も顕著になる。そこで、このような電気信号配線における問題を解決するものとして、上記の光インターコネクションが注目されている。
この光インターコネクションでは、光信号を受信し、この光信号に所定の処理を施した後、処理された光信号を再送する光信号入出力装置が必要となる。この光信号入出力装置では、電気的な配線および光導波路を有する電気光配線基板上に、光半導体装置が実装される。そして、光半導体装置は、光導波路から光信号を受信して電気信号に変換する受光素子と、この受光素子からの電気信号を処理する半導体集積回路素子と、この半導体集積回路素子からの電気信号を光信号に変換して光導波路に対して光信号を再送する発光素子と、を有している。このような光信号入出力装置は、例えば、特開２０００−３３２３０１号公報に記載されている。
上記の光半導体装置は、小型化、高密度化が進んでおり、１０ｍｍ×１０ｍｍ程度のサイズのものが用いられている。この小型化、高密度化を効果的に行うため、上記の光半導体装置を電気光配線基板上に実装する実装方法として、BGA(Ball Grid Array)実装が注目されている。このBGAは、はんだボール電極をグリッド状に並べた構造であり、リード状の電極端子を用いるQFP(Quad Flat Package)よりも占有面積が狭くなって、小型化される。また、QFPのようなリードの変形の問題もない。さらに、はんだボールの溶融持の表面張力によりセルフアライメント効果が働き、マウント時のずれが自動修正される。このBGAを用いた光半導体装置は、例えば、特開２００１−１８５７５２号公報に記載されている。
特開２００１−１８５７５２号公報 特開２０００−３３２３０１号公報
上記のような、高密度・高速通信技術の次世代技術として有効な光インターコネクション技術では、光半導体装置と電気光配線基板との接続信頼性の確保や位置合わせが重要な要素になっている。これを実現するための構造として、上記のBGA実装が有望である。
このBGAを用いた光半導体装置では、従来、特開２００１−１８５７５２号公報のように、回路配線基板の上下の面のうち、はんだボール電極が形成される下側の面にキャビティー（空洞）を設け、このキャビティーに光半導体素子および半導体集積回路素子を設け、電気光配線基板と光半導体素子が向き合うように配置させる方法（キャビティダウンBGA）が用いられていた。この方法は、放熱性を高めたり、小型化を図ったりするのには有効である。しかし、キャビティーを構成する回路配線基板のコストが高いため、半導体装置としてのパッケージコストが高いという課題があった。
一方、低コスト化を重視した光半導体装置としては、回路配線基板の下側の面にはんだボール電極を設けつつ、上側の面に素子を設ける方法も考えうる。この方法では、光半導体素子と電気光配線基板との光信号の送受信を行うため、回路配線基板に光入出力貫通孔を設ける必要がある。しかし、この方法を実際に用いることは、極めて困難であると考えられていた。すなわち、光インターコネクションでは光信号数を増加さて高密度の伝送が行われており、光半導体装置でも光信号数が増やされている。このため、光半導体装置では、光半導体素子を多数配置することが必要となる。ところが、回路配線基板の上側の面に素子を設ける場合、光半導体素子は半導体集積回路素子の周辺部に一次元アレイ状に並べられるため、基板のサイズが大きくなる。このように基板が大きくなると、回路配線基板と電気光配線基板との熱膨張係数差に起因する応力歪が大きくなる。しかも、上記のように回路配線基板には光入出力貫通孔が設けられるため、基板の強度が弱い。このため、回路配線基板の上側の面に素子を設ければ、応力歪により、基板が破壊されたり、ボール電極が剥がれたりして、高い信頼性を得ることはできないと考えられていた。
本発明は、かかる課題の認識に基づいてなされたものであり、その目的は、低コストで、かつ、高信頼性の光半導体素子および光信号入出力装置を提供することである。
本発明の実施の形態の光半導体装置は、光信号を送受信する光半導体素子と、前記光半導体素子に電気的に接続された半導体集積回路素子と、表面と裏面とを有し、前記表面に複数個のボール電極が形成され、前記裏面に前記光半導体素子および前記半導体集積回路素子が搭載され、接続貫通孔と、光入出力貫通孔と、を有し、前記接続貫通孔を介して前記複数のボール電極と前記半導体集積回路素子とが電気的に接続され、前記光入出力貫通孔を介して前記光半導体素子が光信号の送受信を行う、回路配線基板と、を備え、前記回路配線基板の領域のうち前記回路配線基板の前記ボール電極を電気光配線基板に固定した際に前記回路配線基板と前記電気光配線基板との熱膨張係数差に起因して前記回路配線基板に生じる応力歪が平均よりも大きくなる領域を応力領域として、前記光入出力貫通孔が前記応力領域でない非応力領域に形成されていることを特徴とする。
また、本発明の実施の形態の光信号入出力装置は、電気配線と光導波路とを有する電気光配線基板と、前記電気光配線基板上に導電性のボール電極によって固定され、前記電気光配線基板の前記光導波路と光信号の送受信を行う光半導体装置と、を備え、前記光半導体装置は、光半導体素子と、前記光半導体素子に電気的に接続された半導体集積回路素子と、互いに向き合う表面と裏面とを有し、前記裏面に前記光半導体素子および前記半導体集積回路素子が搭載され、前記表面は前記ボール電極により電気光配線基板に固定され、光入出力貫通孔と、接続貫通孔と、を有し、前記光入出力貫通孔を介して前記光半導体素子と前記光導波路とが光信号の送受信を行い、前記接続貫通孔の一部または全部を埋め込む導電性材料と前記ボール電極とを介して前記裏面の回路配線と前記電気光配線基板の電気配線とが電気的に接続された回路配線基板と、を有し、前記回路配線基板の領域のうち前記回路配線基板と前記電気光配線基板との熱膨張係数差に起因して前記回路配線基板に生じる応力歪が平均よりも大きくなる領域を応力領域として、前記光入出力貫通孔が前記応力領域でない非応力領域に形成されていることを特徴とする。
本発明によれば、光信号を送受信する光半導体素子と、回路配線基板と、ボール電極と、を有する光半導体装置において、ボール電極を回路配線基板の表面に配置し、光半導体素子を回路配線基板の裏面に配置し、光半導体素子を裏面の周辺部に配置してこの光半導体素子が基板の周辺部に設けられた光入出力貫通孔を介して光信号の送受信を行うようにし、ボール電極を表面の中心部に配置したので、回路配線基板の熱膨張によるボール電極および回路配線基板への応力歪を減らし、低コストで、かつ、高信頼性の光半導体素子および光信号入出力装置を提供することができる。
以下、図面を参照にしつつ、本発明の実施の形態について説明する。以下では、まず本発明の装置の基本的な構造や効果について説明し、その後、実施例で、具体的な材料、大きさ、特性、細部の構造、等について説明する。
第１、図２は、本発明の実施の形態の光半導体装置１を示す図である。このうち、図１は、垂直方向の断面図である。また、図２は、図１の回路配線基板１０の点線ＡＡにおける断面図である。ここで、図１は、図２の点線ＢＢにおける断面図に相当する。なお図１、図２は、理解を容易にするため、実際とは縮尺を変えて示している。
図１の光半導体装置１は、光信号を受信する半導体受光素子２と、この半導体受光素子２に電気的に接続された半導体集積回路素子３と、この半導体集積回路素子３に電気的に接続された半導体発光素子４と、を有している。これらの素子２〜４は、回路配線基板１０に搭載される。この回路配線基板１０は、例えば、ガラスエポキシをベース板としたSLC基板である。この回路配線基板１０は、互いに向き合う表面と裏面とを有し、図中下側の表面に複数個のボール電極（はんだボール電極）５が形成される。また、図中上側の裏面に上記の素子２〜４が搭載される。この回路配線基板１０は、図１、図２に示すように、接続貫通孔６と、光入出力貫通孔７と、を有している。接続貫通孔６は、図１に斜線で示すように、導電性の電気配線層により埋め込まれる。そして、この接続貫通孔６を埋め込む電気配線層およびバンプ電極９を介して、上記複数のはんだボール電極５と、半導体集積回路素子３および光半導体素子２、４と、が電気的に接続される。また、光入出力貫通孔７は、光透過性樹脂によって充填されている。この光入出力貫通孔７の図中下側には、光透過性樹脂からなるマイクロレンズ８が形成されている。そして、このマイクロレンズ８および光入出力貫通孔７を介して、半導体受光素子２が図中下側からの光信号を受信し、半導体発光素子４が図中下側に光信号を送信する。
上記の図１の光半導体装置１の回路配線基板１０は、図２に示すように、中心部の１６個の接続貫通孔６と、周辺部の２０個の光入出力貫通孔７と、を有している。この１６個の接続貫通孔６を用いて、１６個のボール電極５が形成される。このボール電極５は、回路配線基板１０の表面のうちの中心から１／４以内の面積の部分に形成されている。また、２０個の光入出力貫通孔７を用いて、最大で２０個の光半導体素子２、４が搭載される。図１、図２に示す基板１０は、幅（Ｗ）×奥行き（Ｌ）が15mm×15mm、厚さが0.37mm、接続貫通孔６の直径が250μmφ、光入出力貫通孔７の大きさが100μmである。
図１、図２の装置では、半導体受光素子２が、図中下側から入力された第１の光信号を第１の電気信号に変換する。この第１の電気信号は、半導体集積回路素子３に伝達される。半導体集積回路素子３は、この第１の電気信号を処理して第２の電気信号に変換し、出力端子から出力する。この第２の電気信号は半導体発光素子４に伝達され、半導体発光素子４がこの第２の電気信号により第２の光信号を出力し、図中下側に第２の光信号を送信する。このように、図１の装置は、第１の光信号を受信し、この第１の光信号に所定の処理を施した後、処理された第２の光信号を再送する。
図１の光半導体装置の特徴の１つは、ボール電極５を回路配線基板１０の表面（図中下側の面）に配置し、光半導体素子２、４を回路配線基板１０の裏面（図中上側の面）に配置してこの光半導体素子が基板１０の周辺部に設けられた光入出力貫通孔７を介して光信号の送受信を行うようにし、ボール電極５を裏面の中心部に配置した点である。これにより、後述のように、低コストで、かつ、高信頼性の光半導体装置が提供される。
図１の光半導体装置１は、図３に示す電気光配線基板３１上に搭載され光信号入出力装置として使用される。以下、説明する。
図３は、本発明の実施の形態の光信号入出力装置を示す図である。この光信号入出力装置は、電気光配線基板３１上に、光半導体装置１と、ＬＳＩデバイス３５と、を有している。また、電気光配線基板３１は、光導波路３２と、電気配線層３４と、４５度ミラー３７と、光入出力部分３８と、を有している。
図３の光信号入出力装置では、光導波路３２に沿って、図中左側から第１の光信号が送られてくる。この第１の光信号は、図中左側の４５度ミラー３７によって、図中上側に向けられ、図中左側の光入出力部分３８および光入出力貫通孔７を介して、半導体受光素子２に入力される。この第１の光信号は、前述のように素子２〜４によって所定の処理が行われて、半導体発光素子４から第２の光信号として図中下側に再送される。この第２の光信号は、図中右側の光入出力貫通孔７および光入出力部分３８を介して、図中右側の４５度ミラー３７を経て、再び光導波路３２に送信される。そして、この第２の光信号は、光導波路３２を、図中右側に向けて伝達する。また、上記のＬＳＩデバイス３５は、電気配線層３４からバンプ電極３６を介して伝えられる電気信号により、所定の動作を行う。
以上説明した図１の光半導体装置１および図３の光信号入出力装置では、回路配線基板１０の図中下側の面にはんだボール電極５を設け、これとは反対側の上側の面に素子２〜４を配置したので、基板１０の構造を簡単にし、コストを低下させることができる。また、図中下側に素子を設ける構造と異なり、素子２〜４が重力によって回路配線基板１０から離れることがないので、製造工程を簡単にすることができる。このため、製造工程の観点からも、コストを低下させることができる。
また、図１の光半導体装置１では、電極をボール電極５としてので、リード状の電極端子を用いるQFP(Quad Flat Package)に比べ、電極５および装置１を小型化することができる。
また、図１の光半導体装置１および図３の光信号入出力装置では、２０個の光入出力貫通孔７を設けたので、多数の光半導体素子２、４を設けることができる。これにより、光信号数の増加に対応して、高い特性を維持できる。
また、図１の光半導体装置１では、応力歪による回路配線基板１０の破壊や、ボール電極５の剥がれを防止して、接続信頼性を高くすることができる。以下、本発明者の他の装置（図４、図５）と比較しつつ説明する。
図４、図５は、本発明の比較例の光半導体装置８１を示す図である。このうち、図４は、垂直方向の断面図であり、図１に対応する。また、図５は、図４の回路配線基板９０の点線ＡＡにおける断面図であり、図２に対応する。この図４、図５の装置８１が本実施形態の装置１と異なる点は、光入出力貫通孔８７が基板９０の中心部に配置され、接続貫通孔８６およびボール電極８５が基板９０の周辺部に配置されている点である。他の部分は本実施形態の装置１（図１、図２）と同様であり、詳細な説明は省略する。また、回路配線基板９０の大きさも、本実施形態の基板１０と同じで、15mm×15mmである。この図４の光半導体装置１も、図３のように、電気光配線基板３１上に搭載される。この図４、図５の装置８１では、光入出力貫通孔８７が中心部にあるため、電気光配線基板３１との図中左右方向の光軸ずれが非常に少ないという利点がある。
上記の図４の装置８１では、電気光配線基板３１上に搭載された際、光半導体装置１の電気配線基板９０と、電気光配線基板３１と、の熱膨張係数が異なっている。このため、光半導体装置８１の電気配線基板９０には、温度サイクルに起因して、応力歪がかかる。しかも、図４の装置８１では、基板９０の周辺部にボール電極８５が形成されているため、ボール電極８５のDNP( Distance from Neutral Point、基板９０の中心部からの距離）が大きく、基板９０もやや大きめで、応力歪が大きくなる。ここで、電気配線基板９０内の領域で応力歪が平均よりも大きい領域を応力領域とすると、図４、図５の装置８１では、応力領域は、概ね図５中の点線９１で囲った領域となる。ところが、図５の装置８１では、この応力領域９１に光入出力貫通孔８７が配置されており、この光入出力貫通孔８７の付近の基板９０の強度が弱い。このため、図４、図５の装置では、熱膨張係数差に起因する応力歪により、基板９０が破壊線９２で破壊されやすいという問題がある。
これに対し、本実施形態の図１の装置１では、応力領域は、最外周のはんだボール電極５が形成された位置よりも内側の領域になる。このため、図１の装置１では、光入出力貫通孔７が、応力領域の周辺に配置される。この結果、図１の装置１では、応力領域の基板１０の強度が強くなり、基板１０の破壊を防止することができる。また、ボール電極５のDNPが小さいので、ボール電極５にかかる歪を小さくして、ボール電極５の剥がれを防止することもできる。これらにより、図１の装置１では、接続信頼性を高くすることができる。
しかしながら、光半導体装置および光信号入出力装置において、従来、図１の装置１のように光入出力貫通孔７を基板１０の周辺部に設けることは困難であると考えられていた。これは、光入出力貫通孔７を基板１０の周辺部に設けると、電気配線基板１０の熱膨張または熱収縮による光軸のずれが大きくなり、光結合効率にばらつきが生じて、信頼性が低下してしまうと考えられていたからである。さらに、光半導体装置および光信号入出力装置では、光軸の位置合わせには最も精密な精度が要求されることも理由としてある。しかしながら、本発明者は、光入出力貫通孔７に図１のようなコリメータレンズ８を設ければ、光結合効率が従来に比べて低下しないことを知得した。具体的には、本発明の実験では、コリメータレンズ８を設けることにより、-55℃〜125℃温度試験において、概ね、図中左右方向に対して±5μm〜10μmの誤差精度で光軸を確保することができた。この知得に基づき、図１の装置１でも、十分な光結合効率を確保し、高い信頼性を維持できることが分かった。
また、図３の装置では、光半導体装置１において、ボール電極５が基板１０の表面に配置されているのに対し光半導体素子２、４が基板１０の裏面に配置されるため、電気光配線基板３１と光半導体素子２、４との距離がやや離れる。しかし、図３の装置では、コリメータレンズ８を設けたことにより、光半導体装置１と電気光配線基板３８との光結合損失を従来の装置と同程度に維持し、高い光結合効率を維持できる。
また、図１の装置では、ボール電極５を用いたので、セルフアライメント効果により、光半導体装置１と電気光配線基板３１との図中左右方向の位置合わせを正確に行うことができる。このため、この観点からも、左右方向の光軸ずれの量を少なくして、高い信頼性を維持できる。
もっとも、図１の装置のようなボール電極５では、マウントによる高さ方向の距離のばらつき、つまり、電気光配線基板３１と光半導体素子２、４との距離のばらつきが生じやすい。しかし、図１の装置では、コリメータレンズ８を設けたことにより、距離のばらつきが生じても、光結合効率のばらつきは少なくすることができる。このため、高い信頼性を維持できる。
また、図１の光半導体装置１および図３の光信号入出力装置では、光入出力貫通孔７を充填する樹脂と、コリメータレンズ８を構成する樹脂と、を同一材料とすることにより、コリメータレンズ８の接着強度を高くすることができる。このため、コリメータレンズ８を形成しても装置１が壊れ易くなることはない。
以上のように、図１の光半導体装置１および図３の光信号入出力装置によれば、低コストで、かつ、高信頼性の光半導体素子および光信号入出力装置を提供することができる。
以上説明した図１の装置では、光半導体素子２、４として、半導体受光素子２と半導体発光素子４とを用いた場合について説明した。しかし、必要に応じて、半導体受光素子２のみを用いたり、半導体発光素子４のみを用いたりすることもできる。
また、実験では、図１の装置で、ボール電極５が回路配線基板１０の表面のうちの中心から１／４以内の面積の部分に形成されているようにし、光入出力貫通孔７が回路配線基板１０の裏面のうちの中心から１／４以内の面積の部分を含まない部分に形成されるようにすれば、ボール電極５の接続信頼性を効果的に高めることができることが分かった。
次に、図１〜図３を用いて、光半導体装置１およびこれを用いた光信号入出力装置の具体的な材料、寸法、製造方法、特性について説明する。以下では、まず図１の光半導体装置１の材料、寸法、製造方法について説明し、次に図３の光信号入出力装置の材料、寸法、製造方法について説明し、次にこれらの特性について説明する。
まず、図１の光半導体装置１のうち、回路配線基板１０について説明する。
この回路配線基板１０は、光半導体素子２、４と半導体集積回路素子３とを搭載する。この回路配線基板１０としては、例えば、ガラスエポキシ基板上に絶縁層と導体層を相互にビルドアップさせた方式のプリント基板（SLC：Surface Laminar Circuit）を用いることができる。また、ポリイミド樹脂を基板主材として表面に銅配線がビルドアップ形成されている方式の多層フレキシブル基板、あるいはビルドアップ方式のセラミック多層基板を用いることも可能である。このうち、本実施例では、ガラスエポキシをベース板としたSLC基板を基本構成とした回路配線基板１０を用いている。この基板１０は、0.37mmガラスエポキシ基板に18μm厚の銅箔をラミネートした15mm×15mm両面銅張ガラスエポキシ基板である。このガラスエポキシ基板１９には、図１に示すように、ドリルで、250μmφの貫通孔６と、100μmφの貫通孔７と、が形成される。また、貫通孔６、７の形成後に、無電解めっき法と電気めっき法によりスルホールめっきが行われる。具体的には、第2図に示すように、250μmφ貫通孔６はガラスエポキシ基板１０の中心部に形成され、100μmφ貫通孔７は、ガラスエポキシ基板１０の周辺部に形成される。このうち、250μmφ貫通孔６は、光半導体素子２、４および半導体集積回路素子３と、はんだボール電極５と、を電気的に接続する電気配線層により埋め込まれる。また、100μmφ貫通孔７は、光半導体素子２、４を電気光配線基板と光学的に結合させる光入出力貫通孔として用いられる。この光入出力貫通孔７は、内側が無電解めっきされないように、光透過性樹脂４３（図６）で充填される。
また、回路配線基板１０は、銅スルホール上に、銅配線パターン、絶縁層、ビルドアップ銅配線層、が順次形成された構造である。この構造は、例えば、以下のようにして製造される。
まず、銅スルホールめっきされた基板にレジスト膜を被覆し、塩化鉄（III）を用いて、銅配線パターンを形成する。この配線パターンは、例えば、Line/Space =100μm/100μm、スルホールランド径550μmで設計される。
次に、この配線パターンが形成された基板上に、感光性エポキシレジストを全面塗布した後、露光／現像により必要箇所にビアホールを形成することにより30μm厚の絶縁層を配置する。このビアホールの配置は、例えば、ビア径75μm、ランド径150μmで設計される。
次に、この絶縁層上に、18μm厚のビルドアップ銅配線層を形成する。この配線パターンは、例えば、Line/Space=75μm/75μmである。
次に、同様の方法を用いて各層を形成することにより、第1図に示す回路配線基板１０を製造する。なお、最上層に形成される配線層は実装する半導体集積回路素子のI/O端子ピッチを考慮してLine/Space=50μm/50μmとし、さらに、ビルドアップ基板表面と裏面には電極部分を除いて120μmのソルダーレジストを形成する。
以上のようにして、図１の回路配線基板１０が製造される。
次に、半導体発光装置１のうち、上記の回路配線基板１０の裏面上に搭載される光半導体素子２、４、半導体集積回路素子３、および回路配線基板１０の表面上に設けられるボール電極５について説明する。
本実施例では、半導体発光素子４として、基板１０に対して垂直方向にレーザ光を出射する面発光レーザ素子、またはこの面発光レーザ素子が多数配置された面発光レーザアレイ素子を用いている。この面発光レーザ素子は、GaAsを活性層（発光層）とする素子である。具体的には、例えば、non-dopeのGaAsからなる活性層（活性領域）を、n型GaAlAsクラッド層とp型GaAlAsクラッド層とで挟み、n型GaAlAsクラッド層の外面およびｐ型GaAlAsクラッド層の外面にそれぞれ多層膜からなる反射鏡を設けた構造である。この構造では、２つの反射鏡の間でレーザ発振を起こさせることにより、クラッド層及び活性層の積層方向にレーザ光を出力する。また、面発光レーザ素子４の光が出射される表面には、p型コンタクトのための電極とｎ型コンタクトのための電極との2種類の電極が配置される。また、面発光レーザアレイ素子としては、例えば、上記の発光素子が100μmピッチで、１ｍｍ×１ｍｍのチップ上に、8×8のレイアウトで配置されている素子が用いられる。電極材料には、例えばAu/Ni/Tiが用いられる。
また、半導体受光素子２としては、面型受光素子、またはこの面型受光素子が多数配置された面受光アレイ素子を用いている。この面型受光素子としては、例えば、n＋-InP基板上に受光部となるPINホトダイオードを有し、受光部がメサ部と周辺部とから構成される構造の素子が用いられる。そして、この受光部は、例えば、基板側から、1.5μmの厚さでn=1015cm-3のn-InPバッファ層と、1.9μmの厚さでn=1015cm-3のn-Ga0.47In0.53Asの吸収層と、1.0μmの厚さでp=1016cm-3のInP層と、の積層構造である。
これらの面受光素子２および面発光レーザ素子４は、外形50μm、高さ50μmの寸法のはんだから構成されるバンプ電極９で、回路配線基板１０に接続される。これらの素子２、４は、光入出力貫通孔７上に配置される。この配置により、例えば、面発光レーザ素子４から出射された光信号は、光入力部であるスルホールに向かい、電気光配線基板に光伝送される。なお、このスルホール部分を伝送、または内壁で反射する光信号は、光伝送部での光伝送または反射と異なり減衰が大きくなるが、その距離が数十mmであるため、その伝送特性が問題になることはほとんどない。ここで、このはんだバンプ電極９の材料組成に関しては、導電性があれば特に限定されるものではないが、基本的には、Pb、Sn、Ag、Sb、In、Biから選択される金属またはこれら金属を主成分とする合金であることが好ましい。本実施例では、Pb/Sn＝95/5を用いている。
また、半導体集積回路素子３は、上記の光半導体素子２、４と電気的に接続され、Pb/Sn=95/5共晶はんだからなるバンプ電極９により、回路配線基板１０上に実装される。
また、回路配線基板１０の表面（図中下側の面）には、はんだボール電極５が設けられる。このボール電極５の材料としては、基本的には、Pb、Sn、Ag、Sb、In、Biから選択される金属またはこれら金属を主成分とする合金であることが好ましい。そして、その溶融温度が、バンプ電極９を構成する金属の融点以下であることが好ましい。本実施例では、Pb/Sn＝37/63はんだを用いている。
上記のボール電極５、半導体集積回路素子３、および光半導体素子２、４を前述の回路配線基板１０に設けて光半導体装置１を製造する方法は、以下の通りである。
まず、半導体集積回路素子３を、バンプ電極９を用いたフリップチップ実装で、回路配線基板１０上に実装する。具体的には、ハーフミラーを有して位置合せを行うフリップチップボンダーを用いて、はんだバンプ電極の形成された半導体集積回路素子３と、回路配線基板１０上の回路配線で構成される電極端子と、の位置合せを行う。ここで、半導体集積回路素子３は、加熱機構を有するコレットに保持され、350℃の窒素雰囲気中で予備加熱されている。
次に、半導体集積回路素子３のバンプ電極９と、回路配線基板１０の電極端子と、が接触された状態で、コレットをさらに下方移動して、圧力30kg/mm2を加え、回路配線基板１０の電極端子とバンプ電極９とを機械的圧力が加わった状態で接触させる。さらにこの状態で温度を370℃まで上昇させてはんだを溶融させ、回路配線基板の電極端子と半導体集積回路素子のバンプ電極９を接続する。なお、必要に応じて、この半導体集積回路素子３と回路配線基板１０の作る隙間部分に封止樹脂を配置することも可能である。封止する樹脂としては、例えば、ビスフェノール系エポキシとイミダゾール効果触媒、酸無水物硬化剤と球状の石英フィラを重量比で45wt%含有するエポキシ樹脂、などを用いることができる。
次に、同様の方法を用いて、光半導体素子２、４を回路配線基板１０上にフリップチップ実装する。なお、封止樹脂を用いる場合は、この封止樹脂として、例えばポリメチルメタクリレート（PMMA）、重水素化フッ素化PMMA、フッ素化ポリイミド、シリコン、エポキシ、ポリシクロブテンなどを主体とした光透過性樹脂を用いることが好ましい。
次に、光入出力貫通孔７の表面側に、コリメータレンズからなるマイクロレンズ８を形成する。このマイクロレンズ８の形成方法としては、例えば、微小量の紫外線硬化性樹脂を液状のまま所定の位置に滴下して、表面張力によって構成される球状形状を紫外線照射により硬化させる方法が用いられる。なお、光伝搬損失を考慮すると、このマイクロレンズ８を構成する樹脂と光入出力貫通孔７を充填する樹脂とは、同一であることが好ましい。
次に、スクリーン印刷用のメタルマスクを用いて回路配線基板の表面に設けられたボール電極端子にはんだペーストをスクリーン印刷した後、全体をリフローする。このはんだペーストにはPb/Sn=37/63のはんだペーストを用い、はんだリフロー後にイソプロピルアルコールでBGA回路配線基板を１０分間洗浄する。
以上の工程を行うことにより、第1図に示す光半導体装置１が形成される。
次に、図３の光信号入出力装置について説明する。
図３の光信号入出力装置では、上述の光半導体装置１と、ＬＳＩデバイス３５と、が電気光配線基板３１上に搭載されている。この電気光配線基板としては、例えば、OE-MCM基板を用いることができる。具体的には、回路配線の形成されたセラミック基板上にビルドアップ配線が形成されたMCM基板に、光配線層となる光導波路がエッチングにより形成されたものである。例えば、ポリイミド樹脂を基板主材として表面に銅配線がビルドアップ形成されている方式のフレキシブル基板、ビルドアップ方式のセラミック多層基板、などを用いることが可能である。
上記の電気光配線基板３１に対する光半導体装置１の実装は、以下のように行う。
まず、ハーフミラーを有するボンダーを用いて、おおまかな位置合わせを行う。このとき光半導体装置１と電気光配線基板３１を搭載するヒータと、光半導体装置１を保持するコレットと、は180℃に加熱されている。ただし、この温度はボール電極５を構成するはんだの共晶温度よりも低いためボール電極５は溶融していない状態にある。
次に、光半導体装置１のボール電極５と電気光配線基板３１上の電極を位置合せする。このように光半導体装置１のボール電極５と電気光配線基板３１上の電極が接触された状態で、コレットをさらに下方移動して、圧力30kg/mm2を加える。そして、ボール電極５を機械的圧力が加わった状態で接触させる。さらに、この状態で温度を250℃まで上昇させてはんだを溶融させ、光半導体装置１のボール電極５と電気光配線基板３１の電極端子を接続する。このときのはんだボール組成はPb/Sn=37/63であり、光半導体素子２、４と半導体集積回路素子３をフリップチップ実装しているはんだバンプ９の組成はPb/Sn=95/5であるため、光半導体素子１と半導体集積回路素子３のバンプ電極９が再溶融して接続不良を発生することはない。なお、必要に応じて例えばクレゾールノボラックタイプのエポキシ樹脂（ＥＣＯＮ−１９５ＸＬ；住友化学社製）１００重量部、硬化剤としてのフェノール樹脂５４重量部、充填剤としての熔融シリカ１００重量部、触媒としてのベンジルジメチルアミン０．５重量部、その他添加剤としてカーボンブラック３重量部、シランカップリング剤３重量部を粉砕、混合、溶融したエポキシ樹脂溶融体を光入出力部を除いたはんだボール５が配置されている回路配線基板１０の中心部にのみに配置することで、はんだボール電極５の接続信頼性を向上することができる。
以上のようにして、電気光配線基板３１に対する光半導体装置１の実装が行われる。
以上のようにして得られる光半導体装置１および光信号入出力装置の性能を評価したところ、以下の結果を得ることができた。
まず、第3図に示す構成において最も精密な精度の位置合わせ精度の要求される光入出力貫通孔７と電気光配線基板３１の光入出力部分の精度を測定した結果、概ね±5μm〜10μmの誤差精度で接続されていることが確認された。
次に、図１の光半導体装置１の信頼性評価を行った。信頼性試験評価は、図３のように光半導体装置１を電気光配線基板３１に搭載した光モジュールで行った。また、多数の配線が確保できるように、ボール電極５は６４個設けた。そして、６４個のボール電極５において、１箇所でも接続がオープンになった場合を不良にして評価した。比較サンプルとして、図５に示す構造で、基板９０の外形寸法が15.0mm×15.0mm、ボール電極８５が６４個の光半導体装置８１を用意した。サンプル数は1000個を評価して、温度サイクル条件は（-55℃（30min）〜25℃（5min）〜125℃（30min）〜25℃（5min））で行った。評価の結果、図５の構造の光半導体装置では、1000サイクルで接続不良が発生して2000サイクルで接続不良が100％になった。なお、これらの不良は、光半導体装置を構成する回路配線基板の破壊が要因となりボール電極８５に局所的に集中した応力歪によりボール電極８５が破壊される不良、または応力により基板９０が破壊される不良であった。これに対し、図２に示す構成では、3500サイクルまで接続不良は発生されなかった。また、3500サイクル以降も、基板１０の破壊は発生しなかった。このように、図１の構成による光半導体素子１はその接続信頼性が向上することが確認された。
以上の結果から、図１、図２の光半導体装置１は、光半導体装置１と熱膨張係数が相互に相違する電気光配線基板３１に搭載しても、光半導体装置１を構成する回路配線基板１０の破壊がなく、高い接続信頼性を確保できることが確認された。
以上説明した実施例１では、その要旨を逸脱しない範囲で種々に変更可能である。例えば、本実施例中では電気配線基板はガラスエポキシ基板上に電気配線層と光配線層が積層されたOE-MCMについて記載したが、光ファイバーを配置した電気光配線基板でも良く、その構成は限定されるものではない。また、光半導体装置上に構成される光半導体素子についても、受発光素子を同時に搭載することにより光送受信を可能にする構成であっても良く、半導体集積回路素子とCR部品などを同時搭載した構成であっても良い。また、回路配線基板に搭載される光半導体素子と半導体集積回路素子などについてその構成が限定されることはない。また、光半導体素子と回路配線基板の作る隙間部分、光入出力貫通孔、マイクロレンズを構成する光透過性樹脂についても限定されるものではない。
実施例２は、光入出力貫通孔７の周辺構造を変化させた例である。
図６は、本発明の実施例２の光半導体装置１の一部を示す図であり、図１の装置の図中左側の部分を拡大した図に相当する図である。主要部分の構成は実施例１と同様であり、詳細な説明は省略する。
図６の装置では、光半導体素子２、４と回路配線基板１０の作る隙間部分に、光透過性樹脂からなる封止樹脂４２が配置されている。封止する樹脂としては、例えばポリメチルメタクリレート（PMMA）、重水素化フッ素化PMMA、フッ素化ポリイミド、シリコン、エポキシ、ポリシクロブテンなどを主体とした光透過性樹脂を用いることが好ましい。また、光入出力貫通孔７は、光透過性樹脂からなる充填樹脂４３によって埋め込まれている。この光入出力貫通孔７の図中下側には、光透過性樹脂からなるマイクロレンズ８が形成される。
図６のように、封止樹脂４２を設けることで、光半導体素子２、４を保護したり、光伝送損失を減少させたりすることができる。
また、封止樹脂４２を構成する樹脂、充填樹脂４３を構成する樹脂およびマイクロレンズ８を構成する樹脂を同一の樹脂とすることで、さらに光伝送損失を減らすことができる。具体的には、光半導体素子２、４の光結合損失を約0.2dB程度にすることができる。
次に、実施例２の変形例を説明する。
図７は、実施例２の第１の変形例の光半導体装置１の一部を示す図である。この変形例では、回路配線基板１０の図中上側の面の配線とボール電極５とを接続するため、光入出力貫通７の一部にも、図中斜線で示す導電性部材を設けている。これにより、回路配線基板１０の小型化を実現する上での律速要因となっていた電気的スルホール数、つまり接続貫通孔６の数や面積を減少することができ、回路配線基板の高密度化が可能になり、光半導体装置の小型化が実現できる。具体的には、図６の装置の基板１０のサイズが15.0mm×15.00mmであるのに対し、図７の装置では、図６のサイズと同様の機能を維持しながら、基板のサイズを14.0mm×14.0mmにすることができる。
また、図８は、実施例２の第２の変形例の光半導体装置１の一部を示す図である。この変形例では、光入出力貫通７の一部に図中斜線で示す導電性部材を設けるのに加え、この導電性部材を光半導体素子２、４の電極に接続し、さらに、基板１０の一部に電気配線層４５を設けている。これにより、さらに装置の小型化が実現できる。具体的には、図６の装置の基板１０のサイズが15.0mm×15.00mmであるのに対し、図８の装置では、図６のサイズと同様の機能を維持しながら、基板のサイズを13.0mm×13.0mmにすることができる。
本発明の実施の形態の光半導体装置を示す断面図。 本発明の実施の形態の光半導体装置を示す断面図。 本発明の実施の形態の光信号入出力装置の断面図。 本発明の他の光半導体装置の断面図。 本発明の他の光半導体装置の断面図。 本発明の実施例２の光半導体装置の一部を示す図。 本発明の実施例２の第１の変形例の光半導体装置の一部を示す図。 本発明の実施例２の第２の変形例の光半導体装置の一部を示す図。
符号の説明
１ 光半導体装置
２ 半導体受光素子（光半導体素子）
３ 半導体集積回路素子
４ 半導体発光素子（光半導体素子）
５ ボール電極
６ 接続貫通孔
７ 光入出力貫通孔
８ コリメータレンズ
９ バンプ電極
１０ 回路配線基板
３１ 電気光配線基板
３２ 導波路
３７ ４５度ミラー
３８ 光入出力部分
４２ 封止樹脂
４３ 充填樹脂
４５ 電気配線層
８１ 光半導体装置
８２ 半導体受光素子（光半導体素子）
８３ 半導体集積回路素子
８４ 半導体発光素子（光半導体素子）
８５ ボール電極
８６ 接続貫通孔
８７ 光入出力貫通孔
８８ コリメータレンズ
８９ バンプ電極
９０ 回路配線基板
９１ 応力領域
９２ 破壊線

Claims (7)

  1. 光信号を送受信する光半導体素子と、
    前記光半導体素子に電気的に接続された半導体集積回路素子と、
    表面と裏面とを有し、前記表面に複数個のボール電極が形成され、前記裏面に前記光半導体素子および前記半導体集積回路素子が搭載され、接続貫通孔と、光入出力貫通孔と、を有し、前記接続貫通孔を介して前記複数のボール電極と前記半導体集積回路素子とが電気的に接続され、前記光入出力貫通孔を介して前記光半導体素子が光信号の送受信を行う、回路配線基板と、
    を備え、
    前記回路配線基板の領域のうち前記回路配線基板の前記ボール電極を電気光配線基板に固定した際に前記回路配線基板と前記電気光配線基板との熱膨張係数差に起因して前記回路配線基板に生じる応力歪が平均よりも大きくなる領域を応力領域として、前記光入出力貫通孔が前記応力領域でない非応力領域に形成されていることを特徴とする光半導体装置。
  2. 前記半導体集積回路は前記回路配線基板の前記裏面の中心部に搭載され、
    前記光半導体素子は前記回路配線基板の前記裏面の周辺部に搭載され、
    前記ボール電極は前記回路配線基板の前記表面の中心部に形成されていることを特徴とする請求項１記載の光半導体装置。
  3. 前記ボール電極が、前記回路配線基板の前記表面のうちの中心から１／４以内の面積の部分に形成されていることを特徴とする光半導体装置。
  4. 前記光入出力貫通孔に、前記光半導体素子が送受信する光信号に対して透光性を有する光透過性樹脂が充填され、
    前記回路配線基板の前記表面の前記光入出力貫通孔上に、前記光透過性樹脂と同一材料から構成されるコリメータレンズが形成されていることを特徴とする請求項１乃至請求項３のいずれかに記載の光半導体装置。
  5. 前記光入出力貫通孔の内側の一部に、前記光半導体素子の電極と電気的に接続される電気配線層が形成されていることを特徴とする請求項１乃至請求項４のいずれかに記載の光半導体装置。
  6. 前記光半導体素子は、面発光型レーザ素子、または面型受光素子の少なくとも一方であることを特徴とする請求項１乃至請求項５のいずれかに記載の光半導体装置。
  7. 電気配線と光導波路とを有する電気光配線基板と、
    前記電気光配線基板上に導電性のボール電極によって固定され、前記電気光配線基板の前記光導波路と光信号の送受信を行う光半導体装置と、
    を備え、
    前記光半導体装置は、
    光半導体素子と、
    前記光半導体素子に電気的に接続された半導体集積回路素子と、
    表面と裏面とを有し、前記裏面に前記光半導体素子および前記半導体集積回路素子が搭載され、前記表面は前記ボール電極により電気光配線基板に固定され、光入出力貫通孔と、接続貫通孔と、を有し、前記光入出力貫通孔を介して前記光半導体素子と前記光導波路とが光信号の送受信を行い、前記接続貫通孔の一部または全部を埋め込む導電性材料と前記ボール電極とを介して前記裏面の回路配線と前記電気光配線基板の電気配線とが電気的に接続された回路配線基板と、
    を有し、
    前記回路配線基板の領域のうち前記回路配線基板と前記電気光配線基板との熱膨張係数差に起因して前記回路配線基板に生じる応力歪が平均よりも大きくなる領域を応力領域として、前記光入出力貫通孔が前記応力領域でない非応力領域に形成されていることを特徴とする光信号入出力装置。
JP2003308917A 2003-09-01 2003-09-01 光半導体装置および光信号入出力装置 Pending JP2005079385A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003308917A JP2005079385A (ja) 2003-09-01 2003-09-01 光半導体装置および光信号入出力装置
US10/929,522 US7230278B2 (en) 2003-09-01 2004-08-31 Optoelectronic semiconductor device and light signal input/output device
CNB2004100749774A CN100438089C (zh) 2003-09-01 2004-09-01 光半导体装置及光信号输入输出装置
US11/798,955 US7427804B2 (en) 2003-09-01 2007-05-18 Optoelectronic semiconductor device and light signal input/output device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003308917A JP2005079385A (ja) 2003-09-01 2003-09-01 光半導体装置および光信号入出力装置

Publications (1)

Publication Number Publication Date
JP2005079385A true JP2005079385A (ja) 2005-03-24

Family

ID=34411239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003308917A Pending JP2005079385A (ja) 2003-09-01 2003-09-01 光半導体装置および光信号入出力装置

Country Status (3)

Country Link
US (2) US7230278B2 (ja)
JP (1) JP2005079385A (ja)
CN (1) CN100438089C (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007053357A (ja) * 2005-08-12 2007-03-01 Samsung Electro-Mechanics Co Ltd 窒化物単結晶基板の製造方法および窒化物半導体発光素子の製造方法
JP2007235111A (ja) * 2006-01-31 2007-09-13 Sony Corp プリント配線板集合体及びプリント配線板集合体の製造方法
JP2008241956A (ja) * 2007-03-27 2008-10-09 Ngk Spark Plug Co Ltd 光電気混載パッケージ及びその製造方法、光素子付き光電気混載パッケージ、光電気混載モジュール
JP2009016588A (ja) * 2007-07-05 2009-01-22 Canon Inc 垂直共振器型面発光レーザアレイ、垂直共振器型面発光レーザアレイの製造方法、及び垂直共振器型面発光レーザアレイを用いた画像形成装置
US8536512B2 (en) 2009-11-12 2013-09-17 Fujitsu Limited Opto-electronic circuit board and manufacturing method for the same
JP2021170526A (ja) * 2020-04-13 2021-10-28 日亜化学工業株式会社 面状光源及びその製造方法

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006003563A2 (en) * 2004-06-29 2006-01-12 Koninklijke Philips Electronics N.V. Light emitting diode module
TWI302644B (en) * 2004-09-29 2008-11-01 Seiko Epson Corp Electro-optical device, image forming apparatus, and image reader
JP4587772B2 (ja) * 2004-10-22 2010-11-24 イビデン株式会社 多層プリント配線板
KR20070095504A (ko) * 2005-10-14 2007-10-01 인티그런트 테크놀로지즈(주) 적층형 집적회로 칩 및 패키지.
TWI280081B (en) * 2005-11-08 2007-04-21 Phoenix Prec Technology Corp Optical component integrated in semiconductor device
TWI270327B (en) * 2005-11-10 2007-01-01 Phoenix Prec Technology Corp Circuit board with optical component embedded therein
US8394301B2 (en) * 2006-06-02 2013-03-12 Electro Scientific Industries, Inc. Process for forming panel with an optically transmissive portion and products related thereto
KR101435224B1 (ko) 2006-06-02 2014-08-28 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 광 투과부를 갖는 패널을 형성하는 방법 및 광 투과부를 갖는 패널
US20080258285A1 (en) * 2007-04-23 2008-10-23 Texas Instruments Incorporated Simplified Substrates for Semiconductor Devices in Package-on-Package Products
JP4825739B2 (ja) * 2007-06-22 2011-11-30 株式会社日立製作所 光電気混載基板と光電気パッケージとの構造体
KR20090002284A (ko) * 2007-06-26 2009-01-09 엘지이노텍 주식회사 발광 장치
JP5262118B2 (ja) * 2008-01-10 2013-08-14 日立電線株式会社 光モジュールの製造方法
US7583871B1 (en) * 2008-03-20 2009-09-01 Bchir Omar J Substrates for optical die structures
US7943862B2 (en) * 2008-08-20 2011-05-17 Electro Scientific Industries, Inc. Method and apparatus for optically transparent via filling
US8348522B2 (en) * 2008-09-12 2013-01-08 Ultra Communications, Inc. Attachable components for providing an optical interconnect between/through printed wiring boards
KR101615990B1 (ko) * 2008-09-18 2016-04-28 고쿠리츠다이가쿠호우진 도쿄다이가쿠 반도체장치의 제조방법
CN101752471B (zh) * 2008-12-05 2014-03-26 晶元光电股份有限公司 光电元件
WO2010113968A1 (ja) * 2009-03-30 2010-10-07 京セラ株式会社 光電気配線基板および光モジュール
JP5152133B2 (ja) * 2009-09-18 2013-02-27 豊田合成株式会社 発光素子
US20110206379A1 (en) * 2010-02-25 2011-08-25 International Business Machines Corporation Opto-electronic module with improved low power, high speed electrical signal integrity
US8524127B2 (en) * 2010-03-26 2013-09-03 Electro Scientific Industries, Inc. Method of manufacturing a panel with occluded microholes
US9116319B2 (en) * 2010-12-17 2015-08-25 Stmicroelectronics, Inc. Photonic integrated circuit having a plurality of lenses
JP5658623B2 (ja) * 2011-06-22 2015-01-28 ルネサスエレクトロニクス株式会社 半導体チップ及びその製造方法、並びに半導体パッケージ
US8675706B2 (en) * 2011-12-24 2014-03-18 Princeton Optronics Inc. Optical illuminator
CN103185927B (zh) * 2011-12-29 2016-03-02 鸿富锦精密工业（深圳）有限公司 光纤传输模组
US8855452B2 (en) 2012-01-18 2014-10-07 International Business Machines Corporation Silicon photonic chip optical coupling structures
JP6005362B2 (ja) * 2012-01-19 2016-10-12 日本航空電子工業株式会社 光モジュール及び光伝送モジュール
TWI487963B (zh) * 2012-04-08 2015-06-11 Hon Hai Prec Ind Co Ltd 面層電路互聯系統組件
US9063313B1 (en) * 2012-07-06 2015-06-23 Compass Electro Optical System Ltd. Fiber coupling using collimated beams
US20140119738A1 (en) * 2012-11-01 2014-05-01 Oracle International Corporation Single-layer optical point-to-point network
US9250406B2 (en) * 2012-12-20 2016-02-02 Intel Corporation Electro-optical assembly including a glass bridge
US9304272B2 (en) * 2013-03-15 2016-04-05 Compass Electro Optical Systems Ltd. EO device for processing data signals
US10194537B2 (en) 2013-03-25 2019-01-29 International Business Machines Corporation Minimizing printed circuit board warpage
CN108922959B (zh) * 2013-03-28 2022-07-29 日亚化学工业株式会社 发光装置、及使用发光装置的装置
JP5842859B2 (ja) * 2013-04-15 2016-01-13 株式会社村田製作所 多層配線基板およびこれを備えるモジュール
TWI503934B (zh) 2013-05-09 2015-10-11 Advanced Semiconductor Eng 半導體元件及其製造方法及半導體封裝結構
US9703056B2 (en) * 2014-01-23 2017-07-11 Nxp Usa, Inc. Copper tube interconnect
CN103760635B (zh) * 2014-01-28 2015-10-14 华进半导体封装先导技术研发中心有限公司 玻璃基三维光电同传器件及其制作方法
CN103745969B (zh) * 2014-01-28 2016-08-17 中国工程物理研究院电子工程研究所 光通讯互联txv 3d集成封装及封装方法
GB2523383B (en) * 2014-02-24 2016-09-14 Rockley Photonics Ltd Detector remodulator
US9946042B2 (en) 2014-11-11 2018-04-17 Rockley Photonics Limited Electronic/photonic chip integration and bonding
JP6339212B2 (ja) * 2014-09-24 2018-06-06 京セラ株式会社 電子モジュール
TWI617852B (zh) * 2014-10-16 2018-03-11 英屬開曼群島商鴻騰精密科技股份有限公司 光電轉換裝置
WO2016103359A1 (ja) * 2014-12-24 2016-06-30 ルネサスエレクトロニクス株式会社 半導体装置
CN205810855U (zh) * 2015-07-03 2016-12-14 西铁城电子株式会社 具有基板和安装于基板的发光元件的发光装置
KR102617466B1 (ko) * 2016-07-18 2023-12-26 주식회사 루멘스 마이크로 led 어레이 디스플레이 장치
WO2018211644A1 (ja) * 2017-05-17 2018-11-22 三菱電機株式会社 光モジュール
JP6616368B2 (ja) * 2017-09-14 2019-12-04 ファナック株式会社 レーザ加工前に光学系の汚染レベルに応じて加工条件を補正するレーザ加工装置
CN110727046B (zh) * 2018-07-16 2021-07-23 上海新微技术研发中心有限公司 三维集成光互连芯片中光耦合端面的制造方法
WO2020133381A1 (zh) * 2018-12-29 2020-07-02 泉州三安半导体科技有限公司 一种激光器封装结构
DE102019206508A1 (de) * 2019-05-07 2020-11-12 Ibeo Automotive Systems GmbH Halbleiter-Package und LIDAR-Sendeeinheit
JP2021027136A (ja) * 2019-08-02 2021-02-22 ＣＩＧ Ｐｈｏｔｏｎｉｃｓ Ｊａｐａｎ株式会社 光モジュール
CN116844419A (zh) * 2019-09-27 2023-10-03 群创光电股份有限公司 电子设备
CN116722007B (zh) * 2023-08-10 2023-12-08 青岛泰睿思微电子有限公司 基于混合异质基板材料的光学封装结构

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5534442A (en) * 1991-05-10 1996-07-09 Northern Telecom Limited Process of providing uniform photoresist thickness on an opto-electronic device
JP2000081524A (ja) * 1998-09-07 2000-03-21 Sony Corp 光送受信システム
JP3532456B2 (ja) 1999-05-19 2004-05-31 日本電信電話株式会社 光学的信号の入出力機構を有する半導体装置
JP3728147B2 (ja) * 1999-07-16 2005-12-21 キヤノン株式会社 光電気混載配線基板
JP2001185752A (ja) 1999-12-24 2001-07-06 Nippon Telegr & Teleph Corp <Ntt> 半導体装置とそれを用いた光信号入出力装置
JP2001183556A (ja) * 1999-12-27 2001-07-06 Toppan Printing Co Ltd マルチチップモジュール基板及びマルチチップモジュール
JP4036644B2 (ja) * 2000-12-22 2008-01-23 イビデン株式会社 Ｉｃチップ実装用基板、ｉｃチップ実装用基板の製造方法、および、光通信用デバイス
JP2002267863A (ja) * 2001-03-13 2002-09-18 Fuji Xerox Co Ltd 光モジュールおよび電気・光配線基板
JP2002368334A (ja) * 2001-03-26 2002-12-20 Seiko Epson Corp 面発光レーザ、フォトダイオード、それらの製造方法及びそれらを用いた光電気混載回路
US6512861B2 (en) * 2001-06-26 2003-01-28 Intel Corporation Packaging and assembly method for optical coupling
JP4104889B2 (ja) 2002-03-29 2008-06-18 株式会社東芝 光半導体装置
JP2004031508A (ja) * 2002-06-24 2004-01-29 Nec Corp 光電気複合モジュールおよびそのモジュールを構成要素とする光入出力装置
JP2004054003A (ja) * 2002-07-22 2004-02-19 Mitsubishi Electric Corp 光電子基板
US7070207B2 (en) * 2003-04-22 2006-07-04 Ibiden Co., Ltd. Substrate for mounting IC chip, multilayerd printed circuit board, and device for optical communication
JP4112448B2 (ja) * 2003-07-28 2008-07-02 株式会社東芝 電気光配線基板及び半導体装置
US7499614B2 (en) * 2003-10-24 2009-03-03 International Business Machines Corporation Passive alignment of VCSELs to waveguides in opto-electronic cards and printed circuit boards
TWI230810B (en) * 2004-01-30 2005-04-11 Ind Tech Res Inst Opto-electronic transmission module and fabrication method thereof

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007053357A (ja) * 2005-08-12 2007-03-01 Samsung Electro-Mechanics Co Ltd 窒化物単結晶基板の製造方法および窒化物半導体発光素子の製造方法
US8932891B2 (en) 2005-08-12 2015-01-13 Samsung Electronics Co., Ltd. Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based semiconductor device
JP2007235111A (ja) * 2006-01-31 2007-09-13 Sony Corp プリント配線板集合体及びプリント配線板集合体の製造方法
JP2008241956A (ja) * 2007-03-27 2008-10-09 Ngk Spark Plug Co Ltd 光電気混載パッケージ及びその製造方法、光素子付き光電気混載パッケージ、光電気混載モジュール
JP2009016588A (ja) * 2007-07-05 2009-01-22 Canon Inc 垂直共振器型面発光レーザアレイ、垂直共振器型面発光レーザアレイの製造方法、及び垂直共振器型面発光レーザアレイを用いた画像形成装置
US8536512B2 (en) 2009-11-12 2013-09-17 Fujitsu Limited Opto-electronic circuit board and manufacturing method for the same
JP2021170526A (ja) * 2020-04-13 2021-10-28 日亜化学工業株式会社 面状光源及びその製造方法
JP7140999B2 (ja) 2020-04-13 2022-09-22 日亜化学工業株式会社 面状光源及びその製造方法

Also Published As

Publication number Publication date
US7230278B2 (en) 2007-06-12
US20050087747A1 (en) 2005-04-28
US20070221931A1 (en) 2007-09-27
CN1591920A (zh) 2005-03-09
CN100438089C (zh) 2008-11-26
US7427804B2 (en) 2008-09-23

Similar Documents

Publication Publication Date Title
JP2005079385A (ja) 光半導体装置および光信号入出力装置
JP4425936B2 (ja) 光モジュール
US7274099B2 (en) Method of embedding semiconductor chip in support plate
US7443028B2 (en) Imaging module and method for forming the same
JP5178650B2 (ja) 光電気複合配線モジュールおよびその製造方法
US7596289B2 (en) Optical/electrical hybrid substrate
US20060012967A1 (en) Ic chip mounting substrate, ic chip mounting substrate manufacturing method, optical communication device, and optical communication device manufacturing method
US20070151752A1 (en) Wiring board and a semiconductor device using the same
US20030173663A1 (en) Semiconductor device
JP3731542B2 (ja) 光モジュール及び光モジュールの実装方法
WO2012096651A1 (en) Passive optical alignment
US7450793B2 (en) Semiconductor device integrated with opto-electric component and method for fabricating the same
JP2008041772A (ja) 光モジュール
TW569053B (en) Techniques for attaching rotated photonic devices to an optical sub-assembly in an optoelectronic package
JP2007057976A (ja) 光モジュール
JP4104889B2 (ja) 光半導体装置
JP2010147315A (ja) 光半導体装置、光伝送装置及び面発光素子
CN115020369A (zh) 电路板组件及其制造方法和电子设备
JP4522079B2 (ja) Ｉｃチップ実装用基板
JP2005311109A (ja) 光デバイスの実装方法及び光モジュール
CN112234052B (zh) 电子构装结构及其制法
JP2001267368A (ja) フリップチップ実装構造
JP2006140178A (ja) 回路基板の製造方法、及び光電融合回路基板
WO2007023713A1 (en) Optical module
JP2005321655A (ja) 光部品、光通信モジュール、電子機器、並びに、光部品の製造方法、及び光通信モジュールの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090608

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090925