JP2010147315A - 光半導体装置、光伝送装置及び面発光素子 - Google Patents

Abstract

【課題】光伝送領域に対するアンダーフィル剤の浸入を阻止して光利用効率の低下を防止することができる光半導体装置、光伝送装置及び面発光素子を提供する。
【解決手段】面発光素子２は、受発光部形成面を装置実装側に有する半導体基板２２と、半導体基板２２の受発光部形成面側から光を光伝送領域５に出力する発光部２ａと、光伝送領域５へのアンダーフィル剤６の浸入を阻止するための阻止層９，１０とを備える。これにより、阻止層９，１０の外側にアンダーフィル剤６が浸入しても、阻止層９，１０から内側（光伝送領域５）へのアンダーフィル剤６の浸入が阻止される。
【選択図】図３

Description

本発明は、光半導体装置、光伝送装置及び面発光素子に関する。

フリップチップ実装に適した面型光素子（光半導体装置）として、ＶＣＳＥＬ（垂直共振型面発光レーザー：Vertical Cavity Surface Emitting Laser）があり、例えば半導体基板上に半導体積層体を形成した後、発光部の周囲に凹部を設けて発光部と補強部とに区分し、上記凹部内にポリイミドを充填し、このポリイミド内に一対の電極の一方を配設し、一対の電極が発光側の同一平面上に配設されるようにした面発光レーザーが知られている（特許文献１参照）。

また、光半導体装置を備えた光伝送装置として、次の（１）〜（３）に示すようなものがある。

（１）光配線及び電気配線が形成された光電混載基板に面型光素子をフリップチップ実装した構成のもの。

（２）基板，この基板に設けられた活性領域，基板の突出部に設けられた複数の電極パッド，及び電極パッドの活性領域側寄りに設けた接合材阻止領域を有する発光素子をサブマウントにフリップチップ実装した構成のもの（特許文献２参照）。

（３）光導波路及びその端部にミラーが設けられた基板上に面型光素子をフリップチップ実装し、面型光素子とサブマウントとの間の空間にアンダーフィル樹脂を充填した構成のもの（特許文献３参照）。
特開２００２−３６８３３４号公報 特開平１１−３８２４４号公報 特開２００２−９８８６３号公報

本発明の目的は、アンダーフィル剤を用いても、アンダーフィル剤の浸入による光利用効率の低下を防止することができる光半導体装置、光伝送装置及び面発光素子を提供することにある。

（１）本発明は、上記目的を達成するために、受発光部形成面を装置実装側に有する半導体基板と、前記半導体基板の受発光部形成面側から光を第１光伝送領域に出力する発光部、及び前記半導体基板の受発光部形成面側に第２光伝送領域から光を入力する受光部のうち少なくとも一方を有する受発光部と、前記第１光伝送領域及び前記第２光伝送領域のうち少なくとも一方へのアンダーフィル剤の浸入を阻止するための浸入阻止部とを備えた光半導体装置を提供する。

（２）上記（１）に記載の光半導体装置において、前記受発光部は、前記発光部及び前記受光部のうち少なくとも一方が光伝送のビット数に応じて複数個配置されている。

（３）上記（１）記載の光半導体装置において、前記浸入阻止部は、前記第１光伝送領域及び前記第２光伝送領域のうち少なくとも一方を介して互いに並列する１対の構造体によって形成されている。

（４）上記（１）に記載の光半導体装置において、前記浸入阻止部は、前記第１光伝送領域及び前記第２光伝送領域のうち少なくとも一方を囲む単一の構造体によって形成されている。

（５）上記（１）に記載の光半導体装置において、前記浸入阻止部は、前記第１光伝送領域及び前記第２光伝送領域のうち少なくとも一方の周囲に並列する複数の構造体によって形成されている。

（６）本発明は、上記目的を達成するために、上記（１）〜（５）のいずれかに記載の光半導体装置と、前記光半導体装置を実装する回路基板とを備え、前記回路基板は、前記受発光部に前記第１光伝送領域及び前記第２光伝送領域のうち少なくとも一方を介して光学的に結合する光反射面を含む光導波路を有し、前記光半導体装置との間に前記第１光伝送領域及び前記第２光伝送領域のうち少なくとも一方を除いて前記アンダーフィル剤が充填されている光伝送装置を提供する。

（７）上記（６）に記載の光伝送装置において、前記光半導体装置は、前記アンダーフィル剤からなるパッケージによって封止されている。

（８）上記（６）に記載の光伝送装置において、前記回路基板は、前記第１光伝送領域，前記第２光伝送領域のうち少なくとも一方及び前記光導波路に光学的に結合し、かつ前記浸入阻止部の先端部を挿入させる凹孔を有する。

（９）本発明は、上記目的を達成するために、上記（１）〜（５）のいずれかに記載の光半導体装置と、前記光半導体装置の前記受発光部に前記第１光伝送領域及び前記第２光伝送領域のうち少なくとも一方を介して光学的に結合する光反射面を含む光導波路を有する第１回路基板と、前記第１回路基板と前記光半導体装置との間に介在し、前記光半導体装置を実装する第２回路基板とを備え、前記第２回路基板は、前記光半導体装置との間に前記第１光伝送領域及び前記第２光伝送領域のうち少なくとも一方を除いて前記アンダーフィル剤が充填されている光伝送装置を提供する。

（１０）上記（９）に記載の光伝送装置において、前記第２回路基板は、その装置実装側面が前記浸入阻止部の先端を接触させる位置に配置されている。

（１１）本発明は、上記目的を達成するために、発光部形成面を有する半導体基板と、前記半導体基板の発光部形成面側から光を光伝送領域に出力する発光部と、前記光伝送領域へのアンダーフィル剤の浸入を阻止するための浸入阻止部とを備えた面発光素子を提供する。

請求項１に記載の光半導体装置によれば、光伝送領域へのアンダーフィル剤の浸入を阻止して光利用効率の低下を防止することができる。

請求項２に記載の光半導体装置によれば、複数ビットによる光通信を行うことができる。

請求項３に記載の光半導体装置によれば、装置実装時にアンダーフィル剤の充填が１対の浸入阻止部側から注入して行うことができる。

請求項４に記載の光半導体装置によれば、装置実装時にアンダーフィル剤の充填が浸入阻止部の周囲全方向から注入して行うことができる。

請求項５に記載の光半導体装置によれば、浸入阻止部の熱ストレス等による歪を緩和することができる。

請求項６に記載の光伝送装置によれば、光伝送領域へのアンダーフィル剤の浸入を阻止して光利用効率の低下を防止することができる。

請求項７に記載の光伝送装置によれば、アンダーフィル剤が回路基板と光半導体装置の熱膨張係数差による回路基板と光半導体基板との接合部の破損発生を緩和する機能のみならず、光半導体装置を覆う機能を発揮することができる。

請求項８に記載の光伝送装置によれば、発光部から光導波路に出力する光、又は光導波路から受光部に入力する光の回路基板による吸収量を低減することができる。

請求項９に記載の光伝送装置によれば、第１光伝送領域及び第２光伝送領域のうち少なくとも一方に対するアンダーフィル剤の浸入を阻止して光利用効率の低下を防止することができる。

請求項１０に記載の光伝送装置によれば、第１光伝送領域及び第２光伝送領域のうち少なくとも一方に対するアンダーフィル剤の浸入を阻止する上での信頼性を高めることができる。

請求項１１に記載の面発光素子によれば、光伝送領域に対するアンダーフィル剤の浸入が阻止され、信頼性を向上することができる。

［第１の実施の形態］
図１は、本発明の第１の実施の形態に係る光半導体装置が適用された光伝送装置の全体を説明するための断面図である。図２は、本発明の第１の実施の形態に係る光伝送装置の要部を示し、（ａ）は光半導体装置の底面図、（ｂ）は回路基板の平面図である。

（光伝送装置の全体構成）
図１において、光伝送装置１は、発光部２ａを半導体積層体２３（後述）に有する光半導体装置としての面発光素子２と、この面発光素子２に後述するサブマウント４との間に形成された光伝送領域（第１光伝送領域）５を介して光学的に結合する光導波路３ａを内蔵する第１回路基板としての実装用基板３と、この実装用基板３と面発光素子２との間に介在する第２回路基板としてのサブマウント４とを備え、このサブマウント４と面発光素子２との間に光伝送領域５を除いてアンダーフィル剤６を充填して構成されている。

（面発光素子２の構成）
面発光素子２は、ＶＣＳＥＬからなり、図１に示すように、サブマウント４に金バンプ７，７を介して実装され、かつ樹脂パッケージ８によって封止されている。そして、面発光素子２は、その発光面に垂直な方向に沿って光伝送領域５に光を出力するように構成されている。面発光素子２の発光面には、図２（ａ）に示すように、例えばＧａＡｓ等の半導体が露出して形成されている。この露出面には、ｐ電極２０及びｎ電極２１と、これらの両電極２０，２１間でアンダーフィル剤６の光伝送領域５への浸入を阻止する浸入阻止部としての阻止層９，１０とが配置されている。

阻止層９，１０は、アンダーフィル剤６の光伝送領域５への浸入を阻止することで、アンダーフィル剤６に含まれるフィラーによって面発光素子２の発光部を損傷するのを抑制する。阻止層９，１０は、光伝送領域５を介して互いに並列する平面矩形状の構造体によって形成されている。素子実装時にアンダーフィル剤６の充填は、阻止層９，１０の片側あるいは両側（外側）から行う。阻止層９，１０の高さは、面発光素子２とサブマウント４との間に介在する金バンプ７の高さ（２０μｍ）と略等しく、もしくはその高さより大きい例えば３２μｍの寸法に設定されている。阻止層９，１０の幅は、例えば５〜５０μｍの寸法に設定されている。

阻止層９，１０の製造は、例えばウエハ状態のフリップチップ型ＶＣＳＥＬに対して予め塗布された厚膜レジスト（例えばＳＵ−８ ３０００：化薬マイクロケム株式会社）にプリベーク処理を施し、次いでマスク露光，現像処理を施し、しかる後ポストベーク処理を施すことにより行われる。

阻止層９，１０の使用材料の他例を示せば、面発光素子２の露出面，ｐ電極２０及びｎ電極２１に対するアンダーフィル剤６の濡れ性に比べて濡れ性の悪い材料、例えばポリテトラフルオロエチレン（ＰＴＦＥ），ポリパーフルオロブテニルビニルエーテル等からなる結晶質あるいは非晶質のフッ素樹脂層である。その代表例に、透明性の非晶質フッ素樹脂として「サイトップ」（旭硝子株式会社登録商標），不透明性の結晶質フッ素樹脂として「テフロン（登録商標）」がある。

また、阻止層９，１０の水に対する接触角θで示せば、θ≧９０°以上のものが適しており、上記以外にθ＝９６°のＥＴＦＥ（四フッ化エチレン−エチレン共重合体樹脂），θ＝１０９°のＰＦＡ（四フッ化エチレン・パーフルオロアルコキシエチレン共重合樹脂），θ＝１１５°のＦＥＰ（四フッ化エチレン・六フッ化エチレン共重合樹脂）等がある。さらには、微細構造によるもの、例えばθ＝１７８°のＢＣＨ−ＬＡナノピン膜等がある。

（実装用基板３の構成）
実装用基板３は、図１に示すように、光導波路３ａ及び導電パターン３ｂを有する光電混載用の１対のガラスエポキシ基板３Ａ，３Ｂからなり、サブマウント４（面発光素子２）を実装するように構成されている。ガラスエポキシ基板３Ａには、面発光素子２の発光部２９に対向するように開口３０１が形成されている。

光導波路３ａは、面発光素子２の発光部２ａに光伝送領域５を介して光学的に結合する４５°ミラーからなる光反射面３００ａを含むコア層３０ａ、及びこのコア層３０ａを覆うクラッド層３１ａによって形成されている。

導電パターン３ｂは、例えばＣｕ（銅）の金属材料からなり、一部がソルダーレジスト膜３ｃで覆われ、かつ図２（ｂ）に示すように実装用基板３の素子実装面側に露出して形成されている。

実装用基板３の製造は、例えば一方側端面を４５°の傾斜面に加工してＡｌ（アルミニウム）等の金属膜３００ｂで蒸着してなる光反射面３００ａを含むコア層３０ａ、及びこのコア層３０ａを覆うクラッド層３１ａに予めラミネート処理が施された光導波路３ａをガラスエポキシ基板３Ｂに接着固定した後、導電パターン３ｂ及びソレダーレジスト３ｃが予め形成されたガラスエポキシ基板３Ａを光導波路３ａの上から貼り合わせることにより行われる。

（サブマウント４の構成）
サブマウント４は、図１に示すように、表裏両面にそれぞれ露出する配線パターン４ａ，４ｂ、及びこれら配線パターン４ａ，４ｂを接続するスルーホール４ｃを有するポリイミドフィルム（厚さ２０μｍ）からなり、実装用基板３に半田ボール１１を介して実装されている。そして、サブマウント４は、素子側実装面の一部が露出し、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）として面発光素子２をフリップチップ実装するように構成されている。

また、サブマウント４は、その素子側実装面の露出面４ｄが阻止層９，１０の先端を接触させる位置に配置されている。これにより、阻止層９，１０とサブマウント４との間の空隙が存在せず、発光部２ａ及び光伝送領域５に対するアンダーフィル剤６の浸入を阻止する上での信頼性を高めることができる。

サブマウント４の表面（面発光素子２側の面）にはカバーレイ４０が、その裏面（実装用基板３側の面）にはソルダーレジスト膜４１がそれぞれ形成されている。また、サブマウント４の裏面には、面発光素子２の発光部２ａに光伝送領域５及びサブマウント４を介して光学的に結合するマイクロレンズ１２が形成されている。配線パターン４ａは金バンプ７を介して面発光素子２に、また配線パターン４ｂは半田ボール１１（直径８０μｍ）を介して実装用基板３にそれぞれ接続されている。配線パターン４ａ，４ｂ及びスルーホール４ｃは、例えば銅等の金属材料によって形成されている。

サブマウント４の製造は、例えば厚さ２０μｍのポリイミドフィルムの表裏両面に厚さ１２μｍの銅箔によって所望の配線パターン４ａ，４ｂを形成するとともに、これら両配線パターン４ａ，４ｂをスルーホール４ｃによって接続し、次いで配線パターン４ａに厚さ０．１μｍのＡｕ（金）めっき処理を施し、しかる後ポリイミドフィルムの表面にカバーレイ４０を形成するとともに、その裏面にソルダーレジスト膜４１を形成してから、ディスペンサでシリコーン樹脂などのＵＶ（紫外線）硬化樹脂を滴下してマイクロレンズ１１を形成することにより行われる。

アンダーフィル剤６は、例えば非晶質シリカからなる球状フィラーを添加したエポキシ樹脂からなり、樹脂パッケージ８内に光伝送領域５を除いて充填されている。

（面発光素子２の内部構成）
図３は、図２（ａ）の面発光素子おけるＡ−Ａ断面図である。

面発光素子２は、図３に示すように、ＧａＡｓからなる半導体基板２２と、この半導体基板２２の発光部形成側に形成された複数の半導体層からなる半導体積層体（発光部）２３と、この半導体積層体２３及び半導体基板２２に埋設された絶縁層２４と、発光部２ａ以外の半導体基板２２の上面に設けられた絶縁層２５と、この絶縁層２５の上面に設けられたｐ電極２０及びｎ電極２１とから構成されている。

半導体積層体２３は、半導体基板２２側から順に積層された４層、すなわちｎ型コンタクト層２３ａ，ｎ型ＤＢＲ（分布ブラッグ反射鏡：Distributed Bragg Reflector）層２３ｂ，活性層２３ｃ，ｐ型ＤＢＲ層２３ｄ及びｐ型コンタクト層２３ｅからなり、絶縁層２４によって発光部領域及び補強部領域に２分されている。

面発光素子２は、ｎ型コンタクト層２３ａ，ｎ型ＤＢＲ層２３ｂ，活性層２３ｃ，ｐ型ＤＢＲ層２３ｄ，ｐ型コンタクト層２３ｅ，ｐ電極２０及びｎ電極２１によってＶＣＳＥＬを構成している。

ｎ型コンタクト層２３ａは、例えばｎ型ＡｌＧａＡｓからなる。

ｎ型ＤＢＲ層２３ｂは、例えばｎ型ＡｌＡｓ層とｎ型ＡｌＧａＡｓとを交互に積層した２５ペアの多層膜である。

活性層２３ｃは、例えばＧａＡａウエル層とＡｌＧａＡｓバリア層とで構成され、ウエル層が３層で構成された多重量子井戸構造をしている。

ｐ型ＤＢＲ層２３ｄは、例えばｐ型ＡｌＡｓ層とｐ型ＡｌＧａＡｓ層とを交互に積層した３０ペアの多層膜からなる。

ｐ型コンタクト２３ｅは、例えばｐ型ＧａＡｓからなる。

ｐ電極２０は、一端が発光部２ａのｐ型コンタクト層２３ｅに接触し、面発光素子２の光出射口を構成している。ｐ電極２０の材料は、例えばクロムと金−亜鉛合金からなる。

ｎ電極２１は、絶縁層２４に接触するとともに、絶縁層２４内のコンタクトホール２１ａを介してｎ型コンタクト層２３ａに接続されている。ｎ電極１３の材料は、例えば金−ゲルマニウム合金からなる。

（光伝送装置１の動作）
図１において、サブマウント４の配線パターンに所定の電流を印加すると、面発光素子２の発光部２ａから垂直下方にレーザー光が出射される。このレーザー光は、光伝送領域５を介して光導波路３ａに入射して光反射面３００ａで反射され、光導波路３ａに沿って伝送される。

〔光伝送装置１の組立方法〕
次に、本実施の形態に係る光伝送装置１の組立方法につき、図４Ａ（ａ），（ｂ）、図４Ｂ（ｃ）〜（ｆ）及び図４Ｃ（ｇ）〜（ｉ）を用いて説明する。図４Ａ（ａ）及び（ｂ）は、面発光素子のサブマウントへの実装工程を説明するために示す断面図である。図４Ｂ（ｃ）〜（ｆ）は、アンダーフィル剤の充填工程を説明するために示す断面図である。図４Ｃ（ｇ）〜（ｉ）は、サブマウントの実装用基板への実装工程を説明するために示す断面図である。

本実施の形態に示す光伝送装置１の組立方法は、「面発光素子の実装」，「アンダーフィル剤の充填」及び「サブマウントの実装」の各工程が順次実施されるため、これら各工程を順次説明する。なお、「サブマウントの実装」の工程の後に、「面発光素子の実装」，「アンダーフィル剤の充填」の工程を実施してもよい。

「面発光素子の実装」
先ず、図４Ａ（ａ）に示すように、面発光素子２の電極（ｐ電極，ｎ電極）に高さ２０μｍの金バンプ７，７を形成するとともに、サブマウント４の配線パターン４ａに厚さ０・１μｍの金めっき処理を施す。

次に、図４Ａ（ｂ）に示すように、金バンプ７を配線パターン４ａに接続してサブマウント４に面発光素子２を超音波によってフリップチップ実装する。この場合、面発光素子２がサブマウント４にフリップチップ実装されると、阻止層９，１０がその各先端をサブマウント４の露出面４ｄに接触させる位置に配置され、面発光素子２の発光面とサブマウント４の素子実装側面との間に光伝送領域５が形成される。

「アンダーフィル剤の充填」
先ず、図４Ｂ（ｃ）に示すように、マイクロキャピラリー（図示せず）によってサブマウント４上に面発光素子２の一方側からアンダーフィル剤６を滴下する。

次いで、図４Ｂ（ｄ）に示すように、マイクロキャピラリー（図示せず）によってサブマウント４上に面発光素子２の他方側からアンダーフィル剤６を滴下する。

しかる後、図４Ｂ（ｅ）に示すように、毛細管現象を利用して面発光素子２とサブマウント４との間にアンダーフィル剤６を注入する。

そして、図４Ｂ（ｆ）に示すように、所定時間の経過後に面発光素子２とサブマウント４との間に光伝送領域５を除いてアンダーフィル剤６を充填する。この場合、アンダーフィル剤６は、阻止層９，１０ｂによって浸入が阻止され、阻止層９，１０よりも内側（光伝送領域５）には浸入しない。

「サブマウントの実装」
先ず、図４Ｃ（ｇ）に示すように、面発光素子２をアンダーフィル剤６と共に樹脂パッケージ８によって封止する。この場合、樹脂パッケージ８がサブマウント４の素子実装側面上に配置される。

次いで、図４Ｃ（ｈ）に示すように、スクリーン印刷法によってサブマウント４の配線パターン４ｂに直径８０μｍの半田ボール１１を形成する。

しかる後、図４Ｃ（ｉ）に示すように、半田ボール１１を導電パターン３ｂに接続し、半田リフロー法によってサブマウント４を実装用基板３に実装する。

［第２の実施の形態］
図５は、本発明の第２の実施の形態に係る光半導体装置が適用された光伝送装置の全体を説明するために示す断面図である。図６（ａ）及び（ｂ）は、本発明の第２の実施の形態に係る光半導体装置が適用された光伝送装置の要部を説明するために示す底面図と平面図である。図６（ａ）は光半導体装置の底面図を、また図６（ｂ）は回路基板の平面図をそれぞれ示す。

（光伝送装置の全体構成）
図５において、光伝送装置１０１は、発光部１０２ａを有する光半導体装置としての面発光素子１０２と、この面発光素子１０２に光伝送領域１０６を介して光学的に結合する光導波路１０３ａを内蔵する回路基板としての実装用基板１０３と、この実装用基板１０３上の面発光素子１０２を封止するアンダーフィル剤からなる樹脂パッケージ１０４とから大略構成されている。

（面発光素子１０２の構成）
面発光素子１０２は、ＶＣＳＥＬからなり、図５に示すように、実装用基板１０３に金バンプ（スタッドバンプ）１０５，１０５を介して実装されている。そして、面発光素子１０２は、その発光面に垂直な方向に沿って光伝送領域１０６に発光部１０２ａから光を出力するように構成されている。

面発光素子１０２の発光面には、図６（ａ）に示すように、例えばＧａＡｓ等の半導体が露出して形成されている。この露出面には、ｐ電極２０及びｎ電極２１（前述）と、これら両電極２０，２１間で樹脂パッケージ１０４（アンダーフィル剤）の光伝送領域１０６への浸入を阻止する浸入阻止部としての阻止層１０７とが配置されている。

阻止層１０７は、光伝送領域１０６を囲む環状の構造体によって形成されている。素子実装時にアンダーフィル剤の充填を阻止層１０７の任意の方向あるいは周囲全方向から行ってもよい。

阻止層１０７の高さは、面発光素子１０２（電極）上に形成される金バンプ１０５，１０５の高さ（２５μｍ）よりも大きい５０μｍ程度の寸法に設定されている。

阻止層１０７の製造は、例えばウエハ状態のフリップチップ型ＶＣＳＥＬに対して予め塗布された厚さ５５μｍ程度のレジスト（例えばＳＵ−８ ３０００：化薬マイクロケム株式会社）にプリベーク処理を施し、次いでマスク露光，現像処理を施し、しかる後ポストベーク処理を施すことにより行われる。

（実装用基板１０３の構成）
実装用基板１０３は、図５に示すように、光導波路１０３ａ（図６（ｂ）に示す）及び導電パターン１０３ｂを有する光電混載用のポリイミドフィルムからなり、面発光素子１０２を実装するように構成されている。光導波路１０３ａは、面発光素子１０２の発光部１０２ａに光伝送領域１０６を介して光学的に結合する４５°ミラーからなる光反射面１０８ａを含むコア層１０８、及びこれらコア層１０８を覆うクラッド層１０９によって形成されている。導電パターン１０３ｂは、例えばＣｕ（銅）の金属材料からなり、一部がカバーレイ１０３ｃで覆われ、かつ図６（ｂ）に示すように実装用基板１０３の素子実装面側に露出して形成されている。

実装用基板１０３には、光伝送領域１０６及び光導波路１０３ａに光学的に結合し、かつ阻止層１０７の先端部を挿入させる凹孔１０３ｄが設けられている。凹孔１０３ｄは、実装用基板１０３の素材としてのポリイミドフィルムを貫通して形成されている。これにより、面発光素子１０２の発光部１０２ａと光導波路１０３ａとが光伝送領域１０６を介して光学的に結合され、発光部１０２ａから光導波路１０３ａに出力する光のポリフィルム（実装用基板１０３）による吸収量を低減することができる。

実装用基板１０３の製造は、厚さ２０μｍのポリイミドフィルムの一方側に銅箔からなる厚さ１２μｍの導電パターン１０３ｂを形成した後、この導電パターン１０３ｂに厚さ０，１μｍの金めっき処理を施し、その一部を覆うカバーレイ１０３ｃをポリイミドフィルム上に形成し、またポリイミドフィルムの他方側に一方側端面を４５°の傾斜面に加工してなる光反射面１０８ａを含むコア層１０８、及びこれらコア層１０８ａを覆うクラッド層１０９からなる光導波路１０３ａをポリイミドフィルム３Ｂに接着固定することにより行われる。

（樹脂パッケージ１０４の構成）
樹脂パッケージ１０４は、図５に示すように、例えばエポキシ樹脂などのアンダーフィル剤からなり、実装用基板１０３の素子実装側面に配置されている。そして、樹脂パッケージ１０４は、面発光素子１０２と実装用基板１０３との間に光伝送領域１０６を除いて浸入し、面発光素子１０２を封止するように構成されている。これにより、面発光素子１０２と実装用基板１０３との熱膨張係数差による破損発生を緩和する機能のみならず、面発光素子１０２を覆う機能を発揮することができる。

〔光伝送装置１０１の組立方法〕
次に、本実施の形態に係る光伝送装置１０１の組立方法につき、図７Ａ（ａ），（ｂ）及び図７Ｂ（ｃ）〜（ｅ）を用いて説明する。図７Ａ（ａ）及び（ｂ）は、面発光素子の実装用基板への実装工程を説明するために示す断面図である。図７Ｂ（ｃ）〜（ｅ）は、アンダーフィル剤の充填工程（樹脂パッケージの形成工程）を説明するために示す断面図である。

本実施の形態に示す光伝送装置１０１の組立方法は、「面発光素子の実装」及び「樹脂パッケージの形成」の各工程が順次実施されるため、これら各工程を順次説明する。

「面発光素子の実装」
先ず、図７Ａ（ａ）に示すように、面発光素子１０２の電極（ｐ電極，ｎ電極）に高さ２５μｍの金バンプ１０５，１０５を形成するとともに、実装用基板１０３の導電パターン１０３ｂに厚さ０．１μｍの金めっき処理を施す。

次に、図７Ａ（ｂ）に示すように、金バンプ１０５，１０５を導電パターン１０３ｂに接続して実装用基板１０３に面発光素子１０２を超音波によってフリップチップ実装する。この場合、面発光素子１０２が実装用基板１０３にフリップチップ実装されると、面発光素子１０２の発光面と実装用基板１０３の素子実装側面との間に光伝送領域１０６が形成される。

「樹脂パッケージの形成」
先ず、図７Ｂ（ｃ）に示すように、真空槽（図示せず）内の減圧下で実装用基板１０３上に予め実装された面発光素子１０２にアンダーフィル剤からなるエポキシシート１０４ａ（例えばＡ２００５：ナガセケムテックス株式会社）を配置する。

次いで、図７Ｂ（ｄ）に示すように、減圧状態を維持して実装用基板１０３に面発光素子１０２を介してエポキシシート１０４ａを仮圧着する。

しかる後、真空槽内でエポキシシート１０４ａが仮圧着された面発光素子１０２を実装用基板１０３と共に真空槽外の大気圧下に戻し、エポキシシート１０４ａに熱硬化処理を施す。この場合、エポキシシート１０４ａに熱硬化処理が施されると、図７（ｃ）に示すように、面発光素子１０２を封止し、かつ面発光素子１０２と実装用基板１０３との間に光伝送領域１０６を除いて充填してなる樹脂パッケージ１０４が形成される。

［第３の実施の形態］
図８は、本発明の第３の実施の形態に係る光半導体装置が適用された光伝送装置の全体を説明するために示す断面図である。図９（ａ）及び（ｂ）は、本発明の第３の実施の形態に係る光半導体装置が適用された光伝送装置の要部を説明するために示す底面図と平面図である。図９（ａ）は光半導体装置の底面図を、また図９（ｂ）は回路基板の平面図をそれぞれ示す。

（光伝送装置の全体構成）
図８において、光伝送装置２０１は、複数の発光部２０２ａ（図９（ａ）に示す）を有する光半導体装置としての面発光素子２０２と、この面発光素子２０２と光学的に結合する光導波路２０３ａを内蔵する回路基板としての実装用基板２０３とを備え、この実装用基板２０３と面発光素子２０２との間に光伝送領域２０４を除いてアンダーフィル剤２０５を充填して構成されている。

（面発光素子２０２の構成）
面発光素子２０２は、ＶＣＳＥＬからなり、図８に示すように、実装用基板２０３に半田ボール２０６を介して実装されている。そして、面発光素子２０２は、その発光面に垂直な方向に沿って光伝送領域２０４に発光部２０２ａから光を出力するように構成されている。

面発光素子２０２の発光面には、図９（ａ）に示すように、例えばＧａＡｓ等の半導体が露出して形成されている。この露出面には、ｐ電極２０及びｎ電極２１（前述）と、これら両電極２０，２１間でアンダーフィル剤２０５の光伝送領域２０４への浸入を阻止する浸入阻止部としての阻止層２０７とが配置されている。

阻止層２０７は、光伝送領域２０４の周囲に並列する平面矩形パターンからなる複数の構造体によって形成され、これらの構造体のうち互いに隣り合う２つの阻止層間の空隙寸法が３μｍの寸法にそれぞれ設定されている。これにより、阻止層２０７の熱ストレス等によって発生する歪を緩和することができる。また、阻止層２０７は、各構造体の先端と実装用基板２０３との間の空隙寸法が２．５μｍに設定されている。

一方、面発光素子２０２の発光面と実装用基板２０３との間の空隙寸法は１７．５μｍの寸法に設定されている。これにより、光伝送領域２０４に対するアンダーフィル剤５の浸入を阻止して光利用効率の低下を防止することができる。

阻止層２０７の高さは、面発光素子２０２（電極）上に形成されるバリアメタル２０８の高さ（５μｍ）より大きい１５μｍ程度の寸法に設定されている。

阻止層２０７の製造は、例えばウエハ状態のフリップチップ型ＶＣＳＥＬに対して予め塗布された厚さ２０μｍ程度の感光性ポリイミド（例えばＰＷ−１２００：東レ株式会社）にプリベーク処理を施し、次いでマスク露光，現像処理を施し、しかる後ポストベーク処理（処理温度３５０°，処理時間６０分）を施すことにより行われる。

（実装用基板２０３の構成）
実装用基板２０３は、図８に示すように、光導波路２０３ａ（図９（ｂ）に示す）及び導電パターン２０３ｂを有する光電混載用の１対のポリイミドフィルム２０３Ａ，２０３Ｂからなり、面発光素子２を実装するように構成されている。光導波路２０３ａは、面発光素子２０２の発光部２０２ａに光伝送領域２０４を介して光学的に結合する４５°ミラーからなる光反射面２０８ａを含むコア層２０８、及びこれらコア層２０８を覆うクラッド層２０９によって形成されている。導電パターン２０３ｂは、例えばＣｕ（銅）の金属材料からなり、一部がソルダーレジスト膜２０３ｃで覆われ、かつ図９（ｂ）に示すように実装用基板２０３の素子実装面側に露出して形成されている。符号２０３ｄはダミー電極である。

実装用基板２０３の製造は、一方側端面を４５°の傾斜面に加工してＡｌ（アルミニウム）等の金属膜２０８ｂで蒸着してなる光反射面２０８ａを含むコア層２０８、及びこれらコア層２０８を覆うクラッド層２０９に予めラミネート処理が施された光導波路２０３ａをポリイミドフィルム２０３Ｂに接着固定した後、導電パターン２０３ｂ及びソレダーレジスト膜３ｃ（厚さ２０μｍ）が予め形成されたポリイミドフィルム２０３Ａを光導波路２０３ａの上から貼り合わせることにより行われる。

アンダーフィル剤２０５は、例えば非晶質シリカからなる球状フィラーを添加したエポキシ樹脂からなる。

〔光伝送装置２０１の組立方法〕
次に、本実施の形態に係る光伝送装置の組立方法につき、図１０Ａ（ａ），（ｂ）及び図１０Ｂ（ｃ），（ｄ）及び図１０Ｃ（ｄ），（ｆ）を用いて説明する。図１０Ａ（ａ）及び（ｂ）は、面発光素子実装用基板への実装工程を説明するために示す断面図である。図１０Ｂ（ｃ），（ｄ）及び図１０Ｃ（ｄ），（ｆ）は、アンダーフィル剤の充填工程を説明するために示す断面図である。

本実施の形態に示す光伝送装置２０１の組立方法は、「面発光素子の実装」及び「アンダーフィル剤の充填」の各工程が順次実施されるため、これら各工程を順次説明する。

「面発光素子の実装」
先ず、図１０Ａ（ａ）に示すように、面発光素子２０２の電極（ｐ電極，ｎ電極）に厚さ５μｍのバリアメタル２０８をスパッタで形成する。次いで、バリアメタル２０８に鉛フリーはんだのめっき処理を施し、リフロー処理によって高さ２５μｍ（実装後は２０μｍ）の半田ボール２０６を形成する。

しかる後、図１０Ａ（ｂ）に示すように、半田ボール２０６を導電パターン２０３ｂに接続して実装用基板２０３に面発光素子２０２を半田リフローによってフリップチップ実装する。この場合、面発光素子２０２が実装用基板２０３にフリップチップ実装されると、面発光素子２０２の発光面と実装用基板２０３の素子実装側面との間に光伝送領域２０４が形成される。

「アンダーフィル剤の充填」
先ず、図１０Ｂ（ｃ）に示すように、マイクロキャピラリー（図示せず）によって実装用基板２０３上に面発光素子２０２の一方側にアンダーフィル剤２０５を滴下する。

次いで、図１０Ｂ（ｄ）に示すように、マイクロキャピラリー（図示せず）によって実装用基板２０３上に面発光素子２０２の他方側にアンダーフィル剤２０５を滴下する。

しかる後、図１０Ｃ（ｅ）に示すように、毛細管現象を利用して面発光素子２０２と実装用基盤２０３との間にアンダーフィル剤２０５を注入する。

そして、図１０Ｃ（ｆ）に示すように、所定時間の経過後に面発光素子２０２と実装用基板２０３との間に光伝送領域２０４を除いてアンダーフィル剤２０５を充填する。この場合、アンダーフィル剤２０５は、阻止層２０７との濡れ性が悪いため、阻止層２０７よりも内側（光伝送領域２０４）には浸入しない。

［他の実施の形態］
以上、本発明の光半導体装置及び光伝送装置を上記の実施の形態に基づいて説明したが、本発明は上記の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の態様において実施することが可能であり、例えば次に示すような変形も可能である。

（１）各実施の形態では、光半導体装置が光を第１光伝送領域（光伝送領域５）に出力する発光部を備えた場合について説明したが、本発明はこれに限定されず、光を第２光伝送領域から入力する受光部を備えた場合であってもよく、また光を第１光伝送領域に出力する発光部，及び光を第２光伝送領域から入力する受光部を共に備えた場合であってもよい。すなわち要するに、本発明は、光を第１光伝送領域に出力する発光部、及び光を第２光伝送領域から入力する受光部のうち少なくとも一方を有する受発光部を備えていればよい。この場合、発光部及び受光部の個数についても特に限定されず、光伝送のビット数に応じた個数の発光部及び受光部を備えることにより、複数ビットによる光通信を行うことができる。

（２）各実施の形態では、光伝送装置がＶＣＳＥＬを備えた場合について説明したが、本発明はこれに限定されず、発光ダイオードなど他の発光素子を備えた場合であってもよく、またフォトダイオードなどの受光素子を備えた場合であってもよい。

図１は、本発明の第１の実施の形態に係る光半導体装置が適用された光伝送装置の全体を説明するために示す断面図である。 図２（ａ）及び（ｂ）は、本発明の第１の実施の形態に係る光伝送装置の要部を説明するために示す底面図と平面図である。 図３は、図２（ａ）の面発光素子おけるＡ−Ａ断面図である。 図４Ａ（ａ）及び（ｂ）は、本発明の第１の実施の形態に係る面発光素子のサブマウントへの実装工程を説明するために示す断面図である。 図４Ｂ（ｃ）〜（ｆ）は、本発明の第１の実施の形態に係るアンダーフィル剤の充填工程を説明するために示す断面図である。 図４Ｃ（ｇ）〜（ｉ）は、本発明の第１の実施の形態に係るサブマウントの実装用基板への実装工程を説明するために示す断面図である。 図５は、本発明の第２の実施の形態に係る光半導体装置が適用された光伝送装置の全体を説明するために示す断面図である。 図６（ａ）及び（ｂ）は、本発明の第２の実施の形態に係る光伝送装置の要部を説明するために示す底面図と平面図である。 図７Ａ（ａ）及び（ｂ）は、本発明の第２の実施の形態に係る面発光素子の実装用基板への実装工程を説明するために示す断面図である。 図７Ｂ（ｃ）〜（ｅ）は、本発明の第２の実施の形態に係るアンダーフィル剤の充填工程（樹脂パッケージの形成工程）を説明するために示す断面図である。 図８は、本発明の第３の実施の形態に係る光半導体装置が適用された光伝送装置の全体を説明するために示す断面図である。 図９（ａ）及び（ｂ）は、本発明の第３の実施の形態に係る光伝送装置の要部を説明するために示す底面図と平面図である。 図１０Ａ（ａ）及び（ｂ）は、本発明の第３の実施の形態に係る面発光素子の実装用基板への実装工程を説明するために示す断面図である。 図１０Ｂ（ｃ）及び（ｄ）は、本発明の第３の実施の形態に係るアンダーフィル剤の充填工程を説明するために示す断面図である。 図１０Ｃ（ｅ）及び（ｆ）は、本発明の第３の実施の形態に係るアンダーフィル剤の充填工程を説明するために示す断面図である。

符号の説明

１…光伝送装置、２…面発光素子、２ａ…発光部、３…実装用基板、３ａ…光導波路、３ｂ…導電パターン、３ｃ…ソルダーレジスト膜、３Ａ，３Ｂ…ガラスエポキシ基板、３０ａ…コア層、３００ａ…光反射面、３１ａ…クラッド層、４…サブマウント、４ａ，４ｂ…配線パターン、４ｃ…スルーホール、４ｄ…露出面、４０…カバーレイ、４１…ソルダーレジスト膜、５…光伝送領域、６…アンダーフィル剤、７…金バンプ、８…樹脂パッケージ、９，１０…阻止層、１１…半田ボール、１２…マイクロレンズ、２０…ｐ電極、２１…ｎ電極、２２…半導体基板、２３…半導体積層体、２３ａ…ｎ型コンタクト層、２３ｂ…ｎ型ＤＢＲ層、２３ｃ…活性層、２３ｄ…ｐ型ＤＢＲ層、２３ｅ…ｐ型コンタクト層、２４，２５…絶縁層、１０１…光伝送装置、１０２…面発光素子、１０２ａ…発光部、１０３…実装用基板、１０３ａ…光導波路、１０３ｂ…導電パターン、１０３ｃ…カバーレイ、１０３ｄ…凹部、１０４…樹脂パッケージ、１０５…金バンプ、１０６…光伝送領域、１０７…阻止層、１０８…コア層、１０８ａ…光反射面、１０９…クラッド層、２０１…光伝送装置、２０２…面発光素子、２０２ａ…発光部、２０３…実装用基板、２０３ａ…光導波路、２０３ｂ…導電パターン、２０３ｃ…ソルダーレジスト膜、２０３ｄ…ダミー電極、２０３Ａ，２０３Ｂ…ポリイミドフィルム、２０４…光伝送領域、２０５…アンダーフィル剤、２０６…半田ボール、２０７…阻止層、２０８…バリアメタル、２０８…コア層、２０８ａ…光反射面、２０８ｂ…金属膜、２０９…クラッド層、３００ａ…光反射面、３００ｂ…金属膜、３０１…開口

Claims (11)

1. 受発光部形成面を装置実装側に有する半導体基板と、
   前記半導体基板の受発光部形成面側から光を第１光伝送領域に出力する発光部、及び前記半導体基板の受発光部形成面側に第２光伝送領域から光を入力する受光部のうち少なくとも一方を有する受発光部と、
   前記第１光伝送領域及び前記第２光伝送領域のうち少なくとも一方へのアンダーフィル剤の浸入を阻止するための浸入阻止部と
   を備えた光半導体装置。
2. 前記受発光部は、前記発光部及び前記受光部のうち少なくとも一方が光伝送のビット数に応じて複数個配置されている請求項１に記載の光半導体装置。
3. 前記浸入阻止部は、前記第１光伝送領域及び前記第２光伝送領域のうち少なくとも一方を介して互いに並列する１対の構造体によって形成されている請求項１に記載の光半導体装置。
4. 前記浸入阻止部は、前記第１光伝送領域及び前記第２光伝送領域のうち少なくとも一方を囲む単一の構造体によって形成されている請求項１に記載の光半導体装置。
5. 前記浸入阻止部は、前記第１光伝送領域及び前記第２光伝送領域のうち少なくとも一方の周囲に並列する複数の構造体によって形成されている請求項１に記載の光半導体装置。
6. 請求項１〜５のいずれかに記載の光半導体装置と、
   前記光半導体装置を実装する回路基板とを備え、
   前記回路基板は、前記受発光部に前記第１光伝送領域及び前記第２光伝送領域のうち少なくとも一方を介して光学的に結合する光反射面を含む光導波路を有し、前記光半導体装置との間に前記第１光伝送領域及び前記第２光伝送領域のうち少なくとも一方を除いて前記アンダーフィル剤が充填されている
   光伝送装置。
7. 前記光半導体装置は、前記アンダーフィル剤からなるパッケージによって封止されている請求項６に記載の光伝送装置。
8. 前記回路基板は、前記第１光伝送領域，前記第２光伝送領域のうち少なくとも一方及び前記光導波路に光学的に結合し、かつ前記浸入阻止部の先端部を挿入させる凹孔を有する請求項６に記載の光伝送装置。
9. 請求項１〜５のいずれかに記載の光半導体装置と、
   前記光半導体装置の前記受発光部に前記第１光伝送領域及び前記第２光伝送領域のうち少なくとも一方を介して光学的に結合する光反射面を含む光導波路を有する第１回路基板と、
   前記第１回路基板と前記光半導体装置との間に介在し、前記光半導体装置を実装する第２回路基板とを備え、
   前記第２回路基板は、前記光半導体装置との間に前記第１光伝送領域及び前記第２光伝送領域のうち少なくとも一方を除いて前記アンダーフィル剤が充填されている
   光伝送装置。
10. 前記第２回路基板は、その装置実装側面が前記浸入阻止部の先端を接触させる位置に配置されている請求項９に記載の光伝送装置。
11. 発光部形成面を有する半導体基板と、
    前記半導体基板の発光部形成面側から光を光伝送領域に出力する発光部と、
    前記光伝送領域へのアンダーフィル剤の浸入を阻止するための浸入阻止部と
    を備えた面発光素子。

Images