KR20120055723A - 반도체 몸체, 절연 층 및 평면 도체 구조물을 갖는 광전자 소자 그리고 상기 광전자 소자를 제조하기 위한 방법 - Google Patents

반도체 몸체, 절연 층 및 평면 도체 구조물을 갖는 광전자 소자 그리고 상기 광전자 소자를 제조하기 위한 방법 Download PDF

Info

Publication number
KR20120055723A
KR20120055723A KR1020127008647A KR20127008647A KR20120055723A KR 20120055723 A KR20120055723 A KR 20120055723A KR 1020127008647 A KR1020127008647 A KR 1020127008647A KR 20127008647 A KR20127008647 A KR 20127008647A KR 20120055723 A KR20120055723 A KR 20120055723A
Authority
KR
South Korea
Prior art keywords
semiconductor body
mound
insulating layer
metal
optoelectronic device
Prior art date
Application number
KR1020127008647A
Other languages
English (en)
Inventor
카를 바이트너
랄프 비르트
악셀 칼텐바허
발터 베크라이터
베른트 바르크만
올리버 부츠
얀 마르펠트
Original Assignee
오스람 옵토 세미컨덕터스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오스람 옵토 세미컨덕터스 게엠베하 filed Critical 오스람 옵토 세미컨덕터스 게엠베하
Publication of KR20120055723A publication Critical patent/KR20120055723A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24101—Connecting bonding areas at the same height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 방사선 방출면(20)을 갖는 하나 이상의 반도체 몸체(2)를 포함하는 광전자 소자(10)와 관련이 있다. 상기 방사선 방출면(20)과 마주한 상기 반도체 몸체(2)의 면이 기판(1) 상에 배치되어 있으며, 이 경우 상기 방사선 방출면(20) 상에는 하나 이상의 전기 접속 영역(22)이 배치되어 있다. 상기 전기 접속 영역(22) 상에는 금속 피복 마운드(3)가 배치되어 있다. 또한, 상기 반도체 몸체(2)는 적어도 부분적으로 절연 층(4)을 가지며, 이 경우 상기 금속 피복 마운드(3)는 상기 절연 층(4)보다 더 돌출한다. 상기 절연 층(4) 위에는 상기 반도체 몸체(2)의 평면 콘택팅을 위해 하나 이상의 평면 도체 구조물(5)이 배치되어 있고, 상기 도체 구조물은 상기 금속 피복 마운드(3)에 의해 상기 전기 접속 영역(22)과 도전성으로 접속되어 있다. 더 나아가 본 발명은 상기와 같은 유형의 광전자 소자(10)를 제조하기 위한 방법과도 관련이 있다.

Description

반도체 몸체, 절연 층 및 평면 도체 구조물을 갖는 광전자 소자 그리고 상기 광전자 소자를 제조하기 위한 방법 {OPTOELECTRONIC COMPONENT HAVING A SEMICONDUCTOR BODY, AN INSULATING LAYER, AND A PLANAR CONDUCTOR STRUCTURE, AND METHOD FOR THE PRODUCTION THEREOF}
본 특허 출원서는 독일 특허 출원서 10 2009 039 890.2호를 우선권으로 주장하며, 상기 우선권 서류의 공개 내용은 본 출원서에 인용의 형태로 수용된다.
본 발명은 반도체 몸체, 절연 층 및 상기 반도체 몸체의 평면 콘택팅을 위한 평면 도체 구조물을 갖는 광전자 소자와 관련이 있다. 더 나아가 본 발명은 광전자 소자를 제조하기 위한 방법과도 관련이 있다.
예를 들어 간행물 DE 103 53 679 A1호에는 평면 콘택팅된 반도체 몸체를 갖는 소자가 공지되어 있다. 특히, 상기 소자는 기판, 상기 기판 위에 배치된 광전자 반도체 몸체 및 절연 층을 포함하며, 이 경우 상기 절연 층은 상기 기판 및 광전자 반도체 몸체 위로 뻗어 있다. 광전자 반도체 몸체의 콘택팅을 위해서, 절연 층 위로 뻗은 금속화 형태의 평면 도체 구조물은 반도체 몸체의 접점들 및 기판의 도체 레일에 리드 되어 있다.
그러나 종래의 평면 접촉 기술들의 경우에는, 평면 도체 구조물을 이용하여 반도체 몸체를 도전 접촉시킬 수 있기 위해 상기 반도체 몸체의 접속 영역들의 노출이 필수적이다. 특히, 이 경우에는 반도체 몸체의 접속 영역 내에서 절연 층이 제거되어야 한다. 이 목적을 위해 종래 방식의 평면 접촉 기술은 반도체 몸체의 접속 영역들의 노출에 레이저 어블레이션 프로세스(laser ablation process)를 이용한다. 이 경우 접속 영역 위에는 절연 층의 잔류물이 거의 남아 있지 않도록 제거되어야 한다. 절연 층이 잔류물 없이 제거되지 않게 되면, 이러한 상황은 소자의 작동 중 출력에 나쁜 영향을 줄 수 있으며, 특히 출력을 저하시킬 수 있다. 또한, 절연 층의 잔류물 없는 제거의 편차는 상승된 파워 유입을 야기할 수 있으며, 이로 인해서는 반도체 몸체가 불리하게 손상될 수 있다.
본 발명의 과제는, 특히 전체 높이가 낮고 동시에 신뢰할 만한 작동 성능을 갖는, 더 나아가 간소화된 제조 방법을 특징으로 하는 개선된 광전자 소자를 제공하는 것이다.
상기 과제는 특허청구범위 제 1 항의 특징들을 갖는 광전자 소자 및 특허청구범위 제 9 항의 특징들을 갖는 상기 광전자 소자를 제조하기 위한 방법에 의해서 해결된다. 본 발명에 따른 소자 및 상기 소자의 제조 방법의 바람직한 실시 예들 및 바람직한 개선 예들은 종속항들의 대상이다.
본 발명에 따르면, 방사선 방출면을 갖는 하나 이상의 반도체 몸체를 포함하는 광전자 소자가 제공된다. 상기 방사선 방출면과 마주한 상기 반도체 몸체의 면이 기판상에 배치되어 있으며, 이 경우 상기 방사선 방출면 상에는 적어도 하나의 전기 접속 영역이 배치되어 있다. 상기 전기 접속 영역 상에는 금속 피복 마운드(metallization mound)가 배치되어 있다. 또한, 상기 반도체 몸체는 적어도 부분적으로 절연 층을 가지며, 이 경우 상기 금속 피복 마운드는 상기 절연 층보다 더 돌출한다. 상기 절연 층 위에는 반도체 몸체의 평면 콘택팅을 위해 적어도 하나의 평면 도체 구조물이 배치되어 있고, 상기 평면 도체 구조물은 금속 피복 마운드에 의해 상기 전기 접속 영역과 도전 접속되어 있다.
반도체 몸체의 평면 콘택팅에 의해서는 바람직하게 소자의 매우 낮은 전체 높이가 얻어진다. 따라서, 바람직하게 콤팩트한 소자가 제조될 수 있다. 바람직하게는 도체 구조물들을 반도체 몸체에 근접 배치하는 것이 가능해지고, 이로 인해 소자의 매우 낮은 전체 높이가 얻어진다. 그럼으로써, 특히 예를 들어 광학 소자들이 반도체 몸체에 근접 배치될 수 있게 된다.
광학 소자들은 특히 반도체 몸체에 의해서 방출된 방사선에 의도한 바대로 영향을 미치는, 특히 방사 특성 곡선을 변경하는, 예를 들면 렌즈와 같은 구성 부품들이다.
또한, 절연 층으로부터 외부로 돌출하는 반도체 몸체의 접속 영역 상에 있는 금속 피복 마운드에 의해서는, 반도체 몸체의 전기 접속 영역 위에서 상기 절연 층의 레이저 어블레이션 프로세스가 피해질 수 있으며, 이로 인해 상기 반도체 몸체의 접속 영역들의 손상이 방지될 수 있다. 특히, 균일하고 장애 없는(trouble-free) 접속 영역 표면이 구현되며, 이로 인해 반도체 몸체의 작동 성능에 영향을 끼치는 상황이 방지될 수 있다. 바람직하게는 신뢰할 만한 소자가 달성될 수 있다.
금속 피복 마운드는 예를 들어 금속 재료를 포함하는 융기부이다. 이 경우 상기 금속 피복 마운드는 필수적으로 특수한 형태를 가질 필요는 없다. 특히, 금속 피복 마운드는 절연 층보다 더 돌출한다. 예를 들어, 금속 피복 마운드는 반도체 몸체에 마주 놓인 절연 층의 표면으로부터 외부로 돌출한다. 따라서, 금속 피복 마운드는 특히 방사선 방출면 상에서 절연 층보다 더 높은 높이를 갖는다. 바람직하게는 금속 피복 마운드가 절연 층을 완전히 관통한다.
금속 피복 마운드들은 당업자에게 특히 "범프들(bumps)"로도 알려져 있다.
금속 피복 마운드는 특히 반도체 몸체의 접속 영역 및 평면 도체 구조물과는 분리된 소자의 개별 구성 부품이다. 바람직하게 금속 피복 마운드는 예를 들어 접속 영역 상에 접착되거나 납땜 되어 있다.
반도체 몸체는 바람직하게 반도체 칩, 특히 바람직하게는 발광 다이오드(LED) 또는 레이저 다이오드이다.
반도체 몸체는 바람직하게 방사선을 방출하는 활성층을 갖는다. 상기 활성층은 방사선을 발생하기 위해 바람직하게 pn-접합부(pn-junction), 이중 헤테로 구조물, 단일 양자 웰 구조물(SQW, single quantum well) 또는 다중 양자 웰 구조물(MQW, multi quantum well)을 갖는다.
반도체 몸체는 바람직하게 질화물(nitride)-, 인화물(phosphide)- 또는 비화물(arsenide)-화합물 반도체를 기본으로 한다. 바람직하게 반도체 몸체는 박막 반도체 몸체로 설계되어 있다. 박막 반도체 몸체는 특히 그 제조 공정 동안에 성장 기판이 분리된 반도체 몸체이다.
본 발명에 따른 광전자 소자의 한 가지 바람직한 실시 예에서 금속 피복 마운드는 소위 "스터드 범프(studbump)"이다. 스터드 범프는 예를 들어 선(wire), 바람직하게는 압착된 금선(Au-wire)이다. 상기 선은 특히, 바람직하게는 콘택팅 패드로서 형성된 반도체 몸체의 접속 영역 상에 배치되어 있다. 스터드 범프들은 당업자에게 공지되어 있기 때문에 본 발명에서는 상세하게 설명되지 않는다.
본 발명에 따른 광전자 소자의 한 가지 바람직한 추가 실시 예에서, 금속 피복 마운드는 소위 솔더 볼(solder-ball), 예를 들면 솔더링 소구체(soldering globule) 또는 "플립 칩 범프(flip chip bump)"이다. 이 경우 솔더링 소구체는 바람직하게 접속 영역 상에 납땜될 수 있는 각각의 금속 바디이다. 특히, 솔더링 소구체는 단지 볼 모양의 바디만을 의미하는 것은 아니다. 또한, 예를 들어 폴(pole)형 바디 등과 같은 구형에 가까운 각각의 바디도 솔더링 소구체를 의미할 수 있다. 이 경우에는 방사면으로부터 떨어져서 마주하는 표면상에서만 라운딩(rounding)을 갖는 바디도 솔더링 소구체라는 용어 범주에 속한다. 본 출원서의 범위에서는 원통형 바디도 솔더링 소구체라는 용어의 범주에 속한다. 솔더 볼들, 즉 솔더링 소구체들 및 플립 칩 범프들은 당업자에게 공지되어 있으므로 본 발명에서는 상세하게 설명되지 않는다.
본 발명에 따른 광전자 소자의 한 가지 바람직한 실시 예에서, 금속 피복은 니켈-금 화합물(Ni/Au-화합물) 및/또는 니켈-팔라듐 화합물(Ni/Pd-화합물)을 포함한다.
바람직하게 상기 금속 피복 마운드가 전도성을 띠고 반도체 몸체의 전기 접속 영역을 평면 도체 구조물에 연결함으로써, 반도체 몸체는 상기 금속 피복 마운드에 의해 도전 접촉된다. 절연 층은 바람직하게 금속 피복 마운드의 영역에서 관통구를 갖고, 상기 금속 피복 마운드는 상기 관통구를 완전히 관통한다.
본 발명에 따른 광전자 소자의 한 가지 바람직한 추가 실시 예에서, 절연 층은 반도체 몸체에 의해서 방출된 방사선에 대해 투과성을 갖는다. 바람직하게는 상기 절연 층이 반도체 몸체에 의해서 방출된 방사선에 대해 적어도 부분적으로 방사선 투과성을 갖는다. 따라서, 반도체 몸체에 의해서 방출된 방사선은 눈에 띄는 광학적 손실 없이 상기 절연 층에 의해 감결합될 수 있다. 바람직하게는 절연 층 내에서 반도체 몸체에 의해서 방출된 방사선의 흡수율이 감소될 수 있으며, 그 결과 소자의 효율이 바람직하게 상승된다.
절연 층은 바람직하게 박막, 래커 또는 폴리머 층이다.
본 발명에 따른 광전자 소자의 한 가지 바람직한 추가 실시 예에서, 절연 층 내에는 변환 물질이 배치되어 있다.
절연 층 내에 있는 변환 물질은 바람직하게 적어도 부분적으로 반도체 몸체에 의해서 방출되는 방사선을 흡수하고 그리고 다른 파장 범위에 있는 2차 방사선을 재방출한다. 그로 인해 상기 소자는 반도체 몸체에 의해서 방출된 방사선 및 변환 물질의 2차 방사선을 포함하는 혼합 방사선을 방출한다. 그럼으로써, 바람직하게는 예를 들어 백색의 색 위치에서 혼합 방사선을 방출하는 소자가 형성될 수 있다.
본 발명에 따른 광전자 소자의 한 가지 바람직한 추가 실시 예에서, 적어도 하나의 추가 반도체 몸체는 기판상에 배치되어 있다. 특히, 상기 추가 반도체 몸체는 반도체 몸체로부터 가로 방향으로 이격되어 배치되어 있다. 상기 추가 반도체 몸체는 바람직하게 제 1 반도체 몸체와 같이 형성되어 있다. 특히, 상기 추가 반도체 몸체는 적어도 하나의 전기 접속 영역이 그 위에 배치된 방사선 방출면을 가지며, 상기 전기 접속 영역 상에는 금속 피복 마운드가 배치되어 있다. 또한, 상기 추가 반도체 몸체는 적어도 부분적으로 절연 층과 연결되어 있으며, 이 경우 금속 피복 마운드는 절연 층을 관통하며, 특히 상기 절연 층보다 더 돌출한다.
바람직하게 상기 반도체 몸체 및 추가 반도체 몸체는 하나의 추가 평면 도체 구조물에 의해 도전성으로 상호 접속되어 있다.
반도체 몸체를 도전성으로 상호 접속시키는 추가의 평면 도체 구조물에 의해서는 특히 바람직하게 콤팩트한 모듈이 제공될 수 있는데, 그 이유는 상기 반도체 몸체가 공간 절약 방식으로 기판 위에 배치될 수 있기 때문이다. 그럼으로써 소자의 바닥 면이 바람직하게 감소된다.
광전자 모듈을 제조하기 위한 본 발명에 따른 방법은 특히 하기의 단계들을 포함한다:
a) 방사선 방출면과 마주한 반도체 몸체의 면을 기판상에 배치하는 단계,
b) 상기 반도체 방출면 위에 배치된 상기 반도체 몸체의 전기 접속 영역 상에 금속 피복 마운드를 제공하는 단계,
c) 상기 금속 피복 마운드가 절연 층보다 더 돌출하도록 상기 반도체 몸체상에 절연 층을 후속 제공하는 단계.
따라서 반도체 몸체상에 절연 층을 제공하기 전에, 상기 반도체 몸체의 전기 접속 영역이 금속 피복 마운드("bumps")를 갖는다. 후속해서 절연 층, 바람직하게는 박막의 제공이 이루어지고, 그 결과 절연 층 제공 후, 금속 피복 마운드가 상기 절연 층의 표면으로부터 외부로 돌출한다. 반도체 몸체의 전기 접속 영역 위에서 절연 층의 레이저 어블레이션이 바람직하게 생략되고, 그로 인해 반도체 몸체의 접속 영역의 손상이 바람직하게 방지될 수 있다. 특히, 바람직하게는 균일하고 장애 없는 접속 영역 표면이 달성될 수 있으며, 상기 접속 영역 표면은 바람직하게 반도체 몸체의 작동 성능에 부정적인 영향을 미치지 않는다.
특히, 통상적으로 레이저 어블레이션 프로세스에 의해 적어도 부분적으로 발생하는, 반도체 몸체의 접속 영역의 손상이 방지되는 개선된 제조 방법이 가능해질 수 있다. 또한, 반도체 몸체의 접속 영역의 노출 방법 단계, 특히 반도체 몸체의 접속 영역 위에서의 절연 층 분리, 바람직하게는 절연 층 제거 방법 단계가 본 발명에 따른 방법 범주에 속함으로써, 간략화된 제조 방법이 달성될 수 있다.
반도체 몸체의 접속 영역 상에 금속 피복 마운드를 형성하기 위해서는, 바람직하게 하기의 방법들이 적용된다:
－ 실크 스크린 프린팅 프로세스(silk screen printing-process),
－ 리플로우 프로세스(reflow-process),
－ 솔더 볼 배치(solder ball-placement).
금속 피복 마운드는 바람직하게 스터드 범프 또는 솔더 볼이며, 이 경우 전기 접속 영역 상에 상기 금속 피복 마운드를 배치하기 위해서는 바람직하게 접착 프로세스 또는 납땜 프로세스가 적용된다.
금속 피복 마운드가 절연 층의 절연 물질을 갖지 않는 방식으로, 반도체 몸체, 기판 및 금속 피복 마운드 상에 절연 층을 배치하기 위해서는 예를 들어 하기의 방법들이 적용된다:
－ 절연 층, 특히 박막을 상응하는 압력으로 적층하는 방법,
－ 금속 피복 마운드 영역 내에 리세스를 형성하여 절연 물질을 실크 스크린 프린팅하는 방법,
－ 반도체 몸체의 접속 영역 내에 리세스를 형성하여 또는 리세스 형성하지 않고 절연 물질을 몰딩하는 방법.
－ 금속 피복 마운드 상에 절연 층을 가압하는 방법으로서, 상기 방법으로 인해서는 상기 금속 피복 마운드가 상기 절연 층을 완전히 관통하여 가압 된다.
금속 피복 마운드 또는 금속 피복 마운드들이 절연 층 재료를 갖지 않고, 그러나 반도체 몸체 및 기판이 상기 금속 피복 마운드 외부의 영역들에서 상기 절연 층에 의해 둘러싸이도록, 특히 커버 되도록 절연 층은 바람직하게 각각 제공된다.
그럼에도, 절연 층 제공 후 금속 피복 마운드 상에는 상기 절연 층의 잔류물들이 존재할 수 있으며, 따라서 상기 금속 피복 마운드는 스탬프 프로세스, 연삭 프로세스 또는 플라이컷 프로세스(flycut process)에 의해 계속 노출될 수 있고, 그 결과 반도체 몸체의 전기 콘택팅이 금속 피복 마운드에 의해 가능하게 된다. 특히, 절연 층은 금속 피복 마운드 위에서 잔류물 없이 개방될 수 있다.
또한, 반도체 몸체는 방사선 방출면 위에 추가의 접속 영역들을 가질 수 있으며, 상기 접속 영역들 위에는 각각 하나의 금속 피복 마운드가 제공되며, 이러한 경우에는 절연 층이 금속 피복 마운드의 영역들에서 각각 하나의 관통구를 가지며, 그 결과 금속 피복 마운드들이 절연 층을 각각 완전히 관통한다.
따라서, 상기와 같은 유형의 방법에 의해 제조된 소자는 적어도 하나의 반도체 몸체를 포함하고, 상기 반도체 몸체는 금속 피복 마운드들의 영역들 포함하여 바람직하게는 완전히 절연 층에 의해 둘러싸여 있다. 또한, 반도체 몸체상에 절연 층을 제공하는 방법 단계는 마찬가지로 반도체 몸체 장착 영역 또는 반도체 몸체 장착 영역들 외부에 존재하는 기판 영역들 내에 있는 기판상에 절연 층을 제공하는 것을 포함할 수도 있다.
반도체 몸체 및 기판상에 절연 층을 제공한 후에는 계속해서 평면 도체 구조물 또는 예컨대 금속 구조물들로 된 평면 도체 구조물들이 제공된다. 이와 관련한 가능한 방법은 예를 들어 간행물 DE 103 53 679 A1호를 통해 당업자에게 공지되어 있으며, 상기 문서의 공개 내용은 본 출원서에 인용의 형태로 명시적으로 포함된다.
본 발명에 따른 광전자 소자 그리고 본 발명에 따른 광전자 소자를 제조하기 위한 방법의 추가의 특징들, 장점들, 바람직한 실시 예들 그리고 합목적성은 도 1 내지 도 3과 연관하여 설명된 아래의 실시 예들로부터 드러난다.
도 1 내지 도 3은 각각 본 발명에 따른 소자의 실시 예들을 개략적인 횡단면도이다.
동일한 또는 동일한 작용을 하는 구성 부품에는 각각 동일한 도면 부호가 제공되었다. 도면에 도시된 구성 부품들 그리고 상기 구성 부품들의 상호 크기 비율은 척도에 맞는 것으로 간주 될 수 없다.
도 1에는 광전자 소자가 도시되어 있으며, 상기 광전자 소자는 기판(1) 및 상기 기판 위에 배치된 반도체 몸체(2)를 포함한다. 상기 반도체 몸체(2)는 바람직하게 전자기 방사선의 발생하기 위해 방사선을 방출하는 활성층을 포함한다. 예를 들어 반도체 몸체(2)는 반도체 칩, 바람직하게는 발광 다이오드(LED) 또는 레이저 다이오드다.
도 1의 실시 예에서, 반도체 몸체(2)는 기판(1) 쪽을 향하는 측면 상에 접촉면(23)을 갖는다. 특히, 반도체 몸체는 상기 접촉면(23)을 통해서, 기판(1) 위에 배치된 도체 레일들 또는 이러한 경우 도전성 재료를 포함하는 기판(1)과 도전 접촉되어 있다.
기판(1)으로부터 떨어져서 마주하는 반도체 몸체(2)의 측면 상에는 방사선 방출면(20)이 배치되어 있다. 상기 방사선 방출면(20)에 의해, 바람직하게는 활성층에 의해서 방출된 방사선의 대부분이 반도체 몸체(2)로부터 감결합된다. 반도체 몸체(2)에 의해서 방출된 방사선은 실시 예들(1 내지 3)에서 각각 화살표로 도시되어 있다.
반도체 몸체(2)의 방사선 방출면(20) 위에는 전기 접속 영역(22)이 배치되어 있다. 도 1의 실시 예에는 전기 접속 영역(22)이 방사선 방출면(20)의 한 측면 영역에 배치됨으로써, 상기 전기 접속 영역은 반도체 몸체(2)에 의해서 방출된 방사선을 필수적으로 투과시킬 필요는 없다.
전기 접속 영역(22) 상에는 금속 피복 마운드(3)가 배치되어 있다. 상기 금속 피복 마운드(3)는 예를 들어 스터드 범프, 솔더 볼 또는 솔더링 소구체일 수 있다. 특히 금속 피복 마운드는 도전성 재료를 포함한다. 금속 피복 마운드(3)는 바람직하게 소자의 개별 구성 부품이다. 특히 금속 피복 마운드(3)는 반도체 몸체(2)의 전기 접속 영역(22)과는 별도로 분리되어 있다. 금속 피복 마운드(3)는 바람직하게 니켈-금 화합물을 포함한다.
반도체 몸체(2) 위, 특히 방사선 방출면(20) 위에는 절연 층(4)이 배치되어 있다. 상기 절연 층(4)은 특히 반도체 몸체(2)를 둘러싸는 영역들 내에 있는 기판(1) 위에도 배치되어 있다.
바람직하게 절연 층(4)은 전기 접속 영역(22)을 포함하여 반도체 몸체(2)를 완전히 둘러싼다. 바람직하게 상기 절연 층은 반도체 몸체(2)에 의해서 방출된 방사선을 투과시키거나 또는 적어도 부분적으로 투과시키며, 그 결과 반도체 몸체(2)에 의해서 방출된 방사선이 방사선 방출면(20)에서 소자(10)로부터 감결합될 수 있다.
금속 피복 마운드(3)는 절연 층(4)보다 더 돌출한다. 특히, 금속 피복 마운드(3) 영역 내에는 절연 층(4)이 배치되어 있지 않다. 방사선 방출면(20) 위에 있는 금속 피복 마운드(3)의 높이는 바람직하게 방사선 방출면(20) 위에 있는 절연 층(4) 높이보다 더 크다. 특히, 금속 피복 마운드(3) 위에는 절연 층(4), 특히 상기 절연 층(4)의 절연 물질이 배치되어 있지 않다.
상기 절연 층(4) 위에는, 반도체 몸체(2)의 평면 접촉을 위해 평면 도체 구조물(5)이 배치되어 있다. 상기 평면 도체 구조물(5)은 특히 금속 피복 마운드(3)에 의해 반도체 몸체(2)의 전기 접속 영역(22)과 도전성으로 접속되어 있다. 금속 피복 마운드(3)는 바람직하게 평면 도체 구조물(5) 및 접속 영역(22)과는 분리된 소자(10)의 개별 구성 부품이다.
반도체 몸체(2)는 바람직하게 기판(1) 쪽을 향하는 반도체 몸체(2)의 측면 상에 있는 접촉면(23)을 이용해서 그리고 전기 접속 영역(22)을 이용해서 금속 피복 마운드(3) 및 평면 도체 구조물(5)에 의해 도전 접촉될 수 있다.
도 1의 실시 예에서는 전기 접속 영역(22), 금속 피복 마운드(3) 및 평면 도체 구조물(5)이 반도체 몸체(2)의 방사선 방출면(20)의 측면 영역에 배치되어 있기 때문에, 반도체 몸체(2)에 의해서 방출된 방사선의 소자(10)로부터의 감결합은 이러한 구성 부품들에 의해서는 거의 나쁜 영향을 받지 않는데, 특히 방사선 감결합이 감소되지 않는다. 평면 접촉 구조물들 그리고 금속 피복 마운드(3) 및 접속 영역(22)의 측면 배치에 의해서는 소자의 구성 부품들 내에서 발생할 수 있는 흡수 과정이 감소될 수 있으며, 이로 인해 바람직하게는 소자의 방사선 효율이 개선된다.
특히, 도 1의 실시 예가 갖는 장점은, 반도체 몸체(2)의 전기 접속 영역(22)이 균일하고 장애 없는 표면을 갖는다는 것이다. 상기 전기 접속 영역(22)의 균일하고 장애 없는 표면은 절연 층(4)으로부터 상기 접속 영역(22)을 노출하기 위한 종래 방식의 레이저 어블레이션이 요구되지 않음으로써 이루어지는데, 그 이유는 전기 접속 영역(22)이 금속 피복 마운드(3)(상기 금속 피복 마운드는 절연 층(4)보다 더 큰 높이를 가짐)에 의해 평면 도체 구조물(5)과 도전성으로 접속되어 있기 때문이다.
도 1에 따른 광전자 소자를 제조하기 위한 방법은, 특히 하기의 방법 단계들을 포함한다:
방사선 방출면(20)과 마주하는 측면을 갖는 반도체 몸체(2)를 기판(1) 상에 제공하는 단계, 방사선 방출면(20) 상에 배치된 상기 반도체 몸체(2)의 전기 접속 영역(22) 상에 금속 피복 마운드(3)를 후속 제공하는 단계, 그리고 상기 금속 피복 마운드(3)가 절연 층(4)보다 더 돌출하도록 반도체 몸체(2) 상에 절연 층(4)을 후속 제공하는 단계.
상기와 같은 방식의 제조 방법은 특히 절연 층(4)으로부터 접속 영역(22)을 노출시키는 과정이 필수적이지 않다는 장점을 갖는데, 그 이유는 전기 접촉이 절연 층(4)보다 더 돌출하는 금속 피복 마운드(3)에 의해서 이루어지기 때문이다. 이로 인해 바람직하게는 접속 영역(22)이 예를 들어 레이저 어블레이션 프로세스에 의해 손상되지 않으며, 그 결과 균일하고 장애 없는 접속 영역 표면이 구현된다.
이 경우 절연 층(4)은 금속 피복 마운드(3)가 절연 층(4)의 표면보다 더 돌출하도록 제공된다. 특히, 금속 피복 마운드(3)는 절연 층(4)을 완전히 관통한다. 상기와 같은 효과는 예를 들어 하기의 방법들 중 하나의 방법에 의해 구현될 수 있다:
－ 절연 층(4), 특히 박막을 상응하는 압력으로 적층하는 방법,
－ 금속 피복 마운드(3) 영역 내에 리세스들을 형성하여 절연 재료를 실크 스크린 프린팅하는 방법,
－ 절연 재료를 몰딩하는 방법,
－ 금속 피복 마운드(3)가 절연 층(4) 안으로 가압 되도록, 즉 상기 금속 마운드가 상기 절연 층(4)을 바람직하게는 완전히 관통하도록, 소자(10) 상에 상기 절연 층(4)을 가압하는 방법.
상기와 같은 방법에서는, 절연 층(4) 제공 후에 금속 피복 마운드(3)가 바람직하게 절연 층(4)의 절연 물질을 포함하지 않는다. 그럼에도, 상기 금속 피복 마운드(3)가 절연 층(4)을 완전히 관통할 필요가 없는 경우, 상기 절연 층(4)의 절연 물질은 예를 들어 스탬프 프로세스, 연삭 프로세스, 레이저 어블레이션, 플라즈마 프로세스 또는 플라이컷 프로세스에 의해 금속 피복 마운드(3) 영역 내에서 잔류물 없이 제거될 수 있다.
금속 피복 마운드(3)는 예를 들어 실크 스크린 프린팅 프로세스 또는 리플로우 프로세스에 의해 전기 접속 영역(22) 상에 제공된다. 대안적으로는 금속 피복 마운드(3)가 접착 프로세스 또는 납땜 프로세스에 의해 접속 영역(22) 상에 제공될 수 있다. 이러한 경우 금속 피복 마운드(3)는 바람직하게 솔더 볼("솔더 볼 배치(solder-ball-placement)")이다.
평면 도체 구조물(5)을 절연 층(4) 상에 배치하는 방법은 예를 들면 간행물 DE 103 53 679 A1호를 통해 당업자에게 공지되어 있으므로 본 발명에서는 상세하게 설명되지 않는다.
도 2에는 본 발명에 따른 광전자 소자의 한 가지 추가 실시 예가 도시되어 있다. 도 2의 실시 예는 절연 층(4) 내에 변환 물질(6)이 배치됨으로써 도 1의 실시 예와 구별된다. 상기 변환 물질(6)은 반도체 몸체(2)에 의해서 방출된 방사선의 적어도 일부분을 흡수하고, 반도체 몸체(2)에 의해서 방출된 방사선의 파장 범위와는 다른 파장 범위를 갖는 2차 방사선을 재방출한다. 이로 인해 바람직하게 반도체 몸체(2)에 의해서 방출된 방사선 및 2차 방사선을 포함하는 혼합 방사선을 갖는 소자가 구현될 수 있다. 그럼으로써, 예를 들면 백색 광을 방출하는 소자가 달성될 수 있다.
그 외에는 도 2의 실시 예와 도 1의 실시 예가 일치한다.
도 3은 본 발명에 따른 소자의 한 가지 추가 실시 예를 도시한다. 추가의 반도체 몸체(2b)가 기판(1) 상에 배치된다는 점에서 도 3의 실시 예는 도 1에 도시된 실시 예와는 구별된다. 특히, 반도체 몸체(2a) 및 상기 추가의 반도체 몸체(2b)는 서로 나란히 배치되어 있다. 바람직하게 상기 반도체 몸체들(2a, 2b)은 서로 극미한 간격을 갖는다.
상기 추가의 반도체 몸체(2b)는 바람직하게 반도체 몸체(2a)와 동일하게 형성된다. 특히 상기 추가의 반도체 몸체(2b)는 기판(1)과 마주 보는 방사선 방출면(20b)을 갖는다. 또한, 상기 추가의 반도체 몸체(2b)는 전기 접속 영역들(22)을 갖고, 상기 접속 영역들 상에는 각각 하나의 금속 피복 마운드(3)가 배치되어 있다. 기판(1)으로부터 떨어져서 마주하는 반도체 몸체(2b)의 측면에는 절연 층(4)이 배치되어 있으며, 상기 절연 층은 반도체 몸체(2b)를 적어도 부분적으로 둘러싼다. 금속 피복 마운드(3)가 절연 층(4)보다 더 돌출함으로써, 상기 금속 피복 마운드(3)에 의해 전기 접속 영역들(22)이 도전 접촉될 수 있다.
도 1에 도시된 실시 예와의 차이점은 반도체 몸체들(2a, 2b)이 각각 방사선 방출면(20a, 20b) 상에서 2개의 전기 접속 영역(22)을 갖는다는 것이며, 상기 접속 영역들 상에는 각각 하나의 금속 피복 마운드(3)가 배치되어 있다. 반도체 몸체들(2a, 2b)의 전기 접촉을 위해 도 1 및 도 2에 도시된 실시 예와 같은 접촉면(23)은 도 3의 실시 예에서는 필수적이지 않다.
전기 접속 영역들(22) 그리고 금속 피복 마운드들(3)은 바람직하게 방사선 방출면(20a)의 마주 놓인 측면들 상에, 특히 각각 방사선 방출면(20a, 20b)의 가장자리 영역에 배치되어 있다.
반도체 몸체(2a) 및 추가의 반도체 몸체(2b)는 추가의 평면 도체 구조물(5c)에 의해 전기적으로 상호 연결되어 있다. 특히, 반도체 몸체(2a)의 금속 피복 마운드들 중 하나의 금속 피복 마운드(3)는, 상기 추가의 평면 도체 구조물(5c)에 의해 추가의 반도체 몸체(2b)의 금속 피복 마운드들 중 하나의 금속 피복 마운드(3)와 전기 접촉한다. 각각 다른 반도체 몸체(2a, 2b)와는 도전성으로 접속되지 않는 금속 피복 마운드들(3)은 각각 하나의 평면 도체 구조물(5a, 5b)과 연결됨으로써, 반도체 몸체들(2a, 2b)은 전기 접속 면들(22) 및 금속 피복 마운드들(3)을 이용하여 평면 도체 구조물들(5a, 5b, 5c)에 의해 전기적으로 접촉될 수 있으며, 특히 외부로부터 전기적으로 연결될 수 있다.
따라서, 도 3의 소자(10)는 다수의, 특히 2개의 반도체 몸체(2a, 2b)를 포함하며, 상기 반도체 몸체들은 서로 전기 접속될 수 있고 평면 도체 구조물들(5a, 5b)에 의해서 외부로부터 전기적으로 연결될 수 있다. 상기와 같은 방식의 콘택팅에 의해서는, 서로 극미한 간격으로 다수의 반도체 몸체(2a, 2b)를 포함하는 소자들(10)이 구현될 수 있으며, 그 결과 바람직하게는 상기와 같은 유형의 소자(10)의 바닥 면이 축소된다. 그럼으로써, 다수의 반도체 몸체들을 갖는 소형화된 소자들(10)이 구현될 수 있다.
그 외에는 도 3의 실시 예와 도 1의 실시 예가 일치한다.
본 발명은 실시 예들을 참조하는 상세한 설명으로 인해 상기 실시 예들에만 한정되지 않고, 오히려 각각의 새로운 특징 그리고 각각의 특징 조합을 포함하며, 상기 특징 또는 상기 특징 조합 자체가 특허청구범위 또는 실시 예들에 명시적으로 기재되어 있지 않더라도, 특히 각각의 특징 조합은 특허청구범위에 포함된 것으로 간주한다.

Claims (15)

  1. 방사선 방출면(20)을 갖는 하나 이상의 반도체 몸체(2)를 포함하는 광전자 소자(10)로서,
    상기 방사선 방출면(20)과 마주한 상기 반도체 몸체의 면이 기판(1) 상에 배치되어 있고,
    금속 피복 마운드(metallization mound)(3)가 그 위에 배치된 하나 이상의 전기 접속 영역(22)이 상기 방사선 방출면(20) 상에 배치되어 있으며,
    상기 반도체 몸체(2)가 적어도 부분적으로 절연 층(4)을 갖고, 상기 금속 피복 마운드(3)는 상기 절연 층(4)보다 더 돌출하며, 그리고
    상기 절연 층(4) 위에는 상기 반도체 몸체(2)의 평면 콘택팅을 위해 하나 이상의 평면 도체 구조물(5)이 배치되어 있고, 상기 도체 구조물이 상기 금속 피복 마운드(3)에 의해 상기 전기 접속 영역(22)과 도전성으로 접속되어 있는,
    광전자 소자.
  2. 제 1 항에 있어서,
    상기 금속 피복 마운드(3)가 스터드 범프(studbump)인,
    광전자 소자.
  3. 제 1 항에 있어서,
    상기 금속 피복 마운드(3)가 솔더-볼(solder ball)인,
    광전자 소자.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 금속 피복 마운드(3)가 니켈-금(Ni/Au)-화합물 및/또는 니켈-팔라듐(Ni/Pd)-화합물을 포함하는,
    광전자 소자.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 절연 층(4)이 상기 반도체 몸체(2)에 의해서 방출된 방사선을 투과시키는,
    광전자 소자.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 절연 층(4) 내에 변환 물질(6)이 배치되어 있는,
    광전자 소자.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    적어도 하나의 추가 반도체 몸체(2b)가 상기 기판(1) 상에 배치되어 있는,
    광전자 소자.
  8. 제 7 항에 있어서,
    반도체 몸체(2a) 및 상기 추가의 반도체 몸체(2b)가 추가의 평면 도체 구조물(5c)에 의해 도전성으로 상호 접속되어 있는,
    광전자 소자.
  9. 광전자 소자(10)를 제조하기 위한 방법으로서,
    a) 방사선 방출면(20)과 마주한 반도체 몸체(2)의 면을 기판(1) 상에 배치하는 단계,
    b) 상기 반도체 방출면(20) 위에 배치된 상기 반도체 몸체(2)의 전기 접속 영역(22) 상에 금속 피복 마운드(3)를 제공하는 단계,
    c) 상기 금속 피복 마운드(3)가 상기 절연 층(4)보다 더 돌출하도록 상기 반도체 몸체(2) 상에 절연 층(4)을 후속하여 제공하는 단계
    를 포함하는,
    광전자 소자를 제조하기 위한 방법.
  10. 제 9 항에 있어서,
    상기 방법 단계 b)가 실크 스크린 프린팅 프로세스(silk screen printing-process) 또는 리플로우 프로세스(reflow-process)를 포함하는,
    광전자 소자를 제조하기 위한 방법.
  11. 제 9 항에 있어서,
    상기 금속 피복 마운드(3)가 솔더 볼이고, 상기 방법 단계 b)가 납땜 공정을 포함하는,
    광전자 소자를 제조하기 위한 방법.
  12. 제 9 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 방법 단계 c)가 상기 절연 층(4)을 압력으로 적층하는 방법을 포함하는,
    광전자 소자를 제조하기 위한 방법.
  13. 제 9 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 방법 단계 c)가 실크 스크린 프린팅 방법 또는 몰딩 방법을 포함하는,
    광전자 소자를 제조하기 위한 방법.
  14. 제 9 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 방법 단계 c)에서 상기 절연 층(4)을 상기 금속 피복 마운드(3) 상에 가압하는,
    광전자 소자를 제조하기 위한 방법.
  15. 제 9 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 방법 단계 c)가 스탬프 프로세스, 연삭 프로세스, 레이저 어블레이션, 플라즈마 프로세스 또는 플라이컷 프로세스를 이용해서 상기 금속 피복 마운드(3)를 노출하는 공정을 포함하는,
    광전자 소자를 제조하기 위한 방법.
KR1020127008647A 2009-09-03 2010-08-05 반도체 몸체, 절연 층 및 평면 도체 구조물을 갖는 광전자 소자 그리고 상기 광전자 소자를 제조하기 위한 방법 KR20120055723A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102009039890A DE102009039890A1 (de) 2009-09-03 2009-09-03 Optoelektronisches Bauelement mit einem Halbleiterkörper, einer Isolationsschicht und einer planaren Leitstruktur und Verfahren zu dessen Herstellung
DE102009039890.2 2009-09-03

Publications (1)

Publication Number Publication Date
KR20120055723A true KR20120055723A (ko) 2012-05-31

Family

ID=43086284

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127008647A KR20120055723A (ko) 2009-09-03 2010-08-05 반도체 몸체, 절연 층 및 평면 도체 구조물을 갖는 광전자 소자 그리고 상기 광전자 소자를 제조하기 위한 방법

Country Status (8)

Country Link
US (1) US20120228663A1 (ko)
EP (1) EP2474048A1 (ko)
JP (1) JP5675816B2 (ko)
KR (1) KR20120055723A (ko)
CN (1) CN102484171B (ko)
DE (1) DE102009039890A1 (ko)
TW (1) TWI451599B (ko)
WO (1) WO2011026709A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130181351A1 (en) * 2012-01-12 2013-07-18 King Dragon International Inc. Semiconductor Device Package with Slanting Structures
US20130214418A1 (en) * 2012-01-12 2013-08-22 King Dragon International Inc. Semiconductor Device Package with Slanting Structures
US20130181227A1 (en) * 2012-01-12 2013-07-18 King Dragon International Inc. LED Package with Slanting Structure and Method of the Same
TWI751809B (zh) 2020-11-18 2022-01-01 隆達電子股份有限公司 增進接合良率的發光二極體結構

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2888385B2 (ja) * 1991-08-22 1999-05-10 京セラ株式会社 受発光素子アレイのフリップチップ接続構造
US6547249B2 (en) * 2001-03-29 2003-04-15 Lumileds Lighting U.S., Llc Monolithic series/parallel led arrays formed on highly resistive substrates
TWI249148B (en) * 2004-04-13 2006-02-11 Epistar Corp Light-emitting device array having binding layer
US6885101B2 (en) * 2002-08-29 2005-04-26 Micron Technology, Inc. Methods for wafer-level packaging of microelectronic devices and microelectronic devices formed by such methods
US6876008B2 (en) * 2003-07-31 2005-04-05 Lumileds Lighting U.S., Llc Mount for semiconductor light emitting device
DE10353679A1 (de) 2003-11-17 2005-06-02 Siemens Ag Kostengünstige, miniaturisierte Aufbau- und Verbindungstechnik für LEDs und andere optoelektronische Module
KR101047683B1 (ko) * 2005-05-17 2011-07-08 엘지이노텍 주식회사 와이어 본딩이 불필요한 발광소자 패키징 방법
TWI331406B (en) * 2005-12-14 2010-10-01 Advanced Optoelectronic Tech Single chip with multi-led
KR100723247B1 (ko) * 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
US7439548B2 (en) * 2006-08-11 2008-10-21 Bridgelux, Inc Surface mountable chip
US20080121911A1 (en) * 2006-11-28 2008-05-29 Cree, Inc. Optical preforms for solid state light emitting dice, and methods and systems for fabricating and assembling same
US9159888B2 (en) * 2007-01-22 2015-10-13 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
US9024349B2 (en) * 2007-01-22 2015-05-05 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
DE102007011123A1 (de) * 2007-03-07 2008-09-11 Osram Opto Semiconductors Gmbh Licht emittierendes Modul und Herstellungsverfahren für ein Licht emittierendes Modul
TWI372478B (en) * 2008-01-08 2012-09-11 Epistar Corp Light-emitting device

Also Published As

Publication number Publication date
JP2013504187A (ja) 2013-02-04
TWI451599B (zh) 2014-09-01
CN102484171A (zh) 2012-05-30
DE102009039890A1 (de) 2011-03-10
EP2474048A1 (de) 2012-07-11
US20120228663A1 (en) 2012-09-13
JP5675816B2 (ja) 2015-02-25
WO2011026709A1 (de) 2011-03-10
CN102484171B (zh) 2015-01-14
TW201123540A (en) 2011-07-01

Similar Documents

Publication Publication Date Title
US10763245B2 (en) Optoelectronic component with a first potting material covering parts of a first optoelectronic semiconductor chip and a second potting material covering the first potting material
US9455375B2 (en) Light emitting device package including a substrate having at least two recessed surfaces
JP5378130B2 (ja) 半導体発光装置
US9058971B2 (en) Electro-optical module
US20050045903A1 (en) Surface-mounted light-emitting diode and method
US9224915B2 (en) Semiconductor light-emitting device, method for producing same, and display device
TWI557855B (zh) 封裝載板及其製作方法
KR20160008199A (ko) 광전자 컴포넌트를 포함하는 조명 디바이스
US10692825B2 (en) Light-emitting chip package
US20120056223A1 (en) Led package structure and packaging method thereof
US10199551B2 (en) Semiconductor light-emitting device
JP7080625B2 (ja) 発光装置
KR20120055723A (ko) 반도체 몸체, 절연 층 및 평면 도체 구조물을 갖는 광전자 소자 그리고 상기 광전자 소자를 제조하기 위한 방법
KR20130062985A (ko) 복사 방출 소자 및 복사 방출 소자의 제조 방법
JP2010225755A (ja) 半導体発光装置および半導体発光装置の製造方法
CN110085729B (zh) 光源模块
US20090173953A1 (en) Package with overlapping devices
CN117413370A (zh) 光电半导体部件及面板
KR102562064B1 (ko) 복수의 발광셀들을 갖는 발광 다이오드 및 그것을 갖는 발광 모듈
KR102403193B1 (ko) 금속 벌크를 포함하는 발광 소자
KR101675008B1 (ko) 광전자 모듈 그리고 광전자 모듈을 제조하기 위한 방법
CN118435477A (zh) 激光构件和用于制造激光构件的方法
KR20170064896A (ko) 발광 소자 패키지 및 이의 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application