KR102562064B1 - 복수의 발광셀들을 갖는 발광 다이오드 및 그것을 갖는 발광 모듈 - Google Patents

복수의 발광셀들을 갖는 발광 다이오드 및 그것을 갖는 발광 모듈 Download PDF

Info

Publication number
KR102562064B1
KR102562064B1 KR1020160079392A KR20160079392A KR102562064B1 KR 102562064 B1 KR102562064 B1 KR 102562064B1 KR 1020160079392 A KR1020160079392 A KR 1020160079392A KR 20160079392 A KR20160079392 A KR 20160079392A KR 102562064 B1 KR102562064 B1 KR 102562064B1
Authority
KR
South Korea
Prior art keywords
light emitting
layer
type semiconductor
semiconductor layer
hole
Prior art date
Application number
KR1020160079392A
Other languages
English (en)
Other versions
KR20180000973A (ko
Inventor
오세희
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR1020160079392A priority Critical patent/KR102562064B1/ko
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to EP22203445.6A priority patent/EP4145543A1/en
Priority to EP20194164.8A priority patent/EP3767688B1/en
Priority to CN201911378761.XA priority patent/CN111128987A/zh
Priority to CN201780024878.0A priority patent/CN109075184B/zh
Priority to EP17792825.6A priority patent/EP3454372B1/en
Priority to PCT/KR2017/004420 priority patent/WO2017191923A1/ko
Publication of KR20180000973A publication Critical patent/KR20180000973A/ko
Priority to US16/158,305 priority patent/US10998479B2/en
Priority to US17/246,856 priority patent/US20210257528A1/en
Application granted granted Critical
Publication of KR102562064B1 publication Critical patent/KR102562064B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

복수의 발광셀들을 갖는 발광 다이오드 및 그것을 갖는 발광 모듈이 개시된다. 이 발광 다이오드는, 각각 n형 반도체층, p형 반도체층, 상기 n형 반도체층과 상기 p형 반도체층 사이에 배치된 활성층을 포함하고, 상기 p형 반도체층 및 상기 활성층을 관통하여 상기 n형 반도체층을 노출시키는 제1 관통홀 및 제2 관통홀을 갖는 제1 발광셀 및 제2 발광셀; 상기 제1 관통홀 및 상기 제2 관통홀을 노출시키는 개구부들을 갖고 상기 p형 반도체층에 콘택하는 반사 구조체들; 상기 제1 관통홀을 통해 상기 제1 발광셀의 n형 반도체층에 오믹 콘택하는 제1 콘택층; 상기 제2 관통홀을 통해 상기 제2 발광셀의 n형 반도체층에 오믹 콘택함과 아울러 상기 제1 발광셀 상의 반사 구조체에 접속하는 제2 콘택층; 상기 제1 및 제2 발광셀 상부에서 상기 제1 및 제2 콘택층을 덮는 수지층; 상기 수지층을 관통하여 상기 제1 콘택층에 전기적으로 접속되며, 상기 수지층 상에 돌출된 n 전극 패드; 및 상기 수지층을 관통하여 상기 제2 발광셀 상의 반사 구조체에 전기적으로 접속되며, 상기 수지층 상에 돌출된 p 전극 패드를 포함하고, 상기 제1 발광셀 및 제2 발광셀은 분리 영역에 의해 서로 분리된다.

Description

복수의 발광셀들을 갖는 발광 다이오드 및 그것을 갖는 발광 모듈{LIGHT EMITTING DIODE HAVING PLURALITY OF LIGHT EMITTING CELLS AND LIGHT EMITTING MODULE HAVING THE SAME}
본 발명은 무기 발광 다이오드에 관한 것으로, 특히 복수의 발광셀들을 갖는 발광 다이오드 및 그것을 갖는 발광 모듈에 관한 것이다.
무기 발광 다이오드는 n형 반도체층에서 공급된 전자와 p형 반도체층에서 공급된 정공이 활성층에서 재결합하여 광을 방출한다. 특히, 질화갈륨계 발광 다이오드가 디스플레이, 자동차 램프, 일반 조명 등의 여러 분야에서 자외선 또는 청색 영역의 광원으로 사용된다. 질화물 반도체를 포함하는 발광 다이오드는 수명이 길고, 소비 전력이 낮으며, 응답 속도가 빨라서, 그 사용 영역이 계속해서 확장되고 있다.
한편, 단일 기판 상에 복수의 발광셀들이 직렬 또는 병렬 연결된 발광 다이오드가 개발되고 있다. 발광셀들이 직렬 연결된 발광 다이오드는 복수의 발광셀들이 직렬 연결되기 때문에 상대적으로 고전압에서 구동할 수 있는 장점이 있다.
또한, 복수의 발광셀들을 병렬 연결한 발광 다이오드는 동일 면적의 단일의 셀에 전류를 공급하는 경우에 비해 전류를 복수의 발광셀들에 분산시킬 수 있으며, 이에 따라, 결함에 의한 전류 집중 문제를 완화할 수 있는 장점이 있다.
복수의 발광셀들은 기판 상에서 분리 영역에 의해 서로 분리되어 전기적으로 절연되며, 이러한 발광셀들이 커넥터를 이용하여 전기적으로 연결된다. 발광셀들을 전기적으로 분리하기 위해 아이솔레이션(isolation) 공정이 수행되는데, 커넥터의 연결을 위해 아이솔레이션 영역(분리 영역)은 완만한 경사면을 갖도록 형성된다. 그런데 완만한 경사면을 갖도록 분리 영역을 형성함에 따라 발광셀의 발광 면적이 상당히 감소하여 순방향 전압이 급격히 증가하며 광출력이 감소된다.
한편, 전류 분산, 방열 효율 및 광출력을 더욱 개선하기 위해 플립칩 구조의 발광 다이오드가 요구된다. 특히, 최근에는 웨이퍼 레벨에서 패키징 공정을 완료하여 별도의 패키징 공정을 수행할 필요가 없는 칩 스케일 패키지가 개발되고 있다. 칩 스케일 패키지는 일반 발광 다이오드 패키지와 마찬가지로 땜납 등을 이용하여 인쇄회로보드 등에 직접 실장되어 발광 모듈로 제작될 수 있으며, 백라이트 유닛 등 다양한 용도에 적합하게 사용될 수 있다.
본 발명이 해결하고자 하는 과제는, 복수의 발광셀들을 포함하면서도 발광 면적 감소를 완화할 수 있는 발광 다이오드 및 그것을 갖는 발광 모듈을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 전류 분산 성능이 우수하고 방열 효율 및 광 출력을 높일 수 있는 플립칩 구조에 적합한 발광 다이오드 및 그것을 갖는 발광 모듈을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 칩 스케일 패키지의 발광 다이오드를 제공하는 것이다.
본 발명의 일 실시예에 따른 발광 다이오드는, 각각 n형 반도체층, p형 반도체층, 상기 n형 반도체층과 상기 p형 반도체층 사이에 배치된 활성층을 포함하고, 상기 p형 반도체층 및 상기 활성층을 관통하여 상기 n형 반도체층을 노출시키는 제1 관통홀 및 제2 관통홀을 갖는 제1 발광셀 및 제2 발광셀; 상기 제1 관통홀 및 상기 제2 관통홀을 노출시키는 개구부들을 갖고 상기 p형 반도체층에 콘택하는 반사 구조체들; 상기 제1 관통홀을 통해 상기 제1 발광셀의 n형 반도체층에 오믹 콘택하는 제1 콘택층; 상기 제2 관통홀을 통해 상기 제2 발광셀의 n형 반도체층에 오믹 콘택함과 아울러 상기 제1 발광셀 상의 반사 구조체에 접속하는 제2 콘택층; 상기 제1 및 제2 발광셀 상부에서 상기 제1 및 제2 콘택층을 덮는 수지층; 상기 수지층을 관통하여 상기 제1 콘택층에 전기적으로 접속되며, 상기 수지층 상에 돌출된 n 전극 패드; 및 상기 수지층을 관통하여 상기 제2 발광셀 상의 반사 구조체에 전기적으로 접속되며, 상기 수지층 상에 돌출된 p 전극 패드를 포함하고, 상기 제1 발광셀 및 제2 발광셀은 분리 영역에 의해 서로 분리된다.
본 발명의 또 다른 실시예에 따른 발광 모듈은 인쇄회로보드; 상기 발광 다이오드를 포함하는 복수의 발광 다이오드; 및 상기 인쇄회로보드 상에 배치되며, 상기 복수의 발광 다이오드를 노출하는 관통형상의 캐비티를 갖는 스페이서를 포함하되, 상기 스페이서는 광 반사 재질을 포함한다.
본 발명의 실시예들에 따르면, 종래와 달리, n형 반도체층의 외측면들을 분리 영역에 비해 상대적으로 급격하게 경사지게 형성함으로써 발광 면적이 감소되는 것을 완화할 수 있으며, 이에 따라, 순방향 전압이 낮고, 광 출력이 개선된 발광 다이오드 및 그것을 갖는 발광 모듈이 제공될 수 있다.
나아가, 각 발광셀 상에 반사 구조체를 배치하고, 그 위에 n 전극 패드 및 p 전극 패드를 배치함으로써 플립칩 구조의 복수의 발광셀들을 갖는 발광 다이오드 및 그것을 갖는 발광 모듈이 제공된다.
또한, 수지층을 이용하여 n 전극 패드 및 p 전극 패드를 배치함으로써 별도의 패키징 공정이 필요 없는 칩 스케일 패키지가 제공될 수 있다.
또한, 광 반사 재질의 스페이서를 이용하여 광 효율이 높은 발광 모듈을 제공할 수 있다.
본 발명의 다양한 실시예들에 따른 기술적 효과 및 장점들에 대해서는 도면을 참조한 설명을 통해 뒤에서 더 상세하게 설명된다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 2는 도 1의 절취선 A-A 를 따라 취해진 개략적인 단면도이다.
도 3은 도 1의 절취선 B-B를 따라 취해진 개략적인 단면도이다.
도 4는 도 1의 절취선 C-C를 따라 취해진 개략적인 단면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 6은 본 발명의 일 실시예에 따른 발광 다이오드의 제조 방법을 설명하기 위한 개략적인 평면도이다.
도 7은 본 발명의 일 실시예에 따른 발광 다이오드를 포함하는 발광 소자를 설명하기 위한 개략적인 평면도 및 단면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 개략적인 평면도 및 단면도이다.
도 9는 본 발명의 일 실시예에 따른 발광 다이오드를 포함하는 발광 모듈을 설명하기 위한 개략적인 사시도이다.
도 10은 도 9의 절취선 A1-A2를 따라 취해진 개략적인 단면도이다.
도 11 내지 도 14는 스페이서를 부착하는 다양한 방법을 나타낸 단면도들이다.
도 15는 본 발명의 일 실시예에 따른 디스플레이 장치를 설명하기 위한 부분 사시도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 개재된 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
본 발명의 일 실시예에 따른 발광 다이오드는, 각각 n형 반도체층, p형 반도체층, 상기 n형 반도체층과 상기 p형 반도체층 사이에 배치된 활성층을 포함하고, 상기 p형 반도체층 및 상기 활성층을 관통하여 상기 n형 반도체층을 노출시키는 제1 관통홀 및 제2 관통홀을 갖는 제1 발광셀 및 제2 발광셀; 상기 제1 관통홀 및 상기 제2 관통홀을 노출시키는 개구부들을 갖고 상기 p형 반도체층에 콘택하는 반사 구조체들; 상기 제1 관통홀을 통해 상기 제1 발광셀의 n형 반도체층에 오믹 콘택하는 제1 콘택층; 상기 제2 관통홀을 통해 상기 제2 발광셀의 n형 반도체층에 오믹 콘택함과 아울러 상기 제1 발광셀 상의 반사 구조체에 접속하는 제2 콘택층; 상기 제1 및 제2 발광셀 상부에서 상기 제1 및 제2 콘택층을 덮는 수지층; 상기 수지층을 관통하여 상기 제1 콘택층에 전기적으로 접속되며, 상기 수지층 상에 돌출된 n 전극 패드; 및 상기 수지층을 관통하여 상기 제2 발광셀 상의 반사 구조체에 전기적으로 접속되며, 상기 수지층 상에 돌출된 p 전극 패드를 포함하고, 상기 제1 발광셀 및 제2 발광셀은 분리 영역에 의해 서로 분리된다.
본 실시예에 따르면, 두개의 발광셀들이 서로 직렬 연결되어 하나의 발광 다이오드로 통합된다. 이에 따라, 상대적으로 높은 전압하에서 구동될 수 있어 광 출력을 높일 수 있다. 나아가, n 전극 패드 및 p 전극 패드가 하나의 수지층을 이용하여 제1 및 제2 발광셀들 상에 각각 배치된다. 따라서, n 전극 패드 및 p 전극 패드를 모두 갖는 별개의 발광 다이오드들을 이용하는 것에 비해 발광 다이오드들의 제조 및 설치와 관련된 공정을 단순화할 수 있다. 또한, 수지층을 이용함으로써 하우징 형성, 와이어 본딩, 몰딩 등의 별도의 패키징 공정 없이도 칩 스케일 패키지로서 직접 인쇄회로보드 등에 장착될 수 있다.
또한, 상기 n 전극 패드 및 p 전극 패드는 각각 평면도에서 보아 상기 제1 관통홀 및 제2 관통홀을 부분적으로 감싸는 형상을 가질 수 있다. 상기 제1 및 제2 관통홀에 의해 그 위에 형성된 수지층에 오목부들이 형성될 수 있다. 이에 더하여, n 전극 패드 및 p 전극 패드가 이들 오목부들을 감싸도록 형성됨으로써, n 전극 패드 및 p 전극 패드로 둘러싸인 영역에 상대적으로 깊은 오목부가 형성된다. 이에 따라, 상기 발광 다이오드를 땜납 등의 도전성 접착제를 이용하여 인쇄회로보드 등에 실장할 때, 땜납 등이 리플로우 공정에서 용융되어 외부로 흘러 넘치는 것을 방지할 수 있다.
몇몇 실시예들에 있어서, 제1 및 제2 발광셀들 상에는 제1 관통홀 및 제2 관통홀을 부분적으로 감싸는 n 전극 패드 및 p 전극 패드가 각각 하나씩 배치될 수 있다. 그러나 본 발명은 이에 한정되는 것은 아니며, 상기 n 전극 패드 및 p 전극 패드가 각각 상기 제1 관통홀 및 제2 관통홀을 부분적으로 감싸는 적어도 두 개의 부분을 포함할 수 있다. 즉, 각 발광셀 상에 배치된 전극 패드는 동일 극성의 전극 패드로 둘 이상의 부분으로 나뉘어질 수도 있다.
몇몇 실시예들에 있어서, 상기 제1 및 제2 관통홀들은 원형 형상을 가진다. 그러나 본 발명이 이에 반드시 한정되는 것은 아니며, 기다란 형상을 가질 수도 있다.
한편, 상기 제1 발광셀 및 제2 발광셀의 n형 반도체층들은 서로 마주보는 내측면 및 외부에 노출된 외측면들을 포함하되, 상기 적어도 하나의 외측면은 상기 내측면보다 급격하게 경사진다.
n형 반도체층의 외측면이 분리 영역의 내측면보다 급격하게 경사지므로, 기판 측면으로부터 n형 반도체층의 상면 가장자리까지의 수평 거리를 줄일 수 있다. 따라서 n형 반도체층의 상면 면적을 증가시킬 수 있으며, 이에 따라 발광 면적도 증가시킬 수 있다.
나아가, 상기 n형 반도체층들의 서로 마주보는 내측면들은 단차진 경사면을 가질 수 있다. 따라서, 상기 분리영역을 지나는 제2 콘택층의 신뢰성을 더욱 향상시킬 수 있다.
상기 제1 발광셀 및 제2 발광셀은 각각 상기 n형 반도체층의 일부 영역 상에 배치되고 상기 활성층과 상기 p형 반도체층을 포함하는 메사를 포함할 수 있다. 또한, 상기 제1 콘택층 및 제2 콘택층은 각각 상기 메사들의 둘레를 따라 상기 n형 반도체층의 외측면들과 상기 메사 사이의 영역에서 상기 n형 반도체층에 추가적으로 콘택할 수 있다. 제1 콘택층 및 제2 콘택층이 메사의 둘레를 따라 n형 반도체층에 콘택하므로 n형 반도체층 내에서 전류 분산 성능을 개선한다.
한편, 상기 발광 다이오드는, 상기 메사들 및 상기 반사 구조체들을 덮고 상기 메사들과 상기 제1 및 제2 콘택층들 사이에 배치된 하부 절연층을 더 포함할 수 있다. 상기 하부 절연층은 상기 제1 발광셀 상의 반사 구조체를 노출시키는 홀을 가질 수 있으며, 상기 제2 콘택층은 상기 홀을 통해 상기 제1 발광셀 상의 반사 구조체에 접속될 수 있다.
또한, 상기 제2 콘택층은 상기 분리 영역 상부를 거쳐 상기 제2 발광셀로부터 상기 제1 발광셀로 연장할 수 있다. 이때, 상기 분리 영역 상부에 위치하는 상기 제2 콘택층은 상기 메사들의 폭 내에 한정되어 배치될 수 있다.
제2 콘택층이 메사들의 폭 내에 한정되어 배치되므로, 제2 콘택층이 제1 발광셀의 n형 반도체층에 단락되는 것을 방지할 수 있다.
한편, 상기 제1 콘택층의 일부는 상기 제1 발광셀 상의 반사 구조체와 중첩하고, 상기 제2 콘택층의 일부는 상기 제2 발광셀 상의 반사 구조체와 중첩할 수 있다.
몇몇 실시예들에 있어서, 상기 발광 다이오드는, 상기 제2 발광셀 상에 한정되어 배치되며, 상기 하부 절연층을 관통하여 상기 제2 발광셀 상의 반사 구조체에 전기적으로 접속된 제3 콘택층을 포함하고, 상기 p 전극 패드는 상기 제3 콘택층을 통해 상기 제2 발광셀 상의 반사 구조체에 전기적으로 접속될 수 있다. n 전극 패드 및 p 전극 패드가 동일 레벨 상에 배치될 수 있다.
상기 제1, 제2, 및 제3 콘택층들은 동일 물질로 동일 공정에 의해 형성될 수 있다. 나아가, 상기 제1, 제2, 및 제3 콘택층들은 반사 금속층을 포함할 수 있다. 따라서, 활성층에서 방출된 광에 대한 반사 효율이 증가된다.
또한, 상기 하부 절연층은 분포 브래그 반사기를 포함할 수 있다. 상기 하부 절연층은 상기 반사 구조체의 상부 영역뿐만 아니라 상기 메사들의 가장자리 영역들 및 측면들을 모두 덮는다. 따라서, 활성층에서 방출되는 광은 대부분 반사 구조체 및 하부 절연층에 의해 반사될 수 있어 발광 다이오드의 광 출력이 향상될 수 있다.
또한, 상기 수지층은 상기 n 전극 패드로 채워진 제1 비아홀 및 상기 p 전극 패드로 채워진 제2 비아홀을 포함하고, 상기 제1 비아홀 및 제2 비아홀은 각각 평면도에서 보아 상기 제1 관통홀 및 제2 관통홀을 부분적으로 감쌀 수 있다. 따라서, n 전극 패드 및 p 전극 패드의 수평 단면 형상은 제1 비아홀 및 제2 비아홀의 수평 단면 형상과 동일할 수 있다. 다만, 수지층 상에 돌출된 n 전극 패드 및 p 전극 패드 부분들은 각각 제1 비아홀 및 제2 비아홀보다 더 클 수 있다.
상기 발광 다이오드는 또한, 상기 제1 발광셀 및 제2 발광셀이 배치된 기판을 더 포함하고, 상기 분리 영역은 상기 기판의 상면을 노출시킬 수 있다. 상기 기판은 상기 제1 발광셀 및 제2 발광셀의 n형 반도체층, 활성층 및 p형 반도체층을 성장시키기 위한 성장 기판일 수 있다.
본 발명의 또 다른 실시예에 따르면, 발광 모듈이 제공된다. 상기 발광 모듈은 인쇄회로보드; 상기 인쇄회로보드 상에 실장된 복수의 발광 다이오드; 및 상기 인쇄회로보드 상에 배치되며, 상기 복수의 발광 다이오드를 노출하는 관통형상의 캐비티를 갖는 스페이서를 포함하되, 상기 스페이서는 광 반사 재질을 포함한다. 여기서, 상기 복수의 발광 다이오드는 앞서 설명한 발광 다이오드를 포함한다.
본 실시예에 따르면, 앞서 설명한 기술적 특징을 갖는 발광 다이오드를 채택함으로써 높은 광 출력을 제공할 수 있다. 나아가, 광 반사 재질의 스페이서를 채택함으로써 도광판 등의 인접 재료의 변형에 의해 발광 다이오드가 손상받는 것을 방지하면서 광 효율을 향상시킨다.
한편, 상기 스페이서는 복수의 캐비티를 갖고, 상기 복수의 발광 다이오드는 상기 캐비티들에 분산되어 배치될 수 있다. 상기 복수의 캐비티는 모두 동일한 크기일 필요는 없다.
몇몇 실시예들에 있어서, 상기 스페이서는 접착제를 이용하여 상기 인쇄회로보드에 부착될 수 있다.
몇몇 실시예들에 있어서, 상기 스페이서는 하부 방향으로 돌출된 돌출부를 포함하고, 상기 인쇄회로보드는 상기 돌출부에 대응하는 오목부를 포함하고, 상기 돌출부가 상기 오목보에 삽입될 수 있다. 이에 따라, 스페이서를 인쇄회로보드에 견고하게 장착할 수 있다.
이하 도면을 참조하여 본 발명의 실시예들을 구체적으로 설명한다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이고, 도 2, 도 3 및 도 4는 각각 도 1의 절취선 A-A, B-B 및 C-C를 따라 취해진 개략적인 단면도들이다.
도 1 내지 도 4를 참조하면, 상기 발광 다이오드는 기판(21), 제1 발광셀(C1), 제2 발광셀(C2), 반사 구조체(31), 제1, 제2 및 제3 콘택층들(35a, 35b, 35c), n 패드 전극(39a) 및 p 패드 전극(39b)을 포함한다. 상기 발광 다이오드는 또한, 예비 절연층(29), 하부 절연층(33) 및 수지층(37)을 포함할 수 있다. 또한, 제1 및 제2 발광셀들(C1, C2)은 각각 n형 반도체층(23), 활성층(25), p형 반도체층(27)을 포함한다.
기판(21)은 Ⅲ-Ⅴ 계열 질화물계 반도체층을 성장시키기 위한 성장 기판으로, 예를 들어, 사파이어 기판, 특히 패터닝된 사파이어 기판일 수 있다. 기판(21)은 절연 기판인 것이 선호되지만, 절연 기판에 한정되는 것은 아니다. 다만, 기판(21) 상에 배치된 발광셀들이 서로 직렬 연결된 경우, 기판(21)은 발광셀들로부터 절연되어야 한다. 따라서, 기판(21)이 절연성이거나, 또는 기판(21)이 도전성인 경우, 기판(21)으로부터 발광셀들(C1, C2)이 절연되도록 절연물질층이 발광셀들(C1, C2)과 기판(21) 사이에 배치된다. 기판(21)은 도 1에서 보듯이 직사각형의 외형을 가질 수 있다. 기판(21)의 측면은 레이저 스크라이빙 및 그것을 이용한 크래킹에 의해 형성될 수 있다. 또한, 상기 기판(21)은 레이저 리프트 오프나 케미컬 리프트 오프, 그라인딩 등의 기술을 이용하여 발광셀들(C1, C2)로부터 제거될 수도 있다.
제1 및 제2 발광셀들(C1, C2)은 기판(21) 상에 배치된다. 제1 및 제2 발광셀들(C1, C2)은 기판(21)을 노출시키는 분리 영역(I)에 의해 서로 분리된다. 여기서, 분리 영역(I)은 발광셀들(C1, C2)을 서로 분리하기 위한 영역을 의미하는 것으로 기판(21)을 분리하는 스크라이빙 또는 다이싱 영역과는 구별된다. 제1 발광셀(C1)과 제2 발광셀(C2)의 반도체층들은 분리 영역(I)에 의해 서로 이격된다. 제1 및 제2 발광셀들(C1, C2)은 서로 마주보고 배치되며 각각 정사각형 또는 직사각형 형상을 가질 수 있다. 특히, 제1 및 제2 발광셀들(C1, C2)은 서로 마주보는 방향으로 기다란 직사각형 형상을 가질 수 있다.
제1 및 제2 발광셀들(C1, C2)은 각각 n형 반도체층(23), 활성층(25) 및 p형 반도체층(27)을 포함한다. n형 반도체층(23), 활성층(25) 및 p형 반도체층(27)은 Ⅲ-Ⅴ 계열 질화물계 반도체, 예를 들어, (Al, Ga, In)N과 같은 질화물계 반도체로 형성될 수 있다. n형 반도체층(23), 활성층(25) 및 p형 반도체층(27)은 금속유기화학 기상 성장법(MOCVD)과 같은 공지의 방법을 이용하여 챔버 내에서 기판(21) 상에 성장되어 형성될 수 있다. 또한, n형 반도체층(23)은 n형 불순물 (예를 들어, Si, Ge. Sn)을 포함하고, p형 반도체층(27)은 p형 불순물(예를 들어, Mg, Sr, Ba)을 포함한다. 예를 들어, 일 실시예에서, n형 반도체층(23)은 도펀트로서 Si를 포함하는 GaN 또는 AlGaN을 포함할 수 있고, p형 반도체층(27)은 도펀트로서 Mg을 포함하는 GaN 또는 AlGaN을 포함할 수 있다. 도면에서 n형 반도체층(23) 및 p형 반도체층(27)이 각각 단일층인 것으로 도시하지만, 이들 층들은 다중층일 수 있으며, 또한 초격자층을 포함할 수도 있다. 활성층(25)은 단일양자우물 구조 또는 다중양자우물 구조를 포함할 수 있고, 원하는 파장을 방출하도록 질화물계 반도체의 조성비가 조절된다. 예를 들어, 활성층(25)은 청색광 또는 자외선을 방출할 수 있다.
분리 영역(I)은 발광셀들(C1, C2)을 서로 분리한다. 분리 영역(I)에 반도체층들을 통해 기판(21)이 노출된다. 분리 영역(I)은 사진 및 식각 공정을 이용하여 형성되며, 이때, 고온 베이킹 공정을 이용하여 포토레지스트를 리플로우시킴으로써 완만한 경사면을 갖는 포토레지스트 패턴을 형성하고 이를 마스크로 이용하여 반도체층들을 식각함으로써 분리 영역(I)에 상대적으로 완만하게 경사진 측면들을 형성할 수 있다. 더욱이, 도 4에 도시된 바와 같이, 상기 분리 영역(I)에 단차진 경사면이 형성될 수 있다. n형 반도체층(23)을 노출시키는 메사 형성 공정을 먼저 수행한 후, 기판(21)을 노출시키는 분리 영역을 형성함으로써 분리 영역(I)에 단차진 경사면이 형성될 수 있다.
상기 분리 영역(I)을 사이에 두고 발광셀들(C1, C2)이 서로 마주본다. 서로 마주보는 발광셀들(C1, C2)의 측면들이 내측면으로 정의된다. 한편, 상기 내측면 이외의 상기 발광셀들의 측면들은 외측면으로 정의된다. 따라서, 제1 및 제2 발광셀들(C1, C2) 내의 n형 반도체층들(23) 또한 각각 내측면 및 외측면들을 포함한다.
예를 들어, n형 반도체층(23)은 하나의 내측면과 3개의 외측면들을 포함할 수 있다. 도 4에 도시된 바와 같이, n형 반도체층(23)의 외측면들은 상기 내측면에 비해 급격하게 경사질 수 있다. 본 실시예에 있어서, n형 반도체층(23)의 외측면들이 모두 내측면에 비해 급격하게 경사진 것으로 설명하지만, 본 발명은 이에 한정되는 것은 아니며, 적어도 하나의 외측면이 내측면에 비해 급격하게 경사진 것을 포함한다. 또한, 분리 영역(I)에 수직한 양측 외측면들만 상대적으로 급격하게 경사지고, 분리 영역과 평행한 외측면은 분리 영역(I)과 동일하게 완만하게 경사질 수도 있다.
나아가, 상대적으로 급격하게 경사진 외측면들은 기판(21)의 측면과 나란할 수 있다. 예를 들어, n형 반도체층들(23)의 외측면들은 기판(21)과 함께 n형 반도체층(23)을 스크라이빙함으로써 형성될 수 있으며, 따라서, 기판(21)의 측면들과 함께 형성될 수 있다.
각각의 n형 반도체층(23) 상에 메사(M)가 배치된다. 메사(M)는 n형 반도체층(23)으로 둘러싸인 영역 내측에 한정되어 위치할 수 있으며, 따라서, n형 반도체층(23)의 외측면들에 인접한 가장자리 근처 영역들은 메사(M)에 의해 덮이지 않고 외부에 노출된다. 또한, 분리 영역(I)의 측벽에서는 메사(M)의 측면과 n형 반도체층(23)의 측면이 서로 불연속적이며, 이에 따라 앞서 설명한 단차진 경사면이 형성될 수 있다.
메사(M)는 p형 반도체층(27)과 활성층(25)을 포함한다. 상기 활성층(25)은 n형 반도체층(23)과 p형 반도체층(27) 사이에 개재된다. 도면들에서 메사(M)의 내측면이 외측면들과 동일하게 경사진 것으로 도시하였지만, 본 발명은 이에 한정되는 것은 아니며, 메사(M)의 내측면이 외측면들에 비해 더 완만할 수 있다. 이에 따라, 후술하는 제2 콘택층(35b)의 안정성을 더욱 향상시킬 수 있다.
메사(M)는 상기 p형 반도체층(27) 및 활성층(25)을 관통하는 관통홀(27a)을 가질 수 있다. 메사(M)에 복수개의 관통홀들이 형성될 수도 있으나, 도 1에 도시한 바와 같이, 단일의 관통홀(27a)이 형성될 수도 있다. 이 경우, 관통홀(27a)은 메사(M)의 중앙 근처에 원형 형상을 가질 수 있으나, 반드시 이에 한정되는 것은 아니며, 메사(M)의 중앙을 지나는 기다란 형상을 가질 수도 있다.
제1 및 제2 발광셀들(C1, C2)의 p형 반도체층들(27) 상에 각각 반사 구조체(31)가 배치된다. 반사 구조체(31)는 p형 반도체층(27)에 콘택한다. 반사 구조체(31)는 관통홀(27a)을 노출시키는 개구부를 가지며, 메사(M) 상부 영역에서 메사(M)의 거의 전 영역에 걸쳐 배치될 수 있다. 예를 들어, 반사 구조체(31)는 메사(M) 상부 영역의 80% 이상, 나아가 90% 이상을 덮을 수 있다.
반사 구조체(31)는 반사성을 갖는 금속층을 포함할 수 있으며, 따라서, 활성층(25)에서 생성되어 반사 구조체(31)로 진행하는 광을 기판(21) 측으로 반사시킬 수 있다. 예컨대, 상기 반사 금속층은 Ag 또는 Al을 포함할 수 있다. 또한, 상기 반사 구조체(31)가 p형 반도체층(27)에 오믹 콘택하는 것을 돕기 위해 Ni층이 반사 금속층과 p형 반도체층(27) 사이에 형성될 수 있다. 이와 달리, 상기 반사 구조체(31)는 예컨대 ITO(indidum tin oxide) 또는 ZnO와 같은 투명 산화물층을 포함할 수도 있다.
한편, 예비 절연층(29)이 상기 반사 구조체(31) 주변의 메사(M)를 덮을 수 있다. 예비 절연층(29)은 예컨대 화학기상증착 기술을 이용하여 SiO2로 형성될 수 있으며, 메사(M) 측면을 덮고 나아가 n형 반도체층(23)의 일부 영역을 덮을 수 있다. 예비 절연층(29)은 도 4에 도시되듯이, 분리 영역(I)의 단차진 경사면에서는 하부측 경사면에서는 제거되고 상부측 경사면 및 단턱부 상에 잔류할 수 있다.
하부 절연층(33)이 메사들(M)을 덮으며 반사 구조체(31) 및 예비 절연층(29)을 덮는다. 하부 절연층(33)은 또한, 분리 영역(I) 및 메사(M) 측벽을 덮고, 메사(M) 주변의 n형 반도체층(23)의 일부를 덮는다. 도 4의 확대된 단면도에 보이듯이, 기판(21)이 패터닝된 사파이어 기판인 경우, 하부 절연층(33)은 분리 영역(I) 내에서 기판(21) 상의 돌출부들의 형상을 따라 형성될 수 있다.
하부 절연층(33)은 제1, 제2 및 제3 콘택층(35a, 35b, 35c)과 제1 및 제2 발광셀들(C1, C2) 사이에 배치되며, 제1, 제2 및 제3 콘택층(35a, 35b, 35c)이 n형 반도체층(23) 또는 반사 구조체(31)에 접속할 수 있는 통로를 제공한다. 예를 들어, 하부 절연층(33)은 제1 발광셀(C1) 상의 반사 구조체(31)를 노출시키는 홀(33a), 제2 발광셀 상에서 반사 구조체(31)를 노출시키는 홀(33b) 및 관통홀(27a) 내에서 n형 반도체층(23)을 노출시키는 개구부(33c)를 가질 수 있다. 또한, 하부 절연층(33)은 메사(M) 주위를 덮되, n형 반도체층(23)의 가장자리 근처 영역들을 노출시킨다.
상기 홀(33a)은 도 1에 도시되듯이, 분리 영역(I)에 평행하게 기다란 형상을 가질 수 있으며, 관통홀(27a)보다 분리 영역(I)에 가깝게 배치된다. 따라서, 제1 발광셀(C1) 상의 반사 구조체(31)에 넓은 영역에서 전류를 주입할 수 있다. 본 실시예에서 단일의 홀(33a)이 제1 발광셀(C1) 상의 반사 구조체(31)를 노출시키는 것으로 설명하지만, 복수의 홀(33a)이 제공될 수도 있다.
한편, 홀(33b)은 제2 발광셀(C2) 상에 배치되며 도 1에 도시한 바와 같이, 복수개가 제공될 수 있다. 본 실시예에서 다섯 개의 홀들(33b)이 도시되어 있으나, 이에 한정되는 것은 아니며 더 적은 수나 더 많은 수의 홀들(33b)이 배치될 수도 있다. 홀들(33b) 전체의 중심은 분리 영역(I)으로부터 메사(M)의 중심보다 더 멀리 위치한다. 이에 따라, 분리 영역(I) 근처에 전류가 집중되는 것을 방지하고 제1 발광셀(C2)의 넓은 영역에 전류를 분산시킬 수 있다.
개구부(33c)는 관통홀(27a) 내에서 n형 반도체층(23)을 노출시켜 제1 콘택층(35a) 및 제2 콘택층(35b)이 n형 반도체층(23)에 접속할 수 있는 통로를 제공한다.
하부 절연층(33)은 SiO2 또는 Si3N4와 같은 절연물질로 형성될 수 있으며, 단일층 또는 다중층으로 형성될 수 있다. 나아가, 하부 절연층(33)은 굴절률이 서로 다른 재료층들, 예컨대 SiO2/TiO2를 반복 적층하여 형성한 분포 브래그 반사기를 포함할 수도 있다. 하부 절연층(33)이 분포 브래그 반사기를 포함할 경우, 반사 구조체(31) 이외의 영역으로 입사되는 광을 반사시킬 수 있어 광 추출 효율을 더욱 개선할 수 있다.
제1 콘택층(35a)은 제1 발광셀(C) 상에 배치되어 n형 반도체층(23)에 오믹 콘택한다. 제1 콘택층(35a)은 메사(M) 둘레를 따라 n형 반도체층(23)의 외측면과 메사(M) 사이의 영역에서 n형 반도체층(23)에 오믹 콘택할 수 있다. 또한, 제1 콘택층(35a)은 메사(M)의 관통홀(27a) 내에서 하부 절연층(33)의 개구부(33c)에 의해 노출된 n형 반도체층(23)에 오믹 콘택할 수 있다. 나아가, 제1 콘택층(35a)은 홀(33a) 주위의 일부 영역을 제외하고 메사(M) 상부 영역 및 측면을 덮을 수 있다.
제2 콘택층(35b)은 제2 발광셀(C2)의 n형 반도체층(23)에 오믹 콘택함과 아울러 상기 제1 발광셀(C1)의 반사 구조체(31)에 접속한다. 따라서, 제2 콘택층(35b)은 제1 발광셀(C1)의 p형 반도체층(27)과 제2 발광셀(C2)의 n형 반도체층(23)을 전기적으로 연결한다.
제2 콘택층(35b)은 메사(M) 둘레를 따라 n형 반도체층(23)의 외측면과 메사(M) 사이의 영역에서 n형 반도체층(23)에 오믹 콘택할 수 있다. 또한, 제2 콘택층(35b)은 메사(M)의 관통홀(27a) 내에서 하부 절연층(33)의 개구부(33c)에 의해 노출된 n형 반도체층(23)에 오믹 콘택할 수 있다. 나아가, 제2 콘택층(35b)은 홀(33a)에 노출된 반사 구조체(31)에 접속한다. 이를 위해, 제2 콘택층(35b)은 분리 영역(I) 상부를 지나 제2 발광셀(C2)에서 제1 발광셀(C1)로 연장된다. 이때, 상기 분리 영역(I) 상부를 지나는 제2 콘택층(35b)은, 도 1에 도시되어 있듯이, 메사(M)의 폭 이내에 한정된다. 이에 따라, 제2 콘택층(35b)이 제1 발광셀(C1)의 n형 반도체층(23)에 단락되는 것을 방지할 수 있다. 또한, 제2 콘택층(35b)은 상대적으로 완만하게 경사지며, 단차진 분리 영역(I)을 지나기 때문에 공정 안정성이 개선된다. 상기 제2 콘택층(35b)은 분리 영역(I) 상에서 하부 절연층(33) 상에 배치되며, 하부 절연층(33)의 형상을 따라 요철을 갖도록 형성될 수 있다.
제3 콘택층(35c)은 제2 발광셀(C2) 상에서 하부 절연층(33) 상에 배치된다. 제3 콘택층(35c)은 하부 절연층(33)의 홀들(33b)을 통해 반사 구조체(31)에 접속되며, 반사 구조체(31)를 통해 p형 반도체층(27)에 전기적으로 접속된다. 제3 콘택층(35c)은 제2 콘택층(35b)으로 둘러싸인 영역 내에 배치될 수 있으며, 제2 관통홀(27a)을 부분적으로 감싸는 형상을 가질 수 있다. 제3 콘택층(35c)은 제1 및 제2 콘택층(35a, 35b)과 동일레벨에 위치하여 그 위에 형성되는 수지층(37)과 n 및 p 전극 패드들(39a, 39b)이 용이하게 형성될 수 있게 돕는다. 제3 콘택층(35c)은 생략될 수도 있다.
제1, 제2 및 제3 콘택층(35a, 35b, 35c)은 동일 물질을 이용하여 동일 공정으로 형성될 수 있다. 제1, 제2, 및 제3 콘택층(35a, 35b, 35c)은 Al층과 같은 고반사 금속층을 포함할 수 있으며, 고반사 금속층은 Ti, Cr 또는 Ni 등의 접착층 상에 형성될 수 있다. 또한, 상기 고반사 금속층 상에 Ni, Cr, Au 등의 단층 또는 복합층 구조의 보호층이 형성될 수 있다. 제1, 제2 및 제3 콘택층(35a, 35b, 35c)은 예컨대, Cr/Al/Ni/Ti/Ni/Ti/Au/Ti의 다층 구조를 가질 수 있다.
수지층(37)은 제1 콘택층(35a) 및 제2 콘택층(35b) 상에 배치되며, 제1 콘택층(35a)을 노출시키는 제1 비아홀(37a) 및 제3 콘택층(35c)을 노출시키는 제2 비아홀(37b)을 가진다. 제1 및 제2 비아홀(37a, 37b)은, 평면도에서 보아, 상기 제1 관통홀(27a) 및 제2 관통홀(27b)을 부분적으로 감싸는 형상으로 형성된다. 제3 콘택층(35c)이 생략된 경우, 제2 비아홀(37b)을 통해 하부 절연층(33) 및 하부 절연층의 홀들(33b)이 노출된다.
수지층(37)은 제1 관통홀(27a) 및 제2 관통홀(27b) 상에 오목부들(37c)을 가질 수 있다. 오목부들(37c)은 제1 관통홀(27a) 및 제2 관통홀(27a)에 대응하여 형성될 수 있다.
수지층(37)은 또한 메사(M) 둘레에서 n형 반도체층(23)에 접속하는 제1 및 제2 콘택층(35a, 35b)을 덮는다. 도 2 내지 도 4에 잘 도시되어 있듯이, 제1 및 제2 콘택층(35a, 35b)과 n형 반도체층(23)의 가장자리 사이의 영역은 수지층(37)으로 덮일 수 있다. 따라서, 제1 및 제2 콘택층(35a, 35b)이 수지층(37)에 의해 수분 등 외부환경으로부터 보호될 수 있다. 수지층(37)은 또한 분리 영역(I) 상에서 제2 콘택층(35b)을 덮을 수 있는데, 분리 영역(I) 상에 제2 콘택층(35b)의 형상을 따라 오목부(37d)를 갖도록 형성될 수 있다.
수지층(37)은 포토레지스트 등의 감광성 수지로 형성될 수 있으며, 예를 들어 스핀 코팅 등의 기술을 이용하여 형성될 수 있다. 한편, 상기 제1 및 제2 비아홀들(37a, 37b)은 사진 및 현상에 의해 형성될 수 있다.
n 전극 패드(39a)는 수지층(37)의 제1 비아홀(37a)을 채우며, 제1 콘택층(35a)에 전기적으로 접속한다. 또한, p 전극 패드는 제2 비아홀(37b)을 채우며, 제3 콘택층(35c)에 전기적으로 접속한다. 제3 콘택층(35c)이 생략된 경우, p 전극 패드(39b)가 직접 반사 구조체(31)에 접속될 수 있다. n 전극 패드(39a) 및 p 전극 패드(39b)는 도 1에 잘 도시되어 있듯이, 평면도에서 보아, 제1 관통홀(27a) 및 제2 관통홀(27b)을 각각 부분적으로 감쌀 수 있다. 따라서, n 전극 패드(39a) 및 p 전극 패드(39b)는 오목부들(37c)을 부분적으로 감싼다. n 전극 패드(39a) 및 p 전극 패드(39b)는 제1 관통홀(27a) 및 제2 관통홀(27b)의 원주의 1/2 이상, 나아가 2/3 이상 감쌀 수 있다. 또한, n 전극 패드(39a) 및 p 전극 패드(39b)는 수지층(37) 상부로 돌출될 수 있다. 이에 따라, 상기 제1 및 제2 관통홀들(27a, 27b) 영역 상에 깊은 홈이 형성되고, 이 홈을 이용하여 땜납 등의 도전성 접착제를 이용하여 발광 다이오드를 본딩할 경우, 땜납 등이 상기 홈 내에 포획되어 땜납이 외부로 흘러넘치는 것을 방지할 수 있다. n 전극 패드(39a) 및 p 전극 패드(39b)는 각각 메사(M) 상부 영역 내에 한정되어 배치될 수 있다.
도 5는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 5를 참조하면, 본 실시예에 따른 발광 다이오드는 도 1을 참조하여 설명한 발광 다이오드와 대체로 유사하나, n 전극 패드(39a) 및 p 전극 패드(39b)가 복수의 부분으로 분리된 것에 차이가 있다. 즉, 앞서 설명한 실시예들에 있어서, n 전극 패드(39a) 및 p 전극 패드(39b)는 각각 하나씩 형성되고, 제1 발광셀(C1) 및 제2 발광셀(C2) 상에 각각 배치된다. 이에 반해, 본 실시예에 있어서, n 전극 패드(39a)는 두 개의 부분으로 분리되어 제1 발광셀(C1) 상에 배치되고, p 전극 패드(39a) 또한 두 개의 부분으로 분리되어 제2 발광셀(C2) 상에 배치된다.
n 전극 패드(39a) 및 p 전극 패드(39b)의 각 부분들이 평면도에서 보아 제1 관통홀(27a) 및 제2 관통홀(27b)을 부분적으로 감싼다.
전극 패드들(39a, 39b)은 더 많은 수의 부분들로 분리될 수도 있다. 땜납 등의 도전성 접착제는 오목부들(37c)과 전극 패드들(39a, 39b)의 각 부분들 사이의 영역을 채울 수 있으므로, 전극 패드 영역을 벗어나 바깥으로 흘러 넘치는 것이 방지된다.
도 6은 본 발명의 일 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 개략적인 평면도이다.
도 6을 참조하면, 일반적으로 하나의 기판(21) 상에서 복수의 발광 다이오드가 제조된다. 여기서는 4개의 발광 다이오드 영역을 예시하고 있으며, 각 발광 다이오드 영역은 제1 발광셀 영역(C1) 및 제2 발광셀 영역(C2)을 포함한다.
우선, 기판(21) 상에 n형 반도체층(23), 활성층(25) 및 p형 반도체층(27)이 성장된다. 이들 반도체층들(23, 25, 27)은 기판(21) 상에 연속적인 층으로 성장된다.
이어서, p형 반도체층(27) 및 활성층(25)을 패터닝하여 메사(M)들을 형성한다. 메사들(M)은 각 발광셀 영역들(C1, C2) 상에 형성된다. 메사들(M)은 사진 및 식각 공정을 이용하여 형성될 수 있다.
그 후, 도시하지는 않았지만, 예비 절연층(29)이 메사(M)를 덮도록 형성되고, 이어서, 포토레지스트 패턴을 이용하여 반사 구조체(31)를 형성하기 위한 영역 상의 예비 절연층(29)이 식각된다. 그리고, 동일한 포토레지스트 패턴을 이용하여 리프트 오프 기술로 반사 구조체(31)가 형성된다.
이어서, 분리 영역(아이솔레이션 영역, ISO)이 형성된다. 분리 영역은 각 발광 다이오드 영역에서 메사들(M) 사이에 형성되며, 분리 영역(ISO)에 의해 제1 발광셀(C1)과 제2 발광셀(C2)이 분리된다. 분리 영역(ISO)은 포토레지스트 패턴을 이용한 사진 및 식각 기술을 이용하여 기판(21) 상면을 노출시키도록 n형 반도체층(23)을 식각함으로써 형성된다. 이때, 포토레지스트를 리플로우함으로써 분리 영역(ISO)의 측면이 완만한 경사면을 갖도록 형성될 수 있다. 또한, 메사 형성 공정과 분리 영역(ISO) 형성 공정이 조합되어 제1 발광셀(C1)과 제2 발광셀(C2)이 마주보는 측면들에 단차진 경사면이 형성된다.
한편, 도 6에 도시된 바와 같이, 분리 영역(ISO)은 각 발광 다이오드 영역 내에서 메사들(M) 사이에 한정되어 형성될 수 있다. 즉, 발광 다이오드들을 스크라이빙을 통해 분할하기 위한 영역에는 분리 영역(ISO)이 형성되지 않는다.
이어서, 하부 절연층(33), 제1, 제2 및 제3 콘택층(35a, 35b, 35c), 수지층(37), n 전극 패드(39a) 및 p 전극 패드(39b)가 순차로 형성된 후, 레이저 스크라이빙 공정을 이용하여 스크라이빙 라인들(SC1, SC2)이 형성된다. n 전극 패드(39a) 및 p 전극 패드(39b)는 전해 도금 또는 무전해 도금 등의 기술을 이용하여 수지층(37) 내의 제1 및 제2 비아홀들(37a, 37b)을 채우도록 형성될 수 있다. 이때, 제1 및 제3 콘택층들(35a, 35c)이 씨드(seed)층으로 이용될 수 있으며, 전해 도금을 위해 이들 콘택층들은 서로 전기적으로 연결되고, 이후 레이저 스크라이빙에 의해 서로 분리될 수 있다. 레이저 스크라이빙 라인들(SC1, SC2)은 발광 다이오드들을 개별 단위로 분할하기 위한 것으로, 이 스크라이빙에 의해 분할 위치가 정의되고, n형 반도체층(23)은 개별 발광 다이오드 단위로 분할된다. 이어서, 상기 스크라이빙 공정 이후에 크래킹에 의해 기판(21)이 분할될 수 있다.
본 실시예에 따르면, 분리 영역(ISO)은 발광 다이오드 내의 제1 및 제2 발광셀들(C1, C2) 사이에 형성되므로, 제1 발광셀(C1)과 제1 발광셀(C2)이 마주보는 위치에 배치된 n형 반도체층(23)의 내측면들은 상대적으로 완만한 경사면으로 형성된다. 이에 반해, n형 반도체층(23)의 외측면들은 레이서 스크라이빙 및 크래킹에 의해 형성되기 때문에 상대적으로 급격한 경사면을 가지며, 나아가 n형 반도체층(23)의 외측면이 기판(21)의 측면과 나란할 수 있다.
도 7은 본 발명의 일 실시예에 따른 발광 다이오드를 갖는 발광 소자를 설명하기 위한 개략적인 평면도 및 단면도로, 도 7a는 평면도를 나타내고, 도 7b는 도 7a의 절취선 D-D를 따라 취해진 단면도이다.
도 7을 참조하면, 상기 발광 소자는 발광 다이오드(100) 및 파장변환층(110)을 포함한다. 발광 다이오드(100)는 앞서 도 1 내지 도 4 또는 도 5를 참조하여 설명한 발광 다이오드와 동일하므로 상세한 설명은 생략한다.
한편, 파장변환층(110)은 발광 다이오드(100)의 측면 및 상면을 덮고 하면을 노출시킨다. 발광 다이오드(100)는 상면에 기판(21)을 가지며, 하면에 n 전극 패드(39a) 및 p 전극 패드(39b)를 가진다. 상기 기판(21)은 파장변환층(110)으로 덮이고, n 및 p 전극 패드들(39a, 39b)은 파장변환층(110)의 외부에 노출된다. 따라서, 상기 발광 소자는 n 및 p 전극 패드들(39a, 39b)을 이용하여 인쇄회로보드 등에 실장될 수 있다.
본 실시예에 따른 발광 소자는, 종래의 리드 프레임이나 인쇄회로기판을 이용하여 제작된 패키지와 차이가 있다. 즉, 상기 발광 소자는 발광 다이오드 칩에 형성된 n 및 p 패드 전극들(39a, 39b)이 리드 단자 역할을 수행하며, 별도의 하우징을 필요로 하지 않는다.
도 8은 본 발명의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 개략적인 평면도 및 단면도이다. 도 8a는 평면도를 나타내고, 도 8b는 도 8a의 절취선 E-E를 따라 취해진 단면도이다.
도 8을 참조하면, 본 실시예에 따른 발광 소자는 도 7을 참조하여 설명한 발광 소자와 대체로 유사하나 발광 다이오드(100)의 양 측면을 따라 반사 측벽(120)이 배치된 것에 차이가 있다.
반사 측벽(120)은 발광 다이오드(100)의 기다란 측면들을 따라 배치되며, 발광 다이오드(100)의 짧은 측면들에는 생략될 수 있다. 한편, 상기 반사 측벽들(120)과 발광 다이오드 (100) 사이에 파장변환층(110)이 배치된다. 상기 반사 측벽들(120)은 PCT나 PA9T 또는 SMC(실리콘 몰딩 컴파운드)와 같은 LED 반사기로 형성될 수 있고 따라서 몰딩 공정을 이용하여 쉽게 형성될 수 있다.
이에 따라, 발광 다이오드(100)에서 방출된 광은 파장변환층(110)에서 파장변환되며, 반사 측벽들(120)에 의해 반사되어 발광 다이오드(100)의 상부측으로 방출된다. 또한, 발광 다이오드(100)에서 방출된 광의 일부는 발광 다이오드(100)의 짧은 측면들측으로도 방출된다.
상기 발광 소자는 도광판의 측면에 배치되어 도광판의 측면으로 광을 방출할 수 있으며, 예컨대 백라이트 광원으로 사용될 수 있다.
도 9는 본 발명의 일 실시예에 따른 발광 다이오드를 포함하는 발광 모듈을 설명하기 위한 개략적인 사시도이고, 도 10은 도 9의 절취선 A1-A2를 따라 취해진 개략적인 단면도이다. 본 실시예에 따른 발광 모듈은 특히 도광판의 측면에 배치되어 광을 방출할 수 있으며, 따라서 엣지(edge) 타입 백라이트 유닛에 사용될 수 있다.
도 9 및 도 10을 참조하면, 발광 모듈(1000)은 인쇄회로보드(Printed Circuit Board; PCB, 1110), 발광 소자(1120) 및 스페이서(1130)를 포함한다.
인쇄회로보드(1110)는 FR4 인쇄회로보드 또는 금속 인쇄회로보드(Metal PCB)일 수 있다. 인쇄회로보드(1110)가 금속 PCB인 경우, 발광 소자(1120)에서 발생하는 열을 외부로 전도하여 발광 모듈(1000)의 방열 기능이 향상될 수 있다.
발광 소자(1120)는 도 7 또는 도 8을 참조하여 설명한 발광 소자로서 발광 다이오드(100)와 파장변환층(110)을 포함하는 발광 소자일 수 있으며, 이와 달리, 파장변환층(110)이 없는 발광 다이오드(100)일 수도 있다. 복수의 발광 소자(1120)가 인쇄회로보드(1110)의 상면에 실장된다. 복수의 발광 소자(1120)가 모두 동일할 필요는 없으며, 이 중 일부만이 앞서 설명한 발광 다이오드들(100)을 포함할 수도 있다.
복수개의 발광 소자(1120)는 서로 떨어져 배치된다. 이때, 서로 이웃하는 발광 소자들(1120) 간의 간격은 모두 동일할 필요는 없으며, 서로 다른 간격을 갖도록 배치될 수도 있다.
스페이서(1130)는 인쇄회로보드(1110)의 상면에 배치된다. 또한, 스페이서(1130)에는 관통 형상의 캐비티(1131)가 형성되어 있다. 스페이서(1130)의 캐비티(1131)는 인쇄회로보드(1110)를 노출한다. 이와 같이 형성된 캐비티(1131) 내부에 발광 소자들(1120)이 위치한다.
스페이서(1130)에는 복수개의 캐비티(1131)가 형성된다. 또한, 각각의 캐비티(1131) 내부에 복수개의 발광 소자들(1120)이 배치될 수 있다. 일 실시예에서, 복수개의 캐비티(1131) 중 적어도 하나의 캐비티(1131)는 다른 캐비티(1131)와 길이가 다를 수 있다. 또한, 복수개의 캐비티(1131) 중 적어도 하나의 캐비티(1131)에는 다른 캐비티(1131)와 다른 개수의 발광 소자(1120)가 배치될 수 있다.
스페이서(1130)는 발광 소자(1120)보다 두꺼울 수 있다. 즉, 스페이서(1130)의 상면은 발광 소자(1120)의 상면보다 높게 위치한다. 예를 들어, 발광 소자(1120)의 두께는 0.4mm이며, 스페이서(1130)의 두께는 0.7mm이다. 발광 소자(1120)들에서 방출되는 열에 의해 인쇄회로보드(1110)가 열팽창할 수 있으며, 이에 따라, 발광 소자들(1120)이 도광판(미도시)에 닿아 손상될 수 있다. 스페이서(1130)는 발광 소자(1120)를 도광판으로부터 이격되도록 유지하여 도광판에 의해발광 소자들(1120)이 손상되는 것을 방지한다.
스페이서(1130)의 캐비티(1131)는 하부에서 상부로 갈수록 폭이 커지도록 형성된다. 또한, 캐비티(1131)의 측면은 곡면으로 형성될 수 있다. 따라서, 발광 소자(1120)의 측면에서 조사되는 빛이 캐비티(1131)의 측면에서 도광판(미도시)의 입광부로 반사될 수 있으며, 이에 따라, 발광 모듈(1000)의 집광 효율을 향상시킬 수 있다.
스페이서(1130)의 일 측벽과 타 측벽은 서로 다른 크기의 폭을 갖도록 형성될 수 있다. 여기서, 스페이서(1130)의 길이 방향으로 형성된 양 측벽 중 하나는 일 측벽이 되며, 다른 하나는 타 측벽이 된다.
스페이서(1130)는 광을 반사하는 재질로 형성된다. 또는 스페이서(1130)는 광을 반사하는 재질로 코팅된 것일 수 있다. 예를 들어, 스페이서(1130)는 화이트 실리콘, 반사 금속 물질, 백색 플라스틱, 백색 필름, PCT(Polycyclohexylene Terephthalate) 또는 PA9T(Polyamide 9T) 등의 반사 재질을 포함하여 형성될 수 있다.
인쇄회로보드(1110)의 상면에 복수개의 스페이서들(1130)이 길이 방향으로 배치될 수 있다. 각각의 스페이서들(1130)은 서로 떨어져 배치될 수 있으며, 따라서 열 팽창에 의해 스페이서들(1130)이 변형되는 것을 방지할 수 있다.
도 11 내지 도 14는 스페이서를 부착하는 다양한 방법을 나타낸 단면도들이다.
도 11을 참고하면, 접착제(1140)에 의해서 스페이서(1130)가 인쇄회로보드(1110)에 부착된다. 접착제(1140)는 인쇄회로보드(1110)와 스페이서(1130) 사이에 개재된다. 이와 같이 접착제(1140)의 접착력에 의해서 스페이서(1130)가 인쇄회로보드(1110)에 고정된다.
도 12 및 도 13을 참고하면, 스페이서(1130)의 돌출부(135)와 인쇄회로보드(1110)의 오목부(115)에 의해서 인쇄회로보드(1110)에 스페이서(1130)가 부착될 수 있다.
예를 들어, 스페이서(1130)는 돌출부(1135)를 포함한다. 돌출부(1135)는 스페이서(1130)의 하면에 형성되며, 하부 방향으로 돌출되도록 형성된다. 또한, 인쇄회로보드(1110)는 관통홀 형태의 오목부(1115)를 포함한다. 오목부(1115)는 스페이서(1130)의 돌출부(1135)에 대응되는 위치에 형성된다. 인쇄회로보드(1110)에 스페이서(1130)가 배치될 때, 스페이서(1130)를 인쇄회로보드(1110) 방향으로 가압함으로써, 돌출부(1135)가 오목부(1115)에 삽입된다. 이와 같은 방식으로 스페이서(1130)는 인쇄회로보드(1110)에 고정된다. 본 고안의 실시 예에서 오목부(1115)가 관통홀의 형태인 것을 예시로 설명하였지만, 본 발명이 이에 한정되지 않는다. 오목부(1115)는 인쇄회로보드(1110)의 상면에 형성된 홈의 형태로 형성되는 것도 가능하다.
인쇄회로보드(1110)의 오목부(1115)의 직경은 스페이서(1130)의 돌출부(1135)의 직경보다 작다. 예를 들어, 오목부(1115)의 직경은 스페이서(1130)를 기판 방향으로 가압하였을 때에만 돌출부(1135)가 오목부(1115)에 삽입될 수 있는 크기를 가질 수 있다. 또한, 스페이서(1130)의 돌출부(1135)는 탄성력을 가질 수 있다.
따라서, 스페이서(1130)를 인쇄회로보드(1110) 방향으로 가압하는 힘에 의해서 돌출부(1135)가 오목부(1115)에 강제로 끼워진다. 그리고 스페이서(1130)에 가해진 힘이 제거되었을 때, 돌출부(1135)가 오목부(1115)에 삽입된 상태가 유지되며, 도 13에 도시된 바와 같이, 스페이서(1130)가 인쇄회로보드(1110)에 접촉된 상태로 고정된다.
본 실시예에 따르면, 돌출부(1135)의 길이는 인쇄회로보드(1110)의 두께보다 작다. 따라서 오목부(1115)가 관통홀 형태로 형성되었을 경우에도 인쇄회로보드(1110)와 스페이서(1130)가 결합되었을 때, 돌출부(1135)가 인쇄회로보드(1110)의 하부로 돌출되는 것을 방지할 수 있다.
도 14를 참고하면, 접착제(1140), 스페이서(1130)에 형성된 돌출부(1135) 및 인쇄회로보드(1110)에 형성된 오목부(1115)에 의해서 인쇄회로보드(1110)에 스페이서(1130)가 부착될 수 있다.
인쇄회로보드(1110)와 스페이서(1130) 사이에 접착제(140)가 개재된다. 또한, 스페이서(1130)는 돌출부(1135)를 포함하며, 인쇄회로보드(1110)는 오목부(115)를 포함한다.
인쇄회로보드(1110)에 스페이서(1130)를 부착하기 위해서, 인쇄회로보드(1110) 상면 또는 스페이서(1130) 하면에 접착제(140)가 도포된 상태에서, 스페이서(1130)를 인쇄회로보드(1110) 방향으로 가압한다. 이때, 접착제(140)의 접착력과 스페이서(1130)의 돌출부(135)가 인쇄회로보드(1110)의 오목부(1115)에 삽입되는 것에 의해서 인쇄회로보드(1110)에 스페이서(1130)가 고정된다.
도 15는 본 발명의 일 실시예에 따른 디스플레이 장치를 설명하기 위한 부분 사시도이다.
도 15를 참조하면, 디스플레이 장치(2000)는 발광 모듈(1000) 및 도광판(2100)을 포함한다. 발광 모듈(1000)은 도 9 내지 도 14의 발광 모듈(1000)과 동일하다. 따라서, 발광 모듈(1000)의 구성부에 대한 중복된 설명은 생략하도록 한다.
도광판(2100)의 측면이 스페이서(1130)의 상부에 배치된다. 이때, 스페이서(1130)의 상면과 도광판(210)의 입광면이 접촉될 수 있다.
캐비티(1131)의 최대 폭은 도광판(210)의 두께보다 작다. 더 자세히는 캐비티(1131)의 최대 폭은 도광판(2100)의 입광면의 너비보다 작다. 따라서, 발광 소자(1120)에서 방출되는 광이 모두 도광판(2100)으로 입광될 수 있으므로, 광 효율이 증가된다.
또한, 스페이서(1130)의 상면은 발광 소자(1120)의 상면보다 높게 위치한다. 따라서, 스페이서(1130)는 도광판(2100)이 열에 의해서 변형되어 발광 소자(1120)를 손상시키는 것을 방지할 수 있다.
본 실시예에서, 발광 다이오드(100)가 디스플레이의 백라이트 유닛에 사용되는 발광 모듈(1000)에 적용된 것을 설명하였으나, 발광 다이오드(100)는 일반 조명용이나 자동차용 헤드 램프 등에도 적용될 수 있다.
이상에서, 본 발명의 다양한 실시예들에 대해 설명하였으나, 본 발명은 이들 실시예들에 한정되는 것은 아니다. 또한, 하나의 실시예에 대해서 설명한 사항이나 구성요소는 본 발명의 기술적 사상을 벗어나지 않는 한, 다른 실시예에도 적용될 수 있다.

Claims (20)

  1. 각각 n형 반도체층, p형 반도체층, 상기 n형 반도체층과 상기 p형 반도체층 사이에 배치된 활성층을 포함하고, 상기 p형 반도체층 및 상기 활성층을 제거하여 상기 n형 반도체층을 노출시키는 노출영역을 갖는 제1 발광셀 및 제2 발광셀;
    상기 p형 반도체층에 콘택하는 반사 구조체들;
    상기 제1 발광셀의 n형 반도체층에 오믹 콘택하는 제1 콘택층;
    상기 제2 발광셀의 n형 반도체층에 오믹 콘택함과 아울러 상기 제1 발광셀 상의 반사 구조체에 접속하는 제2 콘택층;
    상기 제1 및 제2 발광셀 상부에서 상기 제1 및 제2 콘택층을 덮는 수지층;
    상기 수지층을 관통하여 상기 제1 콘택층에 전기적으로 접속되며, 상기 수지층 상에 돌출된 n 전극 패드; 및
    상기 수지층을 관통하여 상기 제2 발광셀 상의 반사 구조체에 전기적으로 접속되며, 상기 수지층 상에 돌출된 p 전극 패드를 포함하고,
    상기 제1 발광셀 및 제2 발광셀은 분리 영역에 의해 서로 분리되며,
    상기 수지층은 상기 n 전극 패드와 상기 p 전극 패드 사이에 복수의 오목부들을 갖는 발광 다이오드.
  2. 청구항 1에 있어서,
    상기 제1 및 제2 발광셀은 각각 상기 p형 반도체층 및 상기 활성층을 관통하여 상기 n형 반도체층을 노출시키는 제1 관통홀 및 제2 관통홀을 포함하고,
    상기 반사 구조체들은 각각 상기 제1 관통홀 및 제2 관통홀을 노출시키는 개구부들을 갖고,
    상기 제1 콘택층은 상기 제1 관통홀을 통해 상기 제1 발광셀의 n형 반도체층에 오믹 콘택하고,
    상기 제2 콘택층은 상기 제2 관통홀을 통해 상기 제2 발광셀의 n형 반도체층에 오믹 콘택하고,
    상기 n 전극 패드 및 p 전극 패드는 각각 평면도에서 보아 상기 제1 관통홀 및 제2 관통홀을 부분적으로 감싸는 형상을 갖는 발광 다이오드.
  3. 청구항 2에 있어서,
    상기 n 전극 패드 및 p 전극 패드는 각각 상기 제1 관통홀 및 제2 관통홀을 부분적으로 감싸는 적어도 두 개의 부분을 포함하는 발광 다이오드.
  4. 청구항 3에 있어서,
    상기 제1 및 제2 관통홀들은 원형 형상을 가지는 발광 다이오드.
  5. 청구항 1에 있어서,
    상기 제1 발광셀 및 제2 발광셀의 n형 반도체층들은 서로 마주보는 내측면 및 외부에 노출된 외측면들을 포함하되, 상기 적어도 하나의 외측면은 상기 내측면보다 급격하게 경사진 발광 다이오드.
  6. 청구항 5에 있어서,
    상기 n형 반도체층들의 서로 마주보는 내측면들은 단차진 경사면을 갖는 발광 다이오드.
  7. 청구항 1에 있어서,
    상기 제1 발광셀 및 제2 발광셀은 각각 상기 n형 반도체층의 일부 영역 상에 배치되고 상기 활성층과 상기 p형 반도체층을 포함하는 메사를 포함하고,
    상기 제1 콘택층 및 제2 콘택층은 각각 상기 메사들의 둘레를 따라 상기 n형 반도체층의 외측면들과 상기 메사 사이의 영역에서 상기 n형 반도체층에 콘택하는 발광 다이오드.
  8. 청구항 7에 있어서,
    상기 메사들 및 상기 반사 구조체들을 덮고 상기 메사들과 상기 제1 및 제2 콘택층들 사이에 배치된 하부 절연층을 더 포함하되,
    상기 하부 절연층은 상기 제1 발광셀 상의 반사 구조체를 노출시키는 홀을 가지고,
    상기 제2 콘택층은 상기 홀을 통해 상기 제1 발광셀 상의 반사 구조체에 접속된 발광 다이오드.
  9. 청구항 8에 있어서,
    상기 제2 콘택층은 상기 분리 영역 상부를 거쳐 상기 제2 발광셀로부터 상기 제1 발광셀로 연장하되, 상기 분리 영역 상부에 위치하는 상기 제2 콘택층은 상기 메사들의 폭 내에 한정되어 배치된 발광 다이오드.
  10. 청구항 9에 있어서,
    상기 제1 콘택층의 일부는 상기 제1 발광셀 상의 반사 구조체와 중첩하고,
    상기 제2 콘택층의 일부는 상기 제2 발광셀 상의 반사 구조체와 중첩하는 발광 다이오드.
  11. 청구항 8에 있어서,
    상기 제2 발광셀 상에 한정되어 배치되며, 상기 하부 절연층을 관통하여 상기 제2 발광셀 상의 반사 구조체에 전기적으로 접속된 제3 콘택층을 포함하고,
    상기 p 전극 패드는 상기 제3 콘택층을 통해 상기 제2 발광셀 상의 반사 구조체에 전기적으로 접속된 발광 다이오드.
  12. 청구항 11에 있어서, 상기 제1, 제2, 및 제3 콘택층들은 동일 물질로 동일 공정에 의해 형성된 발광 다이오드.
  13. 청구항 12에 있어서,
    상기 제1, 제2, 및 제3 콘택층들은 반사 금속층을 포함하는 발광 다이오드.
  14. 청구항 8에 있어서,
    상기 하부 절연층은 분포 브래그 반사기를 포함하는 발광 다이오드.
  15. 청구항 1에 있어서,
    상기 제1 및 제2 발광셀은 각각 상기 p형 반도체층 및 상기 활성층을 관통하여 상기 n형 반도체층을 노출시키는 제1 관통홀 및 제2 관통홀을 포함하고,
    상기 반사 구조체들은 각각 상기 제1 관통홀 및 제2 관통홀을 노출시키는 개구부들을 갖고,
    상기 제1 콘택층은 상기 제1 관통홀을 통해 상기 제1 발광셀의 n형 반도체층에 오믹 콘택하고,
    상기 제2 콘택층은 상기 제2 관통홀을 통해 상기 제2 발광셀의 n형 반도체층에 오믹 콘택하고,
    상기 수지층은 상기 n 전극 패드로 채워진 제1 비아홀 및 상기 p 전극 패드로 채워진 제2 비아홀을 포함하고,
    상기 제1 비아홀 및 제2 비아홀은 각각 평면도에서 보아 상기 제1 관통홀 및 제2 관통홀을 부분적으로 감싸도록 형성된 발광 다이오드.
  16. 청구항 1에 있어서,
    상기 제1 발광셀 및 제2 발광셀이 배치된 기판을 더 포함하고,
    상기 분리 영역은 상기 기판의 상면을 노출시키는 발광 다이오드.
  17. 인쇄회로보드;
    상기 인쇄회로보드 상에 실장된 복수의 발광 다이오드로서, 청구항 1 내지 청구항 14의 어느 한 항의 발광 다이오드를 포함하는 복수의 발광 다이오드; 및
    상기 인쇄회로보드 상에 배치되며, 상기 복수의 발광 다이오드를 노출하는 관통형상의 캐비티를 갖는 스페이서를 포함하되,
    상기 스페이서는 광 반사 재질을 포함하는 발광 모듈.
  18. 청구항 17에 있어서,
    상기 스페이서는 접착제를 이용하여 상기 인쇄회로보드에 부착된 발광 모듈.
  19. 청구항 17에 있어서,
    상기 스페이서는 복수의 캐비티를 갖고,
    상기 복수의 발광 다이오드는 상기 캐비티들에 분산되어 배치된 발광 모듈.
  20. 청구항 17에 있어서,
    상기 스페이서는 하부 방향으로 돌출된 돌출부를 포함하고,
    상기 인쇄회로보드는 상기 돌출부에 대응하는 오목부를 포함하고,
    상기 돌출부가 상기 오목부에 삽입된 발광 모듈.
KR1020160079392A 2016-05-03 2016-06-24 복수의 발광셀들을 갖는 발광 다이오드 및 그것을 갖는 발광 모듈 KR102562064B1 (ko)

Priority Applications (9)

Application Number Priority Date Filing Date Title
KR1020160079392A KR102562064B1 (ko) 2016-06-24 2016-06-24 복수의 발광셀들을 갖는 발광 다이오드 및 그것을 갖는 발광 모듈
EP20194164.8A EP3767688B1 (en) 2016-05-03 2017-04-26 Light emitting diode
CN201911378761.XA CN111128987A (zh) 2016-05-03 2017-04-26 发光二极管
CN201780024878.0A CN109075184B (zh) 2016-05-03 2017-04-26 发光二极管
EP22203445.6A EP4145543A1 (en) 2016-05-03 2017-04-26 Light emitting diode
EP17792825.6A EP3454372B1 (en) 2016-05-03 2017-04-26 Light emitting diode
PCT/KR2017/004420 WO2017191923A1 (ko) 2016-05-03 2017-04-26 발광 다이오드
US16/158,305 US10998479B2 (en) 2016-05-03 2018-10-12 Light emitting diode
US17/246,856 US20210257528A1 (en) 2016-05-03 2021-05-03 Light emitting diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160079392A KR102562064B1 (ko) 2016-06-24 2016-06-24 복수의 발광셀들을 갖는 발광 다이오드 및 그것을 갖는 발광 모듈

Publications (2)

Publication Number Publication Date
KR20180000973A KR20180000973A (ko) 2018-01-04
KR102562064B1 true KR102562064B1 (ko) 2023-08-02

Family

ID=60998120

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160079392A KR102562064B1 (ko) 2016-05-03 2016-06-24 복수의 발광셀들을 갖는 발광 다이오드 및 그것을 갖는 발광 모듈

Country Status (1)

Country Link
KR (1) KR102562064B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210375980A1 (en) * 2020-05-28 2021-12-02 Seoul Viosys Co., Ltd. Light emitting device and display apparatus having the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120074441A1 (en) * 2010-09-24 2012-03-29 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101056740B1 (ko) * 2009-06-01 2011-08-12 주식회사 세미라인 발광 다이오드 패키지 모듈 및 그의 제조방법
KR20140006485A (ko) * 2012-07-05 2014-01-16 삼성전자주식회사 멀티셀 어레이를 갖는 반도체 발광장치 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120074441A1 (en) * 2010-09-24 2012-03-29 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same

Also Published As

Publication number Publication date
KR20180000973A (ko) 2018-01-04

Similar Documents

Publication Publication Date Title
CN109075184B (zh) 发光二极管
US9165977B2 (en) Light emitting device and light emitting device package including series of light emitting regions
US9240433B2 (en) Light emitting device
KR101978968B1 (ko) 반도체 발광소자 및 발광장치
KR101142965B1 (ko) 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
US9070851B2 (en) Wafer-level light emitting diode package and method of fabricating the same
US9153622B2 (en) Series of light emitting regions with an intermediate pad
KR20130139630A (ko) 반도체 발광소자, 발광장치 및 반도체 발광소자 제조방법
EP2750193A2 (en) Light emitting diode device
EP2565921B1 (en) Light emitting device
KR20150139194A (ko) 발광 다이오드 및 그 제조 방법
KR20130112330A (ko) 발광 소자, 발광 소자 제조방법 및 조명 시스템
KR20070075164A (ko) 발광소자와 그 제조방법
KR102562064B1 (ko) 복수의 발광셀들을 갖는 발광 다이오드 및 그것을 갖는 발광 모듈
KR102495483B1 (ko) 복수의 발광셀들을 갖는 발광 다이오드 및 그것을 갖는 발광 소자
KR20120031472A (ko) 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR101944411B1 (ko) 발광 소자
KR101710889B1 (ko) 발광 소자
KR101775664B1 (ko) 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR102347487B1 (ko) 금속 벌크를 포함하는 발광 소자
KR20110043577A (ko) 발광소자와 그 제조방법
KR20160132658A (ko) 발광 소자 및 발광 소자 패키지

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right