CN111128987A - 发光二极管 - Google Patents

发光二极管 Download PDF

Info

Publication number
CN111128987A
CN111128987A CN201911378761.XA CN201911378761A CN111128987A CN 111128987 A CN111128987 A CN 111128987A CN 201911378761 A CN201911378761 A CN 201911378761A CN 111128987 A CN111128987 A CN 111128987A
Authority
CN
China
Prior art keywords
light emitting
layer
type semiconductor
semiconductor layer
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201911378761.XA
Other languages
English (en)
Inventor
吴世熙
金贤儿
金钟奎
林亨镇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020160054885A external-priority patent/KR102495483B1/ko
Priority claimed from KR1020160065501A external-priority patent/KR102440222B1/ko
Priority claimed from KR1020160079392A external-priority patent/KR102562064B1/ko
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of CN111128987A publication Critical patent/CN111128987A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21S—NON-PORTABLE LIGHTING DEVICES; SYSTEMS THEREOF; VEHICLE LIGHTING DEVICES SPECIALLY ADAPTED FOR VEHICLE EXTERIORS
    • F21S41/00—Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps
    • F21S41/10—Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps characterised by the light source
    • F21S41/14—Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps characterised by the light source characterised by the type of light source
    • F21S41/141—Light emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本发明提供一种发光二极管，包括：基板；第一、第二发光单元；反射结构体，在p型半导体层上布置，接触p型半导体层；第一接触层，接触n型半导体层；第二接触层，接触n型半导体层，连接反射结构体；n电极焊盘，布置于第一发光单元，电连接第一接触层；p电极焊盘，布置于第二发光单元，电连接反射结构体；下部绝缘层，布置于台面与第一、第二接触层之间；上部绝缘层，布置于第一、第二接触层与n、p电极焊盘之间，其中，第一、第二发光单元包括：台面，布置于n型半导体层，第一、第二发光单元相互分离，第一、第二接触层与n型半导体层接触，上部绝缘层具有第一通孔及第二通孔，n电极焊盘连接于第一接触层，p电极焊盘连接于发光结构体。

Description

发光二极管
本申请是申请日为2017年4月26日、申请号为201780024878.0、题为“发光二极管”的专利申请的分案申请。
技术领域
本发明涉及一种无机发光二极管，尤其涉及一种芯片级封装形态的发光二极管。
背景技术
无机发光二极管通过从n型半导体层供应的电子与从p型半导体层供应的空穴在活性层的复合而发光。通常，诸如氮化镓(GaN)、氮化铝(AlN)等III族元素的氮化物热稳定性良好且具有直接跃迁型能带(band)结构，因此近来作为可见光及紫外线领域的光源用物质而备受瞩目。尤其，氮化镓系发光二极管被用作显示、汽车灯具、在一般照明等各种领域中的紫外线或蓝色光区域的光源。尤其，利用氮化铟镓(InGaN)的蓝色发光二极管及绿色发光二极管应用于大规模天然色平板显示装置、信号灯、室内照明、高密度光源、高分辨率输出系统及光通信等多种应用领域。包括氮化物半导体的发光二极管寿命长、功耗低、响应速度快，因此其使用区域正持续扩大。
另外，在单个基板上串联或并联多个发光单元的发光二极管正在开发中。对由发光单元串联连接而成的发光二极管而言，由于多个发光单元串联连接，因此具有能够在相对较高的电压下驱动的优点。
并且，对由多个发光单元并联连接而成的发光二极管而言，与向相同面积的单个单元供应电流的情况相比能够将电流分散至多个发光单元，因此，具有能够缓解由于缺陷而造成的电流集中的问题。
多个发光单元在基板上通过分离区域相互分离而电绝缘，这样的发光单元利用连接器而彼此电连接。发光单元为了电分离而执行绝缘(isolation)工序，为了连接连接器，分离区域形成为具有平缓的倾斜面。但是，由于以具有平缓的倾斜面的方式形成分离区域，导致发光单元的发光面积大大减小，进而正向电压急剧增加且光输出降低。
另外，为了进一步改善电流的分散、散热效率及光输出，需要一种倒装芯片结构的发光二极管。尤其，最近，在晶圆级完成封装工序而无需执行单独的封装工序的芯片级封装(Chip Scale Package)正在开发中。芯片级封装可以与一般发光二极管同样地利用焊料等而被直接贴装到印刷电路板，从而制造成发光模块，并且能够合适于背光单元等多种用途而被使用。这样的发光二极管的尺寸小于一般的封装件，并且不单独进行封装工序，因此能够进一步简化工序，从而能够节约时间及成本。而且，芯片级封装形态的发光二极管大体具有倒装芯片形状的电极结构，因此散热特性良好。
发明内容
技术问题
本发明要解决的课题在于，提供一种改善了光提取效率的芯片级封装类型的发光二极管。
本发明要解决的又一课题在于，提供一种使光释放区域均匀分散的发光二极管。
本发明要解决的又一课题在于，提供一种包括多个发光单元，同时能够减轻发光面积减小程度的发光二极管以及具有该发光二极管的发光元件和发光模块。
本发明要解决的又一课题在于，提供一种适合于电流分散性能优异且能够提高散热效率及光输出的倒装结构的发光二极管以及具有该发光二极管的发光元件和发光模块。
技术方案
根据本发明的一实施例的发光二极管包括：基板；第一发光单元及第二发光单元，相邻地布置于所述基板上，分别包含n型半导体层、p型半导体层和布置于所述n型半导体层与所述p型半导体层之间的活性层；反射结构体，在所述第一发光单元及第二发光单元的p型半导体层上分别布置，并接触于所述p型半导体层；第一接触层，欧姆接触于所述第一发光单元的n型半导体层；第二接触层，欧姆接触于所述第二发光单元的n型半导体层，并连接于所述第一发光单元的反射结构体；n电极焊盘，布置于所述第一发光单元上部，并电连接于所述第一接触层；以及p电极焊盘，布置于所述第二发光单元上部，并电连接于所述第二发光单元上的反射结构体，其中，所述第一发光单元及第二发光单元通过使所述基板暴露的分离区域相互分离，所述第一发光单元及第二发光单元的n型半导体层包括彼此相向的内侧面和暴露于外部的外侧面，并且，至少一个所述外侧面相比于所述内侧面更急剧地倾斜。
由于n型半导体层的外侧面相比于分离区域的内侧面更急剧地倾斜，因此能够减小从基板侧面到n型半导体层的上表面边缘部分的水平距离。从而，能够减小n型半导体层的上表面面积，因此能够增加发光面积。
进而，由于在反射结构体上部布置n电极焊盘及p电极焊盘，因此能够将从活性层向n电极焊盘及p电极焊盘射出的光反射而射向基板侧。从而，能够提供发光效率及光提取效率较高的倒装芯片结构的发光二极管。
在若干实施例中，所述第一发光单元及第二发光单元的n型半导体层分别可以包括一个内侧面及三个外侧面。进而，所述三个外侧面相比于所述一个内侧面更急剧地倾斜。
进而，所述第一发光单元及第二发光单元的n型半导体层各自的三个外侧面可以与所述基板的侧面对齐。例如，所述n型半导体层的外侧面可以通过与基板一同对n型半导体层进行划线而形成，因此可以和基板的侧面一同形成。
所述第一发光单元及第二发光单元可以分别包括：台面，布置于所述n型半导体层的一部分区域上且包含所述活性层及所述p型半导体层。并且，所述第一接触层及第二接触层可以分别沿所述台面的周围而在所述n型半导体层的外侧面与所述台面之间的区域接触于所述n型半导体层。由于第一接触层及第二接触层沿台面的周围接触于n型半导体层，因此能够改善n型半导体层内的电流分散性能。
并且，所述台面可以分别具有贯通所述p型半导体层及活性层而使所述n型半导体层暴露的贯通孔，所述第一接触层及第二接触层可以分别通过所述台面的贯通孔接触于所述n型半导体层。因此，进一步改善n型半导体层内的电流分散性能。
所述贯通孔可以具有长的形状并沿同一条线布置。并且，所述贯通孔可以分别穿过所述台面的中央。在各台面可以布置单个贯通孔，通过长形状的贯通孔布置于中央区域来保持电流分散。并且，相比于形成多个贯通孔的情况，能够简化制造工序，并能够实现工序稳定性。
另外，所述发光二极管还可以包括：下部绝缘层，覆盖所述台面及所述反射结构体，并布置于所述台面与所述第一接触层及第二接触层之间。所述下部绝缘层可以具有使所述第一发光单元上的反射结构体暴露的孔，所述第二接触层可以通过所述孔连接于所述第一发光单元上的反射结构体。
并且，所述第二接触层可以跨过所述分离区域上部而从所述第二发光单元延伸至所述第一发光单元。此时，位于所述分离区域上部的所述第二接触层可以限定布置于所述台面的宽度内。
由于第二接触层限定布置于台面的宽度内，因此能够防止第二接触层短路于第一发光单元的n型半导体层。
另外，所述第一接触层的一部分可以与所述第一发光单元上的反射结构体重叠，所述第二接触层的一部分可以与所述第二发光单元上的反射结构体重叠。并且，所述第一接触层及第二接触层可以包括反射金属层，因此，能够提高针对从活性层发出的光的反射效率。
并且，所述下部绝缘层可以包括分布式布拉格反射器。所述下部绝缘层不仅覆盖所述反射结构体的上部区域，而且还覆盖所述台面的边缘部位区域及侧面。因此，从活性层发出的光可以被大部分反射结构体及下部绝缘层反射，从而能够提高发光二极管的光输出。
另外，所述下部绝缘层的孔可以具有沿所述分离区域的长的形状。所述分离区域可以垂直于所述贯通孔所在的同一条线。由于下部绝缘层的孔具有长的形状，因此可以在第二接触层相对较宽的区域连接于第一发光单元上的反射结构体。
另外，所述发光二极管还可以包括：上部绝缘层，布置于所述第一接触层及所述第二接触层与所述n电极焊盘及p电极焊盘之间。此时，所述上部绝缘层可以具有使所述第一接触层暴露的第一通孔以及使所述第二发光单元上的发光结构体暴露的第二通孔，所述n电极焊盘可以通过所述第一通孔连接于所述第一接触层，所述p电极焊盘可以通过所述第二通孔连接于所述发光结构体。
并且，所述第一发光单元及第二发光单元可以分别包括：台面，布置于所述n型半导体层的一部分区域上且包含所述活性层及所述p型半导体层，其中，所述第一接触层及第二接触层可以分别沿所述台面的周围而在所述n型半导体层的外侧面与所述台面之间的区域接触于所述n型半导体层，所述上部绝缘层可以覆盖位于所述n型半导体层的外侧面与所述台面之间的所述第一接触层及第二接触层，并且在所述n型半导体层的外侧面与所述第一接触层及第二接触层之间与所述n型半导体层相接。
根据本发明的另一实施例的发光元件可以包括：上述的发光二极管；以及波长转换层，覆盖所述发光二极管的基板和侧面，并且使所述n电极焊盘和p电极焊盘暴露。
进而，所述发光元件还可以包括：反射侧壁，分别布置于所述发光二极管的两侧面上，其中，覆盖所述发光二极管的侧面的波长转换层可以夹设于所述反射侧壁与所述发光二极管之间。
所述反射侧壁使从所述发光二极管发出的光及通过所述波长转换层转换的光反射，从而提高光效率。
所述反射侧壁可以布置于所述发光二极管的较长的侧面上。这样的发光元件例如可以使用为从导光板的侧面向导光板发光的侧视型发光元件。
根据本发明的又一实施例的发光二极管包括：第一发光单元及第二发光单元，分别包含n型半导体层、p型半导体层和布置于所述n型半导体层与所述p型半导体层之间的活性层，并且具有贯通所述p型半导体层及所述活性层而使所述n型半导体层暴露的第一贯通孔及第二贯通孔；反射结构体，具有使所述第一贯通孔及所述第二贯通孔暴露的开口部，并接触于所述p型半导体层；第一接触层，通过所述第一贯通孔欧姆接触于所述第一发光单元的n型半导体层；第二接触层，通过所述第二贯通孔欧姆接触于所述第二发光单元的n型半导体层，并连接于所述第一发光单元上的反射结构体；树脂层，在所述第一发光单元及第二发光单元的上部覆盖所述第一接触层及第二接触层；n电极焊盘，贯通所述树脂层而电连接于所述第一接触层，并且在所述树脂层上凸出；以及p电极焊盘，贯通所述树脂层而电连接于所述第二发光单元上的反射结构体，并且在所述树脂层上凸出，其中，所述第一发光单元及第二发光单元通过分离区域相互分离。
根据本实施例，两个发光单元相互串联而合并为一个发光二极管。因此，能够在相对较高的电压下驱动，从而能够提高光输出。进而，n电极焊盘及p电极焊盘利用一个树脂层而分别布置于第一发光单元及第二发光单元上。因此，相比于利用将n电极焊盘及p电极焊盘全部具有的独立的发光二极管，能够简化与发光二极管的制造及设置关联的工序。并且，通过利用树脂层，即使在没有壳体形成、引线键合、模制(molding)等独立的封装工序也能够作为芯片级封装件直接安装于印刷电路板等。
并且，所述n电极焊盘及p电极焊盘从平面图上观察可以分别局部地部分包围所述第一贯通孔及第二贯通孔的形状。可以在通过所述第一贯通孔及第二贯通孔形成于其上的树脂层形成凹陷部。进而，n电极焊盘及p电极焊盘形成为包围这些凹陷部，从而在被n电极焊盘及p电极焊盘包围的区域形成相对较深的凹陷部。因此，当利用焊料等导电性粘结剂而将所述发光二极管贴装到印刷电路板等时，能够防止焊料等在回流工序中熔融而向外部溢出。
在若干实施例中，在第一发光单元及第二发光单元上可以分别布置有一个局部地包围第一贯通孔及第二贯通孔的n电极焊盘及p电极焊盘。然而，本发明并不限定于此，所述n电极焊盘及p电极焊盘可以包括分别局部地包围所述第一贯通孔及第二贯通孔的至少两个部分。即，布置于各发光单元上的电极焊盘也可以被分为两个以上的部分作为相同极性的电极焊盘。
在若干实施例中，所述第一贯通孔及第二贯通孔具有圆形形状。然而，本发明并不一定限定于此，也可以具有长的形状。
另外，所述第一发光单元及第二发光单元的n型半导体层包括彼此相向的内侧面及暴露于外部的外侧面，至少一个的所述外侧面相比于所述内侧面更急剧地倾斜。
由于n型半导体层的外侧面相比于分离区域的内侧面更急剧地倾斜，因此能够减小从基板侧面到n型半导体层的上表面边缘部分之间的水平距离。从而，能够减小n型半导体层的上表面面积，因此能够增加发光面积。
进而，所述n型半导体层的彼此相向的内侧面可以具有台阶式的倾斜面。因此，能够进一步提高经过所述分离区域的第二接触层的可靠性。
所述第一发光单元及第二发光单元可以分别包括：台面，布置于所述n型半导体层的一部分区域上，并包含所述活性层及所述p型半导体层。并且，其中，所述第一接触层及第二接触层分别沿所述台面的周围而在所述n型半导体层的外侧面与所述台面之间的区域进一步接触于所述n型半导体层。由于第一接触层及第二接触层沿台面的周围而接触于n型半导体层，从而能够改善在n型半导体层内的电流分散性能。
另外，所述发光二极管还可以包括：下部绝缘层，覆盖所述台面及所述反射结构体，并布置于所述台面与所述第一接触层及第二接触层之间。所述下部绝缘层可以具有使所述第一发光单元上的反射结构体暴露的孔，所述第二接触层可以通过所述孔连接于所述第一发光单元上的反射结构体。
并且，所述第二接触层可以跨过所述分离区域上部而从所述第二发光单元延伸至所述第一发光单元。此时，位于所述分离区域上部的所述第二接触层可以限定布置于所述台面的宽度内。
由于第二接触层限定布置于台面的宽度内，因此能够防止第二接触层短路于第一发光单元的n型半导体层。
另外，所述第一接触层的一部分可以与所述第一发光单元上的反射结构体重叠，所述第二接触层的一部分可以与所述第二发光单元上的反射结构体重叠。
在若干实施例中，所述发光二极管可以包括：第三接触层，限定布置于所述第二发光单元上，贯通所述下部绝缘层而电连接于所述第二发光单元上的反射结构体，其中，所述p电极焊盘通过所述第三接触层电连接于所述第二发光单元上的反射结构体。n电极焊盘及p电极焊盘可以布置于同一水平线上。
所述第一接触层、第二接触层及第三接触层可以利用同一种物质通过同一个工序形成。进而，所述第一接触层、第二接触层及第三接触层可以包括反射金属层。从而，提高针对从活性层发出的光的反射效率。
并且，所述下部绝缘层可以包括分布式布拉格反射器。所述下部绝缘层不仅覆盖所述反射结构体的上部区域，而且还覆盖所述台面的边缘部位区域及侧面。因此，从活性层发出的光可以被大部分反射结构体及下部绝缘层反射，从而能够提高发光二极管的光输出。
并且，所述树脂层可以包括被所述n电极焊盘填充的第一通孔及被所述p电极焊盘填充的第二通孔，所述第一通孔及第二通孔从平面图上观察可以分别局部地包围所述第一贯通孔及第二贯通孔。因此，n电极焊盘及p电极焊盘的水平剖面形状可以与第一通孔及第二通孔的水平剖面形状相同。但是，从树脂层上凸出的n电极焊盘及p电极焊盘的部分可以分别大于第一通孔及第二通孔。
并且，所述发光二极管还可以包括：基板，布置有所述第一发光单元及第二发光单元，其中，所述分离区域使所述基板的上表面暴露。所述基板可以是用于使所述第一发光单元及第二发光单元的n型半导体层、活性层及p 型半导体层生长的生长基板。
根据本发明的又一实施例，提供一种发光模块。所述发光模块包括：印刷电路板；多个发光二极管，贴装于所述印刷电路板上；以及间隔件，布置于所述印刷电路板上，具有使所述多个发光二极管暴露的贯通形状的腔体，其中，所述间隔件包含光反射材质。在此，所述多个发光二极管包括上述的发光二极管。
根据本实施例，通过采用具有上述技术特征的发光二极管能够提供较高的光输出。进而，通过采用光反射材质的间隔件，防止由于导光板等相邻材料的变形而造成的发光二极管的损伤，同时提高光效率。
另外，所述间隔件可以具有多个腔体，所述多个发光二极管分散于所述腔体而布置。所述多个腔体无需是全部相同的尺寸。
在若干实施例中，所述间隔件可以利用粘结剂贴附于所述印刷电路板。
在若干实施例中，所述间隔件可以包括向下部方向凸出的凸出部，所述印刷电路板包括对应于所述凸出部的凹陷部，所述凸出部被插入于所述凹陷部。因此，能够将间隔件牢固地安装于印刷电路板。
根据本发明的又一实施例的发光二极管包括：第一导电型半导体层；台面，包含布置于所述第一导电型半导体层上的第二导电型半导体层和夹设于所述第二导电型半导体层与所述第一导电型半导体层之间的活性层；第一接触层，包含外部接触部和内部接触部，其中，所述外部接触部沿所述台面周围而在所述第一导电型半导体层的边缘部分附近接触于所述第一导电型半导体层，所述内部接触部在被所述外部接触部包围的区域内接触于所述第一导电型半导体层；第二接触层，布置于所述台面上而接触于所述第二导电型半导体层；第一绝缘层，覆盖所述第一导电型半导体层及所述台面，使所述第一接触层与所述台面及第二接触层绝缘，其中，所述第一绝缘层使所述第一导电型半导体层暴露，以使所述外部接触部和所述内部接触部接触到所述第一导电型半导体层，并且其中，所述外部接触部与所述第一绝缘层沿所述台面的侧面交替地接触于所述第一导电型半导体层。
由于所述第一接触层包括内部接触部及外部接触部，因此电流分散性能优异。并且，所述外部接触部不连续地接触于第一导电型半导体层而与第一绝缘层的凸出部交替地接触，因此能够减少外部接触部的接触面积，从而能够减少光损失。
在具有多个发光单元的发光二极管中也可以应用同上所述的外部接触部。例如，在各发光单元的边缘部位附近形成有第一接触层的发光二极管中，第一接触层可以不连续地接触于第一导电型半导体层，而第一接触层与第一绝缘层可以沿第一导电型半导体层的边缘部分交替地接触。
并且，所述第一绝缘层可以包括分布式布拉格反射器。因此，利用所述第一绝缘层能够以较高的反射率使光反射，从而能够改善光提取效率。
所述第一绝缘层可以在所述台面周围包括凸出部及凹入部。所述第一接触层可以在所述第一绝缘层的凹入部接触于所述第一导电型半导体层。
与此不同，所述第一接触层可以在所述台面周围包括凸出部及凹入部，所述第一接触层的凸出部接触于所述第一导电型半导体层，并且所述凹入部位于所述第一绝缘层上。
在若干实施例中，所述台面可以具有手指部及位于所述手指部之间的湾入部，所述内部接触部布置于所述湾入部。
在另一实施例中，所述台面可以具有贯通所述第二导电型半导体层及活性层而使所述第一导电型半导体层暴露的槽，其中，所述槽被所述第二导电型半导体层及活性层包围，所述内部接触部与暴露于所述槽的第一导电型半导体层接触。
所述槽可以具有包含两条直线和连接所述两条直线的连接线的H形状，并且布置于所述台面的中央区域。
进而，所述内部接触部可以在所述H形状的槽形成于两条所述直线，所述第一接触层在所述连接线上通过所述第一绝缘层而从第一导电型半导体层隔开。并且，所述槽的末端部中的至少一个可以相比于直线的其他部分而具有更大的宽度。
另外，所述内部接触部与外部接触部之间的最短距离可以在所述内接触部的任何位置都相同。通过将内部接触部布置于台面的中央，光能够从台面的整个区域能够均匀地发出。
并且，形成于所述两条直线的内部接触部之间的距离和所述内部接触部可以与所述外部接触部之间的最短距离相同。
所述发光二极管还可以包括：上部绝缘层，具有重叠于所述第一接触层的第一开口部及重叠于所述第二接触层的第二开口部；第一电极焊盘，通过所述第一开口部电连接于所述第一接触层；以及第二电极焊盘，通过所述第二开口部电连接于所述第二接触层。
并且，所述发光二极管还可以包括：中间连接部，连接于所述第二接触层，其中，所述第一接触层具有重叠于所述第二接触层的开口部，所述中间连接部位于所述第一接触层的开口部的内部，所述上部绝缘层的第二开口部使所述中间连接部暴露，所述第二电极焊盘连接于所述中间连接部。通过布置所述中间连接部，能够将第一电极焊盘及第二电极焊盘形成于同一水平线，从而能够进一步稳定发光二极管的制造工序。所述中间连接部与所述第一接触层可以利用同一种材料而在同一个工序中形成。
进而，所述第一绝缘层可以具有使所述第二接触层暴露的开口部，所述中间连接部通过所述第一绝缘层的开口部连接于所述第二接触层。
在若干实施例中，所述第一绝缘层可以具有使所述第二接触层暴露的多个开口部。并且，所述上部绝缘层的第二开口部可以使暴露所述第二接触层的开口部全部暴露。
另外，所述第一绝缘层可以位于第一导电型半导体层上、所述台面上的第二接触层周围以及所述第二接触层上，位于所述台面上的第二接触层周围的第一绝缘层可以相比于位于所述第二接触层上的第一绝缘层更厚。
并且，位于所述台面上的第二接触层周围的第一绝缘层可以相比于位于所述第一导电型半导体层上的第一绝缘层更厚。
有益效果
根据本发明的实施例，与以往不同，能够提供一种通过将发光单元的n型半导体层的外侧面相比于分离区域相对急剧地倾斜地形成，能够减轻发光单元的发光面积减小的程度，从而降低正向电压并改善了光输出的发光二极管以及具有该发光二极管的发光元件和发光模块。
进而，提供一种通过将反射结构体布置在各发光单元上，并且在其上布置n电极焊盘及p电极焊盘，从而具有倒装结构的多个发光单元的发光二极管。
进而，提供一种通过将反射结构体布置在各发光单元上，并且在其上布置n电极焊盘及p电极焊盘，从而具有倒装结构的多个发光单元的发光二极管以及具有该发光二极管的发光模块。
并且，能够提供一种通过利用树脂层布置n电极焊盘及p电极焊盘，从而无需单独的封装工序的芯片级封装件。
并且，能够提供一种利用光反射材质的间隔件，从而光效率较高的发光模块。
并且，通过减小第一接触层接触于第一导电型半导体层的区域并增加第一绝缘层接触于第一导电型半导体层的区域，能够减少由于第一接触层造成的光损失，进而利用包括反射性能优异的分布式布拉格反射器的第一绝缘层，能够使更多的光反射，从而能够改善发光二极管的光提取效率。
后文中，通过参照附图的说明，针对根据本发明的多种实施例的技术效果及优点进行更详细的说明。
附图说明
图1是用于说明根据本发明的一实施例的发光二极管的示意性平面图。
图2是沿图1的截取线A-A截取的示意性剖面图。
图3是沿图1的截取线B-B截取的示意性剖面图。
图4是沿图1的截取线C-C截取的示意性剖面图。
图5是省略图1的一部分构成的示意性平面图。
图6是用于说明根据本发明的一实施例的发光二极管制造方法的示意性平面图。
图7是用于说明包括根据本发明的一实施例的发光二极管的发光元件的示意性平面图及剖面图。
图8是用于说明根据本发明的又一实施例的发光元件的示意性平面图及剖面图。
图9是用于说明应用根据本发明的一实施例的发光二极管的照明装置的分解立体图。
图10是用于说明应用根据本发明的又一实施例的发光二极管的显示装置的剖面图。
图11是用于说明应用根据本发明的又一实施例的发光二极管的显示装置的剖面图。
图12是用于说明将根据本发明的又一实施例的发光二极管应用到前照灯的示例的剖面图。
图13是用于说明根据本发明的又一实施例的发光二极管的示意性平面图。
图14是沿图13的截取线A1-A1截取的示意性剖面图。
图15是沿图13的截取线B1-B1截取的示意性剖面图。
图16是沿图13的截取线C1-C1截取的示意性剖面图。
图17是用于说明根据本发明的又一实施例的发光二极管的示意性平面图。
图18是用于说明根据本发明的又一实施例的发光二极管制造方法的示意性平面图。
图19是用于说明包含根据本发明的又一实施例的发光二极管的发光元件的示意性平面图及剖面图。
图20是用于说明根据本发明的又一实施例的发光元件的示意性平面图及剖面图。
图21是用于说明包括根据本发明的一实施例的发光二极管的发光模块的示意性立体图。
图22是沿图21的截取线F-F截取的示意性剖面图。
图23至图26是示出贴附间隔件的多种方法的剖面图。
图27是用于说明根据本发明的一实施例的显示装置的局部立体图。
图28是用于说明根据本发明的又一实施例的发光二极管的示意性平面图及剖面图。
图29是图28中用I标记的部分的放大图。
图30是沿图29的截取线B2-B2截取的剖面图以及沿截取线C2-C2截取的剖面图。
图31至图37是用于说明根据本发明的又一实施例的发光二极管制造方法的示意性平面图以及沿各平面图的截取线G-G截取的剖面图。
图38是用于说明根据本发明的又一实施例的发光二极管的示意性平面图。
图39是示出图28及图38的发光二极管的发光图案的照片。
具体实施方式
以下，参照附图详细说明本发明的实施例。为了将本发明的思想充分传递给本领域技术人员，作为示例提供以下介绍的实施例。因此，本发明并不限定于如下所述的实施例，其可以具体化为其他形态。并且，在附图中，可能为了便利而夸张图示构成要素的宽度、长度、厚度等。并且，当记载到某构成要素布置于其他构成要素的“上部”或“上”时，不仅包括各部分“直接”布置于其他部分的“上部”或“上”的情形，还包括各构成要素与其他构成要素之间夹设有另一构成要素的情形。在整个说明书中，相同的附图符号表示相同的构成要素。
图1是用于说明根据本发明的一实施例的发光二极管的示意性平面图，图2、图3及图4分别是沿图1的截取线A-A、B-B、C-C截取的示意性剖面图，图5是省略根据本发明的一实施例的发光二极管的一部分构成的示意性平面图。
参照图1至图4，所述发光二极管包括基板21、第一发光单元C1、第二发光单元C2、反射结构体31、第一接触层35a、第二接触层35b、n电极焊盘39a及p电极焊盘39b。并且，所述发光二极管可以包括预绝缘层29、下部绝缘层33及上部绝缘层37。并且，第一发光单元C1及第二发光单元C2分别包括n型半导体层23、活性层25、p型半导体层27。
基板21作为用于使III-V族氮化物系半导体生长的生长基板，例如可以是蓝宝石基板，尤其可以是图案化的蓝宝石基板。基板21优选为绝缘基板，但并不限定于绝缘基板。但是，在布置于基板21上的发光单元相互串联的情况下，基板21必须与发光单元绝缘。因此，在基板21为绝缘性或基板21为导电性的情况下，绝缘物质层布置于发光单元C1、C2与基板21之间，使得基板21与发光单元C1、C2绝缘。如图1所示，基板21可以具有矩形的外形。基板21的侧面可以通过激光划线以及利用激光划线的开裂(cracking)而形成。
第一发光单元C1及第二发光单元C2布置于基板21上。第一发光单元C1及第二发光单元C2通过使基板21暴露的分离区域I而相互分离。因此，第一发光单元C1与第二发光单元C2的半导体层相互隔开。第一发光单元C1及第二发光单元C2可以彼此相向地布置且可以分别具有正方形或矩形形状。尤其，第一发光单元C1及第二发光单元C2可以具有沿彼此相向的方向长的矩形形状。
第一发光单元C1及第二发光单元C2分别包括n型半导体层23、活性层25、p型半导体层27。n型半导体层23、活性层25、p型半导体层27可以利用III-V族氮化物系半导体形成，例如，可以利用(Al、Ga、In)N等氮化物系半导体形成。n型半导体层23、活性层25、p型半导体层27可以利用如金属有机化学气相沉积法(MOCVD)等公知方法在腔室内生长在基板21上而形成。并且，n型半导体层23包括n型杂质(例如，Si、Ge、Sn)，p型半导体层27包括p型杂质(例如，Mg、Sr、Ba)。例如，在一实施例中，n型半导体层23可以包括含有Si作为掺杂剂的GaN或AlGaN，p型半导体层27可以包括含有Mg作为掺杂剂的GaN或AlGaN。在附图中，虽然图示了n型半导体层23及p型半导体层27分别为单层的情形，但是这些层也可以是多层，并且也可以包括超晶格层。活性层25可以包括单量子阱结构或多量子阱结构，并且调节氮化物系半导体的组成比以使其发出所期望的波长。例如，活性层25可以发出蓝色光或紫外光。
分离区域I将发光单元C1、C2相互分离。基板21通过半导体层暴露于分离区域I。分离区域I可以利用光刻及蚀刻工序而形成，此时，利用高温烘培工序而使光致抗蚀剂(photoresist)回流，从而形成具有平缓的倾斜面的光致抗蚀剂图案，并将此用作掩膜而对半导体层进行蚀刻，从而可以在分离区域I形成相对平缓地倾斜的侧面。
发光单元C1、C2将所述分离区域I置于中间而彼此相向。彼此相向的发光单元C1、C2的侧面定义为内侧面。另外，除了所述内侧面以外的所述发光单元的侧面定义为外侧面。因此，第一发光单元C1及第二发光单元C2内的n型半导体层23也分别包括内侧面及外侧面。
例如，n型半导体层23可以包括一个内侧面及三个外侧面。如图4所示，n型半导体层23的外侧面相比于所述内侧面可以急剧地倾斜。在本实施例中，虽然对n型半导体层23的外侧面全部相比于内侧面而急剧地倾斜的情形进行了说明，但是本发明并不限定于此，包括至少一个外侧面相比于内侧面急剧地倾斜的情形。并且，也可以是仅有垂直于分离区域I的两侧外侧面相对急剧地倾斜，与分离区域平行的外侧面与分离区域I相同地平缓倾斜。
进而，相对急剧倾斜的外侧面可以与基板21的侧面对齐。例如，n型半导体层23的外侧面可以通过与基板21一同对n型半导体层23进行划线而形成，因此，可以与基板21的侧面一同形成。
在各个n型半导体层23上布置有台面M。台面M可以限定位于被n型半导体层23包围的区域内侧，因此，邻近于n型半导体层23的外侧面的边缘部位附近区域不被台面M所覆盖而暴露于外部。但是，台面M的侧面与n 型半导体层23的侧面可以在分离区域I的侧壁彼此连续。
台面M包括p型半导体层27及活性层25。所述活性层25夹设于n型半导体层23与p型半导体层27之间。在附图中虽然图示了台面M的内侧面与外侧面相同地倾斜的情形，但是本发明并不限定于此，台面M的内侧面可以相比于外侧面更平缓。因此，能够提高后述的第二接触层35b的稳定性。
台面M可以包括贯通所述p型半导体层27及活性层25的贯通孔27a。在台面M可以形成有多个贯通孔，然而也可以如图1所示地形成有单一的贯通孔27a。在这种情况下，贯通孔27a可以具有穿过台面M中央的长的形状。尤其，第一发光单元C1及第二发光单元C2内的贯通孔27a可以布置于同一条线上。设置有所述贯通孔27a的线可以垂直于分离区域I。
在第一发光单元C1及第二发光单元C2的p型半导体层27上分别布置有反射结构体31。反射结构体31接触于p型半导体层27。反射结构体31可以在台面M上部区域遍布台面M的几乎全部区域而布置。例如，反射结构体31可以覆盖台面M上部区域的80％以上，进而90％以上。
反射结构体31可以包括具有反射性的金属层，因此，可以将在活性层25生成而向反射结构体31行进的光向基板21侧反射。例如，所述反射金属层可以包括Ag或Al。并且，为了有助于所述反射结构体31欧姆接触于p型半导体层27，Ni层可以在反射金属层与p型半导体层27之间形成。与此不同，所述反射结构体31也可以包括诸如ITO(indium tin oxide)或ZnO等透明氧化物层。
另外，预绝缘层29可以覆盖所述反射结构体31周围的台面M。预绝缘层29例如可以通过化学气相沉积技术而利用SiO2形成，并且可以覆盖台面M侧面，进而覆盖n型半导体层23的一部分区域。如图4所示，在分离区域I的侧面，预绝缘层29可以被去除。
下部绝缘层33覆盖台面M且覆盖反射结构体31及预绝缘层29。并且，下部绝缘层33覆盖分离区域I及台面M侧壁，并且覆盖台面M周围的n型半导体层23的一部分。如图4的放大剖面图所示，在基板21是图案化蓝宝石基板的情况下，下部绝缘层33可以在分离区域I内沿基板21上的凸出部的形状形成。
下部绝缘层33可以布置于第一接触层35a及第二接触层35b与第一发光单元C1及第二发光单元C2之间，并且提供能够使第一接触层35a及第二接触层35b连接于n型半导体层23或反射结构体31的通路。例如，下部绝缘层33具有：孔33a，在第一发光单元C1上使反射结构体31暴露；孔33b，在第二发光单元上使反射结构体31暴露；以及开口部33c，在贯通孔27a内使n型半导体层23暴露。并且，下部绝缘层33覆盖台面M周围，并使n型半导体层23的边缘部位附近区域暴露。
如图1所示，所述孔33a可以沿垂直于贯通孔27a的长度方向的方向，例如平行于分离区域I地具有长的形状，并且相比于贯通孔27a更靠近分离区域I而布置。因此，可以从较宽的区域将电流注入第一发光单元C1上的反射结构体31。在本实施例中，虽然对单个的孔33a使第一发光单元C1上的反射结构体31暴露的情形进行了说明，但是也可以提供多个孔33a。
另外，孔33b布置于第二发光单元C2上，如图1所示，可以提供为多个。在本实施例中虽然图示了四个孔33b，然而并不限定于此，也可以布置更多或更少的孔33b。但是，孔33b的中心相比于台面M的中心更远离分离区域I而布置。因此，能够防止电流集中于分离区域I附近，并可以使电流分散于第二发光单元C2的较宽的区域。
开口部33c在贯通孔27a内使n型半导体层23暴露，进而提供第一接触层35a及第二接触层35b能够连接于n型半导体层23的通路。
下部绝缘层33可以利用SiO2或Si3N4等绝缘物质形成，并且可以形成为单层或多层。进而，下部绝缘层33也可以包括折射率互不相同材料层，例如，将SiO2/TiO2反复层叠而形成的分布式布拉格反射器。在下部绝缘层33包括分布式布拉格反射器的情况下，能够使入射至除了反射结构体31以外的区域的光反射，从而能够进一步改善光提取效率。
第一接触层35a布置于第一发光单元C1上而欧姆接触于n型半导体层23。如图5所示，第一接触层35a可以沿台面M周围而在n型半导体层23的外侧面与台面M之间的区域欧姆接触于n型半导体层23。并且，第一接触层35a可以在台面M的贯通孔27a内欧姆接触于通过下部绝缘层33的开口部33c暴露的n型半导体层23。进而，第一接触层35a可以覆盖除了孔33a周围的一部分区域以外的台面M上部区域及侧面。
第二接触层35b欧姆接触于第二发光单元C2的n型半导体层23，进而连接于所述第一发光单元C1的反射结构体31。因此，第二接触层35b电连接第一发光单元C1的p型半导体层27与第二发光单元C2的n型半导体层23。
第一接触层35a可以沿台面M周围而在n型半导体层23的外侧面与台面M之间的区域欧姆接触于n型半导体层23。并且，第二接触层35b可以在台面M的贯通孔27a内欧姆接触于通过下部绝缘层33的开口部33c暴露的n型半导体层23。进而，第二接触层35b与暴露于孔33a的反射结构体31连接。为此，第二接触层35b穿过分离区域I上部而从第二发光单元C2延伸至第一发光单元C1。此时，如图1所示，穿过所述分离区域I上部的第二接触层35b限定于台面M的宽度以内。因此，能够防止第二接触层35b短路于第一发光单元C1的n型半导体层23。并且，由于第二接触层35b穿过相对平缓地倾斜的分离区域I，因此能够改善工序稳定性。所述第二接触层35b可以在分离区域I上布置于下部绝缘层33上，并且可以根据下部绝缘层33的形状而形成为具有凹凸形态。
第一接触层35a及第二接触层35b可以包括如A1层等高反射金属层，高反射金属层可以在Ti、Cr或Ni等的粘结层上形成。并且，在高反射金属层上可以形成有Ni、Cr、Au等的单层或复合层结构的保护层。第一接触层35a及第二接触层35b例如可以具有Cr/Al/Ni/Ti/Ni/Ti/Au/Ti的多层结构。
上部绝缘层37布置于第一接触层35a及第二接触层35b上，并具有使第一接触层35a暴露的开口部37a及使反射结构体31暴露的开口部37b。开口部37b可以布置于下部绝缘层33的孔33a内。并且，上部绝缘层37将在台面M周围连接于n型半导体层23的第一接触层35a及第二接触层35b覆盖。如在图2至图4中明显地图示，第一接触层35a及第二接触层35b与n型半导体层23的边缘部位之间的区域被上部绝缘层37覆盖。因此，第一接触层35a及第二接触层35b可以被上部绝缘层37保护而免受水分等外部环境的影响。并且，上部绝缘层37可以在分离区域I上覆盖第二接触层35b，并且可以根据第二接触层35b的形状而形成为具有凹凸形态。
上部绝缘层37可以形成为SiO2或Si3N4的单层，然而并不限定于此。例如，上部绝缘层37也可以具有包括氮化硅膜和氧化硅膜的多层结构，也可以是将氧化硅膜与氧化钛膜交替层叠的分布式布拉格反射器。
n电极焊盘39a通过上部绝缘层37的开口部37a而电连接于第一接触层35a，p电极焊盘通过开口部37b电连接于反射结构体31。n电极焊盘39a及p电极焊盘39b可以分别限定布置于台面M上部区域内。
图6是用于说明根据本发明的一实施例的发光二极管制造方法的示意性平面图。
参照图6，通常在一个基板21上制造多个发光二极管。在此，以四个发光二极管区域为例进行说明，各发光二极管包括第一发光单元C1及第二发光单元C2。
首先，n型半导体层23、活性层25及p型半导体层27在基板21上生长。这些半导体层23、25、27在基板21上生成为连续的层。
接着，对p型半导体层27及活性层25进行图案化而形成台面M。台面M形成于各发光单元C1、C2上。台面M可以利用光刻或蚀刻工序而形成。
之后，虽然未图示，但是预绝缘层29以覆盖台面M的方式形成，接着，利用光致抗蚀剂图案对用于形成反射结构体31的区域上的预绝缘层29进行蚀刻。并且，利用相同的光致抗蚀剂图案，通过剥离(lift off)技术形成反射结构体31。
接着，形成分离区域(绝缘(isolation)区域)ISO。分离区域在各发光二极管区域形成于台面M之间，第一发光单元C1与第二发光单元C2通过分离区域ISO而分离。分离区域ISO以通过利用光致抗蚀剂图案的光刻或蚀刻技术对n型半导体层23进行蚀刻而使基板21上表面暴露的方式形成。此时，光致抗蚀剂回流，从而可以将分离区域ISO的侧面形成为具有平缓的倾斜面。
如图6所示，分离区域ISO可以在各发光二极管区域内限定形成于台面M之间。即，在分离各发光二极管的区域不形成分离区域ISO。
接着，依次形成下部绝缘层33、第一接触层35a、第二接触层35b、上部绝缘层37、n电极焊盘39a及p电极焊盘39b之后，利用激光划线工序形成划线SC1、SC2。激光划线SC1、SC2用于将发光二极管分割为单独的单元，通过该划线定义分割位置，并且n型半导体层23被分割为单独的发光二极管单元。在此，可以在所述划线工序之后通过开裂(cracking)分割基板21。
根据本实施例，分离区域ISO形成于发光二极管内的第一发光单元C1与第二发光单元C2之间，因此布置于第一发光单元C1与第二发光单元C2相向的位置的n型半导体层23的内侧面形成为相对平缓的倾斜面。与此相反，由于n型半导体层23的外侧面通过激光划线及开裂而形成，因此具有相对陡峭的倾斜面，进而n型半导体层23的外侧面可以与基板21的侧面对齐。
图7是用于说明包含根据本发明的一实施例的发光二极管的发光元件的示意性平面图及剖面图，图7的(a)为平面图，图7的(b)是根据图7的(a)的截取线D-D截取的剖面图。
参照图7，所述发光元件包括发光二极管100及波长转换层110。发光二极管100与参照图1至图5所述的发光二极管相同，因此省略详细说明。
另外，波长转换层110覆盖发光二极管100的侧面及上表面，并使下表面暴露。在发光二极管100的上表面配备有基板21，在发光二极管100的下表面配备有n电极焊盘39a及p电极焊盘39b。所述基板21被波长转换层110覆盖，n电极焊盘39a及p电极焊盘39b暴露于波长转换层110的外部。因此，所述发光元件可以利用n电极焊盘39a及p电极焊盘39b贴装于印刷电路板等。
根据本实施例的发光元件与利用现有的引线架或印刷电路基板制造的封装件之间具有差异。即，所述发光元件中形成于发光二极管芯片的n电极焊盘39a及p电极焊盘39b执行引线端子的作用，而无需单独的壳体。
图8是用于说明根据本发明的又一实施例的发光元件的示意性平面图及剖面图。图8的(a)为平面图，图8的(b)是根据图8的(a)的截取线E-E截取的剖面图。
参照图8，根据本实施例的发光二极管与参照图7所述的发光元件大致相似，差异在于沿发光二极管100的两侧面布置有反射侧壁120。
反射侧壁120沿发光二极管100的较长的侧面布置，并且在发光二极管100的较短的侧面可以被省略。另外，所述在所述反射侧壁120与发光二极管100之间布置有波长转换层110。所述反射侧壁120可以利用诸如聚酰胺9T(PA9T：Polyamide 9T)等LED反射器形成，因此能够利用模制(molding)工序而容易地形成。
因此，从发光二极管100发出的光在波长转换层110进行波长转换，被反射侧壁120反射而向发光二极管100的上部侧发出。并且，从发光二极管100发出的光的一部分还向发光二极管100的较短的侧面发出。
所述发光元件例如可以使用为侧视型发光元件。即，所述发光元件可以布置于导光板的侧面而向导光板的侧面发光，例如也可以使用为背光光源。
以上所述的发光二极管及发光元件可以适用于照明装置、背光光源或前照灯等多种应用产品。
图9是用于说明应用根据本发明的一实施例的发光二极管的照明装置的分解立体图。
参照图9，根据本实施例的照明装置包括：扩散盖(Diffusion Cover)1010、发光元件模块1020及主体部1030。主体部1030可以收容发光元件模块1020，扩散盖1010可以布置于主体部1030上，以能够覆盖发光元件模块1020的上部。
主体部1030只要是能够收容并支撑发光元件模块1020并向发光元件模块1020供应电源的形态就不受限制。例如，如图所示，主体部1030可以包括主体外壳1031、电源供应装置1033、电源外壳1035以及电源连接部1037。
电源供应装置1033可以收容于电源外壳1035内而电连接于发光元件模块1020，且包括至少一个IC芯片。所述IC芯片能够调节、转换或控制向发光元件模块1020供应的电源的特性。电源外壳1035可以收容并支撑电源供应装置1033，并且在内部固定有电源供应装置1033的电源外壳1035可以位于主体外壳1031的内部。电源连接部1037可以布置于电源外壳1035的下端，从而与电源外壳1035结合。因此，电源连接部1037可以电连接于电源外壳1035内部的电源供应装置1033，从而能够起到向电源供应装置1033供应外部电源的通路的作用。
发光元件模块1020包括基板1023以及布置于基板1023上的发光元件1021。发光元件模块1020可以布置于主体外壳1031上部而电连接于电源供应装置1033。
基板1023只要是能支撑发光元件1021的基板就不受限制，例如，可以是包括布线的印刷电路板。基板1023可以具有对应主体外壳1031上部的固定部的形态，使其能够稳定地固定于主体外壳1031。发光元件1021可以包括上述的根据本发明的实施例的发光二极管中的至少一个。
扩散盖1010可以布置于发光元件1021上，并且固定于主体外壳1031而覆盖发光元件1021。扩散盖1010可以具有透光性材质，且可以调节扩散盖1010的形态及透光性而调节照明装置的指向特性。因此，扩散盖1010能够根据照明装置的使用目的及应用形态而变形为多种形态变形。
图10是用于说明应用根据本发明的又一实施例的发光二极管的显示装置的剖面图。
本实施例的显示装置包括：显示面板2110；背光单元，用于向显示面板2110提供光；以及面板引导件，用于支撑所述显示面板2110下部边缘。
显示面板2110不受特别的限定，例如，可以是包括液晶层的液晶显示面板。在显示面板2110的边缘还可以布置栅极驱动印刷电路板(PCB)，用于向栅极线(gate line)提供驱动信号。此处，栅极驱动PCB也可以不构成于独立的PCB而形成于薄膜晶体管基板上。
背光单元包括光源模块，所述光源模块包括至少一个的基板及多个发光元件2160。进而，背光单元还可以包括底盖(bottom cover)2180、反射片2170、扩散板2131以及光学片2130。
底盖2180上部形成开口，可以收容基板、发光元件2160、反射片2170、扩散板2131以及光学片2130。并且，底盖2180可以与面板引导件结合。基板可以位于反射片2170的下部而布置成被反射片2170包围的形态。但是，并不限定于此，在表面涂覆有反射物质的情况下，基板也可以位于反射片2170上。并且，基板可以形成为多个，且布置成多个基板并列布置的形态，然而并不限定于此，也可以形成为单个基板。
发光元件2160可以包括上述的根据本发明的实施例的发光二极管中的至少一个。发光元件2160可以在基板上以预定的图案有规律地排列。并且，在各个发光元件2160上布置有透镜2210，从而能够提高从多个发光元件2160发出的光的均匀性。
扩散板2131及光学片2130位于发光元件2160上。从发光元件2160发出的光可以经过扩散板2131及光学片2130而以面光源的形态向显示面板2110提供。
与此相同，根据本发明的实施例的发光元件可以应用于与本实施例相同的直下型显示装置。
图11是用于说明应用根据本发明的又一实施例的发光二极管的显示装置的剖面图。
配备有根据本实施例的背光单元的显示装置包括：显示面板3210，用于显示图像；以及背光单元，布置于显示面板3210的背面而发射光。进而，所述显示装置包括：框架3240，用于支撑显示面板3210，且收容背光单元；以及盖3270、3280，包围所述显示面板3210。
显示面板3210不受特别的限制，例如，可以是包括液晶层的液晶显示面板。在显示面板3210的边缘还可以布置有栅极驱动印刷电路板(PCB)，用于向栅极线提供驱动信号。此处，栅极驱动PCB也可以不构成为独立的PCB而形成于薄膜晶体管基板上。显示面板3210通过位于其上部及下部的盖3270、3280被固定，且位于其下部的盖3280可以与背光单元结合。
向显示面板3210提供光的背光单元包括：下部盖3270，所述下部盖3270上表面的一部分形成开口；光源模块，布置于下部盖3270的内部一侧；以及导光板3250，与所述光源模块并排布置，且将点光转换为面光。并且，根据本实施例的背光单元还可以包括：光学片3230，位于导光板3250上，具有光扩散功能以及聚光功能；以及反射片3260，布置于导光板3250的下部，使向导光板3250的下部方向行进的光向显示面板3210的方向反射。
发光模块包括基板3220以及多个发光元件3110，所述发光元件3110在所述基板3220的一面以预定的间距隔开而布置。基板3220只要能够支撑发光元件3110且电连接于发光元件3110就不受限制，例如，可以是印刷电路板。发光元件3110可以包括至少一个上述的根据本发明的实施例的发光二极管。从光源模块发出的光入射到导光板3250，并通过光学片3230被供应至显示面板3210。通过导光板3250及光学片3230，从发光元件3110发出的点光源可以转换为面光源。
如上所述，根据本发明的一实施例的发光元件可以应用于如同本实施例的边缘型显示装置。
图12是用于说明将根据本发明的又一实施例的发光二极管应用到前照灯的示例的剖面图。
参照图12，所述前照灯包括灯主体4070、基板4020、发光元件4010以及保护玻璃(cover lens)4050。进而，所述前照灯还可以包括散热部4030、支撑架(rack)4060以及连接部件4040。
基板4020通过支撑架4060被固定，从而以与灯主体4070隔开的方式布置于灯主体4070上。基板4020只要是能够支撑发光元件4010的基板则不受限制，例如，可以是如印刷电路板等具有导电图案的基板。发光元件4010可以位于基板4020上，且通过基板4020得到支撑及固定。并且，通过基板4020的导电图案，发光元件4010可以电连接于外部电源。并且，发光元件4010可以包括上述的根据本发明的实施例的发光二极管中的至少一个。
保护玻璃4050位于从发光元件4010发出的光移动的路径上。例如，如图所示，保护玻璃4050可以通过连接部件4040而布置成与发光元件4010相隔，且可以布置于欲提供发光元件4010所发出的光的方向上。通过保护玻璃4050可以调节从前照灯向外部发出的光的指向角和/或颜色。另外，连接部件4040也可以使保护玻璃4050与基板4020固定，并且布置成包围发光元件4010而起到提供发光路径4045的光引导作用。此时，连接部件4040可以利用光反射性物质形成，或者被光反射性物质涂覆。另外，散热部4030可以包括散热翅片4031和/或散热风扇4033，并且向外部排放在发光元件4010驱动时产生的热。
同上所述，根据本发明的实施例的发光元件可以适用于诸如本实施例等前照灯，尤其是车辆用前照灯。
图13是用于说明根据本发明的又一实施例的发光二极管的示意性平面图，图14、图15及图16分别是沿图13的截取线A1-A1、B1-B1、C1-C1截取的示意性剖面图。
参照图13至图16，所述发光二极管包括基板221、第一发光单元C1、第二发光单元C2、反射结构体231、第一接触层235a、第二接触层235b、第三接触层235c、n电极焊盘239a及p电极焊盘239b。所述发光二极管还可以包括预绝缘层229、下部绝缘层233及树脂层237。并且，第一发光单元C1及第二发光单元C2分别包括n型半导体层223、活性层225、p型半导体层227。
基板221作为用于使III-V族氮化物系半导体生长的生长基板，与参照图1至图4所述的基板21相同，因此为了避免重复而省略详细说明。并且，所述基板221也可以利用激光剥离、化学剥离、研磨(grinding)等技术而从发光单元C1、C2被去除。
第一发光单元C1及第二发光单元C2布置于基板221上。第一发光单元C1及第二发光单元C2通过使基板221暴露的分离区域I而相互分离。在此，分离区域I表示用于使发光单元C1、C2相互分离的区域，其与分离基板221的划线或切割(dicing)区域有区别。第一发光单元C1与第二发光单元C2的半导体层被分离区域I相互隔开。第一发光单元C1及第二发光单元C2可以彼此相向地布置且分别具有正方形或矩形形状。尤其，第一发光单元C1及第二发光单元C2可以沿彼此相向的方向具有长的矩形形状。
第一发光单元C1及第二发光单元C2分别包括n型半导体层223、活性层225及p型半导体层227。n型半导体层223、活性层225及p型半导体层227与参照图1至图4而说明的n型半导体层23、活性层25及p型半导体层27相同，因此为了避免重复而省略关于其的详细说明。
分离区域I将发光单元C1、C2相互分离。基板221通过半导体层暴露于分离区域I。分离区域I可以利用光刻及蚀刻工序而形成，此时，可以利用高温烘培工序使光致抗蚀剂回流，从而形成具有平缓的倾斜面的光致抗蚀剂图案，并将此用作掩膜而对半导体层进行蚀刻，从而能够在分离区域I形成相对平缓地倾斜的侧面。并且，如图16所示，在所述分离区域I可以形成台阶式倾斜面。首先执行使n型半导体层223暴露的台面形成工序之后，形成使基板221暴露的分离区域，从而能够在所述分离区域I形成台阶式倾斜面。
发光单元C1、C2将所述分离区域I置于中间而彼此相向。发光单元C1、C2的内侧面及外侧面与参照图1至图4所述相同，因此为了避免重复而省略详细说明。
在各个n型半导体层223上布置有台面M。台面M可以限定位于被n型半导体层223包围的区域内侧，因此，与n型半导体层223的外侧面相邻的边缘部位附近区域不被台面M所覆盖而暴露于外部。并且，台面M的侧面与n型半导体层223的侧面可以在分离区域I的侧壁彼此不连续，从而可以形成上述的台阶式倾斜面。
台面M包括p型半导体层227及活性层225。所述活性层225夹设于n型半导体层223与p型半导体层227之间。在附图中虽然图示了台面M的内侧面与外侧面相同地倾斜的情形，但是本发明并不限定于此，台面M的内侧面可以相比于外侧面更平缓。因此，能够进一步提高后述的第二接触层235b的稳定性。
台面M可以包括贯通所述p型半导体层227及活性层225的贯通孔227a。在台面M可以形成有多个贯通孔，然而也可以如图13所示地形成有单一的贯通孔227a。在这种情况下，贯通孔227a可以在台面M的中央附近具有环形形状，然而并不一定限定于此，如图1所示，也可以具有穿过台面M中央的长的形状。
在第一发光单元C1及第二发光单元C2的p型半导体层227上分别布置有反射结构体231。反射结构体231接触于p型半导体层227。反射结构体231可以具有使贯通孔227a暴露的开口部，且在台面M上部区域遍布台面M的几乎全部区域而布置。例如，反射结构体231可以覆盖台面M上部区域的80％以上，进而90％以上。
反射结构体231与参照图1至图4所述相同，可以包括具有反射性的金属层，或者诸如ITO(indium tin oxide)或ZnO等透明氧化物层。
另外，预绝缘层229可以覆盖所述反射结构体231周围的台面M。预绝缘层229例如可以通过化学气相沉积技术而利用SiO2形成，并且可以覆盖台面M侧面，进而覆盖n型半导体层223的一部分区域。如图16所示，在分离区域I的台阶式倾斜面，预绝缘层229可以从下部侧倾斜面去除并残留于上部侧倾斜面及台阶部上。
下部绝缘层233覆盖台面M且覆盖反射结构体231及预绝缘层229。并且，下部绝缘层233覆盖分离区域I及台面M侧壁，并覆盖台面M周围的n型半导体层223的一部分。如图16的放大剖面图所示，在基板221是图案化的蓝宝石基板的情况下，下部绝缘层233可以在分离区域I内沿基板221上的凸出部的形状而形成。
下部绝缘层233可以布置于第一接触层235a、第二接触层235b及第三接触层235c与第一发光单元C1及第二发光单元C2之间，并且提供能够使第一接触层235a、第二接触层235b及第三接触层235c连接于n型半导体层223或反射结构体231的通路。例如，下部绝缘层233可以具有：孔233a，在第一发光单元C1上使反射结构体231暴露；孔233b，在第二发光单元上使反射结构体231暴露；以及开口部233c，在贯通孔227a内使n型半导体层223暴露。并且，下部绝缘层233覆盖台面M周围，并使n型半导体层223的边缘部位附近区域暴露。
如图13所示，所述孔233a可以平行于分离区域I地具有长的形状，并且相比于贯通孔227a更靠近分离区域I而布置。因此，可以从较宽的区域将电流注入第一发光单元C1上的反射结构体231。在本实施例中，虽然对单个孔233a使第一发光单元C1上的反射结构体231暴露的情形进行了说明，但是也可以提供多个孔233a。
另外，孔233b布置于第二发光单元C2上，并且如图13所示，可以提供为多个。在本实施例中虽然图示了五个孔233b，然而并不限定于此，也可以布置更多或更少的孔233b。孔233b整体的中心相比于台面M的中心更远离分离区域I而布置。因此，能够防止电流集中于分离区域I附近，并可以使电流分散于第二发光单元C2的较宽的区域。
开口部233c在贯通孔227a内使n型半导体层223暴露，进而提供第一接触层235a及第二接触层235b能够连接于n型半导体层223的通路。
下部绝缘层233可以利用SiO2或Si3N4等绝缘物质形成，并且可以形成为单层或多层。进而，下部绝缘层233也可以包括折射率互不相同材料层，例如将SiO2/TiO2反复层叠而形成的分布式布拉格反射器。在下部绝缘层233包括分布式布拉格反射器的情况下，能够使入射至除了反射结构体231以外的区域的光反射，从而能够进一步改善光提取效率。
第一接触层235a布置于第一发光单元C1上而欧姆接触于n型半导体层223。第一接触层235a可以沿台面M周围而在n型半导体层223的外侧面与台面M之间的区域欧姆接触于n型半导体层223。并且，第一接触层235a可以在台面M的贯通孔227a内欧姆接触于通过下部绝缘层233的开口部233c暴露的n型半导体层223。进而，第一接触层235a可以覆盖除了孔233a周围的一部分区域以外的台面M上部区域及侧面。
第二接触层235b欧姆接触于第二发光单元C2的n型半导体层223，进而连接于所述第一发光单元C1的反射结构体231。因此，第二接触层235b电连接第一发光单元C1的p型半导体层227与第二发光单元C2的n型半导体层223。
第一接触层235a可以沿台面M周围而在n型半导体层223的外侧面与台面M之间的区域欧姆接触于n型半导体层223。并且，第二接触层235b可以在台面M的贯通孔227a内欧姆接触于通过下部绝缘层233的开口部233c暴露的n型半导体层223。进而，第二接触层235b与暴露于孔233a的反射结构体231连接。为此，第二接触层235b穿过分离区域I上部而从第二发光单元C2延伸至第一发光单元C1。此时，如图13所示，穿过所述分离区域I上部的第二接触层235b限定于台面M的宽度以内。因此，能够防止第二接触层235b短路于第一发光单元C1的n型半导体层223。并且，由于第二接触层235b穿过相对平缓地倾斜的台阶式的分离区域I，因此能够改善工序稳定性。所述第二接触层235b可以在分离区域I上布置于下部绝缘层233上，并且可以根据下部绝缘层233的形状而形成为具有凹凸形态。
第三接触层235c在第二发光单元C2上布置于下部绝缘层233上。第三接触层235c通过下部绝缘层233的孔233b连接于反射结构体231，并通过反射结构体231电连接于p型半导体层227。第三接触层235c可以布置于被第二接触层235b包围的区域内，并且可以具有局部地包围第二贯通孔227a的形状。第三接触层235c位于与第一接触层235a和第二接触层235b相同的水平面上，从而有助于能够使形成于其上的树脂层237和n电极焊盘239a、n电极焊盘239a易于形成。第三接触层235c也可以被省略。
第一接触层235a、第二接触层235b及第三接触层235c可以利用同一种物质通过同一个工序形成。第一接触层235a、第二接触层235b及第三接触层235c可以包括如A1层等高反射金属层，高反射金属层可以在Ti、Cr或Ni等的粘结层上形成。并且，在高反射金属层上可以形成有Ni、Cr、Au等的单层或复合层结构的保护层。第一接触层235a、第二接触层235b及第三接触层235c例如可以具有Cr/Al/Ni/Ti/Ni/Ti/Au/Ti的多层结构。
树脂层237布置于第一接触层235a及第二接触层235b上，并且具有使第一接触层235a暴露的第一通孔(via hole)237a以及使第三接触层235c暴露的第二通孔237b。从平面图观察，第一通孔237a及第二通孔237b形成为局部地包围所述第一贯通孔227a及第二贯通孔227b的形状。在省略第三接触层235c的情况下，下部绝缘层233及下部绝缘层的孔233b通过第二通孔237b暴露。
树脂层237在第一贯通孔227a及第二贯通孔227b上可以具有凹陷部237c。凹陷部237c可以对应于第一贯通孔227a及第二贯通孔227b而形成。
并且，树脂层237在台面M周围覆盖连接于n型半导体层223的第一接触层235a及第二接触层235b。如图14至图16中明显地图示，第一接触层235a及第二接触层235b与n型半导体层223的边缘部分之间的区域可以被树脂层237覆盖。因此，第一接触层235a及第二接触层235b可以被树脂层237保护而免受水分等外部环境的影响。并且，树脂层237可以在分离区域I上覆盖第二接触层235b，并且可以根据第二接触层235b的形状而在分离区域I上形成为具有凹陷部237d的形态。
树脂层237可以利用光致抗蚀剂等感光性树脂形成，例如可以利用旋转涂覆(Spincoating)等技术形成。另外，所述第一通孔237a及第二通孔237b可以通过光刻及显影等形成。
n电极焊盘239a填充树脂层237的第一通孔237a，并且电连接于第一接触层235a。并且，p电极焊盘填充第二通孔237b，电连接于第三接触层235c。在省略第三接触层235c的情况下，p电极焊盘239b可以直接连接于反射结构体231。如在图13中明显地图示，从平面图观察，n电极焊盘239a及p电极焊盘239b可以分别局部地包围第一贯通孔227a及第二贯通孔227b。因此，n电极焊盘239a及p电极焊盘239b局部地包围凹陷部237c。n电极焊盘239a及p电极焊盘239b可以包围第一贯通孔227a及第二贯通孔227b的圆周的1/2以上，进而包围2/3以上。并且，n电极焊盘239a及p电极焊盘239b可以向树脂层237上部凸出。因此，如果在所述第一贯通孔227a及第二贯通孔227b区域上形成较深的槽，并通过该槽利用焊料等导电性粘结剂焊接发光二极管，则焊料等被限制于所述槽内，从而能够防止焊料向外部溢出。n电极焊盘239a及p电极焊盘239b可以分别限定布置于台面M上部区域内。
图17是用于说明根据本发明的又一实施例的发光二极管的示意性平面图。
参照图17，根据本实施例的发光二极管与参照图13说明的发光二极管大致相似，差异在于n电极焊盘239a及p电极焊盘239b被分离为多个部分。即，在上述的实施例中，n电极焊盘239a及p电极焊盘239b分别形成为一个，并且分别布置于第一发光单元C1及第二发光单元C2上。与此相反，在本实施例中，n电极焊盘239a被分离为两个部分而布置于第一发光单元C1上，p电极焊盘239b也被分离为两个部分，并布置于第二发光单元C2上。
从平面图上观察，n电极焊盘239a及p电极焊盘239b的各部分部分包围第一贯通孔227a及第二贯通孔227b。
电极焊盘239a、239b也可以分离为更多个部分。焊料等导电型粘结剂能够填充凹陷部237c与电极焊盘239a、239b的各部分之间的区域，从而能够防止其脱离电极焊盘区域而向外部溢出。
图18是用于说明根据本发明的一实施例的发光二极管制造方法的示意性平面图。
参照图18，通常在一个基板221上制造多个发光二极管。在此，以四个发光二极管区域为例进行说明，各发光二极管包括第一发光单元C1及第二发光单元C2。
首先，在基板221上生长n型半导体层223、活性层225及p型半导体层227。这些半导体层223、225、227在基板221上生长为连续的层。
接着，对p型半导体层227及活性层225进行图案化而形成台面M。台面M形成于各发光单元C1、C2上。台面M可以利用光刻或蚀刻工序形成。
之后，虽然未图示，但是预绝缘层229以覆盖台面M的方式形成，接着，用于形成反射结构体231的区域上的预绝缘层229通过光致抗蚀剂图案而被蚀刻。并且，利用相同的光致抗蚀剂图案通过剥离(lift off)技术形成反射结构体231。
接着，形成分离区域(分离(isolation)区域ISO)。分离区域在各发光二极管区域形成于台面M之间，并且第一发光单元C1与第二发光单元C2通过分离区域ISO而分离。分离区域ISO以通过利用光致抗蚀剂图案的光刻或蚀刻技术对n型半导体层223进行蚀刻而使基板221上表面暴露的方式形成。此时，光致抗蚀剂回流，从而可以将分离区域ISO的侧面形成为具有平缓的倾斜面。并且，组合台面形成工序与分离区域ISO形成工序相组合，进而在第一发光单元C1与第二发光单元C2相向的侧面形成台阶式的倾斜面。
另外，如图18所示，分离区域ISO可以在各发光二极管区域内限定形成于台面M之间。即，在用于通过划线分割各发光二极管的区域不形成分离区域ISO。
接着，依次形成下部绝缘层233、第一接触层235a、第二接触层235b、第三接触层235c、树脂层237、n电极焊盘239a及p电极焊盘239b之后，利用激光划线工序形成划线SC1、SC2。n电极焊盘239a及p电极焊盘239b可以利用电解电镀或无电解电镀等技术以填充树脂层237内的第一通孔237a及第二通孔237b的方式形成。此时，第一接触层235a及第三接触层235c可以用作种子(seed)层，并且为了电解电镀，可以将这些接触层相互电连接，之后通过激光划线使其相互分离。激光划线SC1、SC2用于将发光二极管分割为单独的单元，通过该划线确定分割位置，并且n型半导体层223被分割为单独的发光二极管单元。在此，可以在所述划线工序之后通过开裂(cracking)分割基板221。
根据本实施例，分离区域ISO形成于发光二极管内的第一发光单元C1与第二发光单元C2之间，因此布置于第一发光单元C1与第二发光单元C2相向的位置的n型半导体层223的内侧面形成为相对平缓的倾斜面。与此相反，由于n型半导体层223的外侧面通过激光划线及开裂而形成，因此具有相对陡峭的倾斜面，进而n型半导体层223的外侧面可以与基板221的侧面对齐。
图19是用于说明包含根据本发明的一实施例的发光二极管的发光元件的示意性平面图及剖面图，图19的(a)为平面图，图19的(b)是根据图19的(a)的截取线D-D截取的剖面图。
参照图19，所述发光元件包括发光二极管200及波长转换层210。发光二极管200与参照图13至图16或图17所述的发光二极管相同，因此省略详细说明。
另外，波长转换层210覆盖发光二极管200的侧面及上表面，并使下表面暴露。在发光二极管200的上表面配备有基板221，在发光二极管200的下表面配备有n电极焊盘239a及p电极焊盘239b。所述基板221被波长转换层210覆盖，n电极焊盘239a及p电极焊盘239b暴露于波长转换层210的外部。因此，所述发光元件可以利用n电极焊盘239a及p电极焊盘239b贴装于印刷电路板等。
根据本实施例的发光元件与利用现有的引线架或印刷电路基板制造的封装件之间具有差异。即，所述发光元件中形成于发光二极管芯片的n电极焊盘239a及p电极焊盘239b执行引线端子的作用，而无需单独的壳体。
图20是用于说明根据本发明的又一实施例的发光元件的示意性平面图及剖面图。图20的(a)为平面图，图20的(b)是根据图20的(a)的截取线E-E截取的剖面图。
参照图20，根据本实施例的发光二极管与参照图19所述的发光元件大致相似，差异在于沿发光二极管200的两侧面布置有反射侧壁220。
反射侧壁220沿发光二极管200的较长的侧面布置，并且在发光二极管200的较短的侧面可以被省略。另外，所述在所述反射侧壁220与发光二极管200之间布置有波长转换层210。所述反射侧壁220可以利用诸如聚对苯二甲酸环己酯(PCT：Poly cyclohexyleneTerephthalate)或PA9T或硅树脂模制(SMC)等LED反射器形成，因此能够利用模制(molding)工序而容易地形成。
因此，从发光二极管200发出的光在波长转换层210进行波长转换，被反射侧壁220反射而向发光二极管200的上部侧发出。并且，从发光二极管200发出的光的一部分还向发光二极管200的较短的侧面发出。
所述发光元件可以布置于导光板的侧面而向导光板的侧面发光，例如也可以使用为背光光源。
图21是用于说明包括根据本发明的一实施例的发光二极管的发光模块的示意性立体图，图22是沿图21的截取线F-F截取的示意性剖面图。根据本实施例的发光模块可以布置于导光板的侧面而发光，因此可以使用于边缘(edge)型背光单元。
参照图21及图22，发光模块1000包括印刷电路板(PCB：Printed Circuit Board)1110、发光元件1120及间隔件(spacer)1130。
印刷电路板1110可以是FR4印刷电路板或者金属印刷电路板(Metal PCB)。在印刷电路板1110是金属PCB的情况下，将在发光元件1120发生的热向外部传导，从而能够提高发光模块1000的散热功能。
发光元件1120作为参照图19或图20而说明的发光元件，可以是包括发光二极管200及波长转换层210的发光元件，与此不同，也可以是没有波长转换层210的发光二极管200。多个发光元件1120贴装于印刷电路板1110的上表面。多个发光元件1120无需全部相同，可以使只有其中的一部分包括同上所述的发光二极管200。
多个发光元件1120相互隔开而布置。此时，相邻的发光元件1120之间的间隔无需全部相同，也可以布置为具有互不相同的间隔。
间隔件1130布置于印刷电路板1110的上表面。并且，在间隔件1130形成有贯通形状的腔体1131。间隔件1130的腔体1131使印刷电路板1110暴露。在这样形成的腔体1131内部布置有发光元件1120。
在间隔件1130形成有多个腔体1131。并且，在各个腔体1131内部可以布置有多个发光元件1120。在一实施例中，多个腔体1131中的至少一个腔体1131的长度可以与其他腔体1131的长度不同。并且，在多个腔体1131中的至少一个腔体1131中可以布置有与其他腔体1131不同数量的发光元件1120。
间隔件1130可以比发光元件1120更厚。即，间隔件1130的上表面可以高于发光元件1120的上表面。例如，发光元件1120的厚度可以是0.4mm，间隔件1130的厚度可以是0.7mm。印刷电路板1110可以通过从发光元件1120放出的热而热膨胀，因此，发光元件1120可能触及导光板(未图示)而产生损伤。间隔件1130保持使发光元件1120从导光板隔开，从而防止由于导光板而造成发光元件1120损伤。
间隔件1130的腔体1131形成为其宽度从下部向上部而越来越大。并且，腔体1131的侧面可以形成为曲面。因此，从发光元件1120照射的光可以从腔体1131的侧面反射至导光板(未图示)的入光部，因此能够提高发光模块1000的聚光效率。
间隔件1130的一侧壁与另一侧壁可以形成为具有互不相同的宽度。在此，沿间隔件1130的长度方向形成的两侧壁中的一个为一侧壁，另一个为另一侧壁。
间隔件1130利用使反射光的材质形成。或者，间隔件1130可以被涂覆有反射光的材质。例如，间隔件1130可以包括白色硅胶、反射金属物质、白色塑料、白色薄膜、聚对苯二甲酸环己酯(PCT：Poly cyclohexylene Terephthalate)或聚酰胺9T(PA9T：Polyamide 9T)等反射材质。
在印刷电路板1110的上表面，可以沿长度方向布置有多个间隔件1130。各个间隔件1130可以相互隔开而布置，从而能够防止由于热膨胀造成的间隔件1130的变形。
图23至图26是示出贴附间隔件的多种方法的剖面图。
参照图23，间隔件1130通过粘结剂1140贴附于印刷电路板1110。粘结剂1140夹设于印刷电路板1110与间隔件1130之间。如上所述，间隔件1130通过粘结剂1140的粘结力而固定于印刷电路板1110。
参照图24及图25，间隔件1130可以通过间隔件1130的凸出部1135与印刷电路板1110的凹陷部1115而贴附于印刷电路板1110。
例如，间隔件1130包括凸出部1135。凸出部1135形成于间隔件1130的下表面，并且形成为向下部方向凸出。并且，印刷电路板1110包括贯通孔形态的凹陷部1115。凹陷部1115形成于与间隔件1130的凸出部1135对应的位置。当间隔件1130布置于印刷电路板1110时，沿朝向印刷电路板1110的方向对间隔件1130进行加压，从而凸出部1135被插入到凹陷部1115。间隔件1130通过这样的方式固定于印刷电路板1110。在本发明的实施例中，虽然举例说明了凹陷部1115为贯通孔形态的情形，但是本发明并不限定于此。凹陷部1115也可以形成为在印刷电路板1110的上表面形成的槽的形态。
印刷电路板1110的凹陷部1115的直径小于间隔件1130的凸出部1135的直径。例如，凹陷部1115的直径可以具有仅当向基板方向对间隔件1130加压时凸出部1135才能够被插入到凹陷部1115的程度的尺寸。并且，间隔件1130的凸出部1135可以具有弹力。
因此，通过向印刷电路板1110方向对间隔件1130加压的力，凸出部1135被强制插入到凹陷部1115。并且，当去除施加于间隔件1130的力时，保持凸出部1135插入于凹陷部1115的状态，如图25所示，间隔件1130被固定为接触于印刷电路板1110的状态。
根据本实施例，凸出部1135的长度小于印刷电路板1110的厚度。因此，即使在凹陷部1115形成为贯通孔形态的情况下，当印刷电路板1110与间隔件1130结合时，也能够防止凸出部1135向印刷电路板1110的下部凸出。
参照图26，间隔件1130可以通过粘结剂1140、形成于间隔件1130的凸出部1135及形成于印刷电路板1110的凹陷部1115贴附于印刷电路板1110。
在印刷电路板1110与间隔件1130之间夹设有粘结剂1140。并且，间隔件1130包括凸出部1135，印刷电路板1110包括凹陷部1115。
为了将间隔件1130贴附于印刷电路板1110，在印刷电路板1110上表面或间隔件1130下表面涂覆有粘结剂1140的状态下，向印刷电路板1110方向对间隔件1130进行加压。此时，间隔件1130通过粘结剂1140的粘结力以及使间隔件1130的凸出部1135插入到印刷电路板1110的凹陷部1115的动作而被固定在印刷电路板1110。
图27是用于说明根据本发明的一实施例的显示装置的局部立体图。
参照图27，显示装置2000包括发光模块1000及导光板2100。发光模块1000与参照图21至图26所述的发光模块1000相同。因此，省略对发光模块1000的构成部的重复说明。
导光板2100的侧面布置于间隔件1130的上部。此时，间隔件1130的上表面与导光板2100的入光面可以接触。
腔体1131的最大宽度小于导光板2100的厚度。更具体而言，腔体1131的最大宽度小于导光板2100的入光面的宽度。因此，从发光元件1120发出的光能够全部入射至导光板2100，从而光效率得到提高。
并且，间隔件1130的上表面高于发光元件1120的上表面。因此，间隔件1130能够防止导光板2100由于热而导致变形，从而使发光元件1120受损的情形。
在本实施例中，对发光二极管100应用于在显示器的背光单元中使用的发光模块1000的情形进行了说明，但是发光二极管100也可以应用于一般照明用灯具或汽车用前照灯等。
图28是用于说明根据本发明的又一实施例的发光二极管的示意性平面图(a)及剖面图(b)。在此，所述剖面图(b)是沿平面图(a)的截取线A2-A2截取的。另外，图29是图28中用I标记的部分的放大图，图30是沿图29的截取线B2-B2截取的局部剖面图以及沿截取线C2-C2截取的局部剖面图。
参照图28，所述发光二极管包括基板321、第一导电型半导体层323、活性层325、第二导电型半导体层327、第一接触层335a、第二接触层331、第一绝缘层329、333、上部绝缘层337、第一电极焊盘339a及第二电极焊盘339b。
所述基板321只要是能够使氮化镓系半导体层生长的基板则不受特别的限制。例如，基板321可以是蓝宝石基板、氮化镓基板、碳化硅基板、硅基板等。如同从平面图(a)中能够观察，基板321可以具有矩形或正方形的外形。基板321的尺寸例如可以是1000μm×1000μm或700μm×700μm的正方形形状或者类似尺寸的矩形形状。基板321的尺寸并不受特别的限制，可以选择多样的尺寸。
第一导电型半导体层323布置于基板321上。第一导电型半导体层323作为在基板321上生成的层，是氮化镓系半导体层。第一导电型半导体层323可以是掺杂有杂质，例如Si的氮化镓系半导体层。
在第一导电型半导体层上布置有台面M。台面M可以限定位于被第一导电型半导体层323包围的区域内侧，因此，第一导电型半导体层的边缘部位附近区域不被台面M覆盖而暴露于外部。
台面M包括第二导电型半导体层327及活性层325。所述活性层325夹设于第一导电型半导体层323与第二导电型半导体层327之间。活性层325可以具有单量子阱结构或多量子阱结构。在活性层325内阱层的组成及厚度决定所产生的光的波长。尤其，通过调节阱层的组成，能够提供产生蓝色光或绿色光的活性层。
另外，第二导电型半导体层327可以是掺杂有p型杂质，例如Mg的氮化镓系半导体层。第一导电型半导体层323及第二导电型半导体层327可以分别为单层，然而并不限定于此，也可以是多层，也可以包括超晶格层。
另外，所述台面M可以包括手指部F及手掌部P。在手指部F之间形成湾入部，第一导电型半导体层323的上表面通过湾入部而暴露。在本实施例中，虽然对台面M具有手指部F及手掌部P的情形进行了说明，但是并不限定于此。例如，台面M也可以具有与基板321相似的四边形形状，并且在台面M的内部也可以形成有使第一导电型半导体层323暴露的贯通孔。并且，在本实施例中，虽然图示了手指部F为三个的情形，但是手指部F的数量并不限定于三个，也可以是两个或四个以上。
另外，第二接触层331布置于台面M上部而接触于第二导电型半导体层327。第二接触层331在台面M上部区域可以遍布台面M的几乎全部区域而布置。例如，第二接触层331可以覆盖台面M上部区域的80％以上，进而可以覆盖90％以上。
第二接触层331可以包括具有反射性的金属层，因此，可以将在活性层325生成而向第二接触层331行进的光向基板321侧反射。与此不同，所述第二接触层331也可以包括诸如ITO(indium tin oxide)或ZnO等透明氧化物层。
另外，预绝缘层329可以覆盖所述第二接触层331周围的台面M。预绝缘层329例如可以利用SiO2形成，并且可以覆盖台面M侧面，进而覆盖第一导电型半导体层323的一部分区域。在另一实施例中，预绝缘层329也可以仅在台面M上部只布置于第二接触层331的周围。
另外，第一接触层335a覆盖台面M上部区域。第一接触层335a包括接触于第一导电型半导体层323的内部接触部335a1及外部接触部335a2。外部接触部335a2沿台面M的周围在基板321的边缘部位附近接触于第一导电型半导体层323，内部接触部335a1在被外部接触部335a2包围的区域内部接触于第一导电型半导体层323。如图28的(a)所示，并且，如在图35中能够更明显地看出，所述内部接触部335a1可以延伸至外部接触部335a2。内部接触部335a1可以与外部接触部335a2连接，也可以从外部接触部335a2隔开。
另外，所述第一接触层335a在所述台面M上部区域可以具有开口部，在所述开口部内部可以布置有中间连接部335b。中间连接部335b可以在形成第一接触层335a的期间内与其一同形成。
下部绝缘层333布置于所述第一接触层335a与所述台面M之间，从而能够使第一接触层335a与台面M及第二接触层331绝缘。并且，下部绝缘层333覆盖预绝缘层329而与预绝缘层329合并，并具有使第一导电型半导体层323暴露的开口区域333a1、333a2。将布置于所述台面M区域与第一接触层335a之间的预绝缘层329及下部绝缘层333等全部绝缘层全部包含而命名为第一绝缘层329、333。通过形成于所述下部绝缘层333及预绝缘层329 的开口区域333a1、333a2可以形成上述的外部接触部335a2及内部接触部335a1。并且，所述下部绝缘层333可以夹设于中间连接部335b与第二接触层331之间，并且可以具有使第二接触层331暴露的开口部333b。中间连接部335b可以通过这些开口部333b连接于第二接触层331。
如图29所示，第一绝缘层329、333在基板321的边缘部分附近具有凸出部333p及凹入部333r。凸出部333p相比于凹入部333r更靠近基板321的边缘部分而布置。凸出部333p及凹入部333r可以位于第一导电型半导体层323上。第一导电型半导体层323被暴露的开口区域333a2通过所述凸出部333p而减小。
图30的(a)是沿穿过凹入部333r的截取线B2-B2截取的剖面图，图30的(b)是沿穿过凸出部333p的截取线C2-C2截取的剖面图。通过图30的(a)及图30的(b)可知，第一接触层335a的最前边界线(front line)位于凸出部333p上，并且在凹入部333r附近接触于第一导电型半导体层323。
即，所述第一接触层335a接触于通过所述凹入部333r暴露的第一导电型半导体层323而形成外部接触部335a2。因此，外部接触部335a2与凸出部333p沿所述台面M周围交替接触于第一导电型半导体层，从而外部接触部335a2的接触面积减小。因此，能够减少由第一接触层335a造成的光损失。
上部绝缘层337布置于第一接触层335a及中间连接部335b上，并且具有使第一接触层335a暴露的开口部337a以及使中间连接部335b暴露的开口部337b。并且，上部绝缘层337可以覆盖所述第一接触层335a的开口部的侧壁及中间连接部335b的侧壁。
所述第一绝缘层329、333及上部绝缘层337可以形成为SiO2的单层，然而并不限定于此。例如，下部绝缘层333或上部绝缘层337也可以具有包括氮化硅膜和氧化硅膜的多层结构，并且也可是将氧化硅膜与氧化钛膜交替层叠的分布式布拉格反射器。
尤其，在下部绝缘层333形成为反射率较高的分布式布拉格反射器的情况下，可以利用下部绝缘层333的凸出部333p使光反射，从而提高光提取效率。
第一电极焊盘339a通过上部绝缘层337的开口部337a电连接于第一接触层335a，第二电极焊盘339b通过开口部337b连接于中间连接部335b。因此，第二电极焊盘可以跨过中间连接部335b而电连接于第二接触层331。
在本实施例中，对如下情形进行了说明：外部接触部335a2不沿台面M周围连续接触于第一导电型半导体层323，而是外部接触部335a2与凸出部333p沿台面M交替接触于第一导电型半导体层。上述的技术特征并不限定于本实施例，也可以相似地应用于上文中描述的具有多个发光单元C1、C2的实施例中。例如，可以沿各个发光单元C1、C2的台面M周围而形成有第一绝缘层33、233的凸出部及凹入部，并且第一接触层35a、235a及第二接触层35b、235b沿台面M的周围而在第一绝缘层33、233的凹入部间断性地连接于第一绝缘层33、233。
为了便于说明，图28至图30示意性地进行图示，通过后述的发光二极管制造方法将对发光二极管的结构及各构成要素进行更明确的理解。
图31至图37作为用于说明根据本发明的一实施例的发光二极管制造方法的图，在图31至图37的各图面中，(a)为平面图，(b)为沿截取线G-G截取的剖面图。
首先，参照图31，在基板321生成第一导电型半导体层323、活性层325、第二导电型半导体层327。所述基板321只要是能够使氮化镓系半导体层生长的基板则不受特别的限制。例如，基板321可以是蓝宝石基板、氮化镓基板、碳化硅基板、硅基板等。
另外，例如第一导电型半导体层323可以包括n型氮化镓系层，第二导电型半导体层327可以包括p型氮化镓系层。并且，活性层325可以是单量子阱结构或多量子阱结构，并且可以包括阱层及阻挡层。并且，阱层可以根据所要求的光的波长而选择其组成元素，例如可以包括InGaN。
所述第一导电型半导体层323、活性层325、第二导电型半导体层327可以利用金属有机化学气相沉积(MOCVD)法生长在基板321上。在此，所述第一导电型半导体层323可以掺杂有n型杂质，例如Si。例如，第一导电型半导体层323可以具有8E17/cm3～1E18/cm3范围内的掺杂浓度。
接着，通过对第二导电型半导体层327及活性层325进行图案化而形成布置于第一导电型半导体层323上的台面M。台面M包括活性层325及第二导电型半导体层327，进而，也可以包括第一导电型半导体层323的一部分厚度。并且，台面M可以布置于第一导电型半导体层323的边缘部分区域内侧，并且可以包括手指部F及手掌部P。然而本发明并不限定于此，也可以具有在四边形形状的台面内部形成有槽的结构。对此，将在其他实施例中进行描述。
另外，如图31所示，手指部F可以是三个，然而并不限定于此，可以是两个或四个以上。因此，所述台面M周围的第一导电型半导体层323暴露，并且湾入部B仅在所述手指部F之间布置。湾入部B虽然未作特别限定，但是可以凹入至台面M的一侧壁长度的约1/2为止。因此，手指部F可以具有与手掌部P大致相同的长度。通过布置手指部F及手掌部P，能够将第二导电型半导体层327连接为一个，从而能够简化用于分散电流的后续工序。
所述台面M的侧面可以使用光致抗蚀剂回流等技术而倾斜地形成。台面M侧面的倾斜的轮廓提高从活性层325产生的光的提取效率。
参照图32，以覆盖第一导电型半导体层323及台面M的方式形成预绝缘层329。例如，预绝缘层329可以通过化学气相沉积技术而利用SiO2形成。
在所述预绝缘层329上形成有光致抗蚀剂图案330。光致抗蚀剂图案330具有使台面M上部区域暴露的开口部。该开口部可以与台面M的形状大致相似，但是可以稍小于台面M地形成。即，光致抗蚀剂可以覆盖台面M的边缘部。并且，该开口部可以形成为底部的宽度大于入口的宽度。例如，通过使用负型(negative type)光致抗蚀剂，能够容易地形成具有上述形状的开口部的光致抗蚀剂图案330。
接着，使用所述光致抗蚀剂图案330作为蚀刻掩膜对预绝缘层329进行蚀刻，从而第二导电型半导体层327被暴露。例如，预绝缘层329可以利用湿式蚀刻技术而被蚀刻。
之后，形成第二接触层(例如，p接触层)331。第二接触层331可以通过利用电子束蒸发法的涂层技术而形成于台面M上。
参照图33，将光致抗蚀剂图案330去除。与此同时，将沉积于光致抗蚀剂上的物质也与光致抗蚀剂图案330一同去除。进而，台面M上残留有接触于第二导电型半导体层327的第二接触层331，并且在第二接触层331周围残留有预绝缘层329。并且，预绝缘层329可以覆盖第一导电型半导体层323的暴露的部分。
在此，第二接触层331可以是单层的金属物质层，然而并不限定于此，也可以是多层。例如，第二接触层331可以包括反射层、覆盖层及防氧化层。并且，在反射层与覆盖层之间也可以夹设有应力缓冲层。
例如，反射层可以利用Ni/Ag/Ni/Au形成，覆盖层可以覆盖反射层的上表面及侧面而保护反射层。反射层可以利用电子束蒸发法形成，覆盖层可以利用溅射技术或者利用使基板321倾斜并旋转而真空沉积的电子束蒸发法(例如，行星电子束蒸发法，planetary e-beam evaporation)形成。覆盖层可以包括Ni、Pt、Ti或Cr，例如可以沉积一对以上的Ni/Pt或一对以上的Ni/Ti而形成。与此不同，所述覆盖层可以包括TiW、W或者Mo。
应力缓冲层夹设于反射层与覆盖层之间而缓冲应力，因此可以根据反射层与覆盖层的金属物质多样地选择。例如，在所述反射层使Al或Al合金，覆盖层包括W、TiW或者Mo的情况下，应力缓冲层可以是Ag、Cu、Ni、Pt、Ti、Rh、Pd或Cr的单层，或者是Cu、Ni、Pt、Ti、Rh、Pd或Au的复合层。并且，在反射层为Al或Al合金，并且覆盖层为Cr、Pt、Rh、Pd或Ni的情况下，应力缓冲层可以是Ag或Cu的单层，或者是、Ni、Au、Cu或Ag的复合层。
并且，在反射层为Ag或Ag合金，覆盖层包括W、TiW或者Mo的情况下，应力缓冲层可以是Cu、Ni、Pt、Ti、Rh、Pd或Cr的单层，或者是Cu、Ni、Pt、Ti、Rh、Pd、Cr或Au的复合层。并且，在反射层为Ag或Ag合金，覆盖层是Cr或Ni的情况下，应力缓冲层可以是Cu、Cr、Rh、Pd、TiW、Ti的单层，或者Ni、Au或Cu的复合层。
并且，防氧化层为了防止覆盖层的氧化可以包括Au，例如可以利用Au/Ni或Au/Ti形成。由于与诸如SiO2等氧化物层的粘结力良好，因此优选采用Ti。防氧化层也可以利用溅射或者利用使基板321倾斜并旋转而真空沉积的电子束蒸发法(例如，行星电子束蒸发法，planetary e-beam evaporation)形成。
在本实施例中，对第二接触层331为金属层的情形进行了说明，然而并不限定于此，只要是欧姆接触于第二导电型半导体层327的物质，则均可以用作第二接触层331。例如，第二接触层331还可以是诸如ITO或ZnO等透明导电层。
参照图34，形成覆盖台面M及第一导电型半导体层323的下部绝缘层333。下部绝缘层333覆盖第二接触层331并覆盖预绝缘层329。因此，下部绝缘层333可以与预绝缘层329合并为一个绝缘层并与预绝缘层329一同进行图案化。在本实施例中，虽然对预先形成预绝缘层329的情形进行了说明，但是也可以省略预绝缘层329。并且，预绝缘层329也可以限定位于台面M上。预绝缘层329的厚度较薄，因此不易于与下部绝缘层333区分。因此，只要没有特别提及，则将布置于台面M与第一接触层335a之间的绝缘层全部包含而命名为第一绝缘层329、333。
第一绝缘层329、333沿台面M的周围而使第一导电型半导体层323暴露，使得允许在特定区域内与第一导电型半导体层323电连接，并且，在手指部F之间的区域中使第一导电型半导体层323暴露。这些开口区域用附图符号333a1、333a2表示。进而，第一绝缘层329、333具有用于允许与第二接触层331的电连接的开口部333b。根据预绝缘层329的有无，第一绝缘层329、333在各位置的厚度可以不同。从图中可知，位于第二接触层331上的第一绝缘层329、333的厚度可以小于位于第二接触层331周围的第一绝缘层329、333的厚度。并且，当预绝缘层329在台面M的上部限定形成于第二接触层331周围时，在台面M上位于第二接触层331周围的第一绝缘层329、333的厚度大于位于第二接触层331上或者第一导电型半导体层323上的第一绝缘层333的厚度。另外，开口区域333a1、333a2可以通过将下部绝缘层333及预绝缘层329一同进行图案化而形成，开口部333b可以在没有预绝缘层329的情况下通过仅对下部绝缘层333进行图案化而形成。并且，开口部333b位于第二接触层331上，与第二接触层331重叠。
开口区域333a1位于手指部F之间而使第一导电型半导体层323暴露。并且，开口区域333a2沿台面M周围而形成于基板321边缘部位附近。开口区域333a2与开口区域333a1可以相互连接，然而并不限定于此，也可以相互隔开。
开口区域333a2根据第一绝缘层329、333的最前边界线(front line)的位置而确定。即，第一导电型半导体层323的上表面中的边缘部分与第一绝缘层329、333的最前边界线之间的开口区域333a2被暴露。另外，第一绝缘层329、333的最前边界线包括凸出部333p及凹入部333r。最前边界线例如可以具有三角函数波形的形态，然而并不限定于此，其可以具有多种形态。并且，凸出部333p与凹入部333r可以交替反复。因此，开口区域333a2具有宽区域与窄区域反复的形状。
另外，开口部333b布置于台面M的手掌部P上。进而，开口部333b的数量不受特别的限定，可以是一个以上。并且，在开口部333b为多个的情况下，可以布置为具有对称结构，然而并不一定限定于此。
所述下部绝缘层333可以使用化学气相沉积(CVD)等技术形成为SiO2等的氧化膜、SiNx等的氮化膜、MgF2的绝缘膜，并利用光刻及蚀刻技术进行图案化。
下部绝缘层333可以形成为低折射率物质层与高折射率物质层交替层叠的分布式布拉格反射器(DBR)。例如，可以通过层叠SiO2/TiO2或者SiO2/Nb2O5等层来形成反射率高的绝缘反射层。
参照图35，在所述第一绝缘层329、333上形成第一接触层335a及中间连接部335b。第一接触层335a及中间连接部335b例如可以通过剥离(lift off)技术而利用同一种材料同时形成。
第一接触层335a覆盖除了要形成中间连接部335b的区域之外的第一导电型半导体层323上部的大部分区域。第一接触层335a通过第一绝缘层329、333与台面M及第二接触层331绝缘。第一接触层335a具有包围中间连接部335b的开口部，并且中间连接部335b形成于所述开口部内。
并且，所述第一接触层335a包括：内部接触部335a1，接触于在开口部333a1暴露的第一导电型半导体层323；以及外部接触部335a2，通过开口部333a接触于第一导电型半导体层323。外部接触部335a2沿台面M周围而在基板321的边缘部位附近接触于第一导电型半导体层323。此时，第一接触层335a的最前边界线的一部分位于第一绝缘层329、333的凸出部333p上，从而与第一导电型半导体层323隔开，另一部分位于在第一绝缘层329、333的凹入部333r暴露的第一导电型半导体层323上而形成外部接触部335a2。因此，第一接触层335a的外部接触部335a2沿台面M的侧面而与第一绝缘层329、333相互交替地接触于第一导电型半导体层323。因此，相比于在无凸出部333p地形成的第一绝缘层329、333形成线形状的外部接触部335a2的情况而言，虽然外部接触部335a2的整体面积会减小，但是能够利用第一绝缘层329、333而使光反射，从而能够改善光提取效率。
内部接触部335a1在被外部接触部335a2包围的区域内，尤其是在手指部F之间的区域连接到第一导电型半导体层323。尤其，可以形成三个以上的手指部F，并且多个内部接触部335a1连接于第一导电型半导体层323。因此，多个内部接触部335a1与外部接触部335a2一同连接于第一导电型半导体层323的多个位置，因此能够易于分散电流。
另外，所述第一接触层335a的开口部形成为包围所述第一绝缘层，例如下部绝缘层333的开口部333b，中间连接部335b覆盖下部绝缘层333的开口部333b。因此，中间连接部335b通过下部绝缘层333的开口部333b连接于第二接触层331。并且，中间连接部335b可以重叠于第二接触层331而布置，尤其可以限定位于台面M的手掌部P上。
根据本实施例，所述第一接触层335a形成于除了开口部以外的第一导电型半导体层323的几乎全部区域的上部。因此，电流能够通过所述第一接触层335a而易于分散。第一接触层335a可以包括诸如Al层等高反射金属层，高反射金属层可以形成于Ti、Cr或Ni等的粘结层上。并且，在所述高反射金属层上可以形成有Ni、Cr、Au等单层或复合层结构的保护层。所述第一接触层335a例如可以具有Cr/Al/Ni/Ti/Ni/Ti/Au/Ti的多层结构。
参照图36，在所述第一接触层335a上形成上部绝缘层337。上部绝缘层337具有使第一接触层335a暴露的开口部337a以及使中间连接部335b暴露的开口部337b。所述开口部337a可以形成为跨过台面M的手指部F而重叠于第一接触层335a，开口部337b可以以在台面M的手掌部P上重叠于第二接触层331的方式形成于中间连接部335b上。
开口部337b可以以重叠于第二接触层331的方式布置，并且具有小于中间连接部335b的尺寸。因此，中间连接部335b的边缘部分及侧壁被上部绝缘层337覆盖。进而，第一接触层335a的开口部的侧壁也被上部绝缘层337覆盖。
所述上部绝缘层337可以形成为单层的氮化硅膜或氧化硅膜，然而并不限定于此，也可以形成为多层或分布式布拉格反射器结构。上部绝缘层337可以覆盖倾斜面，并覆盖第一导电型半导体层323的侧面。
参照图37，在所述上部绝缘层337上形成第一电极焊盘339a及第二电极焊盘339b。第一电极焊盘339a通过上部绝缘层337的开口部337a连接于第一接触层335a，第二电极焊盘339b通过上部绝缘层337的开口部337b连接于中间连接部335b。所述第一电极焊盘339a及第二电极焊盘339b为了将发光二极管贴装到基板(submount)或印刷电路板等而使用。第一电极焊盘339a及第二电极焊盘339b可以利用AuSn形成，并通过共晶焊接贴装于基座等。
第一电极焊盘与第二电极焊盘之间的距离可以是约80μm以上，以防止短路。
另外，所述第一电极焊盘339a及第二电极焊盘339b可以利用同一个工序一同形成，例如可以使用剥离(lift off)技术形成。
接着，通过激光划线及开裂(cracking)等工序分割为独立的发光二极管，从而提供分离成相互独立的发光二极管。
图38是用于说明根据本发明的又一实施例的发光二极管的平面图。
在上述的实施例中，对内部接触部335a1形成于湾入部内的情形进行了说明，在本实施例中，差异在于内部接触部335a1与暴露于在台面M内部形成的槽的第一导电型半导体层323接触。
即，台面M具有贯通所述第二导电型半导体层327及活性层325而使第一导电型半导体层323暴露的槽。所述槽被所述第二导电型半导体层327及活性层325包围，并且内部接触部335a1与暴露于槽的第一导电型半导体层323接触。因此，内部接触部335a1与外部接触部335a2隔开。
另外，从图38可知，槽可以具有包含两条直线及连接两条直线的连接线的H形状。所述槽可以布置于台面M的中央区域。进而，内部接触部335a1可以在H形状的槽中形成于所述两条直线处，并且在连接线中可以不形成内部接触部335a1。即，内部接触部335a1虽然可以布置于所述连接线上部，但是可以借助第一绝缘层329、333而与第一导电型半导体层323隔开。
另外，槽的末端部中的至少一个可以具有大于直线的其他部分的宽度。这些端部分别位于第一电极焊盘339a及第二电极焊盘339b所在的区域附近。如图38所示，第一电极焊盘339a可以重叠于所述端部中的两个端部而布置，第二电极焊盘339b可以形成为包围另两个端部的形态。
另外，内部接触部335a1与外部接触部335a2之间的最短距离可以在所述内部接触部335a1的任何位置均相同。进而，在H形状的槽中形成于两条直线处的内部接触部335a1之间的距离可以和所述内部接触部335a1与外部接触部335a2之间的最短距离相同。因此，能够跨过发光区域而均匀地分散电流。
图39是示出根据上述的实施例的发光二极管的发光图案的照片。图39(a)是内部接触部布置于湾入部的发光二极管的发光图案，图39(b)是内部接触部布置于H形状的槽的发光二极管的发光图案。发光图案表示从作为倒装芯片结构的发光二极管的发光面的基板321面侧观察而得到的图案。
图39(a)示出主要在形成有内部接触部335a1的湾入部区域进行发光，而在布置有第二电极焊盘339b的区域未能良好地进行发光的情形。与此相反，图39(b)示出在大部分区域良好地发出光的情形。
以上，已对本发明的多样的实施例进行了说明，然而本发明并不限定于这些实施例。并且，在不脱离本发明的技术思想的限度内，对一个实施例说明的事项或构成要素也可以应用于其他实施例。

Claims (10)

1.一种发光二极管，其中，包括：
基板；
第一发光单元及第二发光单元，相邻地布置于所述基板上，分别包含n型半导体层、p型半导体层和布置于所述n型半导体层与所述p型半导体层之间的活性层，并且分别包括台面，所述台面布置于所述n型半导体层的一部分区域上且包含所述活性层及所述p型半导体层；
反射结构体，在所述第一发光单元及第二发光单元的p型半导体层上分别布置，并接触于所述p型半导体层；
第一接触层，欧姆接触于所述第一发光单元的n型半导体层；
第二接触层，欧姆接触于所述第二发光单元的n型半导体层，并连接于所述第一发光单元的反射结构体；
n电极焊盘，布置于所述第一发光单元上部，并电连接于所述第一接触层；
p电极焊盘，布置于所述第二发光单元上部，并电连接于所述第二发光单元上的反射结构体；
下部绝缘层，覆盖所述台面及所述反射结构体，并布置于所述台面与所述第一接触层及第二接触层之间；
上部绝缘层，布置于所述第一接触层及所述第二接触层与所述n电极焊盘及p电极焊盘之间，
其中，所述第一发光单元及第二发光单元通过使所述基板暴露的分离区域相互分离，
所述第一接触层及第二接触层分别沿所述台面的周围与所述n型半导体层的外侧面接触，
所述上部绝缘层具有使所述第一接触层暴露的第一通孔以及使所述第二发光单元上的发光结构体暴露的第二通孔，
所述n电极焊盘通过所述第一通孔连接于所述第一接触层，所述p电极焊盘通过所述第二通孔连接于所述发光结构体。
2.如权利要求1所述的发光二极管，其中，
所述下部绝缘层具有使所述第一发光单元上的反射结构体暴露的孔。
3.如权利要求2所述的发光二极管，其中，
所述第二接触层通过所述孔连接于所述第一发光单元上的反射结构体。
4.如权利要求3所述的发光二极管，其中，
所述第二接触层具有跨过所述分离区域上部而从所述第二发光单元延伸至所述第一发光单元的延伸部，位于所述分离区域上部的延伸部限定布置于所述台面的宽度内。
5.如权利要求4所述的发光二极管，其中，
所述孔沿所述分离区域具有长的形状。
6.如权利要求4所述的发光二极管，其中，
所述第一接触层以包围所述孔周围的方式具有凹陷部。
7.如权利要求6所述的发光二极管，其中，
跨过所述分离区域上部而从所述第二发光单元延伸至所述第一发光单元的延伸部向所述凹陷部延伸。
8.如权利要求1所述的发光二极管，其中，
所述台面分别具有贯通所述p型半导体层及活性层而使所述n型半导体层暴露的贯通孔，
所述第一接触层及第二接触层分别通过所述台面的贯通孔接触于所述n型半导体层。
9.如权利要求1所述的发光二极管，其中，还包括：
预绝缘层，布置于所述下部绝缘层及所述p型半导体层之间。
10.如权利要求9所述的发光二极管，其中，
所述反射结构体与所述预绝缘层隔开形成，并且接触于p型半导体层。
CN201911378761.XA 2016-05-03 2017-04-26 发光二极管 Withdrawn CN111128987A (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
KR10-2016-0054885 2016-05-03
KR1020160054885A KR102495483B1 (ko) 2016-05-03 2016-05-03 복수의 발광셀들을 갖는 발광 다이오드 및 그것을 갖는 발광 소자
KR10-2016-0065501 2016-05-27
KR1020160065501A KR102440222B1 (ko) 2016-05-27 2016-05-27 발광 다이오드
KR10-2016-0079392 2016-06-24
KR1020160079392A KR102562064B1 (ko) 2016-06-24 2016-06-24 복수의 발광셀들을 갖는 발광 다이오드 및 그것을 갖는 발광 모듈
CN201780024878.0A CN109075184B (zh) 2016-05-03 2017-04-26 发光二极管

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201780024878.0A Division CN109075184B (zh) 2016-05-03 2017-04-26 发光二极管

Publications (1)

Publication Number Publication Date
CN111128987A true CN111128987A (zh) 2020-05-08

Family

ID=60202961

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201780024878.0A Active CN109075184B (zh) 2016-05-03 2017-04-26 发光二极管
CN201911378761.XA Withdrawn CN111128987A (zh) 2016-05-03 2017-04-26 发光二极管

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201780024878.0A Active CN109075184B (zh) 2016-05-03 2017-04-26 发光二极管

Country Status (4)

Country Link
US (2) US10998479B2 (zh)
EP (3) EP4145543A1 (zh)
CN (2) CN109075184B (zh)
WO (1) WO2017191923A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113345988A (zh) 2015-10-01 2021-09-03 克利公司 包括倒装芯片发光二极管的发光设备
US11923481B2 (en) 2018-01-29 2024-03-05 Creeled, Inc. Reflective layers for light-emitting diodes
US11387389B2 (en) 2018-01-29 2022-07-12 Creeled, Inc. Reflective layers for light-emitting diodes
US11031527B2 (en) 2018-01-29 2021-06-08 Creeled, Inc. Reflective layers for light-emitting diodes
DE102018107673A1 (de) * 2018-03-15 2019-09-19 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Herstellungsverfahren für einen optoelektronischen Halbleiterchip
US11799058B2 (en) 2018-03-15 2023-10-24 Osram Oled Gmbh Optoelectronic semiconductor chip
CN110828502B (zh) * 2018-08-09 2024-04-02 首尔伟傲世有限公司 发光元件
KR20200018243A (ko) * 2018-08-09 2020-02-19 서울바이오시스 주식회사 발광 소자
US10879419B2 (en) * 2018-08-17 2020-12-29 Seoul Viosys Co., Ltd. Light emitting device
US10879441B2 (en) 2018-12-17 2020-12-29 Cree, Inc. Interconnects for light emitting diode chips
US11152553B2 (en) * 2019-01-15 2021-10-19 Seoul Viosys Co., Ltd. Light emitting device package and display device having the same
US10985294B2 (en) * 2019-03-19 2021-04-20 Creeled, Inc. Contact structures for light emitting diode chips
CN114583033A (zh) * 2019-04-08 2022-06-03 厦门三安光电有限公司 一种发光二极管
CN110164322A (zh) * 2019-05-22 2019-08-23 深圳市华星光电半导体显示技术有限公司 一种显示面板及电子装置
CN111987083A (zh) * 2019-05-23 2020-11-24 群创光电股份有限公司 电子装置以及发光单元
US11094848B2 (en) 2019-08-16 2021-08-17 Creeled, Inc. Light-emitting diode chip structures
DE102019122460A1 (de) * 2019-08-21 2021-02-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer halbleiterchip und verfahren zur herstellung eines solchen
DE102019122593A1 (de) * 2019-08-22 2021-02-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
JP7339517B2 (ja) * 2019-09-12 2023-09-06 日亜化学工業株式会社 発光装置の製造方法および発光装置
CN113851567B (zh) * 2021-11-26 2022-04-12 泉州三安半导体科技有限公司 一种发光二极管芯片、发光装置
CN114975721B (zh) * 2022-05-31 2024-06-14 京东方科技集团股份有限公司 显示面板及其制作方法、以及显示装置
CN115207178B (zh) * 2022-07-14 2023-09-29 淮安澳洋顺昌光电技术有限公司 一种倒装高压发光二极管
CN116581225B (zh) * 2023-07-13 2023-10-17 江西兆驰半导体有限公司 一种倒装发光二极管芯片及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110044188A (ko) * 2011-04-04 2011-04-28 서울옵토디바이스주식회사 확장된 금속 반사층을 갖는 플립 본딩형 발광다이오드 및 그 제조방법
CN102376831A (zh) * 2010-08-12 2012-03-14 佛山市奇明光电有限公司 发光器件
US20140008665A1 (en) * 2012-07-05 2014-01-09 Samsung Electronics Co., Ltd. Semiconductor light emitting device having multi-cell array and method of manufacturing the same

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100003321A (ko) * 2008-06-24 2010-01-08 삼성전자주식회사 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및발광 장치의 제조 방법
JP2011035017A (ja) * 2009-07-30 2011-02-17 Hitachi Cable Ltd 発光素子
JP2011066073A (ja) * 2009-09-15 2011-03-31 Showa Denko Kk 半導体発光素子
KR20110087579A (ko) * 2010-01-26 2011-08-03 삼성엘이디 주식회사 Ｌｅｄ 모듈과 이를 구비하는 백라이트 유닛
KR101142965B1 (ko) * 2010-09-24 2012-05-08 서울반도체 주식회사 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
US9070851B2 (en) * 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
CN202150484U (zh) * 2011-05-06 2012-02-22 福建省万邦光电科技有限公司 Led光源模块封装用凸杯底座结构
EP3926698B1 (en) * 2011-09-16 2023-01-04 Seoul Viosys Co., Ltd. Light emitting diode
JP5543514B2 (ja) * 2012-03-23 2014-07-09 株式会社東芝 半導体発光素子及びその製造方法
KR20140028803A (ko) * 2012-08-30 2014-03-10 서울바이오시스 주식회사 반사 절연층을 갖는 플립 본딩을 위한 발광다이오드 및 그의 제조방법
CN202839604U (zh) * 2012-09-22 2013-03-27 歌尔声学股份有限公司 发光二极管装置
KR101420788B1 (ko) * 2012-12-05 2014-07-18 주식회사 세미콘라이트 반도체 발광소자
US9356212B2 (en) * 2012-12-21 2016-05-31 Seoul Viosys Co., Ltd. Light emitting diode and method of fabricating the same
WO2014182104A1 (ko) * 2013-05-09 2014-11-13 서울반도체 주식회사 광원 모듈 및 이를 구비한 백라이트 유닛
US9847457B2 (en) * 2013-07-29 2017-12-19 Seoul Viosys Co., Ltd. Light emitting diode, method of fabricating the same and LED module having the same
WO2015016561A1 (en) * 2013-07-29 2015-02-05 Seoul Viosys Co., Ltd. Light emitting diode, method of fabricating the same and led module having the same
US9461209B2 (en) * 2013-11-27 2016-10-04 Epistar Corporation Semiconductor light-emitting device
US9831387B2 (en) * 2014-06-14 2017-11-28 Hiphoton Co., Ltd. Light engine array
KR102197082B1 (ko) * 2014-06-16 2020-12-31 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광소자 패키지
US9930750B2 (en) * 2014-08-20 2018-03-27 Lumens Co., Ltd. Method for manufacturing light-emitting device packages, light-emitting device package strip, and light-emitting device package
WO2016032193A1 (ko) * 2014-08-27 2016-03-03 서울바이오시스 주식회사 발광 소자 및 이의 제조 방법
KR102335452B1 (ko) * 2015-06-16 2021-12-07 서울바이오시스 주식회사 발광 소자
US11038086B2 (en) * 2016-03-07 2021-06-15 Semicon Light Co., Ltd. Semiconductor light-emitting element and manufacturing method therefor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376831A (zh) * 2010-08-12 2012-03-14 佛山市奇明光电有限公司 发光器件
KR20110044188A (ko) * 2011-04-04 2011-04-28 서울옵토디바이스주식회사 확장된 금속 반사층을 갖는 플립 본딩형 발광다이오드 및 그 제조방법
US20140008665A1 (en) * 2012-07-05 2014-01-09 Samsung Electronics Co., Ltd. Semiconductor light emitting device having multi-cell array and method of manufacturing the same

Also Published As

Publication number Publication date
US10998479B2 (en) 2021-05-04
EP4145543A1 (en) 2023-03-08
EP3767688B1 (en) 2022-10-26
EP3454372B1 (en) 2020-12-23
US20190051805A1 (en) 2019-02-14
EP3767688A1 (en) 2021-01-20
WO2017191923A1 (ko) 2017-11-09
EP3454372A1 (en) 2019-03-13
CN109075184A (zh) 2018-12-21
US20210257528A1 (en) 2021-08-19
CN109075184B (zh) 2023-07-21
EP3454372A4 (en) 2019-11-20

Similar Documents

Publication Publication Date Title
CN109075184B (zh) 发光二极管
US9620682B2 (en) Light emitting device
US9165977B2 (en) Light emitting device and light emitting device package including series of light emitting regions
US9947835B2 (en) Light-emitting element and light-emitting package comprising same
CN111048547B (zh) 具有多个发光单元的发光二极管
US9153622B2 (en) Series of light emitting regions with an intermediate pad
CN109643746B (zh) 芯片级封装发光二极管
KR20160025455A (ko) 발광 소자 및 이의 제조 방법
EP3471156B1 (en) Light-emitting device package
CN111509115A (zh) 发光二极管
KR20170124898A (ko) 복수의 발광셀들을 갖는 발광 다이오드 및 그것을 갖는 발광 소자
KR101221643B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR102562064B1 (ko) 복수의 발광셀들을 갖는 발광 다이오드 및 그것을 갖는 발광 모듈
KR102571402B1 (ko) 칩 스케일 패키지 발광 다이오드
KR101205524B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20200508