KR20140028803A - 반사 절연층을 갖는 플립 본딩을 위한 발광다이오드 및 그의 제조방법 - Google Patents

반사 절연층을 갖는 플립 본딩을 위한 발광다이오드 및 그의 제조방법 Download PDF

Info

Publication number
KR20140028803A
KR20140028803A KR1020120095926A KR20120095926A KR20140028803A KR 20140028803 A KR20140028803 A KR 20140028803A KR 1020120095926 A KR1020120095926 A KR 1020120095926A KR 20120095926 A KR20120095926 A KR 20120095926A KR 20140028803 A KR20140028803 A KR 20140028803A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
conductive semiconductor
electrode
layer
pad
Prior art date
Application number
KR1020120095926A
Other languages
English (en)
Inventor
장종민
김현아
채종현
서대웅
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020120095926A priority Critical patent/KR20140028803A/ko
Publication of KR20140028803A publication Critical patent/KR20140028803A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

반사 절연층을 갖는 플립 본딩을 위한 발광다이오드 및 그의 제조방법을 제공한다. 상기 발광다이오드는 제1 도전형 반도체층, 제2 도전형 반도체층, 및 이들 사이에 위치하는 활성층을 구비하는 발광 구조체를 갖는다. 상기 발광 구조체는 상기 제1 도전형 반도체층을 노출시키는 메사 식각 전극 영역을 구비한다. 상기 발광 구조체를 덮는 반사 절연막이 배치된다. 상기 반사 절연막은 상기 제1 도전형 반도체층 상에 형성된 제1 비아홀과 상기 제2 도전형 반도체층 상에 형성된 제2 비아홀을 구비한다. 상기 제1 비아홀을 통해 상기 제1 도전형 반도체층에 전기적으로 접속하는 제1 패드가 배치된다. 상기 제2 비아홀을 통해 상기 제2 도전형 반도체층에 전기적으로 접속하는 제2 패드가 배치된다.

Description

반사 절연층을 갖는 플립 본딩을 위한 발광다이오드 및 그의 제조방법 {Light Emitting Diode having Reflecting Dielectric Layer for Flip Bonding and Method for Fabricating the Same}
본 발명은 반도체 소자에 관한 것으로, 더욱 자세하게는 발광다이오드에 관한 것이다.
발광다이오드는 n형 반도체층, p형 반도체층, 및 상기 n형 및 p형 반도체층들 사이에 위치하는 활성층을 구비하는 소자로서, 상기 n형 및 p형 반도체층들에 순방향 전계가 인가되었을 때 상기 활성층 내로 전자와 정공이 주입되고, 상기 활성층 내로 주입된 전자와 정공이 재결합하면서 광을 방출한다.
이러한 발광다이오드 칩을 패키징함에 있어서, 와이어를 사용하지 않고 인쇄 회로기판 상에 칩을 플립하여 본딩하는 방법이 있는데, 이를 플립 본딩이라고 한다. 이 경우, 와이어의 제거에 따른 광추출 효율의 향상을 이룰 수 있고, 얇은 패키지를 구현할 수 있는 장점이 있다.
이러한 플립 본딩을 위한 발광다이오드 칩이 KR 공개 2006-0109559호에 개시된다. 본 특허에 개시된 발광다이오드는 차례로 적층된 n형 질화물 반도체층, 활성층, 및 p형 질화물 반도체층을 구비하며, 상기 p형 질화물 반도체층 상에 ITO층인 전도성 산화물층과 Al층 또는 Ag층인 고반사성 금속층을 형성한다. 이 때, 상기 전도성 산화물층과 상기 고반사성 금속층의 조합은 상기 활성층에서 방출된 광을 반사하여 기판 방향으로 방출시켜 광방출 효율을 향상시킨다.
그러나, KR 공개 2006-0109559호는 메사 식각 영역의 측벽 즉, 메사면에서의 누광을 감소시킬 수 있는 구성을 전혀 개시하지 않고 있다. 또한, 메사 식각 영역 내에 한정하여 n 전극 패드를 형성함으로써, 플립 본딩을 위한 면적이 충분히 확보되지 않는 단점이 있다.
따라서, 본 발명이 해결하고자 하는 과제는 플립 본딩을 위한 발광다이오드에서 광추출 효율을 향상시킬 수 있는 발광다이오드 및 이의 제조방법을 제공함에 있다. 이와 더불어서, 본 발명이 해결하고자 하는 다른 과제는 플립 본딩을 위한 면적이 충분히 확보된 발광다이오드 및 이의 제조방법을 제공함에 있다.
상기 과제를 이루기 위하여 본 발명의 일 측면은 발광다이오드를 제공한다. 상기 발광다이오드는 제1 도전형 반도체층, 제2 도전형 반도체층, 및 이들 사이에 위치하는 활성층을 구비하는 발광 구조체를 갖는다. 상기 발광 구조체는 상기 제1 도전형 반도체층을 노출시키는 메사 식각 전극 영역을 구비한다. 상기 발광 구조체를 덮는 반사 절연막이 배치된다. 상기 반사 절연막은 상기 제1 도전형 반도체층 상에 형성된 제1 비아홀과 상기 제2 도전형 반도체층 상에 형성된 제2 비아홀을 구비한다. 상기 제1 비아홀을 통해 상기 제1 도전형 반도체층에 전기적으로 접속하는 제1 패드가 배치된다. 상기 제2 비아홀을 통해 상기 제2 도전형 반도체층에 전기적으로 접속하는 제2 패드가 배치된다.
상기 과제를 이루기 위하여 본 발명의 일 측면은 발광다이오드의 다른 예를 제공한다. 상기 발광다이오드는 제1 도전형 반도체층, 제2 도전형 반도체층, 및 이들 사이에 위치하는 활성층을 구비하는 발광 구조체를 갖는다. 상기 발광 구조체는 상기 제1 도전형 반도체층의 일부 영역을 노출시키는 메사 식각 전극 영역과 이로부터 연장된 메사 식각 연장 영역을 구비하여, 이들에 의해 정의된 서로 분리된 메사 구조체들을 구비한다. 상기 메사 식각 전극 영역 내의 제1 도전형 반도체층에 전기적으로 접속하고, 상기 메사 구조체들 상부로 연장된 제1 패드가 배치된다. 상기 메사 구조체들 상에 상기 제1 패드와 동일 레벨에 서로 이격하여 위치하며, 상기 메사 구조체들에 각각 구비된 제2 도전형 반도체층들에 전기적으로 접속하는 제2 패드가 배치된다. 상기 제1 패드와 상기 제2 도전형 반도체층 사이, 상기 제2 패드와 상기 제1 도전형 반도체층 사이를 절연시키는 반사 절연막이 배치된다.
상기 과제를 이루기 위하여 본 발명의 일 측면은 발광다이오드의 또 다른 예를 제공한다. 상기 발광다이오드는 제1 도전형 반도체층, 제2 도전형 반도체층, 및 이들 사이에 위치하는 활성층을 구비하는 발광 구조체를 갖는다. 상기 발광 구조체는 상기 제1 도전형 반도체층의 일부 영역을 노출시키는 다수 개의 메사 식각 전극 영역을 구비하며, 상기 메사 식각 전극 영역들은 상기 발광 구조체의 일측 단부에 인접하여 배열된다. 상기 메사 식각 전극 영역들 내의 제1 도전형 반도체층에 전기적으로 접속하고 상기 제2 도전형 반도체층 상부로 연장되되, 상기 발광 구조체의 일측 단부를 따라 연장된 제1 패드가 배치된다. 상기 제2 도전형 반도체층에 전기적으로 접속하고 상기 제2 도전형 반도체층 상에 상기 제1 패드와 서로 이격하여 상기 발광 구조체의 타측 단부를 따라 연장된 제2 패드가 배치된다. 상기 제1 패드와 상기 제2 도전형 반도체층 사이, 상기 제2 패드와 상기 제1 도전형 반도체층 사이를 절연시키는 반사 절연막이 배치된다.
상기 과제를 이루기 위하여 본 발명의 다른 측면은 발광다이오드의 제조방법을 제공한다. 먼저, 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 구비하는 발광 구조체를 제공한다. 상기 제2 도전형 반도체층과 상기 활성층을 차례로 식각하여 상기 발광 구조체 내에 상기 제1 도전형 반도체층을 노출시키는 메사 식각 전극 영역을 형성한다. 상기 메사 식각 전극 영역을 구비하는 상기 발광 구조체 상에 반사 절연막을 형성한다. 상기 반사 절연막 내에 상기 메사 식각 전극 영역 내의 제1 도전형 반도체층을 노출시키는 제1 비아홀과 상기 제2 도전형 반도체층을 노출시키는 제2 비아홀을 형성한다. 상기 비아홀들이 형성된 반사 절연막 상에 패드 도전층을 형성하고, 이를 패터닝하여 상기 제1 비아홀을 통해 노출된 제1 도전형 반도체층에 전기적으로 접속하는 제1 패드와 상기 제2 비아홀을 통해 노출된 제2 도전형 반도체층에 전기적으로 접속하는 제2 패드를 형성한다.
본 발명에 따르면, 발광 구조체를 덮는 반사 절연막은 활성층에서 기판 방향이 아닌 방향으로 진행한 광을 거의 대부분 반사하여 광추출 효율을 향상시킬 수 있다. 이와 더불어서, 패드들이 모두 메사 구조체들 상부에 형성됨으로써, 추후 인쇄 회로 기판 상에 실장 시 보다 넓은 본딩 영역을 확보할 수 있으며, 패드들의 면적을 넓게 확보할 수 있어 발열 특성 또한 향상시킬 수 있다.
도 1a, 도 2a, 도 3a, 및 도 4a는 본 발명의 일 실시예에 따른 발광다이오드의 제조방법을 나타낸 평면도들이다.
도 1b, 도 2b, 도 3b, 및 도 4b는 도 1a, 도 2a, 도 3a, 및 도 4a의 절단선들 B1-B2를 따라 각각 취해진 단면도들이다.
도 1c, 도 2c, 도 3c, 및 도 4c는 도 1a, 도 2a, 도 3a, 및 도 4a의 절단선들 C1-C2를 따라 각각 취해진 단면도들이다.
도 1d, 도 2d, 도 3d, 및 도 4d는 도 1a, 도 2a, 도 3a, 및 도 4a의 절단선들 D1-D2를 따라 각각 취해진 단면도들이다.
도 1e, 도 2e, 도 3e, 및 도 4e는 도 1a, 도 2a, 도 3a, 및 도 4a의 절단선들 E1-E2를 따라 각각 취해진 단면도들이다.
도 5는 도 2b의 A영역을 확대하여 나타낸 단면도이다.
도 6a는 본 발명의 다른 실시예에 따른 발광다이오드를 나타낸 평면도이다.
도 6b는 도 6a의 절단선 B1-B2를 따라 취해진 단면도이다.
도 6c는 도 6a의 절단선 C1-C2를 따라 취해진 단면도이다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다.
본 명세서에서 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 또한, 본 명세서에서 위쪽, 상(부), 상면 등의 방향적인 표현은 아래쪽, 하(부), 하면 등의 의미로도 이해될 수 있다. 즉, 공간적인 방향의 표현은 상대적인 방향으로 이해되어야 하며, 절대적인 방향을 의미하는 것처럼 한정적으로 이해되어서는 안 된다. 이와 더불어서, 본 명세서에서 "제1" 또는 "제2"는 구성요소들에 어떠한 한정을 가하려는 것은 아니며, 다만 구성요소들을 구별하기 위한 용어로서 이해되어야 할 것이다.
또한, 본 명세서에서 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하여 위하여 과장된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1a, 도 2a, 도 3a, 및 도 4a는 본 발명의 일 실시예에 따른 발광다이오드의 제조방법을 나타낸 평면도들이다. 도 1b, 도 2b, 도 3b, 및 도 4b는 도 1a, 도 2a, 도 3a, 및 도 4a의 절단선들 B1-B2를 따라 각각 취해진 단면도들이다. 도 1c, 도 2c, 도 3c, 및 도 4c는 도 1a, 도 2a, 도 3a, 및 도 4a의 절단선들 C1-C2를 따라 각각 취해진 단면도들이다. 도 1d, 도 2d, 도 3d, 및 도 4d는 도 1a, 도 2a, 도 3a, 및 도 4a의 절단선들 D1-D2를 따라 각각 취해진 단면도들이다. 도 1e, 도 2e, 도 3e, 및 도 4e는 도 1a, 도 2a, 도 3a, 및 도 4a의 절단선들 E1-E2를 따라 각각 취해진 단면도들이다.
도 1a, 도 1b, 도 1c, 도 1d, 및 도 1e를 참조하면, 기판(10)을 제공한다. 상기 기판(10)은 사파이어(Al2O3), 실리콘 카바이드(SiC), 질화갈륨(GaN), 질화인듐갈륨(InGaN), 질화알루미늄갈륨(AlGaN), 질화알루미늄(AlN), 갈륨 산화물(Ga2O3), 또는 실리콘 기판일 수 있다. 일 예로서, 상기 기판(10)은 사파이어 기판일 수 있다.
상기 기판(10) 상에 제1 도전형 반도체층(20), 활성층(30), 및 제2 도전형 반도체층(40)을 형성할 수 있다. 상기 제1 도전형 반도체층(20), 상기 활성층(30), 및 상기 제2 도전형 반도체층(40)은 발광 구조체를 형성할 수 있다.
상기 제1 및 제2 도전형 반도체층들(20, 40) 및 상기 활성층(30)은 질화물계 반도체층일 수 있다. 상기 제1 및 제2 도전형 반도체층들(20, 40)은 서로 다른 도전형을 갖는 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, x+y≤1)층들일 수 있다. 일 예로서, 상기 제1 도전형 반도체층(20)은 n형 반도체층일 수 있고, 상기 제2 도전형 반도체층(40)은 p형 반도체층일 수 있다. 상기 활성층(25)은 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)층일 수 있는데 일 예로서, InGaN층 또는 AlGaN층의 단일 양자 우물 구조, 또는 InGaN/GaN, AlGaN/(In)GaN, 또는 InAlGaN/(In)GaN의 다층구조인 다중 양자 우물 구조를 가질 수 있다.
상기 발광 구조체(LS)를 형성하는 각 층들은 금속 유기 화학 증착법(Metal Organic Chemical Vapor Deposition; MOCVD), 화학 기상 증착법(Chemical Vapor Deposition; CVD), 플라즈마 화학 기상 증착법(Plasma-Enhanced Chemical Vapor Deposition; PECVD), 분자선 성장법(Molecular Beam Epitaxy; MBE), 수소화물 기상 성장법(Hydride Vapor Phase Epitaxy; HVPE) 등을 포함한 다양한 증착 또는 성장 방법을 이용하여 형성될 수 있다.
상기 제2 도전형 반도체층(40)과 상기 활성층(30)을 차례로 식각하여 상기 발광 구조체 내에 상기 제1 도전형 반도체층(20)을 노출시키는 메사 식각 전극 영역(MR_1, mesa etched electrode region)을 형성할 수 있다. 이와 더불어서, 상기 발광 구조체 내에 상기 메사 식각 전극 영역(MR_1)으로부터 연장되고 상기 제1 도전형 반도체층(20)을 노출시키는 메사 식각 연장 영역(MR_2)을 형성할 수 있다.
상기 메사 식각 전극 영역(MR_1)과 상기 메사 식각 연장 영역(MR_2)은 서로 분리된 복수 개의 메사 구조체들(MS)을 정의할 수 있다. 상기 각 메사 구조체(MS)는 상기 활성층(30) 및 상기 제2 도전형 반도체층(40)을 구비할 수 있다. 이와 같이 메사 구조체들(MS)이 서로 분리된 경우에는 구동시 각 메사 구조체(MS)로 전류가 분산되어 흐를 수 있으므로, 전류 집중에 따른 양자 효율 감소를 방지할 수 있다. 그러나, 이에 한정되지 않고, 상기 메사 구조체들(MS)은 서로 연결되도록 형성될 수도 있다.
상기 메사 식각 전극 영역(MR_1)은 복수 개 형성될 수 있다. 이 경우, 상기 메사 식각 전극 영역들(MR_1)은 상기 발광 구조체의 일측 단부에 인접하여 일렬로 배열될 수 있다. 또한, 상기 메사 식각 전극 영역들(MR_1)로부터 각각 연장되어 상기 메사 식각 연장 영역들(MR_2)이 형성된 경우, 3개 이상의 메사 구조체들(MS)을 정의할 수 있다.
상기 메사 식각 전극 영역(MR_1)과 상기 메사 식각 연장 영역(MR_2)의 측벽은 경사지도록 형성될 수 있다. 일 예로서, 상기 측벽이 기판과 수평한 면에 대해 기울어진 각(θ)은 10 내지 60도일 수 있다.
도 2a, 도 2b, 도 2c, 도 2d, 및 도 2e를 참조하면, 상기 메사 식각 전극 영역들(MR_1) 및 상기 메사 식각 연장 영역들(MR_2)을 구비하는 상기 발광 구조체 상에 전극 도전막(미도시)을 적층한 후, 이를 패터닝하여 상기 메사 식각 전극 영역들(MR_1) 내에 노출된 제1 도전형 반도체층(20) 상에 제1 전극들(52_1)과 상기 메사 구조체들(MS)에 각각 구비된 제2 도전형 반도체층들(40) 상에 제2 전극들(54)을 형성할 수 있다. 이와 동시에, 상기 메사 식각 연장 영역들(MR_2) 내에 노출된 제1 도전형 반도체층(20) 상에 상기 제1 전극(52_1)으로부터 연장된 전극 연장부들(52_2)을 각각 형성할 수 있다. 또한, 상기 각 제2 전극(54)은 상기 각 제2 도전형 반도체층(40)의 상부면의 "실질적인 전체면" 상으로 연장되어 형성될 수 있다. 여기서, "실질적인 전체면"은 포토리소그라피 얼라인 마진을 고려하여 일부 영역을 제외한 것을 의미한다.
상기 제2 도전형 반도체층(40)의 상부면의 "실질적인 전체면" 상에 형성된 제2 전극(54)은 상기 제2 도전형 반도체층(40)에서의 전류 스프레딩을 용이하게 하고, 또한 상기 제1 전극(52_1)으로부터 연장된 전극 연장부(52_2)은 상기 제1 도전형 반도체층(20)에서의 전류 스프레딩을 용이하게 함으로써, 소자 전체에서 전류 스프레딩이 향상됨에 따라 양자 효율 향상을 이룰 수 있다.
도 5는 도 2b의 A영역을 확대하여 나타낸 단면도이다.
도 5를 참조하면, 상기 제1 전극(52_1)은 상기 제1 도전형 반도체층(20)에 오믹 접촉을 이룰 수 있는 제1 오믹 콘택층(52a)을 구비할 수 있다. 이에 더하여, 상기 제1 전극(52)은 상기 제1 오믹 콘택층(52a) 상에 제1 반사 도전층(52b)과 제1 베리어 도전층(52c) 중 적어도 하나를 더 구비할 수 있다. 상기 상기 전극 연장부(52_2)은 상기 제1 전극(52_1)과 동일한 층 구성을 가질 수 있다.
또한, 상기 제2 전극(54)은 상기 제2 도전형 반도체층(40)에 오믹 접촉을 이룰 수 있는 제2 오믹 콘택층(54a)을 구비할 수 있다. 이에 더하여, 상기 제2 전극(54)은 상기 제2 오믹 콘택층(54a) 상에 제2 반사 도전층(54b)과 제2 베리어 도전층(54c) 중 적어도 하나를 더 구비할 수 있다.
상기 제1 및 제2 오믹 콘택층들(52a, 54a)은 Ni, Cr, Ti, 또는 이들의 조합을 포함할 수 있다. 상기 제1 및 제2 반사 도전층들(52b, 54b)은 Al, Ag, Rh, 또는 이들의 조합을 포함할 수 있다. 또한, 상기 제1 및 제2 베리어 도전층들(52c, 54c)은 Ti, Ni, Cr, Pt, TiW, W, Mo, 또는 이들의 조합을 포함할 수 있다. 이러한 제1 및 제2 베리어 도전층들(52c, 54c)은 후속하는 식각 공정 또는 세정 공정에서 상기 제1 및 제2 반사 도전층들(52b, 54b)이 손상되는 것을 방지할 수 있다.
상기 제1 및 제2 전극들(52_1, 54)은 동일 포토리소그라피 및 식각 공정을 통해 형성될 수도 있다. 그러나, 이에 한정되지 않고 서로 다른 포토리소그라피 및 식각 공정을 통해 형성될 수도 있다. 또한, 상기 제1 및 제2 전극들(52_1, 54)은 최대 20층의 금속막들을 구비할 수 있으며, 300 내지 5000㎚의 두께로 형성될 수 있다.
도 3a, 도 3b, 도 3c, 도 3d, 및 도 3e를 참조하면, 상기 발광 구조체 상에 이를 덮는 반사 절연막(70)을 형성할 수 있다. 다시 말해서, 상기 반사 절연막(70)은 상기 제2 전극(54)의 상부를 포함한 상기 제2 도전형 반도체층(40)의 상부, 상기 제1 전극(52_1) 및 상기 전극 연장부(52_2)의 상부를 포함한 상기 제1 도전형 반도체층(20)의 상부, 및 상기 메사 식각 전극 영역(MR_1)과 상기 메사 식각 연장 영역(MR_2)의 측벽 상에 형성될 수 있다. 이 경우, 상기 활성층(30)에서 상기 기판(10) 방향이 아닌 방향으로 진행한 광은 상기 반사 절연막(70)에서 거의 대부분 반사되어 상기 기판(10)을 통해 추출될 수 있다. 특히, 상기 메사 식각 전극 영역(MR_1)과 상기 메사 식각 연장 영역(MR_2)의 측벽 상에도 상기 반사 절연막(70)이 형성됨에 따라 상기 메사 식각 전극 영역(MR_1)과 상기 메사 식각 연장 영역(MR_2)의 측벽을 통한 누광을 효과적으로 억제할 수 있다.
상기 반사 절연막(70)은 굴절율이 서로 다른 절연층들을 적층하여 형성한 DBR(Distributed Bragg Reflector)막으로서, 굴절율이 서로 다른 한 쌍의 절연층들을 교대로 적층하여 형성한 것일 수 있다. 일 예로서, 각 절연층은 60㎚ 내지 80㎚의 두께를 가질 수 있고, 3 내지 50 쌍들, 구체적으로는 11 내지 42쌍들이 적층될 수 있으며, 총 두께는 300㎚ 내지 5000㎚일 수 있다. 구체적으로, 상기 반사 절연막(70)은 SiO2막과 TiO2막을 교대로 적층하여 형성한 것, 또는 SiO2막과 Nb2O5막을 교대로 적층하여 형성한 것일 수 있다. 보다 구체적으로, 상기 반사 절연막(70)은 60㎚ 내지 80㎚의 SiO2막과 60㎚ 내지 80㎚의 TiO2막을 교대로 적층하되, 3 내지 50 쌍들 구체적으로는, 구체적으로는 11 내지 42쌍들을 적층하여 300㎚ 내지 5000㎚의 두께를 가질 수 있다. 이 경우, 상기 메사 식각 전극 영역(MR_1)과 상기 메사 식각 연장 영역(MR_2)의 측벽 상에 형성된 상기 반사 절연막(70)에 의한 반사율이 크게 개선될 수 있다.
상기 메사 식각 전극 영역(MR_1)과 상기 메사 식각 연장 영역(MR_2)의 측벽이 기판에 대해 기울어지도록 형성된 경우에, 상기 반사 절연막(70)의 스텝 커버리지가 개선될 수 있어 내에 상기 반사 절연막(70) 내에 크랙이 형성되는 것을 방지할 수 있다.
이 후, 상기 반사 절연막(70) 내에 상기 제1 전극들(52_1)을 노출시키는 제1 비아홀들(72)을 형성할 수 있다. 또한, 상기 반사 절연막(70) 내에 상기 제2 전극들(54)을 노출시키는 제2 비아홀들(74)을 형성할 수 있다. 상기 각 제2 전극(54)은 적어도 하나의 제2 비아홀(74)에 의해 노출될 수 있다. 일 예로서, 도시된 바와 같이 각 제2 전극(54)은 한 쌍의 제2 비아홀들(74)에 의해 노출될 수 있다. 이 때, 상기 제1 비아홀들(72)은 상기 발광 구조체의 일측 단부에 인접하여 일렬로 배열될 수 있고, 상기 제2 비아홀들(74)은 상기 발광 구조체의 타측 단부에 인접하여 일렬로 배열될 수 있다. 상기 비아홀들(72, 74)의 측벽은 바닥면에 대해 5 내지 60도의 각도로 기울어지도록 형성될 수 있다.
도 4a, 도 4b, 도 4c, 도 4d, 및 도 4e를 참조하면, 상기 비아홀들(72, 74)이 형성된 반사 절연막(70) 상에 패드 도전층(미도시)을 형성하고, 이를 패터닝하여 상기 제1 비아홀들(72)을 통해 노출된 상기 제1 전극들(52_1)에 전기적으로 접속하는 제1 패드(92)와 상기 제2 비아홀들(74)을 통해 노출된 제2 전극들(54)에 전기적으로 접속하는 제2 패드(94)를 형성할 수 있다. 이로써, 상기 제1 패드(92)는 상기 메사 식각 전극 영역들 내의 제1 도전형 반도체층(20)에 전기적으로 접속할 수 있고, 상기 제2 패드(94)는 상기 제2 도전형 반도체층들(40)에 전기적으로 접속할 수 있다.
상기 제1 패드(92)는 상기 메사 구조체들(MS) 상부 즉, 상기 제2 도전형 반도체층들(40) 상부의 반사 절연막(70) 상으로 연장될 수 있다. 또한, 상기 제2 패드(94)는 상기 메사 구조체들(MS) 상부에서 상기 제1 패드(92)와 동일 레벨에서 서로 이격하여 배치될 수 있다. 구체적으로, 상기 제1 패드(92)은 상기 발광 구조체의 일측 단부를 따라 연장될 수 있고, 상기 제2 패드(94)는 상기 발광 구조체의 타측 단부를 따라 연장될 수 있다.
이와 같이, 상기 제2 패드(94) 뿐 아니라 상기 제1 패드(92)가 상기 메사 구조체들(MS) 상부에 형성됨으로써, 추후 인쇄 회로 기판 상에 실장 시 보다 넓은 본딩 영역을 확보할 수 있다. 이와 더불어서, 패드들의 면적을 넓게 확보할 수 있어 발열 특성 또한 향상시킬 수 있다.
상술한 발광다이오드의 제조방법은 발광 구조체 내에 제1 도전형 반도체층(20)을 노출시키는 메사 식각 전극 영역(MR-1)을 형성하는 제1 포토리소그라피 및 식각 단계(도 1a, 도 1b, 도 1c, 도 1d, 및 도 1e 참조); 상기 제1 도전형 반도체층(20) 및 제2 도전형 반도체층(40) 상에 전극 도전막을 적층하고, 이를 패터닝하여 상기 제1 도전형 반도체층(20)에 전기적으로 접속하는 제1 전극(52_1) 및 상기 제2 도전형 반도체층(40)에 전기적으로 접속하는 제2 전극(54)을 형성하는 제2 포토리소그라피 및 식각 단계(도 2a, 도 2b, 도 2c, 도 2d, 및 도 2e 참조); 상기 제1 및 제2 전극들(52_1, 54)이 형성된 상기 발광 구조체 상에 반사 절연막(70)을 형성한 후, 상기 반사 절연막(70) 내에 상기 메사 식각 전극 영역(MR_1) 내의 제1 전극(52_1)을 노출시키는 제1 비아홀(72)과 상기 제2 전극(54)을 노출시키는 제2 비아홀(74)을 형성하는 제3 포토리소그라피 및 식각 단계(도 3a, 도 3b, 도 3c, 도 3d, 및 도 3e 참조); 및 상기 비아홀들(72, 74)이 형성된 반사 절연막(70) 상에 패드 도전층을 형성하고, 이를 패터닝하여 상기 제1 비아홀(72)을 통해 노출된 제1 전극(52_1)에 전기적으로 접속하는 제1 패드(92)와 상기 제2 비아홀(74)을 통해 노출된 제2 전극(54)에 전기적으로 접속하는 제2 패드(94)를 형성하는 제4 포토리소그라피 및 식각 단계(도 4a, 도 4b, 4c, 도 4d, 및 도 4e 참조)를 포함한다.
정리하면, 본 실시예에 따른 발광다이오드는 총 4장의 포토마스크를 사용하여 제조될 수 있다. 이는 상기 메사 식각 전극 영역(MR-1)의 측벽을 포함한 발광 구조체 전체면 상에 상기 반사 절연막(70)을 적용함에 따른 것으로, 상기 제1 전극(52_1)과 상기 제2 전극(54)을 동일한 포토리소그라피 및 식각 단계에서 형성할 수 있기 때문이다. 반면, 발광다이오드의 다른 제조방법에서는 투광성막(또는 절연막)과 금속막 사이의 계면 반사 즉, 전방향 반사기(Omni-Directional Reflector)를 적용하기 위해서, 제1 및 제2 전극들 중 어느 하나의 전극을 먼저 형성하고 투광성 절연막을 전체적으로 형성한 후, 제1 및 제2 전극들 중 나머지 하나를 상기 투광성 절연막의 거의 대부분을 덮도록 형성할 수 있다. 이 경우, 제1 전극과 제2 전극을 서로 다른 포토리소그라피 스텝에서 진행하여야하므로 본 실시에에 따른 제조방법에 비해 추가적인 포토마스크가 필요한 단점이 있다.
도 6a는 본 발명의 다른 실시예에 따른 발광다이오드를 나타낸 평면도이다. 도 6b는 도 6a의 절단선 B1-B2를 따라 취해진 단면도이다. 도 6c는 도 6a의 절단선 C1-C2를 따라 취해진 단면도이다. 본 실시에에 따른 발광다이오드는 후술하는 것을 제외하고는 도 1a 내지 도 1e, 도 2a 내지 도 2e, 도 3a 내지 도 3e, 도 4a 내지 도 4e, 및 도 5를 참조하여 설명한 실시예와 실질적으로 동일할 수 있다.
도 6a, 도 6b, 및 도 6c를 참조하면, 발광 구조체 내에 복수 개의 메사 식각 전극 영역들(MR_1)을 형성하되, 도 1a, 도 1b, 도 1c, 도 1d, 및 도 2d를 참조하여 설명한 메사 식각 연장 영역(MR_2)은 형성하지 않을 수 있다. 이 경우, 활성층(30) 및 제2 도전형 반도체층(40)을 구비하는 메사 구조체(MS)는 서로 연결될 수 있다.
이 경우에도, 상기 발광 구조체 상에 이를 덮는 반사 절연막(70)은 제2 전극(54)의 상부를 포함한 상기 제2 도전형 반도체층(40)의 상부, 상기 제1 전극(52_1) 의 상부를 포함한 제1 도전형 반도체층(20)의 상부, 및 상기 메사 식각 전극 영역(MR_1)의 측벽 상에 형성될 수 있다. 따라서, 상기 활성층(30)에서 상기 기판(10) 방향이 아닌 방향으로 진행한 광은 상기 반사 절연막(70)에서 거의 대부분 반사되어 상기 기판(10)을 통해 추출될 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
10: 기판 20: 제1 도전형 반도체층
30: 활성층 40: 제2 도전형 반도체층
MS: 메사 구조체 MR_1: 메사 식각 전극 영역
MR_2: 메사 식각 연장 영역 52_1: 제1 전극
52_2: 전극 연장부 54: 제2 전극
70: 반사 절연막 72: 제1 비아홀
74: 제2 비아홀 92: 제1 패드
94: 제2 패드 52a, 54a: 오믹 콘택층
52b, 54b: 반사 도전층 52c, 54c: 베리어 도전층

Claims (24)

  1. 제1 도전형 반도체층, 제2 도전형 반도체층, 및 이들 사이에 위치하는 활성층을 구비하고, 상기 제1 도전형 반도체층을 노출시키는 메사 식각 전극 영역을 구비하는 발광 구조체;
    상기 발광 구조체를 덮고 상기 제1 도전형 반도체층 상에 형성된 제1 비아홀과 상기 제2 도전형 반도체층 상에 형성된 제2 비아홀을 구비하는 반사 절연막;
    상기 제1 비아홀을 통해 상기 제1 도전형 반도체층에 전기적으로 접속하는 제1 패드; 및
    상기 제2 비아홀을 통해 상기 제2 도전형 반도체층에 전기적으로 접속하는 제2 패드를 포함하는 발광다이오드.
  2. 제1항에 있어서,
    상기 반사 절연막은 DBR(Distributed Bragg Reflector)막인 발광다이오드.
  3. 제2항에 있어서,
    상기 반사 절연막은 서로 다른 굴절율을 갖는 절연층들인 SiO2막과 TiO2막을 교대로 적층하여 형성한 것, 또는 SiO2막과 Nb2O5막을 교대로 적층하여 형성한 것인 발광다이오드.
  4. 제3항에 있어서,
    상기 반사 절연막 내에 구비된 각 절연층은 60㎚ 내지 80㎚의 두께를 갖고, 상기 반사 절연막은 3 내지 50의 절연층 쌍들을 구비하며, 총 두께는 300㎚ 내지 5000㎚인 발광다이오드.
  5. 제1항에 있어서,
    상기 메사 식각 전극 영역 내에 노출된 제1 도전형 반도체층 상에 배치되고 상기 제1 비아홀을 통해 노출된 제1 전극을 더 포함하는 발광다이오드.
  6. 제5항에 있어서,
    상기 발광 구조체 내에 상기 메사 식각 전극 영역으로부터 연장되고 상기 제1 도전형 반도체층을 노출시키는 메사 식각 연장 영역; 및
    상기 제1 전극으로부터 상기 메사 식각 연장 영역 내에 노출된 제1 도전형 반도체층 상으로 연장된 전극 연장부를 더 포함하는 발광다이오드.
  7. 제5항에 있어서,
    제1 전극은 제1 오믹 콘택층을 구비하는 발광다이오드.
  8. 제7항에 있어서,
    상기 제1 전극은 상기 제1 오믹 콘택층 상에 제1 반사 도전막, 제1 베리어 도전막, 또는 이들의 이중층을 더 포함하는 발광다이오드.
  9. 제1항 또는 제5항에 있어서,
    상기 제2 도전형 반도체층 상에 배치되어 상기 제2 비아홀을 통해 노출된 제2 전극을 더 포함하는 발광다이오드.
  10. 제9항에 있어서,
    상기 제2 전극은 제2 오믹 콘택층을 구비하는 발광다이오드.
  11. 제10항에 있어서,
    상기 제2 전극은 상기 제2 오믹 콘택층 상에 제2 반사 도전막, 제2 베리어 도전막, 또는 이들의 이중층을 더 포함하는 발광다이오드.
  12. 제1항에 있어서,
    상기 제1 패드는 상기 제2 도전형 반도체층 상부의 반사 절연막 상으로 연장되는 발광다이오드.
  13. 제1항 또는 제12항에 있어서,
    상기 제2 패드는 상기 제2 도전형 반도체층 상부의 반사 절연막 상에서 상기 제1 패드와 이격하여 배치되는 발광다이오드.
  14. 제1 도전형 반도체층, 제2 도전형 반도체층, 및 이들 사이에 위치하는 활성층을 구비하고, 상기 제1 도전형 반도체층의 일부 영역을 노출시키는 메사 식각 전극 영역과 이로부터 연장된 메사 식각 연장 영역을 구비하여 서로 분리된 메사 구조체들이 정의된 발광 구조체;
    상기 메사 식각 전극 영역 내의 제1 도전형 반도체층에 전기적으로 접속하고, 상기 메사 구조체들 상부로 연장된 제1 패드;
    상기 메사 구조체들 상에 상기 제1 패드와 동일 레벨에 서로 이격하여 위치하며, 상기 메사 구조체들에 각각 구비된 제2 도전형 반도체층들에 전기적으로 접속하는 제2 패드; 및
    상기 발광 구조체를 덮고, 상기 제1 패드와 상기 제2 도전형 반도체층 사이, 상기 제2 패드와 상기 제1 도전형 반도체층 사이를 절연시키는 반사 절연막을 포함하는 발광다이오드.
  15. 제14항에 있어서,
    상기 반사 절연막은 DBR(Distributed Bragg Reflector)막인 발광다이오드.
  16. 제14항에 있어서,
    상기 메사 식각 전극 영역 내에 노출된 제1 도전형 반도체층 상에 배치되고 상기 반사 절연막 내에 형성된 제1 비아홀을 통해 노출된 제1 전극; 및
    상기 제1 전극로부터 상기 메사 식각 연장 영역 내에 노출된 제1 도전형 반도체층 상으로 연장된 전극 연장부를 더 포함하는 발광다이오드.
  17. 제14항 또는 제16항에 있어서,
    상기 메사 구조체들에 구비된 제2 도전형 반도체층들 상에 배치되고 상기 반사 절연막 내에 형성된 제2 비아홀들을 통해 노출된 제2 전극들을 더 포함하는 발광다이오드.
  18. 제14항에 있어서,
    상기 메사 식각 전극 영역 내에 노출된 제1 도전형 반도체층 상에 배치된 제1 전극과 상기 메사 구조체들에 구비된 제2 도전형 반도체층들 상에 배치된 제2 전극들을 더 포함하고,
    상기 반사 절연막은 상기 제1 전극 및 상기 제2 전극들 상부에 형성되어, 상기 제1 전극을 노출시키는 제1 비아홀과 상기 제2 전극들을 노출시키는 제2 비아홀들을 구비하며,
    상기 제1 패드는 상기 제1 비아홀을 통해 상기 제1 전극에 전기적으로 접속하고,
    상기 제2 패드는 상기 제2 비아홀을 통해 상기 제2 전극에 전기적으로 접속하는 발광다이오드.
  19. 제1 도전형 반도체층, 제2 도전형 반도체층, 및 이들 사이에 위치하는 활성층을 구비하고, 상기 제1 도전형 반도체층의 일부 영역을 노출시키는 다수 개의 메사 식각 전극 영역을 구비하는 발광 구조체, 상기 메사 식각 전극 영역들은 상기 발광 구조체의 일측 단부에 인접하여 배열되고;
    상기 메사 식각 전극 영역들 내의 제1 도전형 반도체층에 전기적으로 접속하고 상기 제2 도전형 반도체층 상부로 연장되되, 상기 발광 구조체의 일측 단부를 따라 연장된 제1 패드;
    상기 제2 도전형 반도체층에 전기적으로 접속하고 상기 제2 도전형 반도체층 상에 상기 제1 패드와 서로 이격하여 상기 발광 구조체의 타측 단부를 따라 연장된 제2 패드; 및
    상기 발광 구조체를 덮고, 상기 제1 패드와 상기 제2 도전형 반도체층 사이, 상기 제2 패드와 상기 제1 도전형 반도체층 사이를 절연시키는 반사 절연막을 포함하는 발광다이오드.
  20. 제19항에 있어서,
    상기 메사 식각 전극 영역들 내에 노출된 제1 도전형 반도체층 상에 배치된 제1 전극들과 상기 메사 구조체들에 구비된 제2 도전형 반도체층들 상에 배치된 제2 전극들을 더 포함하고,
    상기 반사 절연막은 상기 제1 전극들 및 상기 제2 전극들 상부에 형성되어, 상기 제1 전극들을 노출시키는 제1 비아홀들과 상기 제2 전극들을 노출시키는 제2 비아홀들을 구비하며,
    상기 제1 패드는 상기 제1 비아홀들을 통해 상기 제1 전극들에 전기적으로 접속하고,
    상기 제2 패드는 상기 제2 비아홀들을 통해 상기 제2 전극에 전기적으로 접속하는 발광다이오드.
  21. 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 구비하는 발광 구조체를 제공하는 단계;
    상기 제2 도전형 반도체층과 상기 활성층을 차례로 식각하여 상기 발광 구조체 내에 상기 제1 도전형 반도체층을 노출시키는 메사 식각 전극 영역을 형성하는 단계;
    상기 메사 식각 전극 영역을 구비하는 상기 발광 구조체 상에 반사 절연막을 형성하는 단계;
    상기 반사 절연막 내에 상기 메사 식각 전극 영역 내의 제1 도전형 반도체층을 노출시키는 제1 비아홀과 상기 제2 도전형 반도체층을 노출시키는 제2 비아홀을 형성하는 단계; 및
    상기 비아홀들이 형성된 반사 절연막 상에 패드 도전층을 형성하고, 이를 패터닝하여 상기 제1 비아홀을 통해 노출된 제1 도전형 반도체층에 전기적으로 접속하는 제1 패드와 상기 제2 비아홀을 통해 노출된 제2 도전형 반도체층에 전기적으로 접속하는 제2 패드를 형성하는 단계를 포함하는 발광다이오드 제조방법.
  22. 제21항에 있어서,
    상기 반사 절연막은 DBR(Distributed Bragg Reflector)막인 발광다이오드 제조방법.
  23. 제21항에 있어서,
    상기 반사 절연막을 형성하기 전에,
    상기 제1 도전형 반도체층 및 상기 제2 도전형 반도체층 상에 전극 도전막을 적층하고, 이를 패터닝하여 상기 제1 도전형 반도체층에 전기적으로 접속하는 제1 전극 및 상기 제2 도전형 반도체층에 전기적으로 접속하는 제2 전극을 형성하는 단계를 더 포함하는 발광다이오드 제조방법.
  24. 제23항에 있어서,
    상기 제1 전극과 상기 제2 전극은 오믹 콘택층, 반사 도전층, 및 베리어 도전막을 구비하는 발광다이오드 제조방법.
KR1020120095926A 2012-08-30 2012-08-30 반사 절연층을 갖는 플립 본딩을 위한 발광다이오드 및 그의 제조방법 KR20140028803A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120095926A KR20140028803A (ko) 2012-08-30 2012-08-30 반사 절연층을 갖는 플립 본딩을 위한 발광다이오드 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120095926A KR20140028803A (ko) 2012-08-30 2012-08-30 반사 절연층을 갖는 플립 본딩을 위한 발광다이오드 및 그의 제조방법

Publications (1)

Publication Number Publication Date
KR20140028803A true KR20140028803A (ko) 2014-03-10

Family

ID=50642123

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120095926A KR20140028803A (ko) 2012-08-30 2012-08-30 반사 절연층을 갖는 플립 본딩을 위한 발광다이오드 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR20140028803A (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150145342A (ko) * 2014-06-18 2015-12-30 순천대학교 산학협력단 발광다이오드, 플립칩 패키지 및 그의 제조방법
WO2016099743A1 (en) * 2014-12-17 2016-06-23 Apple Inc. Micro-led with dielectric side mirror and an electronic device comprising a plurality of micro-leds
KR20170007117A (ko) * 2015-07-10 2017-01-18 서울바이오시스 주식회사 발광 다이오드, 그것을 제조하는 방법 및 그것을 갖는 발광 소자 모듈
WO2017191923A1 (ko) * 2016-05-03 2017-11-09 서울바이오시스주식회사 발광 다이오드
US10297722B2 (en) 2015-01-30 2019-05-21 Apple Inc. Micro-light emitting diode with metal side mirror
CN111987209A (zh) * 2015-11-18 2020-11-24 晶元光电股份有限公司 发光元件
US11658269B2 (en) 2015-11-13 2023-05-23 Epistar Corporation Light-emitting device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150145342A (ko) * 2014-06-18 2015-12-30 순천대학교 산학협력단 발광다이오드, 플립칩 패키지 및 그의 제조방법
WO2016099743A1 (en) * 2014-12-17 2016-06-23 Apple Inc. Micro-led with dielectric side mirror and an electronic device comprising a plurality of micro-leds
US10297722B2 (en) 2015-01-30 2019-05-21 Apple Inc. Micro-light emitting diode with metal side mirror
KR20170007117A (ko) * 2015-07-10 2017-01-18 서울바이오시스 주식회사 발광 다이오드, 그것을 제조하는 방법 및 그것을 갖는 발광 소자 모듈
US11658269B2 (en) 2015-11-13 2023-05-23 Epistar Corporation Light-emitting device
CN111987209A (zh) * 2015-11-18 2020-11-24 晶元光电股份有限公司 发光元件
CN111987210A (zh) * 2015-11-18 2020-11-24 晶元光电股份有限公司 发光元件
WO2017191923A1 (ko) * 2016-05-03 2017-11-09 서울바이오시스주식회사 발광 다이오드
US10998479B2 (en) 2016-05-03 2021-05-04 Seoul Viosys Co., Ltd. Light emitting diode

Similar Documents

Publication Publication Date Title
JP7307662B2 (ja) 半導体発光素子および半導体発光素子の製造方法
KR101017394B1 (ko) 발광 소자 및 그것을 제조하는 방법
TWI753536B (zh) 半導體發光元件以及半導體發光元件的製造方法
US20140183586A1 (en) Light emitting element
JP5235878B2 (ja) 半導体発光素子
KR20140028803A (ko) 반사 절연층을 갖는 플립 본딩을 위한 발광다이오드 및 그의 제조방법
KR101537330B1 (ko) 질화물 반도체 발광 소자 제조 방법
TWI795773B (zh) 半導體發光元件以及半導體發光元件的製造方法
JP5326957B2 (ja) 発光素子の製造方法及び発光素子
JP2011071339A (ja) 発光素子
JP2008066554A (ja) 半導体発光素子
WO2015141166A1 (ja) 半導体発光装置とその製造方法
KR20140121608A (ko) 발광 다이오드의 반사전극, 이를 포함하는 발광 다이오드 칩, 및 이들의 제조방법들
US9048348B2 (en) Method of separating substrate and method of fabricating semiconductor device using the same
JP2011071444A (ja) 発光素子
JP6627728B2 (ja) 発光素子の製造方法
KR101154511B1 (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
US10177279B2 (en) Light-emitting diode with multiple N contact structure
JP6627727B2 (ja) 発光素子の製造方法
JP7203992B2 (ja) 導電層のセクションを有するオプトエレクトロニクス半導体構成素子、およびオプトエレクトロニクス半導体構成素子を製造するための方法
KR20130009719A (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
TWI728270B (zh) 半導體元件以及其相關之製造方法
JP7453588B2 (ja) 垂直共振器面発光レーザ素子
KR101643688B1 (ko) 반도체 발광소자
JP2023072333A (ja) 半導体発光素子および半導体発光素子の製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination