JP6627728B2 - 発光素子の製造方法 - Google Patents

発光素子の製造方法 Download PDF

Info

Publication number
JP6627728B2
JP6627728B2 JP2016227535A JP2016227535A JP6627728B2 JP 6627728 B2 JP6627728 B2 JP 6627728B2 JP 2016227535 A JP2016227535 A JP 2016227535A JP 2016227535 A JP2016227535 A JP 2016227535A JP 6627728 B2 JP6627728 B2 JP 6627728B2
Authority
JP
Japan
Prior art keywords
layer
resist
reflective electrode
light emitting
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016227535A
Other languages
English (en)
Other versions
JP2018085432A (ja
Inventor
真悟 戸谷
真悟 戸谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2016227535A priority Critical patent/JP6627728B2/ja
Priority to US15/801,969 priority patent/US10305000B2/en
Publication of JP2018085432A publication Critical patent/JP2018085432A/ja
Application granted granted Critical
Publication of JP6627728B2 publication Critical patent/JP6627728B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Description

本発明は、p層上に反射電極を有したIII 族窒化物半導体からなる発光素子の製造方法に関するものである。
フリップチップ型のIII 族窒化物半導体からなる発光素子では、p層上に反射膜を兼ねる電極(反射電極)を設け、これにより基板裏面側へと光を反射させて光取り出し効率の向上を図っている。反射電極の材料には、AgまたはAg合金が多く用いられている。他にもRu、Rh、Pt、Alなどを反射電極の材料として用いることが知られている。
特許文献1には、以下のようにしてp層上にp電極を形成する方法が記載されている。まず、素子上部全体に絶縁膜を形成し、絶縁膜上にレジストを形成し、レジストの一部を除去して開口させる。次に、その開口内のレジストの残渣をアッシング処理によって除去する。次に、開口部の絶縁膜をウェットエッチングにより除去してp層表面を露出させ、リフトオフによって開口部に露出するp層上にp電極を形成する。以上の方法によると、レジストの残渣のない清浄なp層上にp電極を形成できることが記載されている。
特開2000−307184号公報
反射電極をリフトオフ法によりパターニングする場合、p層上にレジストが塗布されることになり、レジストの除去後にも残渣がp層上に残る場合がある。このようなレジストの残渣があると、その影響により反射電極とp層との間のコンタクト抵抗が上昇してしまう。そのため、従来Agからなる反射電極はウェットエッチングによりパターニングしている。しかし、Agは薬液や熱処理によって反射率が低下してしまうため、形成後の工程に制約がかかることが問題である。また、Ag合金については、ウェットエッチング可能な材料とするために種類に制約がかかる。
また、Ru、Rh、Ptなどの白金系材料はウェットエッチングが困難である。また、反射電極を積層構造とした場合も、各層をウェットエッチング可能な材料とする必要性や、各層のエッチングレートの違いなどの理由から、ウェットエッチングによるパターニングは困難である。そのため、これらの材料や積層構造を採用する場合はリフトオフ法により反射電極をパターニングする必要があり、上記のようにコンタクト抵抗上昇の問題を生じる。
このように、従来の反射電極の形成方法は、コンタクト抵抗の上昇を抑制することと、反射電極の材料や構造の選択の広さとを両立させることが困難であった。
また、特許文献1では、n層を露出させるためのドライエッチングを行ってから、絶縁膜を形成している。このドライエッチングではレジストをマスクとして用いるため、絶縁膜の形成前にp層上にレジストが接触する。そのため、このレジストを除去してもp層上に残渣が生じる可能性がある。したがって、特許文献1の方法では、p層と反射電極との間のコンタクト抵抗が上昇してしまう場合がある。また、全面に絶縁膜を形成するため、素子の形状によっては開口を所望の位置に設けることが難しくなる。また、絶縁膜の一部を除去しているのでp層を広く露出させるのが難しい場合もある。その結果、所望のコンタクト面積を得られない場合があり、反射電極の面積が小さくなって反射効率が低下してしまったり、抵抗の上昇を引き起こしてしまう。
そこで本発明は、p層上に反射電極を有した発光素子の製造方法において、コンタクト抵抗の上昇を抑制でき、かつ反射電極の材料や構造の選択が広い製造方法の提供を目的とする。
本発明は、p層上に反射電極を有したIII 族窒化物半導体からなる発光素子の製造方法において、p層上であって後に反射電極を形成する領域に、犠牲層を形成する犠牲層形成工程と、p層上および犠牲層上に、開口を有したレジスト層を形成し、開口は底面に犠牲層表面を露出させるレジスト層形成工程と、犠牲層をウェットエッチングにより全て除去する犠牲層除去工程と、p層上、およびレジスト層上に反射膜を形成する反射膜形成工程と、レジスト層を除去するとともにレジスト層上の反射膜を除去し、これによりp層上の反射膜を残存させて反射電極を形成する反射電極形成工程と、を有することを特徴とする発光素子の製造方法である。
レジスト層形成工程では、レジスト層を犠牲層表面の端部上にも連続して形成して、開口が犠牲層表面の中央部を露出させ、犠牲層表面の端部は露出させずに形成してもよい。この場合、反射電極が接するp層表面のうち全面がレジスト層の接触していない清浄な面となるため、よりコンタクト抵抗の上昇を抑制することができる。また、犠牲層除去工程により開口側面の下部に凹部による段差が生じるため、この部分で反射膜を精度よく分離することができ、反射電極のパターン精度がより向上する。
また、レジスト層形成工程では、開口が平面視で犠牲層を内包するようにし、犠牲層とレジスト層との間隔を空けて形成してもよい。犠牲層がレジスト層に接触しないため、犠牲層除去工程において犠牲層を全て除去することが容易となる。
n電極を形成するためのn層を露出させるドライエッチングは、犠牲層形成工程後、レジスト層形成工程前に行うとよい。ドライエッチングの際に用いるレジストマスクについて、レジスト剥離液の種類や、レジスト除去後の熱処理、アッシングなどの後処理の方法に制約が生じることがないためである。
本発明は、反射電極として、Ru、Rh、またはPtを含む材料や、Auを含むAg合金材料を用いる場合、反射電極を積層膜とする場合に有効である。また、本発明は紫外発光素子において特に有効である。本発明の発光素子の製造方法は、反射電極の材料の種類や構造に特に制約がないため、発光波長に応じた最適な反射率の材料を選択したり、コンタクト抵抗の低減や耐環境性などのよりすぐれた材料、構造を採用することができる。
本発明の発光素子の製造方法によれば、レジストの残渣のない清浄なp層表面上に反射電極を設けることができる。そのため、発光素子の順方向電圧を低減することができる。また、本発明の発光素子の製造方法は、反射電極の材料や構造の制約がない。そのため、発光波長に応じてより反射率の高い最適な材料を選択したり、反射電極を積層膜とすることも可能となり、光出力の向上を図ることができる。
実施例1の発光素子の構成を示した図。 実施例1の発光素子の製造工程を示した図。 実施例1の発光素子の製造工程を示した図。 実施例1の発光素子の製造工程を示した図。 実施例2の発光素子の製造工程を示した図。
以下、本発明の具体的な実施例について図を参照に説明するが、本発明は実施例に限定されるものではない。
図1は、実施例1の発光素子の構成を示した図である。図1のように、実施例1の発光素子は、基板10と、基板10上にバッファ層(図示しない)を介して順に積層されたn層11、発光層12、p層13と、p層13上に設けられた反射電極14と、n電極15と、保護膜16と、接合電極17A、Bと、によって構成されている。実施例1の発光素子は、基板10裏面(n層11と接する側の表面とは反対側の面)側から光を取り出すフリップチップ型の素子である。
基板10は、その主面上にIII 族窒化物半導体を形成するための成長基板である。基板10のn層11側の表面には凹凸加工が施されており、光取り出し効率の向上が図られている。基板10の材料はサファイア以外を用いてもよく、Si、GaN、SiC、ZnOなどを用いてもよい。
n層11、発光層12、およびp層13の構成は、発光素子の構成として従来採用されている任意の構成でよい。たとえば、n層11は、n−GaNからなるnコンタクト層、アンドープGaNとn−GaNを順に積層させた静電耐圧層、n−GaNとInGaNを交互に繰り返し積層させたn超格子層を順に積層させた構造である。また、発光層12は、InGaNからなる井戸層、GaNまたはAlGaNからなるキャップ層、AlGaNからなる障壁層を順に積層させた構造を1単位として、これを複数回繰り返し積層させたMQW構造である。また、p層13は、p−AlGaNとp−InGaNを交互に繰り返し積層させたpクラッド層、p−GaNからなるpコンタクト層を順に積層させた構造である。
p層13表面の一部領域には、n層11に達する深さの溝が設けられている。この溝は、n電極15を設けるためにn層11表面を露出させるものである。
反射電極14は、p層13上であって端部を除いた領域に形成されている。反射電極14はAg合金/Ti/Au/Alの積層である。Ag合金は、Agを主たる構成元素とする合金である。また、記号「/」は、積層を意味し、A/BはAを成膜した後Bを成膜した積層構造であることを意味する。以下においても材料の説明において「/」を同様の意味で用いる。反射電極14のそれぞれの層の厚さは、積層順に、100nm、100nm、1500nm、10nmである。
反射電極14の構造、材料は上記に限るものではなく、任意の材料、構造を採用することができる。たとえば、実施例1の反射電極14は積層膜としているが、単層であってもよい。たとえばAgあるいはAg合金の単層としてもよい。実施例1では、Ag合金の種類に制約がないため、ウェットエッチングが困難なAg合金も用いることができ、たとええばAuを含むAg合金も用いることができる。
また、反射電極14の材料として、発光波長に応じた反射率の高い材料を選択して採用することができる。たとえば、紫外発光素子である場合、紫外域(たとえば400nm以下)に対して反射率の高い材料を用いることができる。たとえば、Ru、Rh、Ptなどの白金系材料を含む材料を用いることができ、Ru、Rh、Ptなどの単層、あるいはその層を含む積層膜を用いることができる。あるいはAl膜を含む積層膜を用いることもできる。
また、反射電極14を積層膜とする場合、最下層(p層13と接する層)をNi膜とした構造を用いることができる。これにより、p層13とのコンタクト抵抗のさらなる低減を図ることができる。
n電極15は、溝の底面に露出するn層11上に設けられている。n電極15はTi/Al/Ti/Au/Alからなり、各層の厚さは、積層順に、1nm、100nm、100nm、1500nm、10nm、である。
保護膜16は、反射電極14、n層11、およびn電極15に連続して素子上部全体を覆うように設けられている。保護膜16は、SiO2 からなり、厚さ300nmである。
接合電極17A、Bは、保護膜16上にそれぞれ離間して設けられている。保護膜16にはその保護膜16を貫通する孔が設けられており、その孔を介して接合電極17Aと反射電極14、接合電極17Bとn電極15が接続されている。接合電極17A、Bは、Ti/AuSn/Auからなり、各層の厚さは、積層順に、100nm、3000nm、50nmである。
次に、実施例1の発光素子の製造工程について、図2〜4を参照に説明する。
(半導体層形成工程)
まず、基板10上に、MOCVD法を用いて、バッファ層(図示しない)、n層11、発光層12、p層13を順に積層する(図2(a)参照)。 MOCVD法において、窒素源は、アンモニア、Ga源は、トリメチルガリウム(Ga(CH3 3 :TMG)、In源は、トリメチルインジウム(In(CH3 3 :TMI)、Al源は、トリメチルアルミニウム(Al(CH3 3 :TMA)である。また、n型ドーパントガスは、シラン(SiH4 )、p型ドーパントガスは、シクロペンタジエニルマグネシウム(Mg(C5 5 2 :CP2 Mg)である。キャリアガスは水素や窒素である。
(犠牲層形成工程)
次に、p層13上であって後に反射電極14を形成する領域に、CVD法を用いてSiO2 からなる厚さ100nmの犠牲層20を形成する(図2(b)参照)。この犠牲層20は、p層13表面のうち反射電極14が形成される領域に、レジストが接触しないように保護するための層であり、後工程により全て除去される層である。
なお、犠牲層20の材料はSiO2 に限らず、酸系のエッチング液によってウェットエッチング可能な材料であれば、任意の材料を用いることができる。たとえば、SiO2 の他、TiO2 、Al2 3 、AlN、Si3 4 などの絶縁材料や、ITO(スズドープの酸化インジウム)、IZO(亜鉛ドープの酸化インジウム)、ICO(セリウムドープの酸化インジウム)、In2 3 、SnO2 、ZnOなどの透明導電性材料、Tiなどの金属材料、などを用いることができる。
犠牲層20の厚さは、100nmに限らず、ウェットエッチングによって除去可能な厚さに形成されていればよい。たとえば20〜200nmの範囲であれば、容易に除去が可能であり好ましい。
また、犠牲層20はCVD法に限らず任意の方法で形成することができ、スパッタや蒸着などの方法によって形成してもよい。
(n層露出工程)
次に、p層13表面の一部をドライエッチングし、n層11を露出させる(図2(c)参照)。このドライエッチングでは、フォトリソグラフィにより形成したレジストをマスクとして用いるが、p層13上の所定領域には犠牲層20が設けられている。そのため、犠牲層20下のp層13表面はレジストに接触せず、清浄な表面を保つことができる。
(レジスト層形成工程)
次に、p層13上および前工程で露出させたn層11上に、フォトリソグラフィによって開口21Aを有したレジスト層21を形成する(図3(a)参照)。この際も、犠牲層20下のp層13表面はレジストに接触せず、清浄な表面を保つことができる。開口21Aは、平面視において犠牲層20を内包するようなパターンとし、レジスト層21と犠牲層20とが接触しないよう間隔D1を空けている。
犠牲層20とレジスト層21に間隔D1が生じるが、この間隔D1が空いた領域のp層13上は、レジスト層21の形成のためにレジストが接触した領域であり、その領域上にも後に反射電極14が形成されることになる。したがって、よりコンタクト抵抗の上昇を抑制する点からは、犠牲層20とレジスト層21との間隔D1はなるべく空けない方がよい。たとえば間隔D1を5μm以下とするのがよく、より望ましくは3μm以下、さらに望ましくは2μm以下である。間隔D1の下限については、レジストのパターニング精度によるが、たとえば1μm以上である。
レジスト材料は、たとえば、AZ5214(AZエレクトロニックマテリアルズ社製)やAZ5200NJ(同上)などのポジ反転型レジストを用いる。もちろん、レジストの材料はこれらに限るものではなく、次工程の犠牲層のウェットエッチング液に対して耐性を有した材料であれば任意の材料でよい。
なお、レジスト層21のパターニング後、犠牲層20上に薄くレジストが残る場合がある。そこで、レジスト層21のパターニング後に光励起アッシングを行い、犠牲層20上のレジストを除去しておくとよい。次工程における犠牲層20のウェットエッチングがより容易となる。
また、レジスト層21の開口21Aのパターンは、平面視で犠牲層20を内包するようなパターンであれば任意のパターンでよいが、犠牲層20のパターンの拡大相似形とするのがよい。犠牲層20とレジスト層21との間隔D1が均一となり、次工程で犠牲層20を全て除去するのがより容易となる。
(犠牲層除去工程)
次に、犠牲層20をバッファードフッ酸を用いてウェットエッチングし、全て除去する(図3(b)参照)。エッチング液は、バッファードフッ酸に限らず、酸系のものであれば任意のものを用いることができる。このような酸系のエッチング液であれば、レジスト層21をエッチングせず、犠牲層20のみをエッチングすることができる。また、犠牲層20とレジスト層21が接触しないため、犠牲層21を容易に全て除去することができる。犠牲層20を全て除去するのは、犠牲層20が残るとp層13と反射電極14との接触面積が小さくなってしまい、抵抗が上昇してしまうためである。犠牲層20の除去により、p層13表面のうち反射電極14を形成する領域には、レジストが接触したことのない清浄な面が露出する。
(反射膜形成工程)
次に、p層13上およびレジスト層21上に、スパッタ法を用いて反射膜22を形成する(図3(c)参照)。スパッタ法以外にも蒸着法などを用いてもよい。ここで、p層13表面のうち大部分は犠牲層20の形成されていた領域であり、レジストが接触したことのない清浄な面である。したがって、反射膜22が接するp層13表面は、大部分が清浄な面である。
(反射電極形成工程)
次に、レジスト剥離液を用いてレジスト層21を除去する。これにより、レジスト層21上の反射膜22を除去し、p層13上の反射膜22のみを残存させて反射電極14とする(図3(d)参照)。以上によって、レジストが接触したことのない清浄なp層13上に反射電極14を形成することができる。その後、必要に応じて、コンタクト抵抗低減のための熱処理を行ってもよい。
(n電極形成工程)
次に、エッチングによる溝の底面に露出したn層11上に、スパッタによってn電極15を形成する(図4(a)参照)。n電極15のパターニングにはリフトオフ法を用いる。
(保護膜形成工程)
次に、発光素子上部全体にCVD法によって厚さ300nmの保護膜16を形成する。すなわち、反射電極14上、p層13上、n層11上、およびn電極15上にわたって連続的に保護膜16を形成する。そして、保護膜16の一部領域に孔を設けて、孔の底面に反射電極14の一部領域、およびn電極15の一部領域を露出させる(図4(b)参照)。孔の形成は、フォトリソグラフィによるレジストマスクの形成とバッファードフッ酸を用いたウェットエッチングによって行う。
(接合電極形成工程)
次に、孔の底面に露出する反射電極14上および保護膜16上に接合電極17Aを、孔の底面に露出するn電極15上および保護膜16上に接合電極17Bを、それぞれ離間して形成する(図4(c)参照)。成膜は蒸着法により行い、パターニングはリフトオフ法を用いる。以上が実施例1の発光素子の製造方法である。
実施例1の発光素子の製造方法によれば、p層13表面のうち反射電極14が形成される領域にレジストを接触させることなく、p層13上に反射電極14を形成することができる。そのため、p層13表面にレジストの残渣を生じさせることがなく、p層13と反射電極14との間のコンタクト抵抗上昇を抑制することができる。また、反射電極14をリフトオフ法で形成するため、反射電極14の材料や選択性の幅が広がる。その結果、たとえば発光波長に応じた最適な反射率の材料、構造を採用したり、マイグレーションの抑制により適した材料、構造を採用したりすることができる。これらの結果、順方向電圧の低減、光出力の向上などを図ることができる。
たとえば、Auを含むAg合金、Ru、Rh、Ptなどの白金系材料、積層膜を用いる場合に、本発明は有効である。これらの材料や積層構造では、ウェットエッチングの困難さなどの点からリフトオフ法によってパターニングする他なく、その結果、p層13上にレジストの残渣が生じる場合があり、それがコンタクト抵抗の上昇を引き起こしていた。しかし、本発明によれば、レジストの接触していない清浄なp層13上に反射電極14を形成できるため、反射電極14の材料としてウェットエッチング困難な材料を用いたり、積層構造を用いたりする場合であっても、コンタクト抵抗の上昇を抑制することができる。
本発明は、紫外発光素子において特に有効である。たとえば発光波長が400nm以下の発光素子である。青色発光素子において反射電極14の材料として広く使用されているAgあるいはAg合金は、ウェットエッチングによりパターニング可能であり、レジスト残渣によるコンタクト抵抗の上昇の問題は生じないが、紫外域での反射率が低い。そのため、紫外発光素子の反射電極14の材料には、紫外域での反射率の高いRu、Rh、Ptなどの白金系材料などが適している。白金系材料はウェットエッチングによるパターニングが困難であり、反射電極14の材料としてこれらを採用する場合、リフトオフ法によってパターニングする必要があった。そこで本発明を用いれば、反射電極14として紫外域に高い反射率を有した材料を用いた紫外発光素子であっても、コンタクト抵抗の上昇を抑制することができ、順方向電圧を低減し、光出力を向上させることができる。
また、本発明は、反射電極14を積層構造とする場合に特に有効である。反射電極14が積層構造である場合、各層にウェットエッチング可能な材料を用いる必要性や、各層のエッチングレートの違いから、ウェットエッチングによるパターニングは困難であった。そのため、反射電極14を積層構造とする場合、リフトオフ法によってパターニングする必要があった。そこで本発明を用いれば、反射電極14として積層構造を採用した発光素子であっても、コンタクト抵抗の上昇を抑制することができ、順方向電圧を低減し、光出力を向上させることができる。特に、最下層(p層13と接する層)としてNi膜を有した積層構造の反射電極14とすれば、p層13とのコンタクト抵抗のさらなる低減を図ることができる。また、Al膜を有した積層構造とすることで、紫外域での反射率が高く、低コストな反射電極14を実現することができ、紫外発光素子の光出力向上、低コスト化を図ることができる。
実施例2では、図3におけるレジスト層21の形成工程、およびその後の犠牲層20の除去工程を、以下の工程に置き替えたものである。他の工程については、実施例1と同様である。
n層11を露出させるドライエッチングの後、p層13上および前工程で露出させたn層11上に、フォトリソグラフィによって開口221Aを有したレジスト層221を形成する開口221Aは、平面視で犠牲層20に内包されるパターンとし、犠牲層20表面の中央部は開口221Aにより露出され、犠牲層20表面の端部はレジスト層221に覆われた状態とする(図5(a)参照)。つまり、犠牲層20の端部においてレジスト層221が重畳するように形成し、犠牲層20の表面端部、犠牲層20の側面、p層13表面にわたって連続してレジスト層211を形成する。このようにレジスト層221を形成することで、犠牲層20とレジスト層211との隙間を無くして接触するようにしている。
開口221Aのパターンは、平面視で犠牲層20を内包するパターンであれば任意でよいが、犠牲層20のパターンの縮小相似形であることが望ましい。レジスト層221を重畳させる幅D2(犠牲層20表面端部のレジスト層221が形成されている領域の幅)が均一となり、次工程で犠牲層20を全て除去することが容易となる。
次に、犠牲層20をバッファードフッ酸などの酸系のエッチング液を用いてウェットエッチングする。このとき、上部にレジスト層221の形成されていない犠牲層20の領域だけでなく、形成されている犠牲層20の領域もサイドエッチングによって全て除去する。犠牲層20の除去により、p層13表面のうち反射電極14を形成する領域には、レジストが接触したことのない清浄な面が露出する。また、犠牲層20とレジスト層221との間に隙間を設けていない。隙間がある場合、そのp層表面の領域は、レジスト層221のパターニングの際レジストが付着する領域となるが、隙間がないため、p層13表面のうちレジスト層221が設けられていない領域は、全てがレジストの接触していない清浄な面である。
また、レジスト層221下の犠牲層20がサイドエッチングにより除去される結果、レジスト層221の開口221A側面の下部に凹みが生じ、段差が生じる。
なお、サイドエッチングをより容易とするために、レジスト層221の形成前にHMDS処理を行わずに犠牲層20をウェットエッチングするのがよい。HMDS処理は、ヘキサメチルジシザラン(HMDS)を用いた表面処理である。通常はレジストの密着性を高めるためにHMDS処理を行うが、実施例2ではレジスト層221と犠牲層20が接するため、HMDS処理によって犠牲層20とレジスト層221との密着性が高まり、サイドエッチングがしにくくなり、犠牲層20を全て除去しにくくなる。そこで、HMDS処理を行わないことで、犠牲層20とレジスト層221との密着性を弱めることができるので、サイドエッチングにより犠牲層20を全て除去するのが容易となる。
次に、p層13上およびレジスト層221上に、スパッタ法を用いて反射膜222を形成する(図5(c)参照)。スパッタ法以外にも蒸着法などを用いてもよい。レジスト層221の開口221A側面の下部に凹の段差があるため、この段差部分で反射膜222が段切れを起こすか、あるいは非常に薄くなる。
次に、レジスト剥離液を用いてレジスト層221を除去する。これにより、レジスト層221上の反射膜222を除去し、p層13上の反射膜222のみを残して反射電極214とする(図5(d)参照)。ここで、開口221A側面下部の段差部分で、反射膜222は段切れしているか、あるいは非常に薄くなっているため、この位置でp層13上の反射膜222と、他の領域の反射膜222とが精度よく分離する。したがって、反射電極214のパターン精度が向上している。また、犠牲層20とレジスト層221との間に隙間を空けていないため、反射電極214の接するp層13表面全面が、レジストの接触したことのない清浄な面である。そのため、コンタクト抵抗の上昇を抑制する効果が実施例1に比べて高くなっている。
なお、レジスト層221を重複させる幅D2(犠牲層20表面端部のレジスト層221が形成されている領域の幅)は、0μmより大きく5μm以下とすることが望ましい。この範囲であれば、レジスト層221の開口221A側面下部の段差により影となる領域にも、反射膜222を精度よく形成することができる。また、この段差領域の犠牲層20をサイドエッチングにより除去する際に、容易に全ての犠牲層20を除去することができる。より望ましい幅D2の範囲は、0μmより大きく3μm以下、さらに望ましくは1μm以上3μm以下である。
(各種変形例)
実施例1、2の発光素子の製造方法では、図2(b)の犠牲層20の形成工程後、図3の反射電極14の形成工程前に、図2(c)のようにn層11を露出させるドライエッチングを行っているが、図3の反射電極14の形成後に、n層11を露出させるドライエッチングを行ってもよい。ただし、この場合、ドライエッチングの際に用いるレジストマスクの処理、たとえばレジスト剥離液の種類や、レジスト除去後の熱処理、アッシングなどの後処理の方法について、反射電極14に影響がないようにするなど制約が生じる場合がある。そこで実施例1、2のように、反射電極14の形成前にn層11を露出させるドライエッチングを行えば、このような制約は生じないため望ましい。
また、レジスト層形成工程におけるレジスト層の開口は、実施例1、2のような開口に限るものではなく、犠牲層が露出するような開口であれば任意のパターンでよい。
また、本発明は任意の発光波長の発光素子に対して適用可能であるが、紫外発光において特に有効である。紫外域で高い反射率を示す材料は、ウェットエッチングが困難であるなどの理由からリフトオフ法によってパターニングする必要があるが、本発明によればレジスト残渣によるコンタクト抵抗の上昇を引き起こすことなく、リフトオフ法によって反射電極を形成することができる。
また、実施例1の発光素子はフリップチップ型であったが、本発明はこれに限らず、p層上に反射電極を有した任意の構造の発光素子に適用することができる。
本発明により製造される発光素子は、表示装置や照明装置などの光源として利用することができる。
10:基板
11:n層
12:発光層
13:p層
14、214:反射電極
15:n電極
16:保護膜
17A、B:接合電極
20:犠牲層
21、221:レジスト層
22、222:反射膜

Claims (8)

  1. p層上に反射電極を有したIII 族窒化物半導体からなる発光素子の製造方法において、
    前記p層上であって後に前記反射電極を形成する領域に、犠牲層を形成する犠牲層形成工程と、
    前記p層上および前記犠牲層上に、開口を有したレジスト層を形成し、前記開口は底面に前記犠牲層表面を露出させるレジスト層形成工程と、
    前記犠牲層をウェットエッチングにより全て除去する犠牲層除去工程と、
    前記p層上、および前記レジスト層上に反射膜を形成する反射膜形成工程と、
    前記レジスト層を除去するとともに前記レジスト層上の反射膜を除去し、これにより前記p層上の反射膜を残存させて反射電極を形成する反射電極形成工程と、
    を有することを特徴とする発光素子の製造方法。
  2. 前記レジスト層形成工程は、前記レジスト層を前記犠牲層表面の端部上にも連続して形成して、前記開口が前記犠牲層表面の中央部を露出させ、前記犠牲層表面の端部は露出させずに形成する工程であり、
    前記犠牲層除去工程は、前記犠牲層をサイドエッチングすることにより全て除去する工程である、
    ことを特徴とする請求項1に記載の発光素子の製造方法。
  3. 前記レジスト層形成工程は、前記開口が平面視で前記犠牲層を内包するようにし、前記犠牲層と前記レジスト層との間隔を空けて形成する工程である、ことを特徴とする請求項1に記載の発光素子の製造方法。
  4. 前記犠牲層形成工程の後、前記レジスト層形成工程の前に、n層を露出させるドライエッチングを行う、ことを特徴とする請求項1ないし請求項3のいずれか1項に記載の発光素子の製造方法。
  5. 前記反射電極は、Ru、Rh、またはPtを含むことを特徴とする請求項1ないし請求項4のいずれか1項に記載の発光素子の製造方法。
  6. 前記反射電極は、Auを含むAg合金を含むことを特徴とする請求項1ないし請求項4のいずれか1項に記載の発光素子の製造方法。
  7. 前記反射電極は、積層膜であることを特徴とする請求項1ないし請求項6のいずれか1項に記載の発光素子の製造方法。
  8. 前記発光素子は、紫外発光素子である、ことを特徴とする請求項1ないし請求項7のいずれか1項に記載の発光素子の製造方法。
JP2016227535A 2016-11-24 2016-11-24 発光素子の製造方法 Active JP6627728B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016227535A JP6627728B2 (ja) 2016-11-24 2016-11-24 発光素子の製造方法
US15/801,969 US10305000B2 (en) 2016-11-24 2017-11-02 Method for producing light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016227535A JP6627728B2 (ja) 2016-11-24 2016-11-24 発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2018085432A JP2018085432A (ja) 2018-05-31
JP6627728B2 true JP6627728B2 (ja) 2020-01-08

Family

ID=62147835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016227535A Active JP6627728B2 (ja) 2016-11-24 2016-11-24 発光素子の製造方法

Country Status (2)

Country Link
US (1) US10305000B2 (ja)
JP (1) JP6627728B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7146562B2 (ja) * 2018-10-17 2022-10-04 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP7296001B2 (ja) * 2018-10-17 2023-06-21 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
US11220742B2 (en) * 2019-03-22 2022-01-11 International Business Machines Corporation Low temperature lift-off patterning for glassy carbon films

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3462720B2 (ja) * 1997-07-16 2003-11-05 三洋電機株式会社 n型窒化物半導体の電極及び前記電極を有する半導体素子並びにその製造方法
JP3449535B2 (ja) 1999-04-22 2003-09-22 ソニー株式会社 半導体素子の製造方法
KR100576849B1 (ko) * 2003-09-19 2006-05-10 삼성전기주식회사 발광소자 및 그 제조방법
JP2006120731A (ja) * 2004-10-19 2006-05-11 Sumitomo Electric Ind Ltd 窒化物半導体発光素子
JPWO2009147822A1 (ja) * 2008-06-06 2011-10-20 パナソニック株式会社 発光素子
JP5305790B2 (ja) * 2008-08-28 2013-10-02 株式会社東芝 半導体発光素子
WO2012144046A1 (ja) * 2011-04-21 2012-10-26 創光科学株式会社 窒化物半導体紫外線発光素子
US20140197374A1 (en) * 2011-08-17 2014-07-17 Samsung Electronics Co., Ltd. Method for manufacturing a nitride semiconductor light emitting device and nitride semiconductor light emitting device manufactured thereby
KR101669641B1 (ko) * 2012-06-28 2016-10-26 서울바이오시스 주식회사 표면 실장용 발광 다이오드, 그 형성방법 및 발광 다이오드 모듈의 제조방법
KR20140121608A (ko) * 2013-04-08 2014-10-16 서울바이오시스 주식회사 발광 다이오드의 반사전극, 이를 포함하는 발광 다이오드 칩, 및 이들의 제조방법들
KR101490174B1 (ko) * 2013-07-29 2015-02-05 광주과학기술원 다중 접합 구조를 가지는 발광 다이오드 및 이의 형성방법

Also Published As

Publication number Publication date
US10305000B2 (en) 2019-05-28
US20180145226A1 (en) 2018-05-24
JP2018085432A (ja) 2018-05-31

Similar Documents

Publication Publication Date Title
US10559717B2 (en) Light-emitting device and manufacturing method thereof
EP2423984B1 (en) Light emitting element
CN107210338B (zh) 发光二极管
JP5174064B2 (ja) 半導体発光装置および半導体発光装置の製造方法
US9024342B2 (en) Semiconductor light emitting element
JP5056799B2 (ja) Iii族窒化物半導体発光素子およびその製造方法
CN102694085B (zh) 制造iii族氮化物半导体发光元件的方法
JP2009295611A (ja) 半導体発光素子及びその製造方法
JP2011029612A (ja) Iii族窒化物半導体発光素子
JP5326957B2 (ja) 発光素子の製造方法及び発光素子
JP2011061036A (ja) Iii族窒化物半導体発光素子
WO2015141166A1 (ja) 半導体発光装置とその製造方法
JP6627728B2 (ja) 発光素子の製造方法
KR20140028803A (ko) 반사 절연층을 갖는 플립 본딩을 위한 발광다이오드 및 그의 제조방법
JP6693336B2 (ja) 発光素子の製造方法
JP2011071444A (ja) 発光素子
JP2012212846A (ja) Iii族窒化物半導体発光素子
JP6627727B2 (ja) 発光素子の製造方法
JP5029075B2 (ja) 半導体発光素子及びその製造方法
JP5945409B2 (ja) 半導体素子とその製造方法
JP6686913B2 (ja) 発光素子
JP2009059970A (ja) 半導体発光素子及び半導体発光素子の製造方法
JP6210434B2 (ja) Iii族窒化物半導体発光素子の製造方法
JP5991348B2 (ja) 半導体発光素子
JP6100567B2 (ja) 半導体発光素子とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191118

R150 Certificate of patent or registration of utility model

Ref document number: 6627728

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150