JP6100567B2 - 半導体発光素子とその製造方法 - Google Patents

Description

本発明は、半導体発光素子とその製造方法に関する。

発光ダイオード（ＬＥＤ）は、例えば、成長基板上にｎ型半導体層、活性層、及びｐ型半導体層等で構成される半導体多層膜を積層して形成される。成長基板が導電性の場合、成長基板および半導体表面に電極を形成する。成長基板が絶縁性の場合は、反応性イオンエッチング等の手法を用いて半導体層の一部領域をｎ型半導体層が露出するまでエッチングし、ｎ型半導体層及びｐ型半導体層それぞれに電極を形成する構造をとる。

成長基板の選択は、形成される半導体層の結晶品質に大きな影響を与える。また、基板の導電性、熱伝導性、光吸収係数は、光半導体素子の電気、熱、光学特性にも影響し、結晶性のよい半導体層ができる基板が必ずしも全ての特性を満足するものとは限らない。

上記の問題点から、半導体層を成長基板から剥離し発光に寄与する半導体層に直接電極を形成した、いわゆるシンフィルムＬＥＤまたはシンフィルムレーザーダイオード（ＬＤ）が提案されている（例えば特許文献１〜３参照）。成長基板の除去により、電気、熱、光学特性が向上する。成長基板の除去は、一般的にはレーザーリフトオフを用いる。

シンフィルム構造において、ｎ側電極の直下の活性層部分が、電流が流れやすく一番強く発光する。しかし、ｎ側電極の直下で発光した光は、ｎ側電極が影になってしまい、効率よく外部に取り出すことができない。そこで、ｎ側電極の直下のｐ側電極部分を絶縁部材に替え、ｎ側電極直下の活性層からは発光しないようにすることで、光を効率よく外部に取り出すような構造が知られている。

国際公開第９８／１４９８６号パンフレット 特開２０００−２２８５３９号公報 特開２００４−１７２３５１号公報

本発明の一目的は、シンフィルム構造の半導体発光素子において光取り出し効率を向上させる新規な技術を提供することである。

本発明の一観点によれば、第１導電型を有する第１半導体層と、前記第１半導体層上に形成された活性層と、前記活性層上に形成され、前記第１導電型と反対の第２導電型を有する第２半導体層と、前記第２半導体層の上面に、該第２半導体層に接して配置され、第１の方向に延在する第２半導体層側電極と、前記第１半導体層の下面に、該第１半導体層に接して配置され、前記第２半導体層側電極と対向し、前記第１の方向に延在する絶縁層と、前記第１半導体層の下面に、該第１半導体層に接して配置され、前記絶縁層の外側に位置する第１半導体層側電極と、前記第２半導体中に埋め込まれ、前記第２半導体層側電極と対向し前記第１の方向に延在して配置され、前記第２半導体層を形成する半導体材料よりも低屈折率の低屈折率層とを有し、前記低屈折率層は、空洞を含み、前記活性層から発光された光を全反射させる半導体発光素子が提供される。

活性層から発光された光を低屈折率層が全反射させることにより、第２半導体層側電極での反射に起因する反射ロスの低減が図られる。

図１Ａ〜図１Ｆは、第１実施例による半導体発光素子の製造工程を示す概略断面図である。 図１Ｇ〜図１Ｊは、第１実施例による半導体発光素子の製造工程を示す概略断面図である。 図２は、第１実施例による半導体発光素子の概略形状を示す平面図である。 図３Ａ及び図３Ｂは、それぞれ、第１実施例及び比較例による半導体発光素子の概略断面図である。 図４Ａ〜図４Ｃは、第２実施例による半導体発光素子の低屈折率層の形成方法を示す概略断面図である。 図５Ａ及び図５Ｂは、第３実施例による半導体発光素子の低屈折率層の形成方法を示す概略断面図である。 図６Ａ及び図６Ｂは、実施例による半導体発光素子の低屈折率層の配置例を示す概略断面図である。

図１Ａ〜図１Ｊを参照して、本発明の第１実施例による半導体発光素子の製造方法について説明する。図１Ａ〜図１Ｊは、第１実施例による半導体発光素子の製造工程を示す概略断面図である。本実施例では、ＧａＮ系半導体発光素子を形成する。ここで、ＧａＮ系半導体は、少なくともＧａ及びＮを含む。半導体層の成長方法として、例えば有機金属化学気相堆積（ＭＯＣＶＤ）を用いることができる。

図１Ａを参照する。成長基板であるサファイア基板１上に、低温バッファ層と、例えば厚さ１．６μｍ程度のｎ型ＧａＮ層２ａを成長させる。

図１Ｂを参照する。ｎ型ＧａＮ層２ａ上に、例えば、スパッタリング及ぶリフトオフにより、厚さ２００ｎｍ〜３００ｎｍのＳｉＯ_２（酸化シリコン）で、低屈折率層３を形成する。

図１Ｃを参照する。ｎ型ＧａＮ層２ａ上に、低屈折率層３を覆うように、ｎ型ＧａＮ層２ｂを例えば厚さ４．４μｍ程度成長させる。ｎ型ＧａＮ層２ａ及び２ｂをまとめて、ｎ型半導体層２と呼ぶ。

ｎ型半導体層２上に、例えば、多重量子井戸構造の活性層４を形成する。活性層４は、例えば、厚さ３．５ｎｍのＩｎＧａＮ井戸層と厚さ５．４ｎｍのＧａＮ障壁層を９ペア積層して総厚８０ｎｍ程度に形成される。活性層４上に、ｐ型ＡｌＧａＮ層を例えば厚さ１５ｎｍ、ｐ型ＧａＮ層を例えば厚さ１００ｎｍ積層する。ｐ型ＡｌＧａＮ層及びｐ型ＧａＮ層をまとめて、ｐ型半導体層５と呼ぶ。

ｎ型半導体層２中に埋め込まれる低屈折率層３は、活性層４から発光される光に対し、ｎ型半導体層２よりも低屈折率を示す材料で形成される。ｎ型半導体層２中における低屈折率層３の配置高さは、ｎ型ＧａＮ層２ａ及び２ｂの各々の膜厚を調整することで制御することができる。低屈折率層３の好ましい幅や配置高さについては、後述する。

図１Ｄを参照する。Ｎ_２雰囲気、７００℃、１分の熱処理によりｐ型半導体層５の活性化を行う。その後、例えば、インジウムスズ酸化物（ＩＴＯ）を厚さ１７ｎｍ成膜し、レジストマスクを用いたエッチングでパターニングして、ｐ側電極層６を形成する。

図１Ｅを参照する。スパッタリング、及び、ｐ側電極層６のパターニングに用いたレジストマスクを利用したリフトオフにより、ｐ側電極層６と等しい厚さのＳｉＯ_２で、絶縁層７を形成する。

図１Ｆを参照する。ｐ側電極層６及び絶縁層７上に、例えば、スパッタリング及びリフトオフにより、厚さ２００ｎｍのＡｇで、反射層８を形成する。

図１Ｇを参照する。反射層８の上面及び側面を覆って、Ａｇの拡散防止層及び接合層となる拡散防止／接合層９を形成する。拡散防止／接合層９は、例えば、スパッタリング及びリフトオフにより、Ｔｉ層（厚さ１００ｎｍ）、Ｐｔ層（厚さ２００ｎｍ）、及びＡｕ層（厚さ２００ｎｍ）の積層で形成される。

図１Ｈを参照する。素子間のストリートとなる部分の半導体層５、４、及び２を、例えば、塩素系ガスを用いた反応性イオンエッチング（ＲＩＥ）により除去して、成長基板１を露出させる。

図１Ｉを参照する。なお、図１Ｉ及び図１Ｊは、図１Ａ〜図１Ｈと図示の上下方向が反転している。支持基板として、ＡｕＳｎ層が例えば厚さ１μｍ形成されたＳｉ基板１０を準備し、Ｓｉ基板１０のＡｕＳｎ層と、拡散防止／接合層９とを、共晶接合により接着する。その後、レーザーリフトオフ（ＬＬＯ）により、成長基板としたサファイア基板１を除去し、ｎ型ＧａＮ層２ａを露出させる。

図１Ｊを参照する。露出したｎ型ＧａＮ層２ａの上に、ｎ側電極層１１を形成する。ｎ側電極層１１は、例えば、Ｔｉ層（厚さ１ｎｍ）及びＡｌ層（厚さ２００ｎｍ）の積層や、Ｔｉ層（厚さ１００ｎｍ）、Ｐｔ層（厚さ２００ｎｍ）、及びＡｕ層（厚さ１０００ｎｍ）の積層で形成され、成膜及びパターニング方法として、例えば電子ビーム（ＥＢ）蒸着及びリフトオフが用いられる。

その後、ストリート部分で支持基板１を切断して、個々の半導体発光素子を分離する。このようにして、第１実施例による半導体発光素子が形成される。

図２は、第１実施例による半導体発光素子の概略形状を示す平面図である。図２は断面構造としては図１Ｊに対応し、同時に図１Ｊも参照する。半導体発光素子は、例えば、１ｍｍ角の正方形形状である。ｎ側電極層１１を破線で示す。ｎ側電極層１１は、ＧａＮの＜１−１００＞方向（図２の左右方向）に延在する部分１１ａが、その直交方向（図２の上下方向）に延在する部分１１ｂで接続された形状を有する。延在部分１１ａは、例えば、幅１０μｍ、長さ７５０μｍである。

図１Ｊは、延在部分１１ａの長さ方向と直交する断面図である。絶縁層７は、ｎ側電極層の延在部分１１ａに対向して、延在部分１１ａと等しい幅（例えば１０μｍ）に形成されており、平面視上、ｎ側電極層の延在部分１１ａの縁と絶縁層７の縁とが一致している。ｐ側電極層６は、絶縁層７の外側に配置されている。

低屈折率層３は、ｎ側電極層の延在部分１１ａに対向して、延在部分１１ａと絶縁層７との間に配置されている。低屈折率層３の幅は、延在部分１１ａの幅以下であることが望ましい。つまり、低屈折率層３は、平面視上、延在部分１１ａの幅以内に収まっていることが好ましい。

図１Ｂ及び図１Ｃを参照して説明したように、ｎ型ＧａＮ層２ａ上に、低屈折率層３が形成され、低屈折率層３を覆うように、ｎ型ＧａＮ層２ｂを成長させる。ｎ型ＧａＮ層２ｂは、低屈折率層３の上面上で、横方向成長させる。

低屈折率層３は、ｎ側電極層のＧａＮ＜１−１００＞方向に延在する部分１１ａに沿って形成され、＜１−１００＞方向が長さ方向で長く、＜１−１００＞方向の直交方向が幅方向で狭い。また、ＧａＮは、＜１−１００＞方向の直交方向に横方向成長しやすい。このような配置により、低屈折率層３を埋め込んでｎ型ＧａＮ層２ｂを成長させることが容易になる。ｎ型ＧａＮ層２ｂの成長方向を、図２に矢印で示す。なお、ｎ型ＧａＮ層２ｂの成長条件は、例えば、成長圧力７００ｔｏｒｒ、ＴＭＧ４５μｍｏｌ／ｍｉｎ、ＮＨ_３５．５Ｌ／ｍｉｎ、１２２０℃である。

次に、図３Ａ及び図３Ｂを参照して、低屈折率層３の機能について説明する。図３Ａ及び図３Ｂは、それぞれ、第１実施例及び比較例による半導体発光素子の概略断面図である。図３Ｂに示す比較例は、図３Ａに示す第１実施例から低屈折率層３を省略している。

まず、比較例について説明する（図３Ｂ参照）。ｎ側電極層１１（１１ａ）の直下は、絶縁層７が配置されており、絶縁層７の外側に、ｐ側電極層６が配置されている。ｎ側電極層１１の直下にｐ側電極層６が配置されていると、この直下の部分に最も電流が強く流れて、最も強い発光が生じる。しかし、この直下の部分からの発光は、ｎ側電極層１１に遮蔽されやすい。そこで、この直下の部分は絶縁層７を配置し、絶縁層７の外側にｐ側電極層６を配置することにより、ｎ側電極層１１による遮光を抑制することができる。

このような絶縁層７を配置した場合は、ｐ側電極層６の絶縁層７に対する縁の近傍２０で最も電流が強く流れて、最も強い発光が生じる。電流の概略的な流れを実線の矢印で示す。最も強い発光を生じる活性層部分を楕円で囲んで示す。

縁の近傍２０で発光した光の一部は、ｎ側電極層１１の下面で反射され、その後、ｐ側電極層６下方に形成された反射層８での反射等の経路を経て素子外に取り出される。ｎ側電極層１１として例えばＴｉ／Ａｌを用いた場合、反射率は約９０％である。

次に、第１実施例について説明する（図３Ａ参照）。第１実施例では、ｎ側電極層１１直下の半導体層２中に低屈折率層３が配置されている。縁の近傍２０で発光して、低屈折率層３の下面に臨界角以上の角度で入射した光は、全反射され、その後、ｐ側電極層６下方に形成された反射層８での反射等の経路を経て素子外に取り出される。第１実施例では、低屈折率層３での全反射により、比較例のようなｎ側電極層１１での反射ロスが抑制されて、光取り出し効率向上を図ることができる。

次に、第２実施例及び第３実施例による半導体発光素子について説明する。第２実施例及び第３実施例は、低屈折率層の構造が、第１実施例と異なる。まず、第２実施例について説明する。図４Ａ〜図４Ｃは、第２実施例による半導体発光素子の低屈折率層の形成方法を示す概略断面図である。図１Ｂを参照して説明した工程、つまり、ｎ型ＧａＮ層２ａ上にＳｉＯ_２層３を形成する工程までは、第１実施例と同様である。

図４Ａを参照する。ｎ型ＧａＮ層２ａ上にＳｉＯ_２層３を覆って、ｎ型ＧａＮ層２ｂを成長させる。ＳｉＯ_２層３の上面が一部覆われ、全部は覆われていない状態で、ｎ型ＧａＮ層２ｂの成長を中断し、基板を成長装置から取り出す。ｎ型ＧａＮ層２ｂの成長方向を矢印で示す。

図４Ｂを参照する。例えばＨＦを用いたエッチングによりＳｉＯ_２層３を除去し、ＳｉＯ_２層３が形成されていた部分に空洞３Ａを形成する。このように、第２実施例のＳｉＯ_２層３は、空洞３Ａを形成するための型となる部材として利用される。

図４Ｃを参照する。ｎ型ＧａＮ層２ｂの成長を再開して、空洞３Ａの外側を完全に埋め込む。このようにして、空洞（気体層）による低屈折率層３Ａを形成することができる。その後、第１実施例と同様にして、活性層４及びｐ型半導体層５の形成以後の工程が実施される。このようにして、第２実施例による半導体発光素子が形成される。

次に、第３実施例について説明する。図５Ａ及び図５Ｂは、第３実施例による半導体発光素子の低屈折率層の形成方法を示す概略断面図である。図１Ｂを参照して説明した工程、つまり、ｎ型ＧａＮ層２ａ上にＳｉＯ_２層３を形成する工程までは、第１実施例と同様である。

図５Ａを参照する。ＳｉＯ_２層３上面の縁部を覆い内部を露出するようなレジストパターンＲＰを形成する。覆われる縁部の幅は、例えば１μｍ程度である。レジストパターンＲＰをマスクとし、例えばＣＨＦ_３を用いてＳｉＯ_２層３をドライエッチングして、基部３ｂｓの上面内部に凹部３ｃｃが形成された構造３Ｂを形成する。その後、レジストパターンＲＰを除去する。

図５Ｂを参照する。構造３Ｂを覆って、ｎ型ＧａＮ層２ａ上に、ｎ型ＧａＮ層２ｂを成長する。ｎ型ＧａＮ層２ｂは基部３ｂｓの縁部上で横方向成長して、凹部３ｃｃは埋め込まれずに残る。このようにして、ＳｉＯ_２で形成された基部３ｂｓと、空洞を形成する凹部３ｃｃとを有する構造の低屈折率層３Ｂを形成することができる。その後、第１実施例と同様にして、活性層４及びｐ型半導体層５の形成以後の工程が実施される。このようにして、第３実施例による半導体発光素子が形成される。

以上説明したように、低屈折率層３で全反射を生じさせることにより、ｎ側電極層１１の反射ロスを抑制することができる。さらに、以下に考察するように、低屈折率層３の配置高さや幅を工夫することにより、より光取り出し効率向上を図ることができる。

図６Ａ及び図６Ｂは、実施例による半導体発光素子の低屈折率層の配置例を示す概略断面図である。図６Ａ及び図６Ｂは、それぞれ、低屈折率層３がＳｉＯ_２、空洞で形成されている第１実施例及び第２実施例に対応する。

ＧａＮで形成された半導体層２を通って、ＳｉＯ_２で形成された低屈折率層３へ入射する光の臨界角は３７．４°であり、空洞で形成された低屈折率層３へ入射する光の臨界角は２３．９°である。ｐ側電極層６及び絶縁層７の上面、活性層４の上面、低屈折率層３の下面（反射界面）、ｎ側電極層１１ａの下面は平行に配置されている。活性層４の表面の法線方向（あるいは、ｐ側電極層６、絶縁層７、低屈折率層３、ｎ側電極層１１の表面の法線方向）を、角度の基準とする。

ｎ側電極層１１ａの縁Ｅ１、Ｅ２の直下に、ｐ側電極層６の絶縁層７に対する縁が配置され、これらの縁の直上に活性層部分Ａ１、Ａ２が配置されている。活性層部分Ａ１、Ａ２から発光された光の経路について考える。

活性層部分Ａ１からｎ側電極層１１ａの下面を臨む臨界角方向を方向Ｄ１とし、活性層部分Ａ１からｎ側電極層１１ａの遠い方の縁Ｅ２を臨む方向を方向Ｄ２とし、活性層部分Ａ２からｎ側電極層１１ａの下面を臨む臨界角方向を方向Ｄ３とし、活性層部分Ａ２からｎ側電極層１１ａの遠い方の縁Ｅ１を臨む方向を方向Ｄ４とする。

活性層部分Ａ１から臨界角以上の角度で低屈折率層３に入射する光は、全反射される。従って、活性層部分Ａ１から臨界角以上の方向に臨む領域に、低屈折率層３が配置されていることが望ましい。一方、活性層部分Ａ１からｎ側電極層１１ａの遠い方の縁Ｅ２を臨む角度以上の角度で出射した光は、もともとｎ側電極層１１ａで遮蔽されることなく素子外に取り出される。したがって、活性層部分Ａ１からｎ側電極層１１ａの遠い方の縁Ｅ２を臨む角度以上の領域には、低屈折率層３を配置しない方がよい。つまり、方向Ｄ１と方向Ｄ２との間の領域に、低屈折率層３を配置することが好ましい。

活性層部分Ａ２から出射する光に対しても、活性層部分Ａ１に関する上記の考察が対称的に成り立ち、方向Ｄ３と方向Ｄ４との間の領域に、低屈折率層３を配置することが好ましい。従って、活性層部分Ａ１から臨む方向Ｄ１と活性層部分Ａ２から臨む方向Ｄ４とが交差する位置Ｐ１と、活性層部分Ａ２から臨む方向Ｄ３と活性層部分Ａ１から臨む方向Ｄ２とが交差する位置Ｐ２との間に、低屈折率層３の下面（反射界面）を配置することが好ましいといえる。

例えば、活性層４の上面とｎ側電極層１１ａの下面との間の半導体層２の厚さを６μｍとし、ｎ側電極層１１ａの幅を１０μｍとする。図６Ａに示すＳｉＯ_２による低屈折率層３では臨界角は３７．４°であり、交差位置Ｐ１、Ｐ２の活性層４上面からの高さは（つまり低屈折率層３の下面の配置高さは）、４．１１μｍと見積もられる。また、交差位置Ｐ１、Ｐ２間の長さは（つまり低屈折率層３の幅は）、３．７１μｍと見積もられる。

図６Ｂに示す空洞による低屈折率層３では臨界角は２３．９°であり、交差位置Ｐ１、Ｐ２の活性層４上面からの高さは（つまり低屈折率層３の下面の配置高さは）、４．７４μｍと見積もられる。また、交差位置Ｐ１、Ｐ２間の長さは（つまり低屈折率層３の幅は）、５．８０μｍと見積もられる。臨界角が小さい方が、臨界角未満でｎ側電極層１１ａに当る光の割合を減少させることができる。

なお、上記の考察は低屈折率層３の配置の１つの考え方であり、低屈折率層３の下面を上記のような配置にすることが必須というわけではない。上記の考察は、低屈折率層３をより効果的に配置するための目安である。おおよその考え方として、交差位置Ｐ１、Ｐ２の間に、低屈折率層３が形成されていることが好ましいといえる。

以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。

１ 成長基板
２ａ、２ｂ ｎ型ＧａＮ層
２ ｎ型半導体層
３、３Ａ、３Ｂ 低屈折率層
３ｂｓ 低屈折率層の基部
３ｃｃ 低屈折率層の凹部
４ 活性層
５ ｐ型半導体層
６ ｐ側電極層
７ 絶縁層
８ 反射層
９ 拡散防止／接合層
１０ 支持基板
１１ ｎ側電極層
１１ａ、１１ｂ ｎ側電極層の延在部分

Claims (7)

1. 第１導電型を有する第１半導体層と、
   前記第１半導体層上に形成された活性層と、
   前記活性層上に形成され、前記第１導電型と反対の第２導電型を有する第２半導体層と、
   前記第２半導体層の上面に、該第２半導体層に接して配置され、第１の方向に延在する第２半導体層側電極と、
   前記第１半導体層の下面に、該第１半導体層に接して配置され、前記第２半導体層側電極と対向し、前記第１の方向に延在する絶縁層と、
   前記第１半導体層の下面に、該第１半導体層に接して配置され、前記絶縁層の外側に位置する第１半導体層側電極と、
   前記第２半導体中に埋め込まれ、前記第２半導体層側電極と対向し前記第１の方向に延在して配置され、前記第２半導体層を形成する半導体材料よりも低屈折率の低屈折率層と
   を有し、
   前記低屈折率層は、空洞を含み、前記活性層から発光された光を全反射させる半導体発光素子。
2. 前記低屈折率層は、平面視上、前記第２半導体層側電極の幅以内に収まるように配置されている請求項１に記載の半導体発光素子。
3. 前記第２半導体層は、ＧａＮ系半導体で形成され、前記第１の方向は、ＧａＮの＜１−１００＞方向と平行である請求項１または２に記載の半導体発光素子。
4. 第１導電型を有する第１半導体層と、
   前記第１半導体層上に形成された活性層と、
   前記活性層上に形成され、前記第１導電型と反対の第２導電型を有する第２半導体層と、
   前記第２半導体層の上面に、該第２半導体層に接して配置され、第１の方向に延在する第２半導体層側電極と、
   前記第１半導体層の下面に、該第１半導体層に接して配置され、前記第２半導体層側電極と対向し、前記第１の方向に延在する絶縁層と、
   前記第１半導体層の下面に、該第１半導体層に接して配置され、前記絶縁層の外側に位置する第１半導体層側電極と、
   前記第２半導体中に埋め込まれ、前記第２半導体層側電極と対向し前記第１の方向に延在して配置され、前記第２半導体層を形成する半導体材料よりも低屈折率の低屈折率層と
   を有し、
   前記第２半導体層は、ＧａＮ系半導体で形成され、
   前記低屈折率層は、酸化シリコンで形成された基部と、前記活性層に面する側で前記基部に形成され空洞を形成する凹部とを含み、前記活性層から発光された光を全反射させる半導体発光素子。
5. 第１導電型を有する第１半導体層と、
   前記第１半導体層上に形成された活性層と、
   前記活性層上に形成され、前記第１導電型と反対の第２導電型を有する第２半導体層と、
   前記第２半導体層の上面に、該第２半導体層に接して配置され、第１の方向に延在する第２半導体層側電極と、
   前記第１半導体層の下面に、該第１半導体層に接して配置され、前記第２半導体層側電極と対向し、前記第１の方向に延在する絶縁層と、
   前記第１半導体層下の下面に、該第１半導体層に接して配置され、前記絶縁層の外側に位置する第１半導体層側電極と、
   前記第２半導体中に埋め込まれ、前記第２半導体層側電極と対向し前記第１の方向に延在して配置され、前記第２半導体層を形成する半導体材料よりも低屈折率の低屈折率層と
   を有し、
   前記低屈折率層は、前記活性層から発光された光を全反射させる半導体発光素子を製造する方法であって、
   成長基板上方に、前記第２半導体層を形成する工程と、
   前記低屈折率層を形成する工程と、
   前記第２半導体層上に、前記活性層を形成する工程と、
   前記活性層上に、前記第１半導体層を形成する工程と、
   前記第１半導体層の上面に、該第１半導体層に接して、前記第１半導体層側電極及び前記絶縁層を形成する工程と、
   前記第１半導体層側電極及び前記絶縁層の上方に、支持基板を貼り付け、前記成長基板を除去し、前記第２半導体層を露出させる工程と、
   前記第２半導体層の上面に、該第２半導体層に接して、前記第２半導体層側電極を形成する工程と
   を有し、
   前記第２半導体層を形成する工程、及び、前記低屈折率層を形成する工程は、
   前記成長基板上方に、前記第２半導体層の一部である第１層を成長する工程と、
   前記第２半導体層の第１層上に、前記低屈折率層の型となる部材を形成する工程と、
   前記第２半導体層の第１層上に、前記型となる部材の上面の一部を残すように覆って、前記第２半導体層の他の部分である第２層を成長する工程と、
   前記型となる部材を除去し空洞を形成して、前記空洞からなる前記低屈折率層を形成する工程と、
   前記空洞の外側を埋め込むように、前記第２半導体層の第２層をさらに成長する工程と
   を有する半導体発光素子の製造方法。
6. 前記第２半導体層は、ＧａＮ系半導体で形成され、前記第１の方向は、ＧａＮの＜１−１００＞方向と平行であり、
   前記第２半導体層の第２層を、前記低屈折率層上で横方向成長させる請求項５に記載の半導体発光素子の製造方法。
7. 第１導電型を有する第１半導体層と、
   前記第１半導体層上に形成された活性層と、
   前記活性層上に形成され、前記第１導電型と反対の第２導電型を有する第２半導体層と、
   前記第２半導体層の上面に、該第２半導体層に接して配置され、第１の方向に延在する第２半導体層側電極と、
   前記第１半導体層の下面に、該第１半導体層に接して配置され、前記第２半導体層側電極と対向し、前記第１の方向に延在する絶縁層と、
   前記第１半導体層の下面に、該第１半導体層に接して配置され、前記絶縁層の外側に位置する第１半導体層側電極と、
   前記第２半導体中に埋め込まれ、前記第２半導体層側電極と対向し前記第１の方向に延在して配置され、前記第２半導体層を形成する半導体材料よりも低屈折率の低屈折率層と
   を有し、
   前記低屈折率層は、前記活性層から発光された光を全反射させる半導体発光素子を製造する方法であって、
   成長基板上方に、前記第２半導体層を形成する工程と、
   前記低屈折率層を形成する工程と、
   前記第２半導体層上に、前記活性層を形成する工程と、
   前記活性層上に、前記第１半導体層を形成する工程と、
   前記第１半導体層の上面に、該第１半導体層に接して、前記第１半導体層側電極及び前記絶縁層を形成する工程と、
   前記第１半導体層側電極及び前記絶縁層の上方に、支持基板を貼り付け、前記成長基板を除去し、前記第２半導体層を露出させる工程と、
   前記第２半導体層の上面に、該第２半導体層に接して、前記第２半導体層側電極を形成する工程と
   を有し、
   前記第２半導体層を形成する工程、及び、前記低屈折率層を形成する工程は、
   前記成長基板上方に、前記第２半導体層の一部である第１層を成長する工程と、
   前記第２半導体層の第１層上に、第１部材を形成する工程と、
   前記第１部材に凹部を形成して、前記第１部材に前記凹部が形成された基部と前記凹部とを含む前記低屈折率層を形成する工程と、
   前記第２半導体層の第１層上に、前記低屈折率層を覆い、前記凹部に空洞が残るように、前記第２半導体層の他の部分である第２層を成長する工程と
   を有する半導体発光素子の製造方法。