JP6587765B1 - 赤外led素子 - Google Patents

赤外led素子 Download PDF

Info

Publication number
JP6587765B1
JP6587765B1 JP2019064703A JP2019064703A JP6587765B1 JP 6587765 B1 JP6587765 B1 JP 6587765B1 JP 2019064703 A JP2019064703 A JP 2019064703A JP 2019064703 A JP2019064703 A JP 2019064703A JP 6587765 B1 JP6587765 B1 JP 6587765B1
Authority
JP
Japan
Prior art keywords
substrate
infrared led
led element
semiconductor layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019064703A
Other languages
English (en)
Other versions
JP2020167223A (ja
Inventor
中村 薫
薫 中村
聡文 喜根井
聡文 喜根井
飯塚 和幸
和幸 飯塚
杉山 徹
徹 杉山
真二 佐々木
真二 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ushio Opto Semiconductors Inc
Original Assignee
Ushio Opto Semiconductors Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ushio Opto Semiconductors Inc filed Critical Ushio Opto Semiconductors Inc
Priority to JP2019064703A priority Critical patent/JP6587765B1/ja
Application granted granted Critical
Publication of JP6587765B1 publication Critical patent/JP6587765B1/ja
Publication of JP2020167223A publication Critical patent/JP2020167223A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Led Devices (AREA)
  • Weting (AREA)

Abstract

【課題】発光波長が1000nmを超え、光の取り出し効率を従来よりも向上した赤外LED素子を実現する。【解決手段】赤外LED素子は、InPを含んでなり、第一導電型のドーパント濃度が1×1017/cm3以上、3×1018/cm3未満を示す基板と、基板の上層に形成された第一導電型を示す第一半導体層と、第一半導体層の上層に形成された活性層と、活性層の上層に形成され第一導電型とは異なる第二導電型を示す第二半導体層とを有する。基板は、当該基板の面のうちの、第一半導体層が形成されている側とは反対側の第一面及び当該第一面とは反対側の第二面以外の面である側面に凹凸部を有し、主たる発光波長が1000nm以上、1800nm未満を示す。【選択図】 図1

Description

本発明は、赤外LED素子に関し、特に発光波長が1000nm以上の赤外LED素子に関する。
従来、1000nm以上の赤外領域を発光波長とする発光素子としては、通信・計測用のレーザ素子としての開発が広く進められてきた。一方で、このような波長域のLED素子については、これまであまり用途がなく、レーザ素子よりは開発が進んでいなかった。
例えば、下記特許文献1には、GaAs系の発光素子であれば0.7〜0.8μm(700〜800nm)の波長の光が生成できるが、より長波長の1.3μm(1300nm)程度の光を生じるためにはInP系の発光素子が必要であることが開示されている。特に、特許文献1によれば、p型のInP基板を成長基板とし、InP結晶に格子整合するp型クラッド層、活性層、n型クラッド層を順次エピタキシャル成長させた後、電極を形成することが開示されている。
特開平4−282875号公報
上述したように、発光波長が1000nmを超えるLED素子については、これまで産業用の用途があまりなかったこともあり、開発が進んでいなかった。これに対し、近年、このような波長帯のLED素子についても、市場からの要求が高まりを示しつつあり、より光強度の高いLED素子が求められるようになってきている。
本発明は、上記の課題に鑑み、発光波長が1000nmを超える赤外LED素子であって、光の取り出し効率を従来よりも向上させることを目的とする。
InP基板は劈開性が高いため、自立基板として利用する場合にはある程度の厚みが必要となる。これに対し、InP基板の上層に形成される半導体層は、エピタキシャル成長によって成膜されるため、薄膜でのコントロールが可能である。つまり、基板の厚みは、半導体層の厚みに比べて極めて厚くなる(例えば10倍以上)。
そして、InPのバンドギャップエネルギーが1.35eVであることから、InPは950nmよりも波長の長い光に対しては充分に透明である。このため、光の取り出し効率を高める観点からは、半導体層の面のみならず、基板の側面からも光を取り出すことが有効となる。
ところが、InPの屈折率は3.0以上と極めて大きい値を示すため、InP基板と空気(大気)との間には大きな屈折率差が存在する。従って、InP基板を通過して外部に取り出さる前に、光の多くが全反射してしまう。このため、基板の側面から光を効率的に取り出すためには、基板の側面に凹凸部を設ける方法が考えられる。
基板の側面に凹凸部を設ける方法としては、ウェットエッチング処理を行うのが一般的である。ドライエッチング処理は、半導体層の上面に対して凹凸部を形成するのに利用されるが、基板の側面に凹凸部を形成する方法としては不向きである。しかし、InP基板の側面に対して、波長が1000nmを超える光の全反射を抑制する効果を示す程度に大きな凹凸を容易に設けることのできる方法は、これまで知られていなかった。ウェットエッチング処理は、塩酸などの酸を含むエッチャントが広く利用されているが、このようなエッチャントを用いてInP基板をウェットエッチング処理しても、波長が1000nmを超える光の全反射を抑制する効果を示す程度の大きさを呈した凹凸を設けることができなかった。
本発明者(ら)は、鋭意研究の結果、主たる発光波長が1000nm以上を示す赤外LED素子において、InP基板のドーパント濃度を低くすると、ウェットエッチングによって凹凸部を形成しやすくなるという新たな知見を得た。
上述した本発明者(ら)の新規の知見に鑑み、本発明は、
赤外LED素子であって、
InPを含んでなり、第一導電型のドーパント濃度が1×1017/cm3以上、3×1018/cm3未満を示す基板と、
前記基板の上層に形成された、前記第一導電型を示す第一半導体層と、
前記第一半導体層の上層に形成された活性層と、
前記活性層の上層に形成され、前記第一導電型とは異なる第二導電型を示す第二半導体層とを有し、
前記基板は、前記基板の面のうちの、前記第一半導体層が形成されている側とは反対側の第一面及び当該第一面とは反対側の第二面以外の面である側面に凹凸部を有し、
主たる発光波長が1000nm以上、1800nm未満を示すことを特徴とする。
発光波長が1000nmを超える発光素子としては、上述したようにこれまでレーザ素子の開発が主として進められてきた歴史がある。発光効率を向上させるという観点からは、活性層内での発光強度を高めるべく、大きな電流を注入するための手法がこれまで検討されてきた。例えば、InP基板を用いた半導体レーザの分野においても、InPのドーパント濃度を高めることで基板の抵抗率を低下させて、活性層に対して注入できる電流密度を高めることが行われてきた。
これまで半導体レーザに対して行われてきた開発に鑑みると、InP系のLED素子に対しても、InP基板を通して活性層に対して大きな電流を供給すべく、InP基板に対してドーパントを高濃度で注入することが考えられる。
これに対し、本発明に係る赤外LED素子は、基板に対するドーパント濃度を、1×1017/cm3以上、3×1018/cm3未満という、敢えて少し低い値としている。上記の構成は、このような従来の方法とはいわば反対の方法を採用することで、基板に対して凹凸部が形成しやすくなる結果、光取り出し効率が向上するという、これまで知られていなかった驚くべき効果を示すものである。
ただし、基板のドーパント濃度をあまりに低下させてしまうと、抵抗の増加に伴うジュール熱が上昇し、発光効率が低下してしまう。検討の結果、基板のドーパント濃度は1×1017/cm3以上にしておくことで、このようなジュール熱に起因した発光効率の低下という課題は生じにくいことが分かった。
上記の赤外LED素子において、第一導電型をn型とし、第二導電型をp型とするものとしても構わないし、逆に、第一導電型をp型とし、第二導電型をn型とするものとしても構わない。ただし、同じドーパント濃度であればn型よりもp型の方が抵抗率が高くなる上、赤外光の吸収量はn型よりもp型の方が大きくなる。このため、抵抗率の上昇の程度をできる限り抑制しながら、基板内での光吸収量を低下させるという観点からは、基板をn型ドーパントでドープするのがより好ましい。
前記第一半導体層は、前記基板と同一の材料であっても構わないし、前記基板と同一のドーパントが注入されていても構わない。更に、前記第一半導体層は、前記基板と同一のドーパント濃度でドーピングされていても構わない。
前記第一半導体層は、前記基板と比較してドーパントの材料又はドーパント濃度の少なくとも一方が異なるものとしても構わない。
前記凹凸部は、高低差の最大値が前記発光波長の0.5倍以上であり、凸同士の間隔が前記発光波長の0.9倍以上であるものとしても構わない。
上記のような条件を有する凹凸部が基板の側面に設けられることで、波長が1000nm以上、1800nm未満の赤外光が、基板の側面で全反射することが抑制され、光取り出し効率が向上する。例えば、凹凸部の高低差の最大値は1μm以上とするのが好ましく、凸同士の間隔は2μm以上とするのが好ましい。
前記基板の厚みは、150μm以上、400μm以下であるものとしても構わない。
上述したように、InPは劈開性が極めて高いため、自立性を確保する観点から少なくとも膜厚を50μm以上にする必要があり、好ましくは150μm以上であり、より好ましくは200μm以上である。一方で、赤外LED素子を一般的なパッケージに収める観点からは、基板の厚みは700μm以下とするのが好ましく、400μm以下とするのがより好ましい。
前記基板のドーパントがSnを含むものとしても構わない。上述したような、1×1017/cm3以上、3×1018/cm3未満のドーパント濃度でInPに対してドーピングを行う場合には、ドーパントにSnを含ませることで、結晶欠陥の密度を低下させることができる。
前記赤外LED素子は、
前記基板の面のうち、第一面に形成された第一電極と、
前記第二半導体層の上層に形成された第二電極とを有するものとしても構わない。
この場合において、前記第一電極は、前記基板の前記第一面の一部領域にのみ形成されているものとしても構わない。
かかる構成によれば、第一電極の形成面積が少ないため、基板内を進行した光のうち、第一電極で吸収される光の量を抑制することができる。
前記基板の前記第一面のうち、前記第一電極が形成されていない領域内には、前記活性層で生成される光に対する反射率が前記第一電極よりも高い材料からなる反射層を有するものとしても構わない。
上記の構成によれば、特に、基板の側面や第二電極側の面を光取り出し面とする赤外LED素子において、取り出し面とは異なる方向に光が進行した場合においても、基板内に戻すことができるため、取り出し効率の低下が抑制される。
前記反射層は、Ag、Ag合金、Au、及びAlからなる群に含まれる1種以上の材料を含むものとしても構わない。
前記赤外LED素子は、前記基板の前記第一面のうち、前記第一電極が形成されていない領域内には、前記基板よりも屈折率が0.2以上小さい材料からなる誘電体層を有するものとしても構わない。
かかる構成によれば、基板と特定領域の境界部分で全反射が生じやすくなる。この結果、特に、基板の側面や第二電極側の面を光取り出し面とする赤外LED素子において、取り出し面とは異なる方向に光が進行した場合においても、基板内に戻すことができるため、取り出し効率の低下が抑制される。
前記誘電体層は、SiO2、SiN、Al23、ZnO、及びITOからなる群に含まれる1種以上の材料を含むものとしても構わない。
本発明の赤外LED素子によれば、発光波長が1000nmを超える領域において、従来よりも光取り出し効率が向上する。
本発明の赤外LED素子の第一実施形態の構造を模式的に示す断面図である。 図1に示す赤外LED素子を+Z方向から見たときの模式的な平面図の一例である。 図1に示す赤外LED素子の製造方法を説明するための、一工程における断面図である。 図1に示す赤外LED素子の製造方法を説明するための、一工程における断面図である。 図1に示す赤外LED素子の製造方法を説明するための、一工程における断面図である。 図1に示す赤外LED素子の製造方法を説明するための、一工程における断面図である。 図1に示す赤外LED素子の製造方法を説明するための、一工程における断面図である。 図1に示す赤外LED素子の製造方法を説明するための、一工程における断面図である。 図1に示す赤外LED素子の製造方法を説明するための、一工程における断面図である。 図1に示す赤外LED素子の製造方法を説明するための、一工程における断面図である。 図1に示す赤外LED素子の製造方法を説明するための、一工程における断面図である。 ステップS1〜S11の工程を経て製造された実施例1の赤外LED素子が備える、基板の側面のレーザ顕微鏡写真である。 ステップS1〜S11の工程を経て製造された比較例1の赤外LED素子が備える、基板の側面のレーザ顕微鏡写真である。 実施例1の素子が有する基板の側面の高さの変動状態を示すグラフである。 比較例1の素子が有する基板の側面の高さの変動状態を示すグラフである。 ステップS1〜S11の工程を経て製造された赤外LED素子において、基板のドーパント濃度と算術平均高さとの関係を示すグラフである。 ステップS1〜S11の工程を経て製造された赤外LED素子において、基板のドーパント濃度と発光強度との関係を示すグラフである。 本発明の赤外LED素子の第一実施形態の別構造を模式的に示す断面図である。 本発明の赤外LED素子の第一実施形態の別構造を模式的に示す断面図である。 本発明の赤外LED素子の第一実施形態の別構造を模式的に示す断面図である。 本発明の赤外LED素子の第一実施形態の別構造を模式的に示す断面図である。 本発明の赤外LED素子の第一実施形態の別構造を模式的に示す平面図である。 本発明の赤外LED素子の第二実施形態の構造を模式的に示す断面図である。 図12に示す赤外LED素子の製造方法を説明するための、一工程における断面図である。 図12に示す赤外LED素子の製造方法を説明するための、一工程における断面図である。 図12に示す赤外LED素子の製造方法を説明するための、一工程における断面図である。 図12に示す赤外LED素子の製造方法を説明するための、一工程における断面図である。 図12に示す赤外LED素子の製造方法を説明するための、一工程における断面図である。 図12に示す赤外LED素子の製造方法を説明するための、一工程における断面図である。 図12に示す赤外LED素子の製造方法を説明するための、一工程における断面図である。 図12に示す赤外LED素子の製造方法を説明するための、一工程における断面図である。 図12に示す赤外LED素子の製造方法を説明するための、一工程における断面図である。 図12に示す赤外LED素子の製造方法を説明するための、一工程における断面図である。 別実施形態の赤外LED素子の構造を模式的に示す断面図である。
本発明に係る赤外LED素子の実施形態につき、図面を参照して説明する。なお、以下の図面は模式的に示されたものであり、図面上の寸法比と実際の寸法比とは必ずしも一致しない。また、図面間においても寸法比が一致していない場合がある。
本明細書において、「GaInAsP」という記述は、GaとInとAsとPの混晶であることを意味し、組成比の記述を単に省略して記載したものである。「AlGaInAs」などの他の記載も同様である。
本明細書内において、「層Aの上層に層Bが形成されている」という表現は、層Aの面上に直接層Bが形成されている場合はもちろん、層Aの面上に薄膜を介して層Bが形成されている場合も含む意図である。なお、ここでいう「薄膜」とは、膜厚10nm以下の層を指し、好ましくは5nm以下の層を指すものとして構わない。
[第一実施形態]
本発明に係る赤外LED素子の第一実施形態の構成につき、説明する。
《構造》
図1は、本実施形態の赤外LED素子の構造を模式的に示す断面図である。図1に示す赤外LED素子1は、基板3と、基板3の上層に形成された半導体層10を含む。また、赤外LED素子1は、電流を注入するための電極(21,22,23)を備える。
なお、図1は、赤外LED素子1を所定の位置においてXZ平面に沿って切断したときの模式的な断面図に対応する。以下では、図1に付されたXYZ座標系が適宜参照される。図1に示す座標系によれば、Z方向が「第一方向」に対応する。
また、図2は、赤外LED素子1を+Z方向から見たときの模式的な平面図の一例である。説明の都合上、図2では電極23の図示を省略している。
(基板3)
本実施形態において、基板3は、n型不純物がドープされたInPからなる。この場合、n型が「第一導電型」に対応する。基板3にドープされるn型不純物材料としては、Sn、Si、S、Ge、Seなどを利用することができ、Snが特に好ましい。
基板3の厚み(Z方向に係る長さ)は、50μm以上、700μm以下である。InPは劈開性が極めて高いため、自立性を確保する観点から、少なくとも基板3の厚みを50μm以上にする必要がある。また、赤外LED素子1を一般的なパッケージに収める観点から、基板3の厚みは700μm以下とする必要がある。基板3の厚みは、好ましくは150μm以上であり、より好ましくは200μm以上である。また、基板3の厚みは、好ましくは400μm以下である。
基板3における、n型不純物のドーパント濃度は、1×1017/cm3以上、3×1018/cm3未満であり、より好ましくは、3×1017/cm3以上、3×1018/cm3以下であり、特に好ましくは、5×1017/cm3以上、3×1018/cm3以下である。なお、ドーパントとしてSnを用いた場合には、上記の数値範囲のドーパント濃度で不純物を注入しながらも、基板3を構成するInP結晶の品質を特に良好な状態に維持することができる。
上記のドーパント濃度は、一般的にInP基板の導電性を高めるためにドーピングをする場合と比較すると、少し低い値である。このため、基板3自体の抵抗が高くなりすぎるのを抑制する観点からも、基板3の厚みを700μm以下とするのが好ましい。例えば、電流密度を150A/cm2とすると、厚みが700μm以上の基板3によれば、内部抵抗により0.1V以上の電位差が生じてしまう。赤外LED素子1の駆動電圧が例えば1.0V程度であることに鑑みると、10%以上の電位差が基板3内で発生していることになり、あまり好ましくない。これに対し、例えば厚みが400μmの基板3の場合、内部抵抗に起因する電位差は0.06Vであり、0.1V未満に抑制される。
なお、基板3は、InPの結晶に上記n型不純物がドープされて構成されているものとしたが、更に別の不純物が微量(例えば1%未満)に混在しているものとしても構わない。
(半導体層10)
本実施形態において、半導体層10は基板3の面3b上に形成されている。面3bは、「第二面」に対応する。
図1に示す例では、半導体層10は、第一半導体層11、活性層12、及び第二半導体層(13,14)を含み、これらの層が積層されてなる。
第一半導体層11は、基板3の第二面3b上に形成されている。第一半導体層11は、n型不純物がドープされたInP層であり、赤外LED素子1におけるn型クラッド層を構成する。第一半導体層11のn型ドーパント濃度は、好ましくは1×1017/cm3以上、5×1018/cm3以下であり、より好ましくは、5×1017/cm3以上、4×1018/cm3以下である。第一半導体層11にドープされるn型不純物材料としては、Sn、Si、S、Ge、Seなどを利用することができ、Siが特に好ましい。
後述するように、活性層12は、主たる発光波長が1000nm以上、1800nm未満の赤外光を生成する。第一半導体層11は、かかる波長帯の光を吸収しない材料であり、且つ、InPからなる基板3と格子整合してエピタキシャル成長が可能な材料から適宜選択される。例えば、第一半導体層11としては、InPの他、GaInAsP、AlGaInAsなどの材料を利用することも可能である。
第一半導体層11の膜厚は、100nm以上、10000nm以下であり、好ましくは、500nm以上、5000nm以下である。
活性層12は、第一半導体層11の上層(+Z方向の位置)に形成されている。活性層12は、主たる発光波長が1000nm以上、1800nm未満の赤外光を生成する材料で構成される。活性層12は、狙いとする波長の光を生成可能であり、且つ、InPからなる基板3と格子整合してエピタキシャル成長が可能な材料から適宜選択される。例えば、活性層12は、GaInAsP、AlGaInAs、又はInGaAsの単層構造としても構わないし、GaInAsP、AlGaInAs、又はInGaAsからなる井戸層と、井戸層よりもバンドギャップエネルギーの大きいGaInAsP、AlGaInAs、InGaAs、又はInPからなる障壁層とを含むMQW(Multiple Quantum Well:多重量子井戸)構造としても構わない。
活性層12は、n型又はp型にドープされていても構わないし、アンドープでも構わない。n型にドープされる場合には、ドーパントとしては、例えばSiを利用することができる。
活性層12の膜厚は、活性層12が単層構造の場合は、100nm以上、2000nm以下であり、好ましくは、500nm以上、1500nm以下である。また、活性層12がMQW構造の場合は、膜厚5nm以上20nm以下の井戸層及び障壁層が、2周期以上50周期以下の範囲で積層されて構成される。
第二半導体層(13,14)は、活性層12の上層(+Z方向の位置)に形成されている。第二半導体層(13,14)は、いずれもp型不純物がドープされている。第二半導体層13は赤外LED素子1におけるp型クラッド層を構成し、第二半導体層14は赤外LED素子1におけるp型コンタクト層を構成する。第二半導体層14は、後述される第二電極21との間で電気的接続を確保するために、高濃度にドープされた層である。ただし、電気的接続が充分確保できる場合には、第二半導体層14を省略して、p型クラッド層を構成する第二半導体層13に対して直接第二電極21を接触させても構わない。
一例として、p型クラッド層を構成する第二半導体層13は、ZnがドープされたInPからなり、p型コンタクト層を構成する第二半導体層14は、ZnがドープされたGaInAsPからなる。
p型クラッド層を構成する第二半導体層13のp型ドーパント濃度は、活性層12から離れた位置において、好ましくは1×1017/cm3以上、3×1018/cm3以下であり、より好ましくは、5×1017/cm3以上、3×1018/cm3以下である。また、p型コンタクト層を構成する第二半導体層14のp型ドーパント濃度は、好ましくは5×1017/cm3以上、3×1018/cm3以下であり、より好ましくは、1×1018/cm3以上、3×1018/cm3以下である。なお、第二半導体層(13,14)にドープされたZnの拡散防止層として、活性層12と第二半導体層(13,14)の間にp型ドーパント濃度が低い層が介在していても構わない。
第二半導体層(13,14)にドープされるp型不純物材料としては、Zn、Mg、Beなどを利用することができ、Zn又はMgが好ましく、Znが特に好ましい。なお、p型クラッド層を構成する第二半導体層13のp型ドーパントと、p型コンタクト層を構成する第二半導体層14のp型ドーパントの材料は、同一であっても異なっていても構わない。
(電極21,22,23)
赤外LED素子1は、電極(21,22,23)を有する。
基板3の第一面3a上には、第一電極22が形成されている。第一電極22は、基板3の第一面3aに対してオーミック接触が実現されている。第一電極22は、一例として、AuGe/Ni/Au、Pt/Ti、Ge/Ptなどの材料で構成され、これらの材料を複数備えるものとしても構わない。なお、本明細書内において、材料を記載する際に用いられる「X1/X2」という表記は、X1からなる層とX2からなる層が積層されていることを意味する。
第二半導体層14の面上には、第二電極21が形成されている。第二電極21は、第二半導体層14の面に対してオーミック接触が実現されている。第二電極21は、一例として、Au/Zn/Au、AuZn、AuBeなどの材料で構成され、これらの材料を複数備えるものとしても構わない。
第二電極21の面上には、パッド電極23が形成されている。このパッド電極23は、ボンディングワイヤを接続するための領域を形成する。パッド電極23は、例えばTi/Au、Ti/Pt/Auなどで構成される。
図2に示す例では、第二電極21は、パッド電極23が配置される電極領域21bと、電極領域21bから線状に延伸する電極領域21aとを有している。電極領域21aは、電流をXY平面に平行な方向に拡げる目的で設けられている。
(凹凸部41)
本実施形態において、基板3の側面には凹凸部41が形成されている。ここで、基板3の側面とは、図1に示すように、基板3の面のうち、XY平面に平行な2面(3a,3b)以外の面を指す。基板3がほぼ直方体形状を呈している場合、基板3は4つの側面を有しており、これらの側面にいずれも凹凸部41が形成される。
凹凸部41は、高低差の最大値が発光波長の0.5倍以上であり、凸同士及び凹同士の間隔が発光波長の0.7倍以上となるように構成されている。一例として、凹凸部の高低差の最大値は、0.5μm以上、3.0μm以下とするのが好ましく、0.8μm以上、2.0μm以下とするのがより好ましい。また、凸同士及び凹同士の間隔、すなわち凹凸部41のピッチは、0.8μm以上、4.0μm以下とするのが好ましく、1.4μm以上、3.0μm以下とするのがより好ましい。
《製造方法》
上述した赤外LED素子1の製造方法の一例について、図3A〜図3Iの各図を参照して説明する。図3A〜図3Iは、いずれも製造プロセス内における一工程における断面図である。
(ステップS1)
図3Aに示すように、1×1017/cm3以上、3×1018/cm3未満のドーパント濃度でn型不純物がドープされたInPからなる基板3を準備する。
(ステップS2)
図3Aに示すように、基板3をMOCVD(Metal Organic Chemical Vapor Deposition)装置内に搬送し、基板3の第二面3b側に、第一半導体層11、活性層12、第二半導体層(13,14)を含む半導体層10を順次エピタキシャル成長させる。本ステップS2において、成長させる層の材料や膜厚に応じて、原料ガスの種類及び流量、処理時間、環境温度などが適宜調整される。
各半導体層10の材料例は上述した通りである。一例として、このエピタキシャル成長工程によって、SiがドープされたInPからなる第一半導体層11と、GaInAsPからなる活性層12と、ZnがドープされたInPからなる第二半導体層13と、ZnがドープされたGaInAsPからなる第二半導体層14とを含む半導体層10が形成される。この工程により、基板3の面上に半導体層10が形成されてなる、エピタキシャルウェハを得る。
(ステップS3)
エピタキシャルウェハをMOCVD装置から取り出し、第二半導体層14の表面にフォトリソグラフィ法によってパターニングされたレジストマスクを形成する。その後、真空蒸着装置を用いて第二電極21の形成材料(例えばAu/Zn/Au)を成膜した後、リフトオフ法によってレジストマスクが剥離される。その後、例えば、450℃、10分間の加熱処理によってアロイ処理(アニール処理)が施されることで、図3Bに示すように、第二半導体層14の上面に第二電極21が形成される。
(ステップS4)
基板3の面のうち、半導体層10が形成されている側の面にレジストを塗布して保護した後、その面とは逆の面、すなわち第一面3aに対して、研削研磨処理、及び塩酸系エッチャントによるウェットエッチング処理を行う。これにより、基板3の厚みが調整される(図3C参照)。基板3の厚みは、上述したように50μm以上、700μm以下に設定され、一例として250μmに設定される。その後、保護膜としてのレジストが有機溶剤によって除去される。
(ステップS5)
図3Dに示すように、基板3の第一面3a側に、真空蒸着装置を用いて第一電極22の形成材料(例えばAuGe/Ni/Au)を成膜した後、例えば、450℃、10分間の加熱処理によってアロイ処理(アニール処理)が施されることで、第一電極22が形成される。
(ステップS6)
図3Eに示すように、第二電極21の上面に、フォトリソグラフィ法、真空蒸着法、及びリフトオフ法を用いて、例えばTi/Auからなるパッド電極23が形成される。
(ステップS7)
図3Fに示すように、素子毎に分離するためのメサエッチングが施される。具体的には、第二半導体層14の面のうちの非エッチング領域を、フォトリソグラフィ法によってパターニングされたレジストによってマスクした状態で、臭素とメタノールの混合液によってウェットエッチング処理が行われる。これにより、マスクされていない領域内に位置する、第二半導体層(13,14)、活性層12、及び第一半導体層11の一部が除去される。
(ステップS8)
図3Gに示すように、メサエッチング処理が施されたウエハをダイシングシート31に貼り付けた後、ブレードダイシング装置を用いてダイシングラインに沿って素子分割が行われる。更に、拡張装置を用いて、赤外LED素子1が貼り付けられたダイシングシート31が拡張され、隣接する赤外LED素子1間に隙間が設けられる。
(ステップS9)
図3Hに示すように、赤外LED素子1が貼り付けられたダイシングシート31ごと、塩酸を含む酸性のエッチング液にディップ処理され、赤外LED素子1の側面に凹凸形状を形成する。このステップS9により、基板3の側面に凹凸部41が形成され、半導体層10の側面に凹凸部42が形成される。特に、基板3のドーパント濃度が1×1017/cm3以上、3×1018/cm3未満に設定されているため、このステップS9におけるウェットエッチング処理によって基板3の側面に凹凸部41を容易に形成することが可能となる。
なお、図3Hには図示されていないが、このステップS9によって、第二半導体層14の上面にも凹凸部が形成されるものとしても構わない。
(ステップS10)
ダイシングシート31から赤外LED素子1が取り外される。これにより、図1に示す状態となる。
(ステップS11)
図3Iに示すように、例えばTO−18型のステム35上に、赤外LED素子1の第一電極22側を銀ペースト34を介してダイボンディングし、熱硬化後に、パッド電極23とワイヤ36とをボンディングして電気的に接続する。
《作用》
ステップS1〜S11の工程を経て製造された赤外LED素子1が有する第一電極22と第二電極21との間に電圧が印加されると、活性層12内に電流が流れて発光する。この光のうち、+Z方向に進行した光は、第二半導体層14の面から外部に取り出される。また、−Z方向に進行した光は、基板3を通過して側面から外部に取り出される。
ここで、上述したように、基板3の側面には凹凸部41が形成されているため、基板3の側面で全反射されて再び基板3の内側に戻される光量が抑制される。
また、基板3のドーパント濃度は1×1017/cm3以上、3×1018/cm3未満であり、半導体レーザの分野において基板の抵抗率を低下させる目的でドープされる濃度と比較すると低濃度である。ドーパント濃度をこのような範囲内の値としたことで、基板3内の側面に、赤外光の全反射を抑制する効果を示す程度の大きさを有した凹凸部41が形成され、光取り出し効率が高められる。
図4A及び図4Bは、基板3のドーパント濃度を異ならせた状態で、ステップS1〜S11の工程を経て製造された複数の赤外LED素子1において、基板3の側面をレーザ顕微鏡で撮影した写真である。図4Aは、基板3のドーパント濃度を2.4×1018/cm3とした場合(実施例1)の写真に対応し、図4Bは、基板3のドーパント濃度を5.8×1018/cm3とした場合(比較例1)の写真に対応する。
図4Bの写真によれば、線状の痕が確認できる。これはステップS8のダイシング処理に伴うダイシング痕であると推察される。これに対し、図4Aの写真によれば、図4Bのような線状の痕が確認できない。実施例1の赤外LED素子1によれば、基板3の側面にダイシング痕による凹凸よりも大きな凹凸部41が形成された結果、同面のダイシング痕が確認できなくなったものと推察される。
図5A及び図5Bは、上記実施例1及び比較例1の素子に対し、基板3の側面の高さの変動状態をグラフ化したものである。横軸は基板3の側面上の相対位置を示し、縦軸は高さ位置を示す。これらのグラフは、レーザ顕微鏡によって導出されたものである。
図5A及び図5Bによれば、比較例1に比べて実施例1の方が、基板3の側面上に、高さ及びピッチ幅の大きな凹凸部41が形成されていることが確認される。
図6Aは、基板3のドーパント濃度を異ならせた状態で、ステップS1〜S11の工程を経て製造された複数の赤外LED素子1において、基板3のドーパント濃度と、基板3の側面の算術平均高さの関係をグラフ化したものである。また、図6Bは、基板3のドーパント濃度を異ならせた状態で、ステップS1〜S11の工程を経て製造された複数の赤外LED素子1に対して、50mAの電流を注入したときの発光強度を積分球システムによって評価した結果を、ドーパント濃度毎にグラフ化したものである。
図6Aによれば、基板3のドーパント濃度が低下するに連れて、基板3の算術平均高さが上昇していることが確認される。また、図6Bによれば、基板3のドーパント濃度が低下するに連れて、発光強度が上昇していることが確認される。このことから、基板3の表面(側面)に凹凸部41が形成されることで、全反射が抑制され、光取り出し効率が高められたものと考えられる。
ドーパント濃度を低下させることで基板3に対してウェットエッチングがしやすくなり、大きな凹凸が形成できる理由については、現時点では定かではないが、本発明者(ら)は以下のように考察している。基板3に対してドーパントを高濃度で注入すると、基板3の結晶内にドーパントが偏析する。この結果、エッチング工程の実行時に、偏析したドーパントによってエッチングの進行が阻害され、この阻害領域を残しながらエッチングが進行する。ドーパントが多い場合には、エッチングの進行が多く阻害される結果、エッチング面の連続性が失われ、エッチングのピッチ(エッチングによって生成される凹凸のピッチ)が小さくなる。このことは、図5A及び図5Bの比較結果にも現れている。
発光波長が1000nmを超える赤外LED素子1の場合、ピッチの小さい凹凸が基板3の側面に形成されていたとしても、かかる凹凸は、生成された光(赤外光)に対しては平坦な表面と認識されてしまい、全反射を抑制する機能を奏しない。この結果、光取り出し効率を向上させる効果が得られない。
これに対し、基板3のドーパント濃度を、1×1017/cm3以上、3×1018/cm3未満と低くしたことで、基板3内のドーパントの偏析が抑制される結果、エッチングが進行しやすくなり、比較的大きな凹凸が形成できたものと考えられる。この結果、基板3の側面での全反射を抑制する機能が奏され、光取り出し効率が向上する。
《別構造》
以下、本実施形態の赤外LED素子1の別構造について説明する。
〈1〉図7に示すように、第一電極22は、基板3の第一面3aの一部領域に形成されるものとしても構わない。この場合、第一電極22の少なくとも一部は、Z方向に関して、第二電極21が形成されていない領域と対向するように配置されるのが好ましい。すなわち、第一電極22が形成されている領域B1の少なくとも一部が、第二電極21が形成されていない領域A2に対して、Z方向に対向するように、各電極(21,22)が配置されるのが好ましい。これにより、電流が横方向(XY平面に平行な方向)に拡げられ、活性層12内の広い範囲に電流が流れて発光強度が高められる。
また、第一電極22が形成されていない領域B2を空隙とすることで、基板3と領域B2との境界面で屈折率差が極めて大きくなる。この結果、基板3内を−Z方向に進行した光が、基板3の−Z側の面(第一面3a)で全反射しやすくなり、基板3の側面などの光取り出し面から取り出される光量が増加される。
図7に示す赤外LED素子1を製造するに際しては、上述したステップS5の実行時に、第一電極22をパターニングすればよい。より詳細には、フォトリソグラフィ法によってパターニングされたレジストマスクを形成した後、真空蒸着装置を用いて第一電極22の形成材料(例えばAuGe/Ni/Au)を成膜し、リフトオフによってレジストマスクを剥離する。その後、450℃、10分間の加熱処理によってアロイ処理(アニール処理)が施されることで、第一電極22が形成される。以後のステップは上記実施形態と共通であるため、説明を割愛する。
図7に示す赤外LED素子1に対して、図3Iと同様に、銀ペースト34を介してステム35上にダイボンディングした場合、図7に図示された空隙B2内に銀ペースト34が入り込むことになる。この結果、上述したような、基板3と空隙B2との間の大きな屈折率差は得られなくなる。しかしながら、空隙B2内に入り込んだ銀ペースト34に含まれる銀粒子は、赤外光に対して高い反射率を有するため、やはり基板3内を−Z方向に進行した光を+Z方向に反射させる機能を実現できる。
また、図7に示す赤外LED素子1においては、基板3の第一面3a側には段差が形成されることから、実装時には第一電極22とパッケージ基板とをハンダ接続するものとしても構わない。ハンダとしては、AuSnやSnAgSuなどの材料を採用することができる。この場合には、空隙B2が依然として残るため、上述したように、基板3と空隙B2との間に大きな屈折率差を設けることができるため、基板3内を−Z方向に進行した光を、第一面3aで全反射させやすくなる。
〈2〉図7において、第一電極22が形成されていない領域B2内に反射層25が形成されるものとしても構わない(図8参照)。
反射層25は、1000nm以上、1800nm未満の赤外光に対して高い反射率を示す材料であればよく、例えば、Ag、Ag合金、Au、Alなどの材料で構成される。これらの材料は、いずれも第一電極22の材料に比べて、赤外光に対する反射率が高い。なお、反射層25の赤外光に対する反射率は、50%以上であれば好ましく、70%以上であればより好ましい。
図8に示す赤外LED素子1を製造するに際しては、上述したステップS5の実行時に、パターニングされた第一電極22、及びパターニングされた反射層25をそれぞれ形成すればよい。
〈3〉図7において、第一電極22が形成されていない領域B2内に誘電体層26が形成されるものとしても構わない(図9参照)。
誘電体層26は、InPからなる基板3よりも屈折率が低い材料であればよく、例えば、SiO2、SiN、Al23、ITO、ZnOなどの材料で構成される。これらの材料は、いずれもInPの屈折率よりも0.2以上小さい屈折率を示すため、基板3と誘電体層26との界面において全反射を生じやすい屈折率差が実現される。
図9に示す赤外LED素子1を製造するに際しては、上述したステップS5の実行時に、パターニングされた第一電極22、及びパターニングされた誘電体層26をそれぞれ形成すればよい。例えばプラズマCVD法によってSiO2からなる誘電体層26を全面に成膜した後、フォトリソグラフィ法によりパターニングされたレジストマスクを用いて、BHF溶液によるウェットエッチング処理を行って、誘電体層26のパターニング処理が行われる。その後、誘電体層26の開口領域に第一電極22が形成される。
なお、図9に示す赤外LED素子1においては、上述したようにステップS11の方法によって実装が可能である。この場合、誘電体層26の下層に銀ペースト34が介在するため、銀ペースト34に含まれるAg粒子が反射部材として機能する。
更に、図10に示すように、誘電体層26及び第一電極22の面を覆うように、反射層25を形成するものとしても構わない。
〈4〉本実施形態において、第一導電型をp型とし、第二導電型をn型としても構わない。すなわち、図1に示す赤外LED素子1において、基板3をp型のドーパントがドープされたInPとし、第一半導体層11をp型半導体層とし、第二半導体層(13,14)をn型半導体層としても構わない。この場合、赤外LED素子1は、n型コンタクト層としての第二半導体層14を備えないものとしても構わない。
〈5〉図2に示す第二電極21の形状はあくまで一例であり、本実施形態において、赤外LED素子1が備える第二電極21の形状は任意である。例えば、図11に示すように、第二電極21は、パッド電極23が配置される電極領域21bと、電極領域21bに連絡されて線状に延伸する電極領域21aとを有しており、電極領域21aは格子形状を呈していても構わない。また、電極領域21aは、櫛形状を呈していても構わない。
[第二実施形態]
本発明に係る赤外LED素子の第二実施形態の構成につき、第一実施形態と異なる箇所を主として説明する。本実施形態において、第一実施形態と共通する要素については、同一の符号を付して説明を簡略化又は割愛する。
《構造》
図12は、本実施形態の赤外LED素子の構造を模式的に示す断面図である。図12に示す赤外LED素子1は、第一実施形態と比較して、基板3の第一面3a側が光取り出し面の一部を構成している点が異なる。第一実施形態の赤外LED素子1の場合には、基板3の側面と、基板3の第二面3b側に位置する第二半導体層14の面とが、光取り出し面を構成していた。これに対し、本実施形態の赤外LED素子1は、基板3の側面と、基板3の第一面3aとが、光取り出し面を構成する。
図12に示す赤外LED素子1は、半導体層10の側面を覆うパッシベーション膜28を備える。パッシベーション膜28は、例えばSiO2などの絶縁体で構成される。また、本実施形態においては、第一電極22側がワイヤボンディングされるため、第一電極22の面上にパッド電極24が形成されている。
本実施形態の赤外LED素子1においても、基板3のドーパント濃度が1×1017/cm3以上、3×1018/cm3未満とされているため、基板3の側面に大きな凹凸部41を形成でき、全反射が抑制されて光取り出し効率が高められる。
《製造方法》
以下、本実施形態の赤外LED素子1の製造方法の一例につき、図13A〜図13Jの各図を参照しながら、第一実施形態と異なる箇所を中心に説明する。図13A〜図13Jは、いずれも本実施形態の赤外LED素子1の製造プロセス内における一工程における断面図である。
(ステップS1,S2)
第一実施形態と同様に、ステップS1及びS2を実行し、基板3の面上に半導体層10が形成されてなる、エピタキシャルウェハを得る。
(ステップS21)
図13Aに示すように、エピタキシャルウェハをMOCVD装置から取り出し、第二半導体層14の表面にプラズマCVD法によって、SiO2からなる誘電体層26を形成する。その後、フォトリソグラフィ法によりパターニングされたレジストマスクを用いて、BHF溶液によるウェットエッチング処理を行って、パターン開口部に位置する誘電体層26が除去される。
(ステップS22)
真空蒸着装置を用いて、第二電極21の形成材料(例えばAu/Zn/Au)を成膜した後、リフトオフ法によってレジストマスクが剥離される。これにより、図13Aに示すように、第二半導体層14の面上には、パターニングされた誘電体層26と第二電極21とが形成される。その後、例えば、450℃、10分間の加熱処理によって第二電極21に対してアロイ処理(アニール処理)が施される
(ステップS23)
図13Bに示すように、第一実施形態のステップS4と同様の方法で、基板3の厚みが調整される。
(ステップS24)
図13Cに示すように、基板3の第一面3a側に、フォトリソグラフィ法、真空蒸着法、及びリフトオフ法を用いて、例えばAuGe/Ni/Auからなるパターニングされた第一電極22が形成される。その後、例えば、450℃、10分間の加熱処理によって第一電極22に対してアロイ処理(アニール処理)が施される。
(ステップS25)
図13Dに示すように、第二電極21及び誘電体層26からなる面上に、フォトリソグラフィ法、真空蒸着法、及びリフトオフ法を用いて、例えばAl/Auからなる反射層25が形成される。
(ステップS26)
図13Eに示すように、素子毎に分離するためのメサエッチングが施される。具体的には、基板3の第二面3b側の、反射層25を含む非エッチング領域をフォトリソグラフィ法によってパターニングされたレジストによってマスクした状態で、マスクがない領域に形成された、誘電体層26、第二電極21、半導体層10、及び基板3の一部をウェットエッチング処理によって除去する。誘電体層26及び第二電極21に対しては、例えばBHF溶液によってウェットエッチング処理が行われ、半導体層10及び基板3の一部に対しては、例えば臭素とメタノールの混合液によってウェットエッチング処理が行われる。
(ステップS27)
図13Fに示すように、メサエッチングが行われた層の表面全体に、プラズマCVD法によって例えばSiO2からなるパッシベーション膜28が形成される。
(ステップS28)
パッシベーション膜28の一部領域を、フォトリソグラフィ法及びウェットエッチング法によって開口させて反射層25を露出させる。その後、図13Gに示すように、反射層25の上層に、真空蒸着法及びリフトオフ法を用いて、Ti/Pt/AuSnからなるパッド電極23が形成される。
(ステップS29)
図13Hに示すように、第一電極22の上面に、フォトリソグラフィ法、真空蒸着法、及びリフトオフ法を用いて、例えばTi/Auからなるパッド電極24が形成される。
(ステップS30)
図13Iに示すように、第一実施形態のステップS8と同様、ウエハをダイシングシート31に貼り付けた後、ブレードダイシング装置を用いてダイシングラインに沿って素子分割が行われる。更に拡張装置を用いて、赤外LED素子1が貼り付けられたダイシングシート31が拡張されることで、隣接する赤外LED素子1間に隙間が設けられる。
(ステップS31)
図13Jに示すように、第一実施形態のステップS9と同様、赤外LED素子1が貼り付けられたダイシングシート31ごと、塩酸を含む酸性のエッチング液にディップ処理され、赤外LED素子1の側面に凹凸形状を形成する。このステップS31により、基板3の側面に凹凸部41が形成される。
(ステップS32)
その後、ダイシングシート31から赤外LED素子1が取り外される。これにより、図12に示す状態となる。
(ステップS33)
第二電極21側のパッド電極23が、パッケージ基板に対して、例えばAuSnなどの共晶ハンダを用いてハンダ接続される。また、第一電極22側のパッド電極24が、パッケージ基板とワイヤボンディングによって接続される。
[別実施形態]
以下、別実施形態につき説明する。
〈1〉上記各実施形態において、赤外LED素子1は、基板3の一方の面(第一面3a)側に第一電極22を有し、他方の面(第二面3b)側に第二電極21を有するものとして説明された。しかし、例えば、図14に示すように、赤外LED素子1が備える第一電極22及び第二電極21が、基板3の同一面側に配置されていても構わない。かかる構成においても、活性層12内で生成された光は、基板3を通過して取り出されるため、基板3のドーパント濃度を1×1017/cm3以上、3×1018/cm3未満とすることで、基板3の側面に大きな凹凸部41が形成され、取り出し効率が向上する。
なお、図14に示す赤外LED素子1を製造するに際しては、例えば以下の方法を利用することができる。基板3の第二面3b上に半導体層10を成長させた後、第一電極22及び第二電極21を形成する前に、メサエッチング処理を実行する。次に、非エッチング領域をマスクした状態で、第二半導体層(13,14)、活性層12をエッチングして、第一半導体層11の一部を露出させるように開口溝を形成する。次に、全面をパッシベーション膜28で覆うように成膜した後、開口溝の内側面に形成されたパッシベーション膜28を残しつつ、開口溝内のパッシベーション膜28をエッチングして、再び第一半導体層11の一部を露出させる。そして、このパッシベーション膜28で覆われた開口領域を充填するように、例えばステップS5と同様の方法で、第一電極22を形成する。また、パッシベーション膜28の所定の箇所をエッチングによって除去した後、第二半導体層14の面上の所定の領域に、例えばステップS3と同様の方法で第二電極21を形成し、更に、上述した図9の赤外LED素子1と同様の方法で誘電体層26を形成する。
〈2〉第一実施形態で説明した赤外LED素子1において、半導体層10の面のうち、XY平面に平行な光取り出し面、すなわち、第二半導体層14の表面についても、凹凸部が形成されていても構わない。
〈3〉上記実施形態では、p型クラッド層としての第二半導体層13の上面に、p型コンタクト層としての第二半導体層14を形成し、この第二半導体層14に面上に第二電極21が形成されている場合について説明した。しかし、第二電極21に対してコンタクトが取れる限りにおいて、コンタクト層の導電型はn型であっても構わない。この場合、第二半導体層13の上層に、薄膜のn型コンタクトを介して第二電極21が形成される。
1 : 赤外LED素子
3 : 基板
3a : 基板の第一面
3b : 基板の第二面
10 : 半導体層
11 : 第一半導体層
12 : 活性層
13,14 : 第二半導体層
21 : 第二電極
22 : 第一電極
23 : パッド電極
24 : パッド電極
25 : 反射層
26 : 誘電体層
28 : パッシベーション膜
31 : ダイシングシート
34 : 銀ペースト
35 : ステム
41 : 凹凸部
42 : 凹凸部

Claims (5)

  1. 赤外LED素子であって、
    InPを含んでなり、第一導電型のドーパント濃度が1×1017/cm3以上、3×1018/cm3未満を示す基板と、
    前記基板の上層に形成された、前記第一導電型を示す第一半導体層と、
    前記第一半導体層の上層に形成された活性層と、
    前記活性層の上層に形成され、前記第一導電型とは異なる第二導電型を示す第二半導体層とを有し、
    前記基板は、前記基板の面のうちの、前記第一半導体層が形成されている側とは反対側の第一面及び当該第一面とは反対側の第二面以外の面である側面に凹凸部を有し、
    主たる発光波長が1000nm以上、1800nm未満を示すことを特徴とする、赤外LED素子。
  2. 前記第一半導体層は、前記基板と比較してドーパントの材料又はドーパント濃度の少なくとも一方が異なることを特徴とする、請求項1に記載の赤外LED素子。
  3. 前記凹凸部は、高低差の最大値が前記発光波長の0.5倍以上であり、凸同士の間隔が前記発光波長の0.7倍以上であることを特徴とする、請求項1又は2に記載の赤外LED素子。
  4. 前記基板の厚みが150μm以上、400μm以下であることを特徴とする、請求項1〜3のいずれか1項に記載の赤外LED素子。
  5. 前記基板のドーパントがSnを含むことを特徴とする、請求項1〜4のいずれか1項に記載の赤外LED素子。

JP2019064703A 2019-03-28 2019-03-28 赤外led素子 Active JP6587765B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019064703A JP6587765B1 (ja) 2019-03-28 2019-03-28 赤外led素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019064703A JP6587765B1 (ja) 2019-03-28 2019-03-28 赤外led素子

Publications (2)

Publication Number Publication Date
JP6587765B1 true JP6587765B1 (ja) 2019-10-09
JP2020167223A JP2020167223A (ja) 2020-10-08

Family

ID=68159767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019064703A Active JP6587765B1 (ja) 2019-03-28 2019-03-28 赤外led素子

Country Status (1)

Country Link
JP (1) JP6587765B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117941082A (zh) * 2021-09-14 2024-04-26 Lg电子株式会社 半导体发光器件及显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023037629A1 (ja) * 2021-09-13 2023-03-16 ウシオ電機株式会社 赤外led素子

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0691280B2 (ja) * 1983-06-06 1994-11-14 株式会社日立製作所 半導体発光ダイオード
JPH04215422A (ja) * 1990-12-13 1992-08-06 Sumitomo Electric Ind Ltd InP系半導体の液相エピタキシャル成長方法
JP2006245066A (ja) * 2005-02-28 2006-09-14 Seiwa Electric Mfg Co Ltd 発光ダイオード及び発光ダイオードの製造方法
JP4918245B2 (ja) * 2005-10-14 2012-04-18 昭和電工株式会社 発光ダイオード及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117941082A (zh) * 2021-09-14 2024-04-26 Lg电子株式会社 半导体发光器件及显示装置

Also Published As

Publication number Publication date
JP2020167223A (ja) 2020-10-08

Similar Documents

Publication Publication Date Title
US10032961B2 (en) Semiconductor light emitting device
KR102437828B1 (ko) 반도체 발광 소자 및 그 제조 방법
JP6926205B2 (ja) 半導体レーザーダイオード
TWI405350B (zh) Light emitting element and manufacturing method thereof
JP6452651B2 (ja) 半導体光デバイスの製造方法および半導体光デバイス
TWI721841B (zh) 紅外線led元件
US20140361248A1 (en) Semiconductor light emitting device
US20230387347A1 (en) Infrared led element
JP6587765B1 (ja) 赤外led素子
JP5075786B2 (ja) 発光装置及びその製造方法
JP4862386B2 (ja) 半導体発光ダイオード
JP2011014891A (ja) 半導体素子及びその製造方法
WO2020196739A1 (ja) 赤外led素子
JP2009158696A (ja) 半導体発光素子の製造方法および半導体発光素子
US20230327052A1 (en) Infrared led element
WO2021112170A1 (ja) 赤外led素子
JP7201574B2 (ja) 赤外led素子
JP2020167373A (ja) 赤外led素子
JP5865870B2 (ja) 半導体発光素子
JP2022524867A (ja) 半導体レーザダイオードおよび半導体レーザダイオードの製造方法
JP7541591B2 (ja) 半導体発光素子及び半導体発光素子の製造方法
KR20060025211A (ko) 사파이어 기판 식각 방법을 이용한 수직형 전극 구조를가지는 레이저 다이오드 및 그 제조 방법
JP6100567B2 (ja) 半導体発光素子とその製造方法
KR101136230B1 (ko) 반도체 레이저 다이오드 및 그 제조방법
CN115775859A (zh) 改善光串扰的发光二极管及其制备方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190423

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20190423

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190814

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190910

R150 Certificate of patent or registration of utility model

Ref document number: 6587765

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250