JP5174064B2 - 半導体発光装置および半導体発光装置の製造方法 - Google Patents
半導体発光装置および半導体発光装置の製造方法 Download PDFInfo
- Publication number
- JP5174064B2 JP5174064B2 JP2010052214A JP2010052214A JP5174064B2 JP 5174064 B2 JP5174064 B2 JP 5174064B2 JP 2010052214 A JP2010052214 A JP 2010052214A JP 2010052214 A JP2010052214 A JP 2010052214A JP 5174064 B2 JP5174064 B2 JP 5174064B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- layer
- substrate
- semiconductor layer
- sapphire substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 80
- 238000000034 method Methods 0.000 title claims description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims description 88
- 229910052594 sapphire Inorganic materials 0.000 claims description 42
- 239000010980 sapphire Substances 0.000 claims description 42
- 150000001875 compounds Chemical class 0.000 claims description 38
- 238000000605 extraction Methods 0.000 claims description 18
- 150000004767 nitrides Chemical class 0.000 claims description 8
- 238000012546 transfer Methods 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 description 22
- 239000002184 metal Substances 0.000 description 22
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 230000004888 barrier function Effects 0.000 description 11
- 239000000463 material Substances 0.000 description 11
- 239000012535 impurity Substances 0.000 description 10
- 239000000853 adhesive Substances 0.000 description 9
- 230000001070 adhesive effect Effects 0.000 description 9
- 238000005530 etching Methods 0.000 description 7
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 230000017525 heat dissipation Effects 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 238000007788 roughening Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 3
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 239000003513 alkali Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000002730 additional effect Effects 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052762 osmium Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Description
本発明は、窒化物系III−Ｖ族化合物半導体を用いた半導体発光装置および半導体発光装置の製造方法に関する。
窒化物系III−Ｖ族化合物半導体をサファイア基板やＳｉＣ基板上に結晶成長させることで、レーザーダイオード（ＬＤ）や発光ダイオード（ＬＥＤ）等の光デバイスを作製することができる。この種の光デバイスが抱える技術上の課題として、放熱性と光取り出し効率の向上が挙げられている。
近年、サファイア基板やＳｉＣ基板よりも放熱性に優れた基板に窒化物系III−Ｖ族化合物半導体を接合し、この基板をレーザリフトオフ法により剥離することによって、放熱性の問題を解決し、大電流動作も可能とした技術が提案されている（特許文献１参照）。
もう一つの課題である光取り出し効率の向上に関して、水酸化カリウムや水酸化ナトリウム等の強アルカリ水溶液を用いた強アルカリエッチングで光出射面を粗面化する処理を行うことで、光出力が平坦な出射面と比べて２倍以上になることが実験的に確認されている。
強アルカリエッチングによる粗面化処理では、発光素子の出射面だけでなく、他の電極やパッシベーション膜、支持基板等もある程度浸食されてしまい、プロセスインテグレーションが難しいという問題がある。
本発明は、制御の難しい化学的な粗面化処理を行わずに、比較的簡易な手法で確実に光取り出し効率を向上させることが可能な半導体発光装置および半導体発光装置の製造方法を提供するものである。
上記の課題を解決するために、本発明の一態様では、基板上に形成される窒化物系III−Ｖ族化合物半導体層を備える発光素子と、
前記発光素子の両面側にそれぞれ配置される第１電極および第２電極と、を備え、
前記発光素子は、
発光層と、
前記発光層と前記第１電極との間に配置される第１導電型半導体層と、
前記発光層と前記第２電極との間に配置される第２導電型半導体層と、を有し、
前記第１導電型半導体層の前記第１電極側の表面は、二種類以上の傾斜角度で粗面化された光取り出し面であることを特徴とする半導体発光素子が提供される。
前記発光素子の両面側にそれぞれ配置される第１電極および第２電極と、を備え、
前記発光素子は、
発光層と、
前記発光層と前記第１電極との間に配置される第１導電型半導体層と、
前記発光層と前記第２電極との間に配置される第２導電型半導体層と、を有し、
前記第１導電型半導体層の前記第１電極側の表面は、二種類以上の傾斜角度で粗面化された光取り出し面であることを特徴とする半導体発光素子が提供される。
また、本発明の一態様では、ストライプ状のマスクパターンを用いて、サファイア基板上に二種類以上の傾斜角度を持つ凹凸パターンを形成する工程と、
前記サファイア基板の前記凹凸パターンが形成された面側に、窒化物系III−Ｖ族化合物半導体層からなる発光部を形成する工程と、
前記発光部の上に支持基板を形成する工程と、
レーザリフトオフ法により前記サファイア基板を剥離して、二種類以上の傾斜角度で粗面化された光取り出し面を有する前記発光部を形成する工程と、
前記発光部を素子分離して複数の発光素子を形成する工程と、
前記複数の発光素子の少なくとも側壁部分に絶縁膜を形成する工程と、
前記複数の発光素子の上面側と、反対側の前記支持基板の表面とに、それぞれ電極を形成する工程と、
前記複数の発光素子を個片化する工程と、を備えることを特徴とする半導体発光素子の製造方法が提供される。
前記サファイア基板の前記凹凸パターンが形成された面側に、窒化物系III−Ｖ族化合物半導体層からなる発光部を形成する工程と、
前記発光部の上に支持基板を形成する工程と、
レーザリフトオフ法により前記サファイア基板を剥離して、二種類以上の傾斜角度で粗面化された光取り出し面を有する前記発光部を形成する工程と、
前記発光部を素子分離して複数の発光素子を形成する工程と、
前記複数の発光素子の少なくとも側壁部分に絶縁膜を形成する工程と、
前記複数の発光素子の上面側と、反対側の前記支持基板の表面とに、それぞれ電極を形成する工程と、
前記複数の発光素子を個片化する工程と、を備えることを特徴とする半導体発光素子の製造方法が提供される。
本発明によれば、制御の難しい化学的な粗面化処理を行わずに、比較的簡易な手法で確実に光取り出し効率を向上させることができる。
以下、図面を参照しながら、本発明の実施形態について詳細に説明する。
図１（ａ）は本発明の一実施形態による半導体発光装置の断面図である。図１（ａ）の半導体発光装置は、支持基板１の上に、バリアメタル層２、接着金属層３、バリアメタル層４、ｐ型オーミック電極層５および窒化物系III−Ｖ族化合物半導体層６を順に積層した構造であり、化合物半導体層６の上面にはｎ電極層（第１電極層）７が、支持基板１の裏面側にはｐ電極層（第２電極層）８が形成されている。
化合物半導体層６の側面は順テーパ形状に加工されており、この側面は絶縁膜９で覆われている。化合物半導体層６は、支持基板１側から順に、ｐ型半導体層（第２導電型半導体層）１１、発光層１２およびｎ型半導体層（第１導電型半導体層）１３を有し、ｎ型半導体層１３の上面の光取り出し面１４は凹凸形状に加工されており、この光取り出し面１４は屈折率緩和膜１５で覆われている。
光取り出し面１４は、二種類以上の傾斜角度で粗面化された凹凸形状を有する。図１（ｂ）は凹凸形状の一例を示している。この例では、各凹凸部分が、基板面の法線方向に対してθ１の傾斜角度とθ２の傾斜角度を持っている。
このように、光取り出し面１４を二種類以上の傾斜角度を持つ凹凸形状にする理由は、後述するように、化合物半導体層６の光取り出し面１４は、レーザリフトオフ法によりサファイア基板を剥離することにより得られるものであり、その剥離時に化合物半導体層６に無理な応力が印加されないようにして、化合物半導体層６の損傷を防止するためである。このような観点で、θ１とθ２の角度範囲は、２０°＜θ１＜４０°、０°＜θ２＜２０°が望ましい。また、凹凸の深さは例えば２μｍ以下、凹凸の幅は例えば１μｍ以上である。
屈折率緩和膜１５の上にはｎ電極層７が形成されている。このｎ電極層７は、例えば３層構造のオーミック電極層であり、屈折率緩和膜１５に接するＴｉ層７ａと、Ｔｉ層７ａの上に積層されるＡｌ層７ｂと、Ａｌ層７ｂの上に積層されるＡｕ層７ｃとを有する。
ｎ電極層７は、必ずしも３層構造であるとは限らず、Ｔｉ／Ａｌ／Ｎｉ／Ａｕの４層構造でもよいし、Ｔｉ／Ａｌ／Ｔａ／Ｐｔ／Ａｕの５層構造でもよい。
図２〜図５は本実施形態による半導体発光装置の製造工程の一例を示す工程図である。まず、サファイア基板２０上にスピン塗布されたフォトレジストをプリベークした後、フォトリソグラフィにより露光および現像して、フォトレジストをパターニングする。
次に、パターニングされたフォトレジストをポストベーク（熱硬化）する。このときのベーク温度は、最低でも１５０℃以上にするのが望ましい。その理由は、高温でフォトレジストをベークすることにより、表面張力によりレジストのエッジ形状が略半球状になるためである。
次に、このフォトレジストをエッチングマスクとして、ＩＣＰ−ＲＩＥ（Inductive Coupled Plasma Reactive Ion Etching：誘導結合型−反応性イオンエッチング）等のドライエッチングを行う。これにより、サファイア基板２０上に、フォトレジストの形状が転写されて、凹凸形状が作製できる。
転写に用いるフォトレジストのエッジ形状は略半球状であるため、転写後のサファイア基板２０も、半球に近い形状にエッチングされる。球は、基準面に対する角度が連続的に変化する形状である。したがって、図１（ｂ）に示すように、サファイア基板２０の表面は、二種類以上の傾斜角度を持つ凹凸形状になる。
なお、サファイア基板２０の表面を二種類以上の傾斜角度を持つ凹凸形状にする手法は、上述した手法に限定されない。
例えば、サファイア基板２０のエッチングを少なくとも二度に分けて行い、一回目のサファイア基板２０のエッチング時には、ＳｉＯ２膜をエッチングマスクとして傾斜角θ１を有する凹凸形状をサファイア基板２０の表面に形成する。次に、二回目のサファイア基板２０のエッチング時には、フォトレジストをエッチングマスクとして用いると、サファイア基板２０の表面に傾斜角θ２の凹凸形状を形成でき、これにより、サファイア基板２０の表面を二種類以上の傾斜角の凹凸形状に加工することができる。
上述したように、何らかの手法で、サファイア基板２０の表面を二種類以上の傾斜角を持つ凹凸形状に加工すると、次に、サファイア基板２０上に化合物半導体層６を構成する各層を形成する。これにより、図２（ａ）に示すように、サファイア基板２０の凹凸形状に合致する表面形状を持つ化合物半導体層６が形成される。
化合物半導体層６は、サファイア基板２０やＳｉＣ基板上に高品質な結晶成長をすることが可能なＧａＮ系単結晶が望ましい。具体的な材料は、ＡｌｘＧａ１−ｘ−ｙＩｎｙＮ（ただし、０≦ｘ≦１、０≦ｙ≦１）である。
このように、化合物半導体層６を結晶成長させる基板は、必ずしもサファイア基板２０でなくてもよく、例えばＳｉＣ基板を用いてもよい。
化合物半導体層６は、図１に示すように、サファイア基板２０に近い側から、バッファ層、ｎ型コンタクト層、ｎ型半導体層１３、発光層１２、ｐ型半導体層１１およびｐ型コンタクト層を順に積層したものである。これらの各層は、例えば有機金属気相成長法（ＭＯＣＶＤ法）等により順次蒸着される。図１では、ｎ型コンタクト層とバッファ層を省略している。
ｎ型コンタクト層は、ｎ型半導体層１３とバッファ層よりもｎ型不純物の添加量が多いＧａＮ系半導体層である。バッファ層は、ＧａＮ系半導体層に、シリコンやゲルマニウム等のｎ型不純物を約１〜２×１０１８ｃｍ−３の不純物濃度を添加した層である。バッファ層の成長温度は、約１０００〜１１００℃である。
ｎ型半導体層１３は、ＧａＮ系半導体層に、Ｓｉを不純物として添加した層である。Ｓｉの不純物濃度は約５×１０１８ｃｍ−３である。
発光層１２は、膜厚が数ｎｍのＩｎＧａＮからなる量子井戸層と、この量子井戸層を挟んで両側に配置されて膜厚が数ｎｍのアンドープＩｎＧａＮからなるバリア層とを、積層したＳＱＷ構造、あるいは量子井戸層とバリア層を交互に積層したＭＱＷ構造が用いられる。成長温度は約７００〜８００℃である。
ｐ型半導体層１１は、ＧａＮ系半導体層に、マグネシウムや亜鉛等のｐ型不純物を約４×１０１８ｃｍ−３〜１×１０２０ｃｍ−３の不純物濃度で添加した層である。ｐ型半導体層１１の最上層に形成されるｐ型コンタクト層には、マグネシウム等のｐ型不純物が約１×１０１９ｃｍ−３の不純物濃度で添加される。成長温度は約１０００〜１１００℃である。
次に、ｐ型コンタクト層上に、ｐ型オーミック電極層５を選択的に形成する（図２（ａ））。このｐ型オーミック電極層５は、オーミックコンタクト層と高反射電極層の両方を兼ねている。このｐ型オーミック電極層５を形成することで、発光層１２で発生した光を光取り出し面１４側に反射させ、あるいは化合物半導体層６の側面で反射させることができる。オーミックコンタクト層に要求される特性としては、ｐ型半導体層１１との接触抵抗が小さいことである。これを実現する材料としては、例えばＮｉなどが挙げられる。また、高反射電極層として望ましい材料は、ＮｉやＡｇなどである。
本発明者の実験によると、ｐ型オーミック電極層５をＮｉ層とＡｇ層を積層した構造にして、約４００℃で熱処理すると、オーミックコンタクトが取れることがわかった。この場合、Ｎｉの膜厚は数ｎｍ程度でなるべく薄くし、Ａｇの膜厚は約２００ｎｍとするのが望ましい。
ｐ型オーミック電極層５の材料は、上述したＮｉとＡｇ以外に、Ｐｔ、Ｒｕ、Ｏｓ、Ｒｈ、Ｉｒ、Ｐｄ等の白金族でもよい。また、ｐ型半導体層１１の不純物濃度や熱処理条件等によって、ＮｉやＡｇ以外の金属でも、オーミックコンタクトを取ることができる。
次に、図２（ｂ）に示すように、レーザリフトオフ法により照射されるレーザの光端位置に合わせて、化合物半導体層６に分離溝２１を形成する。この分離溝２１がないと、レーザの光端の跡が化合物半導体層６に形成されてしまうおそれがある。
次に、図２（ｃ）に示すように、化合物半導体層６上にバリアメタル層４を形成する。このバリアメタル層４は、ｐ型オーミック電極層５に接する層４ａと、この層４ａに接する層４ｂと、この層４ｂと接着金属層３５０に接する層４ｃとを有する積層膜である。層４ａの材料はｐ型オーミック電極層５と付着力の高い金属が望ましく、ＴｉやＮｉが特に望ましい。層４ｂは、ｐ型オーミック電極層５と接着金属層３の相互拡散を防止する層であり、Ｐｔが特に望ましい。層４ｃの材料は、接着金属層３５０と混和しやすい金属が望ましく、例えばＡｕやＡｕＳｎである。バリアメタル層４を構成する各層は、蒸着またはスパッタ法により形成される。
上記の工程で説明したｐ型オーミック電極層５とバリアメタル層４は、サファイア基板２０上に形成されるが、これらの工程に前後して、支持基板１側の作製も行われる。支持基板１の上にはバリアメタル層２と接着金属層３が順に積層される。支持基板１は、放熱性と電気伝導性の両方の性質を兼ね備えていなければならず、Ｇｅ、Ｓｉ、Ｃｕ、ＣｕＷなどの材料である。
バリアメタル層２は、接着金属層３と混和しやすい層２ａと、この層２ａに接する相互拡散防止のための層２ｂと、この層２ｂに接する支持基板１との付着力が高い層２ｃとを有する。
バリアメタル層２の上に形成される接着金属層３の材料は、例えばＡｕＳｎであり、その厚さは２μｍ以上が望ましい。接合条件次第ではあるが、接着金属層３の膜厚が２μｍ以下の場合は、接着強度の低下によるクリーンルームプロセス中での不良が懸念される。
この後、図３（ａ）に示すように、サファイア基板２０と支持基板１とが接合される。これら基板１，２０を熱圧着による基板接合法で接合する場合、サファイア基板２０と支持基板１との熱膨張係数差により大きな反りが生じ、この反りが原因で、レーザリフトオフ法でサファイア基板２０を剥離する際に、サファイア基板２０が割れるおそれがある。このため、支持基板１は、金属系ではなくＳｉ基板やＧｅ基板が望ましく、後の個片化処理を考えると、Ｓｉ基板が望ましい。
基板接合法で支持基板１を接合する場合、温度は約３００〜３５０℃とし、加重を約５００〜１０００Ｎかけて行う。
次に、支持基板１上にｐ電極層８を形成する。ｐ電極層８の材料は、Ｔｉ、Ｐｔ、Ａｕなどである。
次に、図３（ｂ）に示すように、レーザリフトオフ法にてサファイア基板２０を剥離する。より具体的には、サファイア基板２０の裏面側からレーザを照射し、レーザの光端が分離溝２１に一致するようにレーザを位置合わせする。このときのレーザのパワー密度は、約０．６〜０．８Ｊ／ｃｍ２であり、レーザとして波長が約２４８ｎｍのＫｒＦレーザを用いる。
次に、図４（ａ）に示すように、化合物半導体層６の全面にフォトレジストを塗布した後、発光素子の形状に合わせてフォトレジストをパターニングし、ＲＩＥにより化合物半導体層６を選択的にエッチングする。図４（ａ）では、簡略化のために、化合物半導体層６からなる発光素子の側壁が基板面に垂直に延在するように描いているが、実際には、図１のように、側壁は順テーパ形状となる。
次に、図４（ｂ）に示すように、基板全面にスパッタ法で絶縁膜９を形成した後、フォトレジストを用いたエッチングにより、発光素子に対応する化合物半導体層６の側壁部分のみに絶縁膜９を形成する。絶縁膜９の材料は、例えばＳｉＯ２またはＳｉＮである。
本実施形態の発光素子の側壁は順テーパ形状であるため、特に工程上の工夫を施さなくても、側壁部分に絶縁膜９を形成でき、発光素子を保護する絶縁膜９を容易に形成できる。
次に、図４（ｃ）に示すように、基板全面に屈折率緩和膜１５を形成した後、フォトレジストを用いたエッチングにより、化合物半導体層６の上面の一部のみに屈折率緩和膜１５を形成する。屈折率緩和膜１５の材料としては、ＩＴＯ、ＺｒＯ、ＳｉＯＮ、ＳｉＮ等である。
屈折率緩和膜１５の屈折率ｎは約１．６＜ｎ＜２．５で、膜厚は約５０〜２００ｎｍ、透過率は約９０％以上が望ましい。屈折率緩和膜１５は、ｎ電極層７やｐ電極層８とは電気的に導通していないものである。
次に、図５（ａ）に示すように、化合物半導体層６の上面にｎ電極層７を形成するとともに、図５（ｂ）に示すように、反対側の支持基板１の面にｐ電極層８を形成する。
ｎ電極層７は、図１に示すように、屈折率緩和膜１５に接するＴｉ層７ａと、このＴｉ層７ａの上に形成されるＡｌ層７ｂと、このＡｌ層７ｂの上に形成されるＡｕ層７ｃとを有する積層構造である。なお、ｎ電極層７は、必ずしも３層構造に限らず、例えばＴｉ／Ａｌ／Ｎｉ／Ａｕの４層構造でもよいし、Ｔｉ／Ａｌ／Ｔａ／Ｐｔ／Ａｕの５層構造でもよい。
その後、レーザスクライブやレーザダイサ等を用いて、発光素子単位に分断する個片化処理を行う。
このように、本実施形態では、サファイア基板２０の表面を二種類以上の傾斜角度で変化する凹凸形状に加工し、この面上に化合物半導体層６を蒸着させて、その上に支持基板１を熱圧着して、その後にレーザリフトオフ法によりサファイア基板２０を剥離するため、その剥離時に化合物半導体層６の凹凸部分のエッジに多大な応力が印加されることがなく、化合物半導体層６の割れを防止できる。
すなわち、本実施形態では、サファイア基板２０の表面の凹凸部分とその上の化合物半導体層６の表面の凹凸部分のエッジが、いずれも急峻な角度ではないため、レーザリフトオフ法によりサファイア基板２０を剥離する際に、エッジに印加される応力を軽減でき、化合物半導体層６が割れにくくなる。
上述した実施形態では、サファイア基板２０上に化合物半導体層６を成長させる例を主に説明したが、ＳｉＣ基板上に化合物半導体層６を成長させてもよい。この場合も、ＳｉＣ基板の表面を二種類以上の傾斜角度で変化する凹凸形状に加工することで、ＳｉＣ基板の剥離時に化合物半導体層６の凹凸部分のエッジに多大な応力が印加されなくなる。
上記の記載に基づいて、当業者であれば、本発明の追加の効果や種々の変形を想到できるかもしれない。したがって、本発明の態様は、上述した個々の実施形態には限定されない。特許請求の範囲に規定された内容およびその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。
１ 支持基板
６ 化合物半導体層
７ ｎ電極層
８ ｐ電極層
９ 絶縁膜
１１ ｎ型半導体層
１２ 発光層
１３ ｐ型半導体層
１４ 光取り出し面
１５ 屈折率緩和層
２０ サファイア基板
２１ 分離溝
６ 化合物半導体層
７ ｎ電極層
８ ｐ電極層
９ 絶縁膜
１１ ｎ型半導体層
１２ 発光層
１３ ｐ型半導体層
１４ 光取り出し面
１５ 屈折率緩和層
２０ サファイア基板
２１ 分離溝
Claims (5)
- 基板上に形成される窒化物系III−Ｖ族化合物半導体層を備える発光素子と、
前記発光素子の両面側にそれぞれ配置される第１電極および第２電極と、を備え、
前記発光素子は、
発光層と、
前記発光層と前記第１電極との間に配置される第１導電型半導体層と、
前記発光層と前記第２電極との間に配置される第２導電型半導体層と、を有し、
前記第１導電型半導体層の前記第１電極側の表面は、二種類以上の傾斜角度を有しストライプ状の凹凸パターンで粗面化された光取り出し面を有し、
前記第１導電型半導体層の前記凹凸パターンの一部を構成する凹部の側面と基板面の法線方向との為す角度は、前記凹凸パターンの他の一部を構成する凸部の側面と基板面の法線方向との為す角度よりも大きいことを特徴とする半導体発光素子。 - 前記第１導電型半導体層の前記光取り出し面上に配置される屈折率緩和膜を備えることを特徴とする請求項１に記載の半導体発光素子。
- ストライプ状のマスクパターンを用いて、サファイア基板上に二種類以上の傾斜角度を持つストライプ状の凹凸パターンであって、前記凹凸パターンの一部を構成する凹部の側面と基板面の法線方向との為す角度は、前記凹凸パターンの他の一部を構成する凸部の側面と基板面の法線方向との為す角度よりも大きい前記凹凸パターンを形成する工程と、
前記サファイア基板の前記凹凸パターンが形成された面側に、窒化物系III−Ｖ族化合物半導体層からなる発光部を形成する工程と、
前記発光部の上に支持基板を形成する工程と、
レーザリフトオフ法により前記サファイア基板を剥離して、二種類以上の傾斜角度を有しストライプ状の凹凸パターンで粗面化された光取り出し面を有する前記発光部を形成する工程と、
前記発光部を素子分離して複数の発光素子を形成する工程と、
前記複数の発光素子の少なくとも側壁部分に絶縁膜を形成する工程と、
前記複数の発光素子の上面側と、反対側の前記支持基板の表面とに、それぞれ電極を形成する工程と、
前記複数の発光素子を個片化する工程と、を備えることを特徴とする半導体発光素子の製造方法。 - 前記発光素子の前記光取り出し面上に屈折率緩和膜を形成することを特徴とする請求項３に記載の半導体発光素子の製造方法。
- 二種類以上のマスクパターンを順に用いて、前記サファイア基板に転写する工程を繰り返すことにより、前記サファイア基板上に前記凹凸パターンをするか、あるいは、マスクパターンをベークして、パターンエッジを丸める処理を行った後のマスクパターンを前記サファイア基板に転写して前記凹凸パターンを形成することを特徴とする請求項３または４に記載の半導体発光素子の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010052214A JP5174064B2 (ja) | 2010-03-09 | 2010-03-09 | 半導体発光装置および半導体発光装置の製造方法 |
| US12/874,399 US8390007B2 (en) | 2010-03-09 | 2010-09-02 | Semiconductor light emitting device and method of fabricating semiconductor light emitting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010052214A JP5174064B2 (ja) | 2010-03-09 | 2010-03-09 | 半導体発光装置および半導体発光装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011187736A JP2011187736A (ja) | 2011-09-22 |
| JP5174064B2 true JP5174064B2 (ja) | 2013-04-03 |
Family
ID=44559111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010052214A Active JP5174064B2 (ja) | 2010-03-09 | 2010-03-09 | 半導体発光装置および半導体発光装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8390007B2 (ja) |
| JP (1) | JP5174064B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120168714A1 (en) * | 2011-01-03 | 2012-07-05 | SemiLEDs Optoelectronics Co., Ltd. | Vertical light emitting diode (vled) die and method of fabrication |
| US8686461B2 (en) * | 2011-01-03 | 2014-04-01 | SemiLEDs Optoelectronics Co., Ltd. | Light emitting diode (LED) die having stepped substrates and method of fabrication |
| CN103022301A (zh) * | 2011-09-20 | 2013-04-03 | 上海蓝光科技有限公司 | 具有光抽取微结构的大功率GaN基垂直结构LED及其制备方法 |
| US9450152B2 (en) | 2012-05-29 | 2016-09-20 | Micron Technology, Inc. | Solid state transducer dies having reflective features over contacts and associated systems and methods |
| JP5792694B2 (ja) * | 2012-08-14 | 2015-10-14 | 株式会社東芝 | 半導体発光素子 |
| TWI642204B (zh) * | 2014-04-02 | 2018-11-21 | 國立交通大學 | 發光二極體元件 |
| US10559716B2 (en) | 2016-03-08 | 2020-02-11 | Alpad Corporation | Semiconductor light emitting device and method for manufacturing same |
| CN111834386A (zh) * | 2019-04-18 | 2020-10-27 | 群创光电股份有限公司 | 发光元件的制作方法及应用发光元件的电子装置 |
| US11239389B2 (en) * | 2019-04-18 | 2022-02-01 | Innolux Corporation | Method for manufacturing light-emitting element and electronic device applying light-emitting element |
| DE102020112414A1 (de) * | 2020-05-07 | 2021-11-11 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Strahlung emittierendes Halbleiterbauelement und Verfahren zur Herstellung eines Strahlung emittierenden Halbleiterbauelements |
| TWI792283B (zh) * | 2021-04-27 | 2023-02-11 | 錼創顯示科技股份有限公司 | 微型發光二極體結構與使用其的微型發光二極體顯示面板 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002016312A (ja) * | 2000-06-27 | 2002-01-18 | Sanyo Electric Co Ltd | 窒化物系半導体素子およびその製造方法 |
| US6463088B1 (en) * | 2000-07-07 | 2002-10-08 | Lucent Technologies Inc. | Mesa geometry semiconductor light emitter having chalcogenide dielectric coating |
| JP4427993B2 (ja) * | 2003-08-12 | 2010-03-10 | ソニー株式会社 | 半導体発光素子の製造方法 |
| EP3699963A1 (en) * | 2003-08-19 | 2020-08-26 | Nichia Corporation | Semiconductor light emitting diode and method of manufacturing its substrate |
| US7202141B2 (en) | 2004-03-29 | 2007-04-10 | J.P. Sercel Associates, Inc. | Method of separating layers of material |
| JP2006287113A (ja) * | 2005-04-04 | 2006-10-19 | Toyoda Gosei Co Ltd | 発光素子およびこれを用いた発光装置 |
| JP2007305909A (ja) * | 2006-05-15 | 2007-11-22 | Kyocera Corp | 窒化ガリウム系化合物半導体の製造方法及び発光素子の製造方法 |
| JP5198793B2 (ja) * | 2007-05-10 | 2013-05-15 | ソニー株式会社 | 半導体素子およびその製造方法 |
| JP5493252B2 (ja) * | 2007-06-28 | 2014-05-14 | 日亜化学工業株式会社 | 半導体発光素子 |
| US7781242B1 (en) * | 2009-12-10 | 2010-08-24 | Walsin Lihwa Corporation | Method of forming vertical structure light emitting diode with heat exhaustion structure |
-
2010
- 2010-03-09 JP JP2010052214A patent/JP5174064B2/ja active Active
- 2010-09-02 US US12/874,399 patent/US8390007B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011187736A (ja) | 2011-09-22 |
| US20110220933A1 (en) | 2011-09-15 |
| US8390007B2 (en) | 2013-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5174064B2 (ja) | 半導体発光装置および半導体発光装置の製造方法 | |
| JP4766966B2 (ja) | 発光素子 | |
| US9209362B2 (en) | Semiconductor light emitting device and method of fabricating semiconductor light emitting device | |
| JP5334158B2 (ja) | 窒化物半導体発光素子および窒化物半導体発光素子の製造方法 | |
| JP4996706B2 (ja) | 半導体発光素子およびその製造方法 | |
| EP2403022B1 (en) | Manufacturing method of semiconductor light emitting diode | |
| JP5165276B2 (ja) | 垂直構造窒化ガリウム系発光ダイオード素子及びその製造方法 | |
| JP4886869B2 (ja) | 半導体発光素子およびその製造方法 | |
| JP5912442B2 (ja) | 半導体発光装置および半導体発光装置の製造方法 | |
| JP2008091862A (ja) | 窒化物半導体発光素子および窒化物半導体発光素子の製造方法 | |
| JP2008140918A (ja) | 発光素子の製造方法 | |
| JP2009059969A (ja) | 半導体発光素子、発光装置、照明装置、表示装置及び半導体発光素子の製造方法 | |
| JP2011176093A (ja) | 発光素子用基板および発光素子 | |
| JP6159130B2 (ja) | 半導体発光素子 | |
| JP2011060966A (ja) | 発光装置 | |
| WO2015141166A1 (ja) | 半導体発光装置とその製造方法 | |
| KR101126300B1 (ko) | 탄소나노튜브가 채워진 홀패턴을 구비하는 반도체 발광 소자 및 그 제조 방법 | |
| JP2006128659A (ja) | 窒化物系半導体発光素子及びその製造方法 | |
| JP6627728B2 (ja) | 発光素子の製造方法 | |
| JP2009094107A (ja) | ＧａＮ系ＬＥＤ素子用の電極、および、それを用いたＧａＮ系ＬＥＤ素子 | |
| JP5945409B2 (ja) | 半導体素子とその製造方法 | |
| JP6627727B2 (ja) | 発光素子の製造方法 | |
| JP2012064759A (ja) | 半導体発光装置、半導体発光装置の製造方法 | |
| US8507938B2 (en) | Light-emitting diode structure and method for manufacturing the same | |
| JP2009094108A (ja) | ＧａＮ系ＬＥＤ素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110920 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120215 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120416 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120511 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120710 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120831 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121030 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121227 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5174064 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160111 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |