JP5493252B2 - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP5493252B2
JP5493252B2 JP2007170903A JP2007170903A JP5493252B2 JP 5493252 B2 JP5493252 B2 JP 5493252B2 JP 2007170903 A JP2007170903 A JP 2007170903A JP 2007170903 A JP2007170903 A JP 2007170903A JP 5493252 B2 JP5493252 B2 JP 5493252B2
Authority
JP
Japan
Prior art keywords
light emitting
semiconductor
layer
light extraction
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007170903A
Other languages
English (en)
Other versions
JP2009010215A (ja
Inventor
拓明 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2007170903A priority Critical patent/JP5493252B2/ja
Publication of JP2009010215A publication Critical patent/JP2009010215A/ja
Application granted granted Critical
Publication of JP5493252B2 publication Critical patent/JP5493252B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、半導体発光素子に係り、特に、光取り出し効率を高めるために、光取り出し面に凹形状を形成した半導体発光素子に関する。
従来、LED等の半導体発光素子において、光取り出し側の半導体層表面には、その一部に電極が形成されると共に、半導体層からの光取り出し効率を向上させるために、複数の溝や凸部が形成されることがある(例えば、特許文献1および特許文献2参照)。
特許文献1に記載された半導体発光素子としてのLEDは、GaNで構成された窒化物半導体基板(GaN基板)の一方の面に、発光層などを含む半導体積層体とp側電極とが設けられて、このp側電極がフレームにダウン実装されている。そして、このLEDは、GaN基板の光出射面である他方の面に、ダイシングにより、断面がV字形状である溝が縦横碁盤目状に形成されている。このようにすることで、溝の側壁からも光を取出して、半導体発光素子における光の利用効率を向上させている。
特許文献2に記載された半導体発光素子は、サファイア基板上に、半導体積層体としてn型GaN層、発光層、p型GaN層が順次積層され、p型GaN層の上表面はエッチングされている。このエッチングによりp型GaN層の上表面にはシリンドリカル・レンズ状の複数の凸部が隙間なく並列に形成されている。このシリンドリカル・レンズ状の複数の凸部を形成する方法は、以下の通りである。すなわち、所定間隔を空けて並設したストライプ状の複数のレジストを熱処理により溶融軟化させて横断面が半円状の「かまぼこ形状」に変形したものを、p型GaN層の上表面に転写することで、凸部を形成する。そして、この半導体発光素子は、凸部の下方の発光層から放出された光をそれぞれのシリンドリカル・レンズによって集光し、複数の線状のビームとして放出する。これにより、発光層から放出された光の取り出し効率を改善させている。
特開2006−310394号公報(段落0019−0030、図1) 特開2000−196152号公報(段落0021−0035、図1−図2)
しかしながら、従来の技術には、以下に示すような問題点が存在した。
特許文献1に記載されたLEDは、半導体層であるGaN基板中において、溝が縦横碁盤目状に形成されているので、各溝は、V字の頂点で繋がっており、一方、碁盤目状に仕切られた光出射面は、各溝のV字の開口によって分断されている。つまり、各溝のV字の頂点より下方でしか半導体層が繋がっていないことになる。言い換えると、GaN基板の光出射面は、各溝のV字の頂点が存在する平面を基準にして配列した複数の凸部の天面となっている。そのため、半導体層の光出射面側において、電流が均一には広がりにくいという問題がある。さらに、ダイシングにより溝を形成するので、溝が形成される半導体層の膜厚を比較的厚くしなければならず、半導体発光素子のサイズを小型化しにくい。
また、特許文献2に記載された半導体発光素子は、p型GaN層の凸部が、かまぼこ形状に形成されているので配光性が悪い。すなわち、p型GaN層の凸部から外側に放出される光のうち真上への光取り出し効率が弱くなる。また、この半導体発光素子は、複数の凸部が隙間なく並列に形成されているので、p型GaN層の凸部から外側に放出される光のうち天面側ではなく水平な方向(横方向)に放出された光が、隣接した凸部にすぐに入射してしまうので、その分だけ光の取り出し効率が悪い。
さらに、従来技術のように半導体層表面に凸部を複数設ける構造である場合には、複数の凸部が設けられた半導体層の上に積層される電極(n側電極またはp側電極)からの電流の広がりが悪くなる傾向にあり、水平面内の全体のうち、特に、この電極直下への電流の流れが支配的になる傾向にある。また、この電極から水平方向への電流の広がりを均一に広げるためには、電極が配設された直下の、凸部が設けられた半導体層の膜厚を、このような方策を施す前に比べて余計に厚くする必要がある。
本発明は、前記した問題に鑑み創案されたものであり、半導体層から外側に光を効率よく取り出し易く、かつ、半導体層中において電流が均一に広がり易い半導体発光素子を提供することを目的とする。
前記課題を解決するために、本発明の半導体発光素子は、n型半導体層とp型半導体層との間に発光層を有する半導体積層体の光取り出し面となる前記n型半導体層に複数の凹部が設けられ、かつ、前記光取り出し面の上に1以上の電極を有すると共に、前記p型半導体層の側に基板を備える半導体発光素子において、前記凹部が、底面を有し、前記凹部の開口から前記底面に到達するまでに前記底面に向かって縮径する方向に傾斜角の異なる2段以上の傾斜面を有し、前記2段以上の傾斜面が、前記凹部の開口に近いほど傾斜角が緩やかになるように形成されており、前記光取り出し面で隣接する2つの前記凹部は、当該2つの凹部の底面およびその上方にて前記n型半導体層で繋がっており、前記凹部の深さは、前記光取り出し面から前記発光層までの厚みの半分以上の長さであり、かつ、前記光取り出し面から前記発光層までの厚みより短く、前記凹部において、傾斜角の緩やかな前記傾斜面に対応する深さは、傾斜角の急な前記傾斜面に対応する深さより深いことを特徴とする。
かかる構成によれば、半導体発光素子は、光取り出し面に凹部を設けたので、凸部を設けた場合と比べて、凹部が設けられた半導体層の上に積層される電極(n側電極)からの電流の広がりが良好となる。その理由は、凸部を複数設けた場合には、隣接する2つの凸部は凸部の底面よりも下方でしか半導体層が繋がっていないが、一方、凹部を複数設けた場合には、隣接する2つの凹部は凹部の底面よりも上方でも半導体層が繋がっているからである。これにより、その上に電極が形成される凹部の天面側の半導体層表面も実質的に電流が横方向に流れるようになり、均一な発光が得られる。
また、本発明の半導体発光素子は、前記凹部が前記n型半導体層に設けられている。かかる構成によれば、n型半導体層はp型半導体層に比べて膜厚が大きいので、凹部の深さを大きくすることができる。また、半導体発光素子全体の厚みの中で相対的に深い凹部を形成することができる。その結果、半導体層から外側に光を効率よく取り出すことができる。また、かかる構成によれば、n型半導体層の上に積層されるn側電極は、p側電極に比べてサイズが小さいので、複数の電極を分散配置させるときに、半導体層中において電流が均一に広がるように容易に配置することができる。
また、本発明の半導体発光素子は、前記凹部の深さが、前記光取り出し面から前記発光層までの厚みの半分以上の長さであり、かつ、前記光取り出し面から前記発光層までの厚みより短いことから、凹部の傾斜面が発光層に近いので半導体層から外側に光を効率よく取り出すことができる。
また、かかる構成によれば、半導体発光素子は、底面に向かって縮径する方向に傾斜角の異なる2段以上の傾斜面を有しているので、発光層から発した光が、ある1つの傾斜面に入射したときに、その入射した光のうちの反射光が、当初入射した傾斜面とは異なる別の傾斜面にも入射し、その別の傾斜面で反射することによって凹部の外側に放出される。この外側に放出される光は、傾斜面が1段で2度反射した光よりも、上方向に急峻な角度で取り出され易くなる。
また、かかる構成によれば、半導体発光素子は、凹部の2段以上の傾斜面を、凹部の開口に近いほど傾斜角が緩やかになるように形成したので、逆に、凹部の底面に近いほど傾斜角が緩やかになるように形成した場合と比べて、ある斜面で1度反射した光が何度も反射する確率が低くなる。言い換えると、この半導体発光素子は、凹部の開口に近いほど緩やかな傾斜角の傾斜面を有しているので、凹部の底面に近いほど緩やかな傾斜角の傾斜面を有している場合と比べて、外側に放出される光は、上方向に急峻な角度で取り出され易くなる。さらに、この半導体発光素子は、凹部の2段以上の傾斜面の傾斜角がこのような関係となっていることで、電流が広がり易く、そのため、単に凹部を設けた場合と比べて均一な発光が得られる。
また、かかる構成によれば、半導体発光素子は、凹部が底面を有する。したがって、発光層から発した光が、凹部の外側から凹部の底面に近い傾斜面に入射して凹部の内側を突き抜けて、入射した傾斜面と対向する傾斜面に入射するまでの光路は、凹部が底面を有しない場合と比較して長くなる。仮に凹部が底面を有しない場合には、半導体層から放出されて凹部の外側から凹部の底面に近い傾斜面に入射した光は、すぐに凹部の内側を突き抜けて、入射した傾斜面と対向する傾斜面から隣接する半導体層に入射してしまう。一方、底面を有した凹部を備える半導体発光素子では、底面が存在するために長くなった光路の分だけ凹部の内側における光の屈折の影響が強くなり、当初入射した傾斜面と対向する傾斜面で反射した反射光が、凹部の開口に近い別の傾斜面に入射することができる(図6(a)参照)。つまり、半導体層から放出された光の再入射を低減することができる。
また、本発明の半導体発光素子は、前記光取り出し面で隣接する2つの前記凹部が、当該2つの凹部の底面から前記n型半導体層の最上部まで繋がっていることが好ましい。
また、本発明の半導体発光素子は、前記電極が、前記光取り出し面において、前記凹部以外の部分の上に設けられていることが好ましい。かかる構成によれば、電極が凹部からの光取り出しを妨げないので、光取り出し効率が向上する。また、複数の電極を分散配置することで、半導体層中において電流が均一に広がり易くなる。
また、本発明の半導体発光素子は、前記凹部の開口の形状が、前記光取り出し面に対する平面視で円形または楕円形であるように構成することができる。かかる構成によれば、凹部の傾斜面を容易にテーパとすることができる。
また、本発明の半導体発光素子は、前記凹部の開口の形状が、前記光取り出し面に対する平面視で多角形であることが好ましい。かかる構成によれば、平面視で、隣り合った凹部はそれぞれの開口が点で接するように密に配置したり、線で接するように密に配置したりすることができる。
また、本発明の半導体発光素子は、前記凹部の開口の形状が、前記光取り出し面に対する平面視で六角形であることが特に好ましい。かかる構成によれば、複数の凹部の配列状態として、横列ごとに凹部の中心が一致すると共に、縦列において凹部の中心が一列おきに一致する俵積み状態としつつ、開口が接線または接点で隣接した複数の凹部を最密に配置することができる。つまり、少ない表面積で数多くの凹部を効率よく集積して配置することができる。
また、本発明の半導体発光素子は、前記光取り出し面に対する平面視で、前記凹部が、隣接する6個の他の凹部と等間隔に配置され、前記隣接する6個の他の凹部の中心が六角形の頂点を成すことが好ましい。
また、本発明の半導体発光素子は、前記凹部の開口として前記光取り出し面に形成される六角形の各辺が、周囲の6個の他の凹部の開口として前記光取り出し面に形成される六角形の辺に接するように配置されていることが好ましい。
また、本発明の半導体発光素子は、前記凹部の開口の形状が、前記光取り出し面に対する平面視で円形または正六角形であり、前記光取り出し面において、前記凹部に隣接して取り囲むように環状に等間隔で6個の他の凹部が配置され、中心に位置する前記凹部が前記6個の他の凹部と等間隔に配置されていることが好ましい。
また、本発明の半導体発光素子は、前記凹部の傾斜面に保護膜を備えることが好ましい。かかる構成によれば、保護膜によって、光取出しに重要な役割を果たす凹部を保護することができる。ここで、保護膜は、その屈折率が、傾斜面側の半導体層の屈折率の値と、傾斜面と反対側の外部材料の屈折率の値との間の値である材料で形成されると、光が取り出され易くなり好ましい。例えば、外部が大気の場合、保護膜は、SiO2やAl23などから構成されることが好ましい。
また、本発明の半導体発光素子は、前記p型半導体層の前記光取り取り出し面とは反対側の面に設けられたp側電極に深さ方向で対向する位置に前記凹部が設けられていることが好ましい。かかる構成によれば、発光層から光取り出し面とは反対側の面に向かって放出された光がp側電極で反射し、その反射光が凹部から半導体層の外側に放出され易くなる。また、かかる構成によれば、p側電極の配置に応じて定まる電流の広がりを考慮して、複数のn側電極を分散配置させることができる。例えば、凹部以外の部分の上に複数のn側電極を設けた場合には、p側電極とn側電極とが、半導体積層体の深さ方向で対向しないように配置されるので、特に、半導体層中において電流が均一に広がり易くなる。これに対して、p側電極とn側電極とが、半導体積層体の深さ方向で対向する場合には、そのp側電極とn側電極を結ぶ経路に電流が流れ易くなり、水平方向でみると電流の流れが均一とはならずにムラが生じてしまう。
また、本発明の半導体発光素子は、前記半導体積層体が、窒化ガリウム系化合物半導体から成ることが好ましい。
本発明によれば、半導体層から外側に光を効率よく取り出し易く、かつ、半導体層中において電流が均一に広がり易い半導体発光素子を提供することができる。その結果、半導体層中において電流が均一に広がり易くなるので、電極が配設された直下の凹部が設けられた半導体層の膜厚を余計に厚くする必要がない。また、半導体層中において電流が均一に広がり易くなるので、半導体層中において凹部の深さを従前よりも深くすることができる。そのため、この場合には、光取り出し効率をさらに向上させることができる。
以下、図面を参照して本発明の半導体発光素子を実施するための最良の形態(以下「実施形態」という)について詳細に説明する。なお、図面に示した構成要素等の厚みや長さは、配置を明確に説明するために誇張して示してあるので、これに限定されるものではない。
[半導体発光素子の構成]
本発明の実施形態に係る半導体発光素子は、n型半導体層とp型半導体層との間に発光層を有する半導体積層体の基板に実装される側の面とは反対側の光取り出し面に1以上の凹部が設けられ、かつ、光取り出し面の上に1以上の電極を有するものに関する。まず、半導体発光素子の構成について、図1ないし図5を参照して説明する。図1は、本発明の実施形態に係る半導体発光素子の構成を模式的に示す断面図であり、図2は、図1に示した凹部を拡大して模式的に示す断面図である。また、図3は、凹部を模式的に示す平面図であり、図4は、凹部のX−X断面およびY−Y断面を模式的に示す図であり、図5は、凹部を模式的に示す斜視図である。
図1に示すように、本実施形態に係る半導体発光素子1は、主として、基板10と、メタライズ層20と、p側電極30と、保護膜40と、半導体積層体50と、n側電極60と、保護膜70と、裏面メタライズ層80とからなる。
(基板)
基板10は、シリコン(Si)から構成される。なお、Siのほか、例えば、Ge,SiC,GaN,GaAs,GaP,InP,ZnSe,ZnS,ZnO等の半導体から成る半導体基板、または、金属単体基板、または、相互に非固溶あるいは固溶限界の小さい2種以上の金属の複合体から成る金属基板を用いることができる。このうち、金属単体基板として具体的にはCuを用いることができる。また、金属基板の材料として具体的にはAg,Cu,Au,Pt等の高導電性金属から選択された1種以上の金属と、W,Mo,Cr,Ni等の高硬度の金属から選択された1種以上の金属と、から成るものを用いることができる。半導体材料の基板10を用いる場合には、それに素子機能、例えばツェナーダイオードを付加した基板10とすることもできる。さらに、金属基板としては、Cu−WあるいはCu−Moの複合体を用いることが好ましい。
(メタライズ層)
メタライズ層20は、この半導体発光素子1を製造する工程において、2つの基板を貼り合わせる共晶である。詳細には、図8(d)に示すエピタキシャル(成長)側(以下、エピ側という)メタライズ層21と、図8(e)に示す基板側メタライズ層22とを貼り合わせて構成される。このうちエピ側メタライズ層21の材料としては、例えば、図8(d)において下からチタン(Ti)/白金(Pt)/金(Au)/錫(Sn)/金(Au)の順番に積層したものが挙げられる。また、基板側メタライズ層22の材料としては、例えば、図8(e)において上から金(Au)/白金(Pt)/二ケイ化チタン(TiSi2)、あるいは、二ケイ化チタン(TiSi2)/白金(Pt)/パラジウム(Pd)の順番に積層したものが挙げられる。
図1に戻って半導体発光素子1の構成についての説明を続ける。
(p側電極)
p側電極30は、半導体積層体50の基板10側の実装面において、深さ方向で半導体積層体50の最上面の凹部90に対向する位置に設けられている。
p側電極30は、詳細には、半導体積層体50側のp電極第1層(図示せず)と、このp電極第1層の下側のp電極第2層(図示せず)との少なくとも2層構造で構成されている。
p電極第1層(図示せず)は、通常、電極として用いることができる材料を例示することができる。例えば、銀(Ag)、亜鉛(Zn)、ニッケル(Ni)、白金(Pt)、パラジウム(Pd)、ロジウム(Rh)、ルテニウム(Ru)、オスミウム(Os)、イリジウム(Ir)、チタン(Ti)、ジルコニウム(Zr)、ハフニウム(Hf)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、コバルト(Co)、鉄(Fe)、マンガン(Mn)、モリブデン(Mo)、クロム(Cr)、タングステン(W)、ランタン(La)、銅(Cu)、イットリウム(Y)等の金属、合金;ITO、ZnO、SnO2等の導電性酸化物等の単層膜又は積層膜等が挙げられる。p電極第2層(図示せず)は、例えば、白金(Pt)、金(Au)、Ni−Ti−Au系の電極材料を用いることができる。
p側電極30は、具体例として、図示しないが、p電極第1層/p電極第2層の2層構造である場合には、白金(Pt)/金(Au)、パラジウム(Pd)/金(Au)、ロジウム(Rh)/金(Au)、ニッケル(Ni)/金(Au)等がある。また、p電極第1層とp電極第2層との間に、第3層を介する3層構造としては、ニッケル(Ni)/白金(Pt)/金(Au)、パラジウム(Pd)/白金(Pt)/金(Au)、ロジウム(Ph)/白金(Pt)/金(Au)等がある。さらに、p電極第1層とp電極第2層との間に、第3層および第4層を介する4層構造としては、銀(Ag)/ニッケル(Ni)/チタン(Ti)/白金(Pt)等がある。
(保護膜)
保護膜40は、p型半導体層53よりも屈折率が低く透明な材料から構成され、p側電極30と同一平面内でp側電極30の形成されていない部分に形成されている。保護膜40は、絶縁膜からなるものであって、特に酸化膜からなるものが好ましい。保護膜40は、例えば、二酸化ケイ素(SiO2)やZr酸化膜(ZrO2)からなる。
保護膜40は、例えば、スパッタリング法、ECR(Electron Cyclotron Resonance:電子サイクロトロン共鳴)スパッタリング法、CVD(Chemical Vapor Deposition:化学気相成長)法、ECR−CVD法、ECR一プラズマCVD法、蒸着法、EB法(Electron Beam:電子ビーム蒸着法)等の公知の方法で形成することができる。なかでも、ECRスパッタリング法、ECR−CVD法、ECR一プラズマCVD法等で形成することが好ましい。
(半導体積層体)
半導体積層体50は、例えば、窒化ガリウム系化合物半導体(例えば、GaN、AlGaN、InGaN、AlGaInN等)から成る。特に、エッチングされた面の結晶性がよいなどの点でGaNであることが好ましい。半導体積層体50は、基板10に実装される側の面とは反対側の光取り出し面側から、n型半導体層51、発光層52およびp型半導体層53の順番に積層されて構成されている。また、半導体積層体50は、一般式がInAlGa1−x−yN(0≦x≦1、0≦y≦1、0≦x+y≦1)で示される。
光取り出し面には1以上の凹部90が形成されている。本実施形態では、光取り出し面は、n型半導体層51の表面である。つまり、凹部90は、n型半導体層51に設けられている。凹部90の詳細については後記する。
n型半導体層51は、例えば、n型不純物としてSiやGe、O等を含むGaNから構成される。また、n型半導体層51は、複数の層で形成されていてもよい。
発光層52は、例えば、InGaNから構成される。
p型半導体層53は、例えば、p型不純物としてMgを含むGaNから構成される。
この半導体積層体50の光取り出し面には1以上の電極が形成されている。本実施形態では、光取り出し面は、n型半導体層51の表面であるので、光取り出し面に形成された電極は、n側電極60である。
(n側電極)
図1に示すように、n側電極60は、光取り出し面において、凹部90以外の部分の上に設けられている。本実施形態では、光取り出し面は、n型半導体層51の表面であるので、n側電極60は、n型半導体層51の上面で、凹部90の形成されていない部分に、電気的に接続されるように形成されている。n側電極60は、ワイヤボンディングにより外部と接続される。n側電極60は、n型半導体層51の上面側から、例えば、Ti/Pt/Au、Ti/Pt/Au/Ni、Ti/Al、Ti/Al/Pt/Au、W/Pt/Au、V/Pt/Auのような複数の金属で構成される。なお、n側電極60は、オーミック電極とパッド電極とから構成されるようにしてもよい。
(保護膜)
保護膜70は、前記した保護膜40と同一材料で形成されている。ここで同一材量とは、例えば、保護膜40がSiO2によって形成されているのであれば、保護膜70もSiO2によって形成されていることを意味し、その製造方法等によって、組成に若干の差異が生じることがあってもよい。保護膜70は、n側電極60の上表面のワイヤボンディングされる領域を除いた表面と、凹部90の内周面を含む内側と、n型半導体層51の表面と、半導体積層体50の側面とを被覆している。
(裏面メタライズ層)
裏面メタライズ層80は、基板10のメタライズ層20が形成されている面と反対側に形成されオーミック電極として機能する。裏面メタライズ層80の材料としては、例えば、図1において上から二ケイ化チタン(TiSi2)/白金(Pt)/金(Au)の順番に積層したものが挙げられる。
(凹部の構成)
凹部90は、図2に拡大して示すように、開口91から底面92に到達するまでに底面92に向かって縮径する方向に傾斜角の異なる2段の傾斜面93,94を有し、それぞれの傾斜面93,94が、凹部90の開口91に近いほど傾斜角が緩やかになるように形成されている。つまり、凹部90は、n型半導体層51の表面から離れるにつれて先細りとなる形状で、側面は2つの先細り角θ1,θ2の異なる傾斜面93,94を有している。なお、図2は、図4のX−X断面矢視図である。
本実施形態では、先細り角θ1,θ2は、半導体積層体50の水平方向から積層方向に向かう角度で示される。表面側の先細り角θ1は、0°より大きく60°より小さい。さらに、θ1は、20〜50°の範囲であることが好ましい。発光層52側の先細り角θ2は、60°以上90°より小さい。さらに、θ2は、60〜80°の範囲であることが好ましい。ここで、2つの先細り角θ1,θ2の差がある程度大きい方が、発光層52から様々な角度に放射される光路の光を傾斜面93,94で効率よく反射及び透過させて取り出し易くなる。例えば、図2に示したように、2つの傾斜面93,94を明確に区別したときには、先細り角θ1=45°、θ2=70°、θ2−θ1=25°となる。先細り角θ1,θ2の数値を、前記した数値範囲とすると、このように傾斜角の差θ2−θ1をある程度大きくすることが比較的容易である。
n型半導体層51が複数の層で形成される場合には、各傾斜面93,94は、それぞれGaNで構成されていることが好ましい。さらに、各傾斜面93,94においてGaNにドープするn型不純物(例えばSi)の濃度の値を異ならせることが好ましい。また、例えば、表面側の傾斜面93はアンドープのGaNで構成し、発光層52側の傾斜面94は、SiドープのGaNで構成することができる。
凹部90の深さDは、光取り出し面から発光層52までの厚みHの半分以上の長さであり、かつ、光取り出し面から発光層までの厚みHより短い(H/2≦D<H)。また、凹部90を形成し易いようにするためには、凹部90の深さDのうち、傾斜面93に対応する深さD1は、傾斜面94に対応する深さD2に比べて深いことが好ましい。
凹部90の底面の大きさW(直径W)は、先細り角θ1,θ2にもよるが、開口91の大きさL(最大幅L)に対して、5分の1以上半分以下である(L/5≦W≦L/2)。さらに、3分の1以上半分以下であることが好ましい(L/3≦W≦L/2)。ここで、凹部90の底面の大きさWと、開口91の大きさLとの差がある程度大きい方が、発光層52から様々な角度に放射される光路の光を傾斜面93,94で効率よく反射及び透過させて取り出し易くなる。例えば、図2に示したように、凹部90の底面の大きさWを、開口91の大きさLの1/3にした場合には、先細り角θ1,θ2の数値を、前記した数値範囲としつつ、かつ、凹部90の深さDのうち、傾斜面93に対応する深さD1を、傾斜面94に対応する深さD2に比べて深くすることができるので、凹部90を製造し易くなる。したがって、上のように数値範囲を定めた。
図3の平面図に示すように、複数の凹部90は、開口の整列状態として、横列ごとに凹部90の中心が一致すると共に、縦列において凹部90の中心が一列おきに一致する、いわゆる俵積み状態として配置されている。図3では、凹部90aを、右斜め上から時計回りに6個の凹部90b,90c,90d,90e,90f,90gが最密となるように取り囲んでいる。すなわち、凹部90aは、開口としての正六角形の各辺301〜306で周囲の6個の凹部90b〜90gに対して接している。また、凹部90aは、開口としての正六角形の各頂点311〜316で周囲の6個の凹部90b〜90gに対して接している。ここで、図4のY−Y断面矢視図に示すように、凹部90aの開口としての正六角形の各辺(例えば、辺302)は、一直線であり光取り出し面上に存在している。図5は、凹部90を図4のY−Y断面で切断した一部断面斜視図である。したがって、半導体発光素子1は、開口91が接線および接点で隣接した凹部90を最密に配置した構造となっている。つまり、半導体発光素子1は、少ない表面積で数多くの凹部90を効率よく集積して配置したものである。
[半導体発光素子の特性]
(光取り出し効率)
図6は、本実施形態の半導体発光素子と従来例との比較を模式的に示す断面図である。図6(a)は、本実施形態の半導体発光素子1の凹部90の断面を示し、図6(b)は、従来の半導体発光素子の凸部190の断面を示している。ここでは、図示は省略するが、比較としての従来の半導体発光素子の凸部190は、複数の凸部190が格子状または俵積み状態で配列されているものとする。そして、隣接する凸部190の上先端部で囲まれる領域を便宜上、開口191と呼ぶ。
<高角>
図6(a)に示すように、凹部90と凹部90との間の半導体層の下方から高角で上方に放出される光は、凹部90の上方の傾斜面93と保護膜70の屈折率で定まる方向に放射される。同様に、図6(b)に示すように、凸部190の半導体層の下方から高角で上方に放出される光は、凸部190の上方の曲率と保護膜170の屈折率の変化で定まる方向に放射される。
<低角>
図6(a)に示すように、凹部90と凹部90との間の半導体層の下方から低角でほぼ水平に放出される光は、凹部90の下方の傾斜面94と保護膜70の屈折率で定まる方向に放射される。この放射された光は、隣接した凹部90の傾斜面94に入射するが、この入射した光のうち反射光は、傾斜面93に入射し、この傾斜面93で反射する。これにより、半導体層の下方から低角で放出された光も、半導体層の外側に取り出すことが可能である。一方、図6(b)に示すように、凸部190の半導体層の下方から低角でほぼ水平に放出される光は、すぐに、隣接した凸部190の下方に入射し、ほとんど反射することがない。したがって、半導体層の下方から低角で放出された光は、半導体層の外側に取り出すことが困難である。ゆえに、本実施形態の半導体発光素子1は、従来例と比較すると、光取り出し効率が向上した。
(配光性)
図7は、本実施形態の半導体発光素子の指向性の一例を示すグラフである。図7は、極座標で指向特性を表すものであり、径方向が光強度、周方向は角度を示す。ここで、周方向は、指向角90°を基準(縦軸:Y軸)として、横軸(X軸)の負方向が指向角0°、横軸(X軸)の正方向が指向角180°をそれぞれ示す。また、指向角0〜180°は、平面視でn側電極60の長手方向(φ=90°)に測定したものを示す。また、図7において、実線は、本実施形態の半導体発光素子1の場合、すなわち、図6(a)に示す凹部90を有している場合を示す。また、破線は、従来の半導体発光素子の場合、すなわち、図6(b)に示す凸部190を有している場合を示す。ただし、それぞれの違いを明確にするために、指向角90°の場合の絶対値をそれぞれ「1」に正規化した。
図7に示すように、本実施形態の半導体発光素子1の場合には(図7中、実線で示す)、指向角90°において強度が最も大きい。一方、従来の半導体発光素子の場合には(図7中、破線で示す)、指向角50°および指向角130°における強度が最も大きく、指向角90°における強度の1.8倍となっている。つまり、配光性は、従来の半導体発光素子よりも、本実施形態の半導体発光素子1の方が優れている。
[半導体発光素子の製造方法]
図1に示した半導体発光素子の製造方法について、図8および図9を参照(適宜図1ないし図5参照)して説明する。図8および図9は、図1に示した半導体発光素子の製造工程を模式的に示す断面図である。
まず、図8(a)に示すように、エピ用基板100の上に、n型半導体層51、発光層52、p型半導体層53をこの順番に積層し、半導体積層体50を形成する。エピ用基板100は、後工程で剥離される基板であり、例えば、C面、R面およびA面のいずれかを主面とするサファイアから構成される。なお、エピ用基板100としてサファイアと異なる異種基板を用いてもよい。異種基板としては、例えば、スピネル(MgA 24)のような絶縁性基板、SiC(6H、4H、3Cを含む)、ZnS、ZnO、GaAsおよび窒化物半導体と格子整合する酸化物基板等、窒化物半導体を成長させることが可能で、従来から知られている基板材料を用いることができる。
次に、図8(b)に示すように、半導体積層体50の上面(p型半導体層53の表面)に、マグネトロンスパッタ法を用いて、図示しないp電極第1層、p電極第2層をこの順番に積層することでp側電極30を形成する。次に、図8(c)に示すように、ECRスパッタリング法によって、p側電極30の間に保護膜40をパターン形成する。次に、図8(d)に示すように、p側電極30および保護膜40の上に、エピ側メタライズ層21を積層する。また、エピ側メタライズ層21の形成の前後または並行して、図8(e)に示すように、基板10の上に基板側メタライズ層22を積層する。そして、図8(e)に示すように、基板側メタライズ層22が積層された基板10を裏返しにして、基板側メタライズ層22とエピ側メタライズ層21とを貼り合わせる。
次に、図9(a)に示すように、半導体積層体50からエピ用基板100を剥離する。次に、図9(b)に示すように、エピ用基板100が剥離された基板10を裏返しにすることで最上面となった半導体積層体50の上面(n型半導体層51の表面)をCMP(Chemical Mechanical Polishing:化学機械研磨)により研磨する。次に、図9(c)に示すように、半導体積層体50の上面(n型半導体層51の表面)に凹部90を形成する。
具体的には、正六角形の形状の複数の開口部が設けられたマスク(第1マスク)をn型半導体層51の表面に設け、深さD1までRIE(Reactive Ion Etching反応性イオンエッチング)によりエッチングする(第1エッチング)。そして、複数の開口部が設けられたマスク(第2マスク)をn型半導体層51の表面に設ける。ここで、第2マスクは、その開口部の配列が、第1マスクの開口部の配列と同じであり、第2マスクの各開口部の大きさは、第1マスクの開口部よりも小さいものである。ここで、第2マスクの開口の形状は、円形とする。そして、深さD2(D2<D1)までRIEによりエッチングする(第2エッチング)。
ここで、前記した第1エッチングと第2エッチングとを実施する順序は任意である。前記したように、第1エッチングに続いて第2エッチングを実施する場合には、それぞれの先細り角θ1,θ2が比較的明確になり、傾斜面93,94を明確な面とし易くなる。また、エッチングする深さが比較的小さくても、明確な傾斜面93,94を容易に得ることができるという利点もある。
また、第2エッチングに続いて第1エッチングを実施する場合には、第2エッチングにより形成した傾斜面94が、第1エッチングを実行するときに(傾斜面93を形成するときに)、さらにエッチングされ易くなる。また、この場合には、傾斜面93と傾斜面94との境界がなだらかになり、この境界領域でも光を有効に外部に取り出すことが可能となるという利点もある。
次に、図9(d)に示すように、半導体積層体50の上面(n型半導体層51の表面)で凹部90が形成されていない部分に、n側電極60を形成する。
次に、図9(e)に示すように、凹部90の内周面を含む内側と、半導体積層体50の上面(n型半導体層51の表面)とを保護膜70で被覆する。なお、n側電極60の上表面のワイヤボンディングされる領域を除いた表面と、半導体積層体50の側面とを保護膜70で被覆する。そして、基板10を裏返しにすることで最上面となる基板10の表面に、オーミック電極としての裏面メタライズ層80を形成し、ダイシングする。すなわち、ウェハ形状からバー形状に分割し、共振器端面にミラーを形成し、バー形状からチップ形状に劈開し、ワイヤをn側電極60および裏面メタライズ層80の表面に接続することで、図1に示した半導体発光素子1を製造する。
本実施形態の半導体発光素子1によれば、光取り出し面に凹部90を設けたので、凸部を設けた場合と比べて、n側電極60からの電流の広がりが良好となる。また、半導体発光素子1は、底面92に向かって縮径する方向に傾斜角の異なる2段の傾斜面93,94が、凹部90の開口91に近いほど傾斜角が緩やかになるように形成したので、発光層52から発した光が反射により外部に取り出され易くなる。さらに、半導体発光素子1は、凹部90が底面92を有するので、半導体層から放出された光の再入射を低減することができる。
以上、本実施形態について説明したが、本発明は、これに限定されるものではなく、その趣旨を変えない範囲でさまざまに実施することができる。例えば、半導体積層体50の光取り出し面をn型半導体層51としたが、光取り出し面をp型半導体層53として、このp型半導体層53に凹部90を設けることとしてもよい。なお、本実施形態のように構成した方が凹部90を深くすることができるので好ましい。また、本実施形態では、凹部90に2段の傾斜面93,94を設けることとしたが、それぞれの傾斜面が、凹部90の開口91に近いほど先細り角(傾斜角)が緩やかになるように形成されていれば、3段以上であっても同等の効果がある。この場合、表面側の傾斜面に対応した先細り角θ1や発光層52側の傾斜面に対応した先細り角θ2は、前記した数値範囲としつつも、その中間に設ける1以上の傾斜面に対応した先細り角との差が、開口1から底面92にかけてなるべく均等になるように適宜定めることで、発光層52から様々な角度に放射される光路の光を合計3以上の傾斜面で効率よく反射及び透過させて取り出し易くすることができる。また、本実施形態では、凹部90が設けられていない部分にn側電極60を設けることとしたが、凹部90の上にn側電極60を設けてもよい。なお、本実施形態のように構成した方が半導体層中で電流が広がり易いので好ましい。また、半導体発光素子1の半導体積層体50を構成する材料は、窒化物半導体に限定されるものではない。
また、凹部90を形成する方法は、第1マスクと第2マスクという2種類のマスクを用いる方法に限定されるものではなく、RIEにおいて、例えば、ガス種、真空度、高周波電力なのエッチング条件を調整することで、傾斜面93,94が生じるように段階的にエッチングするようにしてもよい。
また、凹部90の形状については、様々な変形例が可能である。以下では、そのバリエーションについて説明する。
[第1変形例]
図10は、凹部の第1変形例のX−X断面およびY−Y断面を模式的に示す図であり、図11は、図10に示した第1変形例のY−Y断面で切断した一部断面斜視図である。この第1変形例では、凹部90aは、開口としての正六角形の各辺301〜306がそれぞれ一直線ではなく、断面形状が、各辺301〜306の中点を頂点とするV字形状となっている。例えば、平面視での辺302では、頂点311と頂点312とが、光取り出し面上に存在している。ここで、V字の谷よりも下に、上側斜面(傾斜面93:図2参照)がある。換言すると、V字は、上側斜面(傾斜面93:図2参照)内におさまっている。これにより、V字谷が形成されていない場合と比べて電流が均一に広がり易いという効果がある。その他は、本実施形態の凹部90と同様であるので説明を省略する。
[第2変形例]
図12は、凹部の第2変形例のX−X断面およびY−Y断面を模式的に示す図であり、図13は、図12に示した第2変形例のY−Y断面で切断した一部断面斜視図である。この第2変形例では、傾斜面93と傾斜面94とが滑らかには繋がっていない点を除いて、第1変形例と同様である。傾斜面93と傾斜面94との間には、先太りの傾斜面95が生じている。このような傾斜面95が実際に生じたとしても、先細りしているものではなく、凹部90の内側での反射光の経路にほとんど寄与しないので、第1変形例と同等な効果を奏する。
[第3変形例]
図14は、凹部の第3変形例のX−X断面およびY−Y断面を模式的に示す図であり、図15は、図14に示した第3変形例のY−Y断面で切断した一部断面斜視図である。この第3変形例では、複数の凹部90の配列状態が、図3に示した配列状態ほど密ではない点を除いて、本実施形態と同様である。すなわち、例えば、凹部90aは、開口としての正六角形の各辺が周囲の6個の凹部90b〜90gに対して接していない。しかしながら、凹部90aは、開口としての正六角形の各頂点321〜326で周囲の6個の凹部90b〜90gに対して接している。言い換えると、凹部90aは、図14の平面図においてハッチングで示した6個の正三角形に周囲を囲まれている。これら6個の正三角形は、光取り出し面上に存在している。したがって、光取り出し面における電流の広がりが良好である。
[第4変形例]
図16は、凹部の第4変形例のX−X断面およびY−Y断面を模式的に示す図であり、図17は、図16に示した第4変形例のY−Y断面で切断した一部断面斜視図である。この第4変形例では、複数の凹部90の開口の形状が円形である点を除いて、第3変形例と同様である。例えば、凹部90aは、開口としての円形が周囲の6個の凹部90b〜90gに対して接してはいない。しかしながら、複数の凹部90は、開口の整列状態として、横列ごとに凹部90の中心が一致すると共に、縦列において凹部90の中心が一列おきに一致する、いわゆる俵積み状態として配置されている。そして、凹部90a〜90gは、図16の平面図においてハッチングで示した光取り出し面にそれぞれの周囲を囲まれている。したがって、光取り出し面における電流の広がりが良好である。
[その他の変形例]
凹部90の開口91が、平面視で、六角形と円形のものをこれまで例示したが、その他に、三角形、四角形などの多角形や楕円形であってもよいことはもちろんである。なお、効率よく電流の広がりがなされ、また、光取り出し効率を向上させるためには、最密な配列が可能な六角形や円形が好ましい。また、凹部90の底面92が水平であるものを図示したが、必ずしも平面である必要はなく、例えば、下に凸な曲面であってもよい。また、凹部90の底面92にさらに1つ以上の凹部を設けるようにしても同等の効果がある。
本発明の効果を確認するために本実施形態に係る半導体発光素子を製造した。具体的には、図8および図9に示した製造工程にしたがって半導体発光素子1を製造した。
半導体発光素子1を製造するために、エピ用基板100は、サファイア基板を用いた。また、基板10として、厚さ400μmのウェハ形状のシリコン(Si)基板を用いた。
そして、このSi基板上に、半導体積層体50として以下の各層を積層した。まずは、Si基板上に、SiドープAlGaNからなるn型クラッド層、GaNからなるn型光ガイド層を成長させた。これにより、厚さ4000nmのn型半導体層51を形成した。続いて、SiドープIn0.05Ga0.95Nからなる障壁層と、アンドープIn0.1Ga0.9Nからなる井戸層とを交互2回積層させ、その上に障壁層を積層させた多重量子井戸構造(Multiple-Quantum Well:MQW)の発光層52を成長させた。次いで、MgドープAlGaNからなるp型電子閉じ込め層、アンドープGaNからなるp型光ガイド層、アンドープAl0.16Ga0.84Nからなる層とMgドープGaNからなる層とを交互積層させた超格子層からなるp型クラッド層、Mgドープp型GaNからなるp型コンタクト層を成長させた。これによりp型半導体層53を形成した。その後、窒素雰囲気中でウェハを700℃でアニーリングして、p型半導体層53をさらに低抵抗化した。
p側電極30は、400nmの厚さで、半導体積層体50側から銀(Ag)/ニッケル(Ni)/チタン(Ti)/白金(Pt)からなる層構造とした。保護膜40は、400nmの厚さで、SiO2から構成した。エピ側メタライズ層21は、1400nmの厚さであり、図8(d)において下からチタン(Ti)/白金(Pt)/金(Au)/錫(Sn)/金(Au)の順番に積層した。基板側メタライズ層は、653nmの厚さで、図8(e)において上から金(Au)/白金(Pt)/二ケイ化チタン(TiSi2)、二ケイ化チタン(TiSi2)/白金(Pt)/パラジウム(Pd)の順番に積層した。n型半導体層51に形成した凹部90の深さDは、2500nmとした。n側電極60は、1300nmの厚さで、n型半導体層51の上面側から、Ti/Pt/Au/Niからなる層構造とした。保護膜70は、400nmの厚さで、SiO2から構成した。裏面メタライズ層80は、753nmの厚さで、基板10側から二ケイ化チタン(TiSi2)/白金(Pt)/金(Au)の順番に積層した。このようにして構成した半導体発光素子1は、図7の実線で示すような配光性を示した。
本発明に係る半導体発光素子は、半導体発光素子をデバイスとして応用することができるすべての用途、例えば、照明、露光、ディスプレイ、各種分析、光ネットワーク等の種々の分野において利用することができる。
本発明の実施形態に係る半導体発光素子の構成を模式的に示す断面図である。 図1に示した凹部を拡大して模式的に示す断面図である。 図1に示した凹部を模式的に示す平面図である。 図1に示した凹部のX−X断面およびY−Y断面を模式的に示す図である。 図1に示した凹部を模式的に示す斜視図である。 本実施形態の半導体発光素子と従来例との比較を模式的に示す断面図である。 本実施形態の半導体発光素子の指向性の一例を示すグラフである。 図1に示した半導体発光素子の製造工程を模式的に示す断面図(その1)である。 図1に示した半導体発光素子の製造工程を模式的に示す断面図(その2)である。 凹部の第1変形例のX−X断面およびY−Y断面を模式的に示す図である。 図10に示した第1変形例を模式的に示す斜視図である。 凹部の第2変形例のX−X断面およびY−Y断面を模式的に示す図である。 図12に示した第2変形例を模式的に示す斜視図である。 凹部の第3変形例のX−X断面およびY−Y断面を模式的に示す図である。 図14に示した第3変形例を模式的に示す斜視図である。 凹部の第4変形例のX−X断面およびY−Y断面を模式的に示す図である。 図16に示した第4変形例を模式的に示す斜視図である。
符号の説明
1 半導体発光素子
10 基板
20 メタライズ層
21 エピ側メタライズ層
22 基板側メタライズ層
30 p側電極
40 保護膜
50 半導体積層体
51 n型半導体層
52 発光層
53 p型半導体層
60 n側電極
70 保護膜
80 裏面メタライズ層
90 凹部
91 開口
92 底面
93,94 傾斜面
100 エピ用基板

Claims (12)

  1. n型半導体層とp型半導体層との間に発光層を有する半導体積層体の光取り出し面となる前記n型半導体層に複数の凹部が設けられ、かつ、前記光取り出し面の上に1以上の電極を有すると共に、前記p型半導体層の側に基板を備える半導体発光素子において、
    前記凹部は、底面を有し、前記凹部の開口から前記底面に到達するまでに前記底面に向かって縮径する方向に傾斜角の異なる2段以上の傾斜面を有し、前記2段以上の傾斜面が、前記凹部の開口に近いほど傾斜角が緩やかになるように形成されており、
    前記光取り出し面で隣接する2つの前記凹部は、当該2つの凹部の底面およびその上方にて前記n型半導体層で繋がっており、
    前記凹部の深さは、前記光取り出し面から前記発光層までの厚みの半分以上の長さであり、かつ、前記光取り出し面から前記発光層までの厚みより短く、
    前記凹部において、傾斜角の緩やかな前記傾斜面に対応する深さは、傾斜角の急な前記傾斜面に対応する深さより深い
    ことを特徴とする半導体発光素子。
  2. 前記光取り出し面で隣接する2つの前記凹部は、当該2つの凹部の底面から前記n型半導体層の最上部まで繋がっていることを特徴とする請求項1に記載の半導体発光素子。
  3. 前記電極は、前記光取り出し面において、前記凹部以外の部分の上に設けられていることを特徴とする請求項1または請求項2に記載の半導体発光素子。
  4. 前記凹部の開口の形状は、前記光取り出し面に対する平面視で円形または楕円形であることを特徴とする請求項1ないし請求項3のいずれか一項に記載の半導体発光素子。
  5. 前記凹部の開口の形状は、前記光取り出し面に対する平面視で多角形であることを特徴とする請求項1ないし請求項3のいずれか一項に記載の半導体発光素子。
  6. 前記凹部の開口の形状は、前記光取り出し面に対する平面視で六角形であることを特徴とする請求項5に記載の半導体発光素子。
  7. 前記光取り出し面に対する平面視で、前記凹部が、隣接する6個の他の凹部と等間隔に配置され、前記隣接する6個の他の凹部の中心が六角形の頂点を成すことを特徴とする請求項4ないし請求項6のいずれか一項に記載の半導体発光素子。
  8. 前記凹部の開口として前記光取り出し面に形成される六角形の各辺は、周囲の6個の他の凹部の開口として前記光取り出し面に形成される六角形の辺に接するように配置されていることを特徴とする請求項6に記載の半導体発光素子。
  9. 前記凹部の開口の形状は、前記光取り出し面に対する平面視で円形または正六角形であり、
    前記光取り出し面において、前記凹部に隣接して取り囲むように環状に等間隔で6個の他の凹部が配置され、中心に位置する前記凹部が前記6個の他の凹部と等間隔に配置されていることを特徴とする請求項1ないし請求項3のいずれか一項に記載の半導体発光素子。
  10. 前記凹部の傾斜面に保護膜を備えることを特徴とする請求項1ないし請求項のいずれか一項に記載の半導体発光素子。
  11. 前記p型半導体層の前記光取り取り出し面とは反対側の面に設けられたp側電極に深さ方向で対向する位置に前記凹部が設けられていることを特徴とする請求項1ないし請求項1のいずれか一項に記載の半導体発光素子。
  12. 前記半導体積層体は、窒化ガリウム系化合物半導体から成ることを特徴とする請求項1ないし請求項1のいずれか一項に記載の半導体発光素子。
JP2007170903A 2007-06-28 2007-06-28 半導体発光素子 Active JP5493252B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007170903A JP5493252B2 (ja) 2007-06-28 2007-06-28 半導体発光素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007170903A JP5493252B2 (ja) 2007-06-28 2007-06-28 半導体発光素子

Publications (2)

Publication Number Publication Date
JP2009010215A JP2009010215A (ja) 2009-01-15
JP5493252B2 true JP5493252B2 (ja) 2014-05-14

Family

ID=40325001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007170903A Active JP5493252B2 (ja) 2007-06-28 2007-06-28 半導体発光素子

Country Status (1)

Country Link
JP (1) JP5493252B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100969160B1 (ko) * 2009-03-10 2010-07-21 엘지이노텍 주식회사 발광소자 및 그 제조방법
JP5245970B2 (ja) * 2009-03-26 2013-07-24 豊田合成株式会社 発光ダイオード及びその製造方法、並びにランプ
JP2010267813A (ja) 2009-05-14 2010-11-25 Toshiba Corp 発光素子及びその製造方法
DE102009058796A1 (de) 2009-12-18 2011-06-22 OSRAM Opto Semiconductors GmbH, 93055 Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
JP5174064B2 (ja) * 2010-03-09 2013-04-03 株式会社東芝 半導体発光装置および半導体発光装置の製造方法
JP5725927B2 (ja) 2010-05-18 2015-05-27 ソウル バイオシス カンパニー リミテッドSeoul Viosys Co.,Ltd. 高効率発光ダイオード及びその製造方法
KR101634370B1 (ko) * 2011-12-09 2016-06-28 서울바이오시스 주식회사 고효율 발광 다이오드 및 그것을 제조하는 방법
JP5851866B2 (ja) * 2012-02-02 2016-02-03 スタンレー電気株式会社 半導体発光素子及びその製造方法
JP6198416B2 (ja) * 2013-03-08 2017-09-20 スタンレー電気株式会社 半導体発光素子及びその製造方法
JP6231810B2 (ja) 2013-08-09 2017-11-15 スタンレー電気株式会社 半導体発光素子及びその製造方法
JP2015050293A (ja) * 2013-08-30 2015-03-16 ウシオ電機株式会社 半導体発光素子
JP6916777B2 (ja) * 2016-03-08 2021-08-11 アルパッド株式会社 半導体発光素子およびその製造方法
FR3050872B1 (fr) * 2016-04-27 2019-06-14 Commissariat A L'energie Atomique Et Aux Energies Alternatives Diode electroluminescente comprenant au moins une couche intermediaire de plus grand gap disposee dans au moins une couche barriere de la zone active
JP6863835B2 (ja) * 2017-06-26 2021-04-21 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP6719424B2 (ja) 2017-06-26 2020-07-08 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP7043015B2 (ja) * 2019-03-07 2022-03-29 豊田合成株式会社 半導体素子の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3469484B2 (ja) * 1998-12-24 2003-11-25 株式会社東芝 半導体発光素子およびその製造方法
JP4449113B2 (ja) * 1999-09-10 2010-04-14 ソニー株式会社 2次元表示装置
US6657236B1 (en) * 1999-12-03 2003-12-02 Cree Lighting Company Enhanced light extraction in LEDs through the use of internal and external optical elements
JP3290640B2 (ja) * 2000-01-13 2002-06-10 國聯光電科技股▲ふん▼有限公司 エンハンスされた外部量子効率を有する半導体発光素子の製造方法および半導体化合物の粗面化方法
US6791119B2 (en) * 2001-02-01 2004-09-14 Cree, Inc. Light emitting diodes including modifications for light extraction
AU2003207287B2 (en) * 2002-01-28 2007-12-13 Nichia Corporation Nitride semiconductor device having support substrate and its manufacturing method
EP3699963A1 (en) * 2003-08-19 2020-08-26 Nichia Corporation Semiconductor light emitting diode and method of manufacturing its substrate
US7808011B2 (en) * 2004-03-19 2010-10-05 Koninklijke Philips Electronics N.V. Semiconductor light emitting devices including in-plane light emitting layers
TWI237903B (en) * 2004-06-24 2005-08-11 Epistar Corp High efficiency light emitting device
JP2006049855A (ja) * 2004-06-28 2006-02-16 Matsushita Electric Ind Co Ltd 半導体発光素子およびその製造方法
JP4481894B2 (ja) * 2004-09-10 2010-06-16 株式会社東芝 半導体発光装置及びその製造方法
KR100631981B1 (ko) * 2005-04-07 2006-10-11 삼성전기주식회사 수직구조 3족 질화물 발광 소자 및 그 제조 방법
JP4244953B2 (ja) * 2005-04-26 2009-03-25 住友電気工業株式会社 発光装置およびその製造方法
JP2007095744A (ja) * 2005-09-27 2007-04-12 Matsushita Electric Works Ltd 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法
JP4835377B2 (ja) * 2006-10-20 2011-12-14 日立電線株式会社 半導体発光素子

Also Published As

Publication number Publication date
JP2009010215A (ja) 2009-01-15

Similar Documents

Publication Publication Date Title
JP5493252B2 (ja) 半導体発光素子
JP5282503B2 (ja) 半導体発光素子
US9159868B2 (en) Method for manufacturing semiconductor light emitting device
KR101171135B1 (ko) 요철형성 기판을 갖춘 반도체 발광 다이오드
JP4977957B2 (ja) 半導体発光素子
EP2533308B1 (en) Light emitting device
US20110303938A1 (en) Group III nitride semiconductor light-emitting element
KR102530760B1 (ko) 반도체 발광소자
TWI613837B (zh) 半導體發光裝置
KR20090027220A (ko) 반도체발광소자 및 제조방법
US11271146B2 (en) Semiconductor light emitting element
JP5045001B2 (ja) 半導体発光素子
JP2009135192A (ja) 発光素子
CN111261760A (zh) 发光元件
CN110061111B (zh) 发光元件及其制造方法
JP6686913B2 (ja) 発光素子
WO2012091007A1 (ja) 半導体発光素子
JP7453588B2 (ja) 垂直共振器面発光レーザ素子
KR20220161191A (ko) 발광 소자
JP2018117089A (ja) 発光素子
KR20160109469A (ko) 고출력 발광 다이오드

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100610

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140217

R150 Certificate of patent or registration of utility model

Ref document number: 5493252

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250