DE102009058796A1 - Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements - Google Patents

Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements Download PDF

Info

Publication number
DE102009058796A1
DE102009058796A1 DE102009058796A DE102009058796A DE102009058796A1 DE 102009058796 A1 DE102009058796 A1 DE 102009058796A1 DE 102009058796 A DE102009058796 A DE 102009058796A DE 102009058796 A DE102009058796 A DE 102009058796A DE 102009058796 A1 DE102009058796 A1 DE 102009058796A1
Authority
DE
Germany
Prior art keywords
semiconductor
sealing material
component
layer
component according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102009058796A
Other languages
English (en)
Inventor
Alfred 93142 Lell
Tilman Dr. 93152 Schlenker
Michael Dr. 93077 Fehrer
Sönke Dr. 93105 Tautz
Uwe Dr. 93077 Strauß
Martin Dr. 93128 Müller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102009058796A priority Critical patent/DE102009058796A1/de
Priority to PCT/EP2010/068548 priority patent/WO2011073027A1/de
Priority to JP2012543585A priority patent/JP5710638B2/ja
Priority to EP10781917A priority patent/EP2513984A1/de
Priority to KR1020127018892A priority patent/KR20120114311A/ko
Priority to US13/516,915 priority patent/US9508903B2/en
Priority to CN201080057782.2A priority patent/CN102668140B/zh
Priority to TW099144153A priority patent/TWI446594B/zh
Publication of DE102009058796A1 publication Critical patent/DE102009058796A1/de
Priority to JP2015042063A priority patent/JP6001114B2/ja
Priority to US15/265,487 priority patent/US9768360B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02016—Circuit arrangements of general character for the devices
    • H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10336—Aluminium gallium arsenide [AlGaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers

Abstract

Es wird ein optoelektronisches Bauelement angegeben, das zumindest ein anorganisches optoelektronisch aktives Halbleiterbauelement (10) mit einem aktiven Bereich (3), der geeignet ist, im Betrieb Licht abzustrahlen oder zu empfangen, und auf zumindest einem Oberflächenbereich (7) ein mittels Atomlagenabscheidung aufgebrachtes Versiegelungsmaterial (6), das den Oberflächenbereich (7) hermetisch dicht bedeckt, aufweist. Weiterhin wird ein Verfahren zur Herstellung eines optoelektronischen Bauelements angegeben.

Description

  • Es werden ein optoelektronisches Bauelement und ein Verfahren zur Herstellung eines optoelektronischen Bauelements angegeben.
  • Optoelektronische Halbleiterbauelemente wie lichtemittierende Dioden (LEDs), kantenemittierende Laser, vertikalemittierende Laser (VCSELs), Laser-Arrays, Photodioden, Solarzellen, Phototransistoren etc. werden in zunehmendem Maße als Schlüsselkomponenten in der Beleuchtungstechnik, Projektion, Datenspeicherung, Drucktechnik, Energiegewinnung und vielen anderen Anwendungen eingesetzt.
  • Basierend auf den Materialsystemen AlInGaN, InGaAlP und AlGaAs kann für emittierende oder detektierende Halbleiterbauelemente der gesamte Spektralbereich vom Ultravioletten bis ins Infrarote abgedeckt werden.
  • Insbesondere Lichtquellen, die auf den genannten Halbleitersystemen basieren, weisen gegenüber konkurrierenden Lösungsansätzen wie etwa Glühlampen oder Halogenlichtquellen Vorteile hinsichtlich ihrer Kompaktheit und hohen Lebensdauer auf.
  • Innovative technologische Entwicklungen wie beispielsweise die Integration von LED- oder Laser-Projektionseinheiten in einem Mobiltelefon oder in die Hinterleuchtung von Projektionsbildschirmen erfordern dabei immer kompaktere und insbesondere flachere Bauformen, die zudem kostengünstig herstellbar sein sollen. Heutige Technologien stoßen hierbei an ihre Grenzen, da die vom Markt geforderten ultrakompakten, langlebigen und dabei kostengünstig herzustellenden Halbleiterlichtquellen oder -empfänger mit heute üblichen Technologien nicht hinreichend zu realisieren sind.
  • Halbleiterbauelemente, die ungeschützt unter Atmosphärenbedingungen betrieben werden, neigen zu erhöhten Ausfallraten. So konnte durch Untersuchungen nachgewiesen werden, dass Sauerstoff und/oder Feuchtigkeit auf Halbleiteroberflächen zur Degradation der entsprechenden Bauteile führt.
  • Wie in der Veröffentlichung M. Okayasu et al., „Facet oxidation of InGaAs/GaAs strained quantum-well lasers", J. Appl. Phys., Vol. 69, p. 8346 (1991) beispielsweise beschrieben ist, führen bei kantenemittierenden GaAs-Lasern die lichtinduzierte Oxidation der Laserfacette zu Absorptionsverlusten und damit zur thermischen Erwärmung, die schließlich bis zur thermischen Zerstörung der Laserfacette (”catastrophic optical damage”) und damit zum Bauteilausfall führen kann.
  • Bei AlInGaN-Lasern mit einem Emissionsbereich nahe einer Wellenlänge von 400 nm wurde beim Betrieb in Feuchtigkeit eine verstärkte Degradation der Bauteile beobachtet, wie in den Veröffentlichungen V. Kümmler et al., „Gradual facet degradation of (Al,In)GaN quantum well lasers", Appl. Phys. Lett., Vol. 84(16), p. 2989 (2004) und T. Schödl et al., „Facet degradation of (Al,In)GaN heterostructure laser diodes", Phys. Stat. Sol. (a), Vol. 201(12), p. 2635–2638 (2004) beschrieben ist.
  • Untersuchungen mittels Rasterkraftmikroskop („atomic force microscopy”), wie in der Veröffentlichung T. M. Smeeton et al., „Atomic force microscopy of cleaved facets in III-V-Nitride Laser Diodes grown an free-standing GaN substrates", Appl. Phys. Lett., Vol. 88, 041910 (2006) beschrieben ist, haben an degradierten Laserfacetten der Gruppe-III-Nitride die Bildung von Oxidschichten nachgewiesen, deren Dicke von der jeweiligen Zusammensetzung der darunterliegenden Halbleiterschicht abhängt.
  • Um bei LEDs der Materialsysteme AlGaAs, InGaAlP und AlInGaN die störenden Umwelteinflüsse zu verringern, werden diese in der Regel mittels Leitklebern auf Leiterrahmen geklebt und mit einem Silikon- oder Epoxydharz vergossen, wobei jedoch verschiedene Probleme zu Ausfällen führen können. So besteht beispielsweise die Gefahr, dass an Chip- oder Mesakanten, insbesondere im Bereich des pn-Übergangs, Leckstrompfade entstehen, die zu Alterungseffekten oder Ausfällen durch elektrostatische Entladungen, also so genannten ESD-Ausfällen (ESD: „electrostatic discharge”), führen können. Derartige Schäden können beispielsweise durch Migration von Metallpartikeln aus dem Leitkleber hervorgerufen werden.
  • Um diesem Problem bei LEDs zu begegnen, werden häufig die kritischen Seitenflächen der aktiven Zone in so genannter Mesatechnologie geätzt und mittels dielektrischer Passivierungsschichten geschützt. Dabei kommen Beschichtungsverfahren wie Bedampfung, Sputtern oder chemische Abscheidung aus der Gasphase („chemical vapor deposition”, CVD) zum Einsatz.
  • Durch obige üblicherweise verwendete Verfahren abgeschiedene Schichten haben aber beispielsweise den Nachteil, dass es damit nur unzureichend gelingt, steile und teilweise unregelmäßig geformte Flanken von allen Seiten gleichmäßig zu überformen. Zudem weisen die abgeschiedenen Schichten infolge von eingebauten Restgasen, Verunreinigungen oder eingebauten Leerstellen häufig Mikrokavitäten auf. Aufgrund dieser porösen Strukturen von Passivierungs- oder Spiegelschichten können beispielsweise Sauerstoff und Feuchtigkeit an die kritische Halbleiteroberfläche gelangen und zu oben beschriebenen Bauteilausfällen führen
  • Auch bei Halbleiterlasern der gängigen Materialsysteme AlGaAs, InGaAlP und AlInGaN werden in der Regel Entspiegelungsschichten, Passivierungsschichten oder dielektrische hochreflektierende Schichten auf die empfindlichen Laserfacetten aufgebracht. Im Allgemeinen erfolgt diese Beschichtung durch Bedampfung, Sputtern oder chemische Gasphasenabscheidung der Beschichtungsmaterialien, wie etwa in den Veröffentlichungen T. Mukai et al., "Current status and future prospects of GaN-based LEDs and LDs", Phys. Stat. Sol (a), Vol. 201(12), p. 2712–2716 (2004) und S. Ito et. al., "AlGaInN violet laser diodes grown an GaN substrates with low aspect ratio", Phys. Stat. Sol. (a), Vol. 200(1), p. 131–134 (2003) beschrieben ist.
  • Um Ausfälle durch Feuchtigkeit oder Sauerstoff bei Laserdioden zu vermeiden, werden beispielsweise AlInGaN-Laserdioden in hermetisch dichte TO-basierte Gehäuse wie etwa in die Gehäusetypen T038, T056 und T090 unter Schutzgas eingepackt. Nachteilig an diesem Verfahren ist einerseits der hohe, mit Mehrkosten verbundene Montageaufwand und andererseits das Risiko, dass durch Undichtigkeiten des Gehäuses und/oder Restfeuchte im Gehäuse ein Schaden und damit ein Ausfall der Laserdiode nicht verhindert werden kann.
  • Eine solche kostenintensive und häufig unzureichende Maßnahme, Laserdioden in ein hermetisch dichtes Gehäuse zu verpacken, um damit die Bauteilstabilität zu erhöhen, weist als zusätzlichen erheblichen Nachteil auf, dass damit eine begrenzte Kompaktheit hinsichtlich Bauformgröße und eine geringe Flexibilität hinsichtlich Integration anderer optischer Komponenten verbunden ist.
  • Zumindest eine Aufgabe von bestimmten Ausführungsformen der vorliegenden Erfindung ist es daher, ein optoelektronisches Bauelement anzugeben, bei dem oben genannte Nachteile vermieden werden können. Eine weitere Aufgabe von bestimmten Ausführungsformen ist es, ein Verfahren zur Herstellung eines optoelektronischen Bauelements anzugeben.
  • Diese Aufgaben werden durch einen Gegenstand und ein Verfahren mit den Merkmalen der unabhängigen Patentansprüche gelöst. Vorteilhafte Ausführungsformen und Weiterbildungen des Gegenstands und des Verfahrens sind in den abhängigen Ansprüchen gekennzeichnet und gehen weiterhin aus der nachfolgenden Beschreibung und den Zeichnungen hervor.
  • Gemäß zumindest einer Ausführungsform weist ein optoelektronisches Bauelement insbesondere zumindest ein anorganisches optoelektronisch aktives Halbleiterbauelement mit einem aktiven Bereich auf, der geeignet ist, im Betrieb Licht abzustrahlen oder zu empfangen. Das Halbleiterbauelement weist zumindest einen Oberflächenbereich auf, auf dem mittels Atomlagenabscheidung ein Versiegelungsmaterial aufgebracht ist, das den Oberflächenbereich hermetisch dicht bedeckt.
  • Hier und im Folgenden bedeutet Licht insbesondere elektromagnetische Strahlung in einem ultravioletten bis infraroten Spektralbereich, also beispielsweise, aber nicht ausschließlich, in einem sichtbaren Spektralbereich.
  • Das anorganische optoelektronisch aktive Halbleiterbauelement kann insbesondere im Betrieb Licht abstrahlen und dazu eine lichtemittierende Diode (LED), einen kantenemittierenden Halbleiterlaser, einen vertikalemittierenden Halbleiterlaser (VCSEL), ein Laser-Array oder eine Mehrzahl oder Kombination daraus aufweisen oder eines der genannten Bauelemente sein. Alternativ oder zusätzlich kann das anorganische optoelektronisch aktive Halbleiterbauelement im Betrieb Licht empfangen und dazu eine Fotodiode, eine Solarzelle, ein Solarzellpaneel, einen Phototransistor oder eine Mehrzahl oder Kombination daraus aufweisen oder eines der genannten Bauelemente sein. Das Halbleiterbauelement kann dazu eine oder mehrere funktionelle Halbleiterschichtenfolgen aus einem binären, ternären oder quaternären III-V-Verbindungshalbleitersystem ausgewählt aus den Materialgruppen AlGaAs, InGaAlP, AlInGaN oder aus einen II-VI-Verbindungshalbleitersystem oder einem sonstigen Halbleitermaterial aufweisen. Die Halbleiterschichtenfolge kann zumindest einen Licht emittierenden oder Licht detektierenden aktiven Bereich wie etwa einem pn-Übergang, einer Doppelheterostruktur, einer Einfach-Quantentopfstruktur (SQW-Struktur) oder einer Mehrfach-Quantentopfstruktur (MQW-Struktur) aufweisen sowie elektrische Kontaktschichten wie etwa Metallschichten. Derartige Halbleiterschichtenfolgen und Strukturen sind aus dem Stand der Technik bekannt und werden daher hier nicht weiter ausgeführt.
  • Der Oberflächenbereich, auf den das Versiegelungsmaterial aufgebracht ist, kann insbesondere beispielsweise eine Laserfacette bei einem als Halbleiterlaser ausgeführten Halbleiterbauelement oder auch einen freigelegten pn-Übergang einer LED, einer Laserdiode oder eine Fotodiode umfassen, die besonders empfindlich gegenüber Umwelteinflüssen und sonstigen Alterungseffekten sind.
  • Durch das Versiegelungsmaterial wird der Oberflächenbereich hermetisch dicht bedeckt und dadurch versiegelt und verkapselt. Das kann bedeuten, dass beispielsweise Feuchtigkeit und/oder Sauerstoff die Verkapselungsanordnung nicht durchdringen können. Insbesondere kann das Versiegelungsmaterial eine hermetisch dichte Versiegelungsschicht auf dem Oberflächenbereich des Halbleiterbauelements bilden, die das Halbleiterbauelement vor Feuchtigkeit und/oder Sauerstoff derart schützt, dass Feuchtigkeit und/oder Sauerstoff aus der Umgebungsatmosphäre nicht über den Oberflächenbereich in das Halbleiterbauelement eindringen und das Halbleiterbauelement in seiner Funktionsfähigkeit und/oder Zusammensetzung beeinträchtigen und schädigen kann. Neben dem Schutz vor Feuchtigkeit und/oder Sauerstoff kann das Versiegelungsmaterial auch einen Schutz durch eine wirksame Barriere gegen andere Umwelteinflüsse und insbesondere weitere atomare oder molekulare Materialien bieten.
  • Weiterhin kann das mittels Atomlagenabscheidung aufgebrachte hermetisch dichte Versiegelungsmaterial im Vergleich zu mittels anderen Verfahren wie etwa CVD, Sputtern oder Aufdampfen aufgebrachten Schichten bei vergleichbarer Dicke und Materialien eine erhöhte mechanische Festigkeit aufweisen und damit beispielsweise einen erhöhten Schutz gegen mechanische Einwirkungen wie etwa Kratzer bilden.
  • Beim Verfahren der Atomlagenabscheidung („atomic layer deposition”, ALD) wird eine Schichtbildung aus dem Versiegelungsmaterial auf einer Oberfläche oder einem Oberflächenbereich des Halbleiterbauelements durch eine chemische Reaktion von mindestens zwei gasförmig bereitgestellten Ausgangsstoffen oder -verbindungen („percursor”) ermöglicht. Im Vergleich zu herkömmlichen CVD-Verfahren werden bei der Atomlagenabscheidung die Ausgangsverbindungen zyklisch nacheinander in eine Reaktionskammer eingelassen. Dabei wird zuerst eine erste von den zumindest zwei gasförmigen Ausgangverbindungen dem Volumen der Reaktionskammer zugeführt, im dem das Halbleiterbauelement bereitgestellt wird. Die erste Ausgangsverbindung kann auf dem zumindest einen Oberflächenbereich adsorbieren. Insbesondere kann es dabei vorteilhaft sein, wenn die Moleküle der ersten Ausgangsverbindung unregelmäßig und ohne eine Fernordnung auf dem Oberflächenbereich adsorbieren und somit eine zumindest teilweise amorphe Bedeckung bilden. Nach einer bevorzugt vollständigen oder nahezu vollständigen Bedeckung des zumindest einen Oberflächenbereichs mit der ersten Ausgangsverbindung kann eine zweite der zumindest zwei Ausgangsverbindungen zugeführt werden. Die zweite Ausgangsverbindung kann mit der an dem Oberflächenbereich adsorbierten ersten Ausgangsverbindung reagieren, wodurch eine Submonolage oder maximal eine Monolage des Versiegelungsmaterials ausgebildet werden kann. Danach wird wiederum die erste Ausgangsverbindung zugeleitet, die sich auf der sich gebildeten Submonolage oder Monolage und gegebenenfalls noch auf frei gebliebenen Bereichen des zumindest eines Oberflächenbereichs ablagern kann. Durch eine weitere Zuführung der zweiten Ausgangsverbindung kann eine weitere Submonolage oder Monolage hergestellt werden. Zwischen den Gaseinlässen der Ausgangsverbindungen kann die Reaktionskammer mit einem Reinigungsgas, insbesondere einem Inertgas wie etwa Argon, gespült werden, so dass sich vor jedem Einlass einer Ausgangsverbindung auf vorteilhafte Weise keine vorherige Ausgangsverbindung mehr in der Reaktionskammer befindet. Auf diese Weise können die Teilreaktionen klar voneinander getrennt und auf den zumindest einen Oberflächenbereich begrenzt werden. Ein wesentliches Merkmal der Atomlagenabscheidung ist damit der selbstbegrenzende Charakter der Teilreaktion, was bedeutet, dass die Ausgangsverbindung einer Teilreaktion nicht mit sich selbst oder Liganden von sich selbst reagiert, was das Schichtwachstum einer Teilreaktion auch bei beliebig langer Zeit und Gasmenge auf maximal eine Monolage des Versiegelungsmaterials auf dem zumindest einen Oberflächenbereich begrenzt. Je nach Verfahrensparametern und Reaktionskammer sowie in Abhängigkeit vom Material des Versiegelungsmaterials beziehungsweise der Ausgangsverbindungen kann ein Zyklus zwischen einigen Millisekunden und einigen Sekunden dauern, wobei dann pro Zyklus eine etwa 0,1 bis etwa 3 Ångström dicke Schicht aus dem Versiegelungsmaterial erzeugt werden kann.
  • Das Versiegelungsmaterial kann mittels der Atomlagenabscheidung mit einer Dicke von größer oder gleich 1 Nanometer, bevorzugt von größer oder gleich 5 Nanometer und besonders bevorzugt von größer oder gleich 10 Nanometer sowie kleiner oder gleich 500 nm aufgebracht werden. Insbesondere kann das Versiegelungsmaterial eine Dicke von kleiner oder gleich 200 Nanometer, bevorzugt kleiner oder gleich 100 Nanometer und besonders bevorzugt von kleiner oder gleich 50 Nanometer aufweisen. Das kann bedeuten, dass das Versiegelungsmaterial eine Schicht aus größer oder gleich 1 Monolage, bevorzugt größer oder gleich 10 Monolagen und kleiner oder gleich 5000 Monolagen bildet. Durch die hohe Dichte und Schichtqualität, mit der das Versiegelungsmaterial aufgebracht wird, kann eine solche Dicke ausreichend sein, um einen wirkungsvollen Schutz vor Feuchtigkeit und/oder Sauerstoff für den darunter liegenden zumindest einen Oberflächenbereich des Halbleiterbauelements zu gewährleisten. Je geringer die Dicke des Versiegelungsmaterials ist, desto geringer sind der Zeit- und Materialaufwand zur Herstellung der Schicht aus dem Versiegelungsmaterial, wodurch sich eine hohe Wirtschaftlichkeit ergeben kann. Je dicker die Schicht aus dem Versiegelungsmaterial ist, desto widerstandsfähiger kann das Versiegelungsmaterial beispielsweise gegenüber mechanischen Beeinträchtigungen sein und desto größer kann die Beständigkeit der hermetischen Verkapselungseigenschaft des Versiegelungsmaterials sein.
  • Das wie vorab beschrieben aufgebrachte und den zumindest einen Oberflächenbereich bedeckende Versiegelungsmaterial weist den Vorteil auf, dass die Schichtdicke der so erzeugten Versiegelungsschicht nur von der Zahl der Reaktionszyklen abhängt, was eine exakte und einfache Steuerung der Schichtdicke ermöglicht. Weiterhin ergeben sich mit Vorteil nur geringe Anforderungen an die Homogenität des jeweiligen Gasflusses, mit denen die Ausgangsverbindungen der Reaktionskammer zugeleitet werden, so dass das Versiegelungsmaterial mit besonderem Vorteil homogen und gleichmäßig insbesondere auch auf großen Flächen aufgebracht werden kann. Durch die separate Zugabe und Dosierung der Ausgangsverbindungen werden Reaktionen bereits in der Gasphase verhindert, so dass auch hochreaktive Ausgangsverbindungen eingesetzt werden können, die beispielsweise bei Verfahren wie Aufdampfen oder CVD nicht verwendet werden können. Durch die oben beschriebene Abfolge und feste Dosierung bleibt jedem Reaktionsschritt genügend Zeit zur Vervollständigung, was mit Vorteil hochreine Schichten aus dem Versiegelungsmaterial auch bei relativ niedrigen Prozesstemperaturen ermöglicht. Weiterhin findet die Adsorption der ersten Ausgangsverbindung und die nachfolgende chemische Reaktion mit der zweiten Ausgangsverbindung auf der gesamten den Gasen zugänglichen Oberfläche statt, so dass diese im Wesentlichen unabhängig von ihrer geometrischen Beschaffenheit und eventuell vorhandenen Partikeln, Öffnungen wie etwa sogenannten Pin-Holes und Löchern mittels der aufeinanderfolgenden Reaktionszyklen zunehmend überformt und abgedichtet.
  • Weiterhin kann das Versiegelungsmaterial im Vergleich zu mittels anderen Verfahren wie Sputtern, Aufdampfen oder CVD hergestellten Schichten defektfrei auf dem zumindest einen Oberflächenbereich hergestellt werden. Das bedeutet, dass beispielsweise keine so genannten Pin-Holes oder Mikrokanäle im Versiegelungsmaterial vorhanden sind, durch die Feuchtigkeit und/oder Sauerstoff und/oder andere atomare oder molekulare Materialien durch das Versiegelungsmaterial zum zumindest einen Oberflächenbereich migrieren können.
  • Das Versiegelungsmaterial ist bevorzugt elektrisch isolierend und optisch transparent und kann beispielsweise ein Oxid, Nitrid oder Oxinitrid, beispielsweise mit einem oder mehreren ausgewählt aus Aluminium, Silizium, Titan, Zirkon, Tantal und Hafnium aufweisen. Insbesondere kann das Versiegelungsmaterial eines oder mehrere der folgenden Materialien aufweisen: Al2O3, SiO2, Si3N4, TiO2, ZrO2, Ta2O5, HfO2, Y2O3. Als Ausgangsverbindungen eigenen sich beispielsweise metallorganische Verbindungen oder Hydride der genannten Materialien sowie beispielsweise Ammoniak, Lachgas oder Wasser als Ausgangsverbindung für Sauerstoff beziehungsweise Stickstoff.
  • Um eine möglichst effektive Verkapselung des Halbleiterbauelements durch das Versiegelungsmaterial zu erreichen, kann es vorteilhaft sein, wenn der zumindest eine Oberflächenbereich, den das Versiegelungsmaterial bedeckt, eine oder mehrere Ober-, Unter- und/oder Seitenflächen des Halbleiterbauelements umfasst.
  • Weiterhin kann das Halbleiterbauelement zumindest eine elektrische Kontaktschicht aufweisen, die dazu geeignet ist, das Halbleiterbauelement elektrisch anzuschließen. Die elektrische Kontaktschicht kann beispielsweise eine oder mehrere Metallschichten umfassen oder sein. Der zumindest eine Oberflächenbereich kann dabei alle freiliegenden Oberflächen des Halbleiterbauelements bis auf die Kontaktschicht oder bis auf einen Teilbereich der Kontaktschicht umfassen. Mit anderen Worten kann das Versiegelungsmaterial dabei alle freiliegenden Oberflächen des Halbleiterbauelements bis auf die Kontaktschicht oder bis auf einen Teilbereich der Kontaktschicht gänzlich bedecken. Dadurch kann eine Versiegelung und Verkapselung der freiliegenden Oberflächen des Halbleiterbauelements erreicht werden, wobei die elektrische Kontaktschicht nach dem Aufbringen des Versiegelungsmaterials noch elektrisch kontaktierbar ist.
  • Als freiliegende Oberflächen werden hier und im Folgenden solche Oberflächen und Oberflächenbereiche bezeichnet, die nach Fertigstellung des optoelektronischen Bauelements Kontakt mit der Umgebung in der Form haben können, dass beispielsweise atomare oder molekulare Stoffe aus der Umgebung, etwa Sauerstoff und Feuchtigkeit, an die Oberfläche gelangen können. Daher kann auch eine Oberfläche oder ein Oberflächenbereich, der von einer nicht hermetisch dichten Schicht, etwa einer sauerstoff- und/oder wasserdurchlässigen Kunststoffschicht bedeckt ist, vorliegend unter den Begriff freiliegend fallen. Insbesondere ist eine Oberfläche oder ein Oberflächenbereich dann nicht freiliegend im hier verwendeten Sinn, wenn das optoelektronische Bauelement einen Träger aufweist und die Oberfläche oder der Oberflächenbereich zur Montage des Halbleiterbauelements auf einen Träger dient und somit als Montagefläche ausgebildet ist.
  • Insbesondere kann das Halbleiterbauelement mit einer Montagefläche auf einem Träger aufgebracht sein. Der Träger kann beispielsweise eine Wärmesenke, eine Leiterplatte, einen Leiterrahmen, einen Gehäusekörper oder eine Kombination daraus aufweisen oder sein. Das Halbleiterbauelement kann mittels der Montagefläche auf dem Träger mechanisch montiert sein, beispielsweise mittels Löten, anodischem Bonden oder Kleben. Zusätzlich kann das Halbleiterbauelement über die Montagefläche auch elektrisch mit dem Träger verbunden sein, wobei die Montagefläche dann zusätzlich als elektrische Kontaktschicht ausgebildet sein kann.
  • Bei einem Halbleiterbauelement, das auf einem Träger aufgebracht ist, kann der zumindest eine Oberflächenbereich, der vom Versiegelungsmaterial hermetisch dicht bedeckt ist, alle freiliegenden Oberflächen des Halbleiterbauelements, insbesondere alle Oberflächen außer der Montagefläche, umfassen, so dass das Versiegelungsmaterial alle freiliegenden Oberflächen des Halbleiterbauelements bedeckt. In dieser Ausführungsform ist das Halbleiterbauelement allseitig bis auf die Montagefläche vom Versiegelungsmaterial umschlossen, so dass eine effektive Verkapselung des Halbleiterbauelements ermöglicht wird.
  • Weiterhin kann das Halbleiterbauelement zusätzlich über ein elektrisches Kontaktelement mit dem Träger verbunden sein. Dazu kann das Halbleiterbauelement auf einer von der Montagefläche verschiedenen Oberfläche eine elektrische Kontaktschicht aufweisen, an die das elektrische Kontaktelement angeschlossen ist. Das elektrische Kontaktelement kann beispielsweise ein Bondraht oder eine Metallschicht sein. Das elektrische Kontaktelement kann weiterhin mit besonderem Vorteil zusammen mit der elektrischen Kontaktschicht des Halbleiterbauelements vom Versiegelungsmaterial bedeckt sein.
  • Weiterhin kann das Versiegelungsmaterial zumindest einen Teil einer Oberfläche des Trägers bedecken. Insbesondere kann sich dabei das Versiegelungsmaterial zusammenhängend von der Oberfläche des Trägers auf den zumindest einen Oberflächenbereich des Halbleiterbauelements erstrecken, so dass das Versiegelungsmaterial auch den Montagebereich zwischen dem Halbleiterbauelement und dem Träger bedecken kann.
  • Weiterhin kann der Träger einen elektrischen Anschlussbereich aufweisen, mit dem das optoelektronische Bauelement beispielsweise an eine Steuerschaltung oder eine Stromversorgung angeschlossen werden kann. Das Versiegelungsmaterial kann dabei alle freiliegenden Oberflächen des Halbleiterbauelements und des Trägers bis auf den Anschlussbereich des Trägers bedecken, so dass der Träger zusammen mit dem Halbleiterbauelement auf allen Oberflächen bis auf den Anschlussbereich des Trägers hermetisch dicht mit dem Versiegelungsmaterial bedeckt ist.
  • Weiterhin können das Halbleiterbauelement und das Versiegelungsmaterial zumindest teilweise mit einem Gehäusematerial umhüllt sein. Das Gehäusematerial kann beispielsweise ein Kunststoff und insbesondere ein transparenter Kunststoff sein. Da das Versiegelungsmaterial den zumindest einen Oberflächenbereich des Halbleiterbauelements hermetisch dicht bedeckt, ist es mit Vorteil möglich, dass das Gehäusematerial selbst nicht hermetisch dicht ist und allein nach anderen Gesichtspunkten wie etwa optischen Eigenschaften und/oder mechanischen Eigenschaften ausgewählt werden kann. Insbesondere kann zusätzlich auch der Träger mit dem Gehäusematerial zumindest teilweise umformt sein.
  • Weiterhin kann das optoelektronische Bauelement eine Mehrzahl von anorganischen optoelektronisch aktiven Halbleiterbauelementen und zusätzlich oder alternativ eines oder eine Mehrzahl von weiteren elektronischen Komponenten aufweisen. Das Versiegelungsmaterial kann dabei auf jeweils zumindest einem Oberflächenbereich eines jeden der Mehrzahl von Halbleiterbauelementen und/oder der elektronischen Komponenten aufgebracht sein und dabei die Mehrzahl der Halbleiterbauelemente und/oder elektronischen Komponenten gemeinsam verkapseln. Insbesondere können die Mehrzahl der Halbleiterbauelemente und/oder der weiteren elektronischen Komponenten auf dem Träger mit einer zusammenhängenden, geschlossen Schicht aus dem Versiegelungsmaterial bedeckt und somit verkapselt sein. Alternativ dazu kann die zusammenhängende Schicht aus dem Versiegelungsmaterial Öffnungen über elektrischen Kontaktschichten der Halbleiterbauelemente oder elektrischen Anschlussbereichen auf dem Träger aufweisen, um eine elektrische Kontaktierung nach dem Aufbringen des Versiegelungsmaterials zu ermöglichen.
  • Das Halbleiterbauelement kann weiterhin im zumindest einen Oberflächenbereich zumindest eine Mikroöffnung aufweisen. Eine solche Mikroöffnung kann beispielsweise durch ein so genanntes Pin-Hole, einen Mikrokanal, eine Pore oder eine Versetzung, etwa eine Schraubenversetzung, im Kristallgefüge angrenzend an den Oberflächenbereich gebildet sein. Solche Mikroöffnungen beziehungsweise schmale Löcher können aufgrund verschiedener Ursachen bei der Herstellung des Halbleiterbauelements entstehen und sind daher technisch oft nicht vermeidbar, etwa durch nicht perfekte Gitteranpassungen zwischen epitaktisch aufgebrachten Schichten und einem Aufwachssubstrat oder zwischen verschiedenen epitaktisch aufgebrachten Schichten. Auch Substrate können herstellungsbedingt Mikroöffnungen aufweisen und beispielsweise von Mikrokanälen durchzogen sein. Derartige Mikroöffnungen im Halbleiterbauelement stellen bei herkömmlichen Bauelementen ein erhöhtes Ausfallrisiko dar, da durch die Mikrokanäle schädliche Gase oder auch Dotierstoffe oder Metalle in das Halbleiterbauelement hinein oder innerhalb dieses beispielsweise in den aktiven Bereich migrieren können und zu Sperrstromanstiegen oder Alterungsausfällen führen können. Das Versiegelungsmaterial auf dem zumindest einen Oberflächenbereich mit den Mikroöffnungen kann diese versiegeln und somit eine Atom- oder Molekülmigration innerhalb der Mikroöffnungen verhindern. Dies kann mit Vorteil dadurch möglich sein, dass durch die Atomlagenabscheidung eine homogene Abscheidung des Versiegelungsmaterials auch auf steilen Flanken und Vertiefungen möglich ist, insbesondere auch bei Kanälen oder Poren, die ein Verhältnis von Öffnungsgröße zu Tiefe von bis zu 1:100 aufweisen und bei denen auch im tiefsten Punkt des Kanals oder der Pore eine Schicht mit einer vergleichbaren Dicke wie an der Oberfläche im Bereich der Öffnung abgeschieden werden kann. Insbesondere kann, wie vorab beschrieben, der Oberflächenbereich mit der zumindest einen Mikroöffnung Teil einer Oberfläche eines Substrats oder einer epitaktisch gewachsenen Schicht sein.
  • Weiterhin kann die Halbleiterschichtenfolge eine Passivierungsschicht und/oder eine Aufwachsschutzschicht aufweisen. Der Oberflächenbereich mit der zumindest einen Mikroöffnung kann dabei Teil einer Oberfläche der Passivierungsschicht und/oder der Aufwachsschutzschicht sein, der durch das Versiegelungsmaterial hermetisch dicht versiegelt wird.
  • Passivierungsschichten weisen häufig eine hohe Porosität und oft auch Mikrokanäle auf, was beispielsweise am verwendeten Beschichtungsverfahren zur Aufbringung der Passivierungsschicht selbst liegen kann, beispielsweise wenn die mittlere freie Weglänge der zu beschichtenden Teilchen beim Beschichtungsprozess zu gering ist, um eine perfekte Packungsdichte zu erzeugen. Zudem können auch Restgase wie etwa Sauerstoff in der Beschichtungskammer zur Abscheidung poröser Strukturen in der Passivierungsschicht führen. Löcher beziehungsweise Mikroöffnungen in einer Passivierungsschicht auf Seitenflächen und/oder auf einer Lichtauskoppelfläche beziehungsweise einer Laserfacette des Halbleiterbauelements können durch die Gefahr der Migration von Metall ein hohes Ausfallrisiko bergen, da die damit verbundene Feldüberhöhung zu einer Zerstörung des Halbleiterbauelements im Betrieb führen kann. Zudem könne durch derartige Kavitäten, die durch die Mikroöffnungen gebildet werden, Feuchtigkeit, Sauerstoff und andere schädigende Gase an die Oberfläche des Halbleiterbauelements gelangen und beispielsweise zu einer Degradation der Bauelementspannung oder der optischen Leistung führen. Durch das Versiegelungsmaterial auf der Passivierungsschicht können solche Risiken vermieden werden.
  • Eine Aufwachsschutzschicht kann beispielsweise zur Strukturierung der Halbleiterschichtenfolge des Halbleiterbauelements durch epitaktisches Überwachsen geeignet sein, wodurch mit Vorteil Strukturen in selbstjustierender Form hergestellt werden können. So kann beispielsweise die Herstellung von schmalen Laserstegen mit optimaler Tiefe dadurch erreicht werden, dass das epitaktische Wachstum nur bis zu einer definierten Schicht durchgeführt wird und nach dem Aufbringen einer strukturieren Aufwachsschutzschicht mit einer für den Steg geeigneten Öffnung innerhalb der Öffnung weiter aufgewachsen wird. Weist die Aufwachsschutzschicht Mikroöffnungen auf, so kann es in diesen zu einem unkontrollierten Kristallwachstum kommen, bei dem so genannte parasitäre Kristalle auf, die eine schlechte Überformbarkeit, Leckströme und einen Bauelementausfall zur Folge haben können. Durch das Versiegelungsmaterial auf der Aufwachsschutzschicht kann ein solches Risiko vermieden werden.
  • Der Oberflächenbereich kann weiterhin zumindest teilweise abgeschattet sein. Das kann bedeuten, dass der Oberflächenbereich geometrisch derart ausgeformt ist, dass er zumindest teilweise für im Stand der Technik üblicherweise verwendete gerichtete Aufbringverfahren wie etwa Aufdampfen oder Sputtern nicht direkt zugänglich ist. Daher werden bei solchen Verfahren geometrisch abgeschattete Bereiche entweder gar nicht oder wesentlich dünner beschichtet. Insbesondere kann der Oberflächenbereich beispielsweise Teil einer Struktur auf einer Oberfläche des Halbleiterbauelements sein, die eine Taillierung oder Einbuchtungen entlang der Erstreckungsebene der Oberfläche aufweist, etwa eine Pilzstruktur oder eine auf der Spitze stehende Keilstruktur. Weiterhin kann ein abgeschatteter Bereich auch durch Kavitäten oder Spalten gebildet sein. Durch den oben beschriebenen Verfahrensverlauf bei der Atomlagenabscheidung kann das Versiegelungsmaterial homogen und mit gleichmäßiger Dicke auf auch solchen abgeschatteten Oberflächenbereichen aufgebracht werden, da mit diesem Verfahren unabhängig von der Geometrie des Oberflächenbereichs der zu beschichtenden Strukturen beziehungsweise des zu beschichtenden Halbleiterbauelements eine gleichmäßige Aufbringung des Versiegelungsmaterials möglich ist, insbesondere auch in schmalen Spalten und Kavitäten. Diese Vorteile können sich beim Aufbringen des Versiegelungsmaterials im Chipprozess, im Waferverbund von fertig prozessierten Halbleiterbauelementen, bei vereinzelten Halbleiterbauelementen und bei montierten Halbleiterbauelementen ergeben.
  • Zur Herstellung der anorganischen optoelektronisch aktiven Halbleiterbauelemente kann ein Halbleiterwafer bereitgestellt werden, auf dem eine Halbleiterschichtenfolge mit dem aktiven Bereich epitaktisch abgeschieden wird. Die Halbleiterschichtenfolge kann weiterhin auch mit elektrischen Kontaktschichten versehen werden. Weiterhin kann die Halbleiterschichtenfolge durch Ätzen in einzelne Bereiche strukturiert werden, die nach dem Vereinzeln und Herauslösen aus dem so gebildeten Halbleiterschichtverbund die Halbleiterbauelemente bilden. Ein derartiger Halbleiterschichtverbund von noch nicht vereinzelten Halbleiterbauelementen wird auch als Waferverbund bezeichnet.
  • Bei einem Verfahren zur Herstellung eines optoelektronischen Bauelements mit einem Halbleiterbauelement gemäß den vorherigen Ausführungsformen und mit einem oder mehreren der vorab genannten Merkmalen wird der Halbleiterschichtverbund zunächst in einzelne Halbleiterbauelemente vereinzelt, auf denen dann das Versiegelungsmaterial mittels Atomlagenabscheidung aufgebracht wird.
  • Bei einem weiteren Verfahren zur Herstellung eines optoelektronischen Bauelements mit einem Halbleiterbauelement gemäß den vorherigen Ausführungsformen und mit einem oder mehreren der vorab genannten Merkmalen wird das Versiegelungsmaterial mittels Atomlagenabscheidung auf einen Halbleiterschichtverbund aufgebracht, der danach in eine Mehrzahl von Halbleiterbauelementen vereinzelt wird. Dadurch weist jedes der Halbleiterbauelemente direkt nach dem Vereinzeln bereits auf einem Oberflächenbereich das Versiegelungsmaterial auf.
  • Bei dem Halbleiterschichtverbund kann es sich beispielsweise um einen vorab beschriebenen Waferverbund handeln. Nach dem Aufwachsen der Halbleiterschichtenfolge und/oder nach einem Ätzschritt können Oberflächenbereiche im Waferverbund freiliegen, die durch das Aufbringen des Versiegelungsmaterials geschützt und versiegelt werden können. Vor dem Vereinzeln des Waferverbunds können so bereits empfindliche Oberflächen und Oberflächenbereiche von optoelektronisch aktiven Halbleiterbauelementen wie beispielsweise LEDs, Laserdioden oder Fotodioden durch das Aufbringen des Versiegelungsmaterials geschützt werden. Nach dem Aufbringen des Versiegelungsmaterials können so bereits an den kritischen Oberflächen versiegelte Halbleiterbauelemente durch das Vereinzeln, beispielsweise durch Sägen, durch Brechen oder durch Ätzen erhalten werden.
  • Weiterhin kann der Waferverbund vor dem Vereinzeln auf einen Trägerverbund aufgebracht werden, der beispielsweise Wärmesenken für die späteren Halbleiterbauelemente oder andere, vorab genannte Träger umfasst. Danach kann im Waferverbund das Versiegelungsmaterial aufgebracht werden und die einzelnen Bereiche, die die späteren Halbleiterbauelemente bilden, können gezielt vermessen und getestet werden. Danach kann das Gesamtsystem vereinzelt werden, wobei dadurch bereits auf Trägern montierte Halbleiterbauelemente mit aufgebrachtem Versiegelungsmaterial erhalten werden können. Durch einen solchen so genannten Batch-Prozess im Rahmen der Herstellung eines optoelektronischen Bauelements ist es möglich, eine Vielzahl von optoelektronischen Bauelementen besonders kostengünstig herzustellen, da das Hantieren mit den einzelnen Halbleiterbauelementen auf ein Minimum reduziert werden kann.
  • Bei dem Halbleiterschichtverbund kann es sich auch beispielsweise um einen so genannten Barrenverbund von Laserdioden handeln. Dabei wird eine im Waferverbund hergestellte Halbleiterschichtenfolge geeignet in Barren gespalten, um an den Spaltflächen Laserfacetten zu erzeugen. Auf die Laserfacetten kann dann das Versiegelungsmaterial abgeschiedene werden. Bei bereits im Waferverbund trockengeätzten Laserfacetten kann es auch möglich sein, die Laserfacetten bereits wie oben beschrieben im Waferverbund mit dem Versiegelungsmaterial zu beschichten.
  • Bei einem weiteren Verfahren zur Herstellung eines optoelektronischen Bauelements mit einem Halbleiterbauelement gemäß den vorherigen Ausführungsformen und mit einem oder mehreren der vorab genannten Merkmalen wird das Halbleiterbauelement auf einem Träger montiert. Danach wird das Versiegelungsmaterial mittels Atomlagenabscheidung abgeschieden. Der Träger kann dabei eine Wärmesenke, ein Gehäusebauteil, einen Leiterrahmen oder eine Kombination daraus umfassen oder sein. Besonders vorteilhaft kann es sein, wenn das Halbleiterbauelement auf dem Träger auch elektrisch angeschlossen wird, beispielsweise mittels einer die Montagefläche bildenden elektrischen Kontaktschicht und/oder mittels eines elektrischen Kontaktelements, etwa einer Metallschicht oder einem Bonddraht, wie oben beschrieben ist. Dabei können mit Vorteil alle freiliegenden Oberflächen des Halbleiterbauelements zusammen mit zumindest einem Teil der Oberfläche des Trägers und gegebenenfalls dem elektrischen Kontaktelement mit dem Versiegelungsmaterial bedeckt werden, um eine effektive Verkapselung und Versiegelung zu erreichen, da dadurch in einem Versiegelungsschritt alle kritischen Grenz- und Oberflächen des Halbleiterbauelements, beispielsweise eine Facette, Seitenkanten und/oder freiliegende Chipoberflächen, gleichzeitig geschützt werden können. Besonders vorteilhaft ist dabei auch, dass keine entsprechenden Fenster für den elektrischen Anschluss des Halbleiterbauelements, etwa durch Bonden oder Löten, beispielsweise mittels einer Maskentechnik vorgesehen und/oder nach dem Aufbringen des Versiegelungsmaterials etwa durch Ätzen wieder freigelegt werden müssen da das elektrische Kontaktieren bereits erfolgt ist.
  • Die hier beschriebenen anorganischen optoelektronisch aktiven Halbleiterbauelemente können durch das mittels Atomlagenabscheidung aufgebrachte Versiegelungsmaterial gegen Umwelteinflüsse resistent gemacht werden und so beispielsweise gegen mechanische Belastungen wie etwa Kratzer, Feuchtigkeit und/oder schädigende Gase wie etwa Sauerstoff geschützt werden. Dies ist mit den hier beschriebenen Verfahren mit Vorteil kostengünstig möglich. Dadurch können kostengünstige, innovative, ultrakompakte und alterungsstabile optoelektronische Bauelemente ermöglicht werden.
  • Insbesondere kann es bei den vorab beschriebenen Ausführungsformen des optoelektronischen Bauelements und des Verfahrens zur Herstellung des optoelektronischen Bauelements möglich sein, infolge des mittels Atomlagenabscheidung aufgebrachten Versiegelungsmaterials auf im Stand der Technik üblicherweise verwendete, mit Schutzgas befüllte Gehäuse zu verzichten und damit einerseits ein wesentliches Kosteneinsparungspotential und andererseits ein Verhindern von Bauelement zerstörenden Fehlerquellen wie etwa Restfeuchte im Gehäuse oder Undichtigkeiten zu erreichen. Weiterhin kann es möglich sein, dass neu innovative Bauformen ermöglicht werden, die aufgrund des Verzichts auf die Schutzgasverkappung ein hohes Maß an Flexibilität bezogen auf die jeweilige Anwendung gestatten. Insbesondere können optoelektronische Bauelemente mit äußerst kompakter, flacher Bauform ermöglicht werden, die beispielsweise geeignet sein können, in Mobiltelefonen als Projektionslaser oder zur Hinterleuchtung von Projektionseinheiten eingebaut zu werden.
  • Weitere Vorteile und vorteilhafte Ausführungsformen und Weiterbildungen ergeben sich aus den im Folgenden in Verbindung mit den 1A bis 6E beschriebenen Ausführungsformen.
  • Es zeigen:
  • 1A bis 1D eine schematische Darstellung eines Verfahrens zur Herstellung eines optoelektronischen Bauelements gemäß einem Ausführungsbeispiel,
  • 2A bis 3 schematische Darstellungen von Verfahrensschritten von Verfahren zur Herstellung von optoelektronischen Bauelementen gemäß weiteren Ausführungsbeispielen,
  • 4 bis 5B schematische Darstellungen von optoelektronischen Bauelementen gemäß weiteren Ausführungsbeispielen,
  • 6 bis 8 schematische Darstellungen von Halbleiterbauelementen für optoelektronische Bauelemente gemäß weiteren Ausführungsbeispielen und
  • 9 bis 13 schematische Darstellungen von optoelektronischen Bauelementen gemäß weiteren Ausführungsbeispielen.
  • In den Ausführungsbeispielen und Figuren können gleiche oder gleich wirkende Bestandteile jeweils mit den gleichen Bezugszeichen versehen sein. Die dargestellten Elemente und deren Größenverhältnisse untereinander sind grundsätzlich nicht als maßstabsgerecht anzusehen, vielmehr können einzelne Elemente, wie zum Beispiel Schichten, Bauteile, Bauelemente und Bereiche, zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben dick oder groß dimensioniert dargestellt sein.
  • In den 1A bis 1D ist gemäß einem Ausführungsbeispiel ein Verfahren zur Herstellung eines optoelektronischen Bauelements 100 mit einem Halbleiterbauelement 10 gezeigt.
  • In einem ersten Verfahrensschritt gemäß 1A wird ein so genannter Halbleiterschichtverbund 90 in Form eines so genannten Waferverbunds bereitgestellt. Der Halbleiterschichtverbund 90 weist einen Halbleiterwafer 91 auf, auf dem eine Halbleiterschichtenfolge 2 mit einem aktiven Bereich 3 abgeschieden ist. Auf der Halbleiterschichtenfolge 2 ist eine elektrische Kontaktschicht 4 aus einem Metall, einer Metallschichtenfolgen und/oder einer Metalllegierung aufgebracht. Die elektrische Kontaktschicht 4 ist im gezeigten Ausführungsbeispiel rein beispielhaft gezeigt und kann beispielsweise auch strukturiert sein. Weiterhin können eine oder mehrere weitere elektrische Kontaktschichten aufgebracht sein, so dass eine beidseitige Kontaktierung der Halbleiterschichtenfolge 2 und insbesondere des aktiven Bereichs 3 möglich ist. Derartige Kontaktierungsmöglichkeiten sind dem Fachmann bekannt und werden hier nicht weiter ausgeführt.
  • Im gezeigten Ausführungsbeispiel umfasst der Halbleiterschichtverbund 90 rein exemplarisch eine Halbleiterschichtenfolge 2 zur Herstellung von als lichtemittierende Dioden (LEDs) ausgeführten Halbleiterbauelementen 10 und weist daher einen aktiven Bereich 3 auf, der geeignet ist, im Betrieb Licht abzustrahlen. Alternativ dazu kann der Halbleiterschichtverbund 90 beispielsweise auch eine Halbleiterschichtenfolge 2 zur Herstellung von kantenemittierenden Laserdioden, vertikalemittierenden Laserdioden (VCSELs), Laserdiodenarrays, Fotodioden oder Solarzellen aufweisen.
  • Die Halbleiterschichtenfolge 10 weist im gezeigten Ausführungsbeispiel ein III-V-Verbindungshalbleitermaterial oder ein II-VI-Verbindungshalbleitermaterial auf. Ein III-V-Verbindungshalbleitermaterial weist wenigstens ein Element aus der dritten Hauptgruppe, wie beispielsweise B, Al, Ga, In, und ein Element aus der fünften Hauptgruppe, wie beispielsweise N, P, As, auf. Insbesondere umfasst der Begriff III-V-Verbindungshalbleitermaterial die Gruppe der binären, ternären oder quaternären Verbindungen, die wenigstens ein Element aus der dritten Hauptgruppe und wenigstens ein Element aus der fünften Hauptgruppe enthalten, beispielsweise Nitrid- und Phosphid-Verbindungshalbleiter. Eine solche binäre, ternäre oder quaternäre Verbindung kann zudem zum Beispiel ein oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Entsprechend weist ein II-VI-Verbindungshalbleitermaterial wenigstens ein Element aus der zweiten Hauptgruppe, wie beispielsweise Be, Mg, Ca, Sr, und ein Element aus der sechsten Hauptgruppe, wie beispielsweise O, S, Se, auf. Insbesondere umfasst ein II-VI-Verbindungshalbleitermaterial eine binäre, ternäre oder quaternäre Verbindung, die wenigstens ein Element aus der zweiten Hauptgruppe und wenigstens ein Element aus der sechsten Hauptgruppe umfasst. Eine solche binäre, ternäre oder quaternäre Verbindung kann zudem beispielsweise ein oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Beispielsweise gehören zu den II-VI-Verbindungsalbleitermaterialien: ZnO, ZnNgO, CdS, ZnCdS, MgBeO.
  • Der Halbleiterwafer 91 weist beispielsweise Saphir oder ein Halbleitermaterial, beispielsweise ein oben genanntes Verbindungshalbleitermaterial auf. Insbesondere kann der Halbleiterwafer 91 in diesem Fall GaAs, GaP, GaN oder InP aufweisen oder daraus sein oder alternativ auch SiC, Si oder Ge.
  • Alternativ zum gezeigten Ausführungsbeispiel kann der Halbleiterwafer 91 anstelle eines Aufwachssubstrats für die Halbleiterschichtenfolge 2 auch ein Trägersubstrat sein, auf das die auf einem vorher bereitgestellten Aufwachssubstrat aufgewachsene Halbleiterschichtenfolge 2 übertragen wurde. Derartige Verfahrensschritte sind beispielsweise im Rahmen der Herstellung so genannter Dünnfilm-Halbleiterbauelemente bekannt und werden hier nicht weiter ausgeführt.
  • Die Halbleiterschichtenfolge 2 kann als aktiven Bereich 3 beispielsweise einen herkömmlichen pn-Übergang, eine Doppelheterostruktur, eine Einfach-Quantentopfstruktur (SQW-Struktur) oder eine Mehrfach-Quantentopfstruktur (MQW-Struktur) aufweisen. Die Halbleiterschichtenfolge 2 kann neben dem aktiven Bereich 3 weitere funktionale Schichten und funktionelle Bereiche umfassen, etwa p- oder n-dotierte Ladungsträgertransportschichten, undotierte oder p- oder n-dotierte Confinement-, Cladding- oder Wellenleiterschichten, Barriereschichten, Planarisierungsschichten, Pufferschichten, Schutzschichten und/oder Elektroden sowie Kombinationen daraus. Solche Strukturen den aktiven Bereich 3 oder die weiteren funktionalen Schichten und Bereiche betreffend sind dem Fachmann insbesondere hinsichtlich Aufbau, Funktion und Struktur bekannt und werden von daher an dieser Stelle nicht näher erläutert.
  • Weiterhin weist der Halbleiterschichtverbund 90 Gräben 92 auf, die die Halbleiterschichtenfolge 2 in einzelne Bereiche unterteilen, die nach dem Vereinzeln entlang der angedeuteten Trennlinien die Halbleiterbauelemente 10 bilden.
  • Auf der elektrischen Kontaktschicht 4 ist eine strukturiert ausgeführte Maske 5 aufgebracht, die der Strukturierung eines nachfolgen aufgebrachten Versiegelungsmaterials 6 dient. Die Maske 5 weist beispielsweise ein Metall, ein Dielektrikum, eine Fotolack oder eine Kombination daraus auf.
  • Die Halbleiterschichtenfolge 2 weist Oberflächenbereiche 7 auf, die die Oberseite der Halbleiterschichtenfolge 2 beziehungsweise der elektrischen Kontaktschicht 4 und insbesondere auch durch die Gräben 92 freigelegte Seitenflächen der Halbleiterschichtenfolge 2 umfassen. Insbesondere letztere müssen vor schädlichen Einflüssen wie etwa schädigenden Gasen geschützt werden, da die einzelnen Schichten der Halbleiterschichtenfolge 2 und insbesondere der aktive Bereich 3 freigelegt sind. In einem nachfolgenden Verfahrensschritt gemäß 1B wird daher auf die Oberflächenbereiche 7 mittels der im allgemeinen Teil beschriebenen Atomlagenabscheidung ein Versiegelungsmaterial 6 aufgebracht. Dieses umfasst im gezeigten Ausführungsbeispiel ein elektrisch isolierendes, optisch transparentes Oxid oder Nitrid wie etwa Titanoxid, Siliziumoxid oder Siliziumnitrid oder auch ein weiteres im allgemeinen Teil genanntes Material. Das Versiegelungsmaterial 6 wird mit einer Dicke von kleiner oder gleich 500 nm und bevorzugt mit einer Dicke zwischen 10 nm und 100 nm aufgebracht. Durch das Aufbringen mittels Atomlagenabscheidung bedeckt das Versiegelungsmaterial 6 die Oberflächenbereiche 7 hermetisch dicht, so dass insbesondere die durch die Gräben 92 freigelegten Seitenflächen der Halbleiterschichtenfolge 2 kratzfest und hermetisch dicht versiegelt und verkapselt sind. Weiterhin können durch das Versiegelungsmaterial 6 in den späteren Halbleiterbauelementen 10 Leckströme über die Seitenflächen und Chipkanten vermieden werden, die ansonsten Stabilitätsrisiken für den Betrieb darstellen würden. Für ein Halbleiterbauelement 10, das als Licht empfangendes Halbleiterbauelement 10 ausgeführt ist, kann es durch Leckströme auch zu Dunkelstromausfällen kommen.
  • Nach dem Aufbringen des Versiegelungsmaterials 6 wird der Halbleiterschichtverbund 90 in den Gräben 92 entlang der Trennlinien 93 mittels Sägen, Brechen, Ritzen und/oder Ätzen in Halbleiterbauelemente 10 vereinzelt, von denen eines in 1C gezeigt ist.
  • Durch eine Abhebetechnik wird die Maske 5 auf dem Halbleiterbauelement 10 entfernt (1D), wodurch in der Schicht aus dem Versiegelungsmaterial 6 eine Kontaktöffnung 8 gebildet wird, durch die die elektrische Kontaktschicht 4 zum elektrischen Anschluss des Halbleiterbauelements 10 kontaktiert werden kann. Alternativ zum gezeigten Ausführungsbeispiel kann die Maske 5 auch bereits vor dem Vereinzeln entfernt werden.
  • Das mittels des gezeigten Verfahrens hergestellte optoelektronische Bauelement 100 gemäß 1D weist somit ein Halbleiterbauelement 10 mit einem aktiven Bereich 3 auf, der geeignet ist, im Betrieb Licht abzustrahlen. Auf zumindest einem Oberflächenbereich 7 ist ein Versiegelungsmaterial 6 aufgebracht, das den Oberflächenbereich 7 hermetisch bedeckt. Insbesondere werden bei dem gezeigten Ausführungsbeispiel die Flanken des Halbleiterbauelements 10 vom Versiegelungsmaterial 6 versiegelt, so dass beispielsweise eine Degradation beziehungsweise Beeinträchtigung des aktiven Bereichs 3 durch Umwelteinflüsse wie etwa Feuchtigkeit und/oder Sauerstoff und/oder durch Leckströme vermieden werden kann.
  • Alternativ zum gezeigten Ausführungsbeispiel kann der Halbleiterschichtverbund 90 anstelle eines Waferverbunds auch einen Barrenverbund von Laserdioden bilden, bei dem beispielsweise die durch Spalten freigelegten Facetten Oberflächenbereiche 7 bilden, auf denen das Versiegelungsmaterial 6 aufgebracht wird.
  • In den weiteren Figuren werden weitere Ausführungsbeispiele für Verfahrensschritte von Herstellungsverfahren und für optoelektronische Bauelemente gezeigt, die Variationen und Modifikationen des vorab gezeigten Ausführungsbeispiels darstellen und die, sofern nichts anderes beschrieben ist, Merkmale des vorab gezeigten Ausführungsbeispiels aufweisen können.
  • In den 2A bis 2C ist ein Ausführungsbeispiel von Verfahrensschritten für ein Verfahren zur Herstellung eines optoelektronischen Bauelements 200 gezeigt, bei dem nach dem in 1A gezeigten Verfahrensschritt die Vereinzelung des Halbleiterschichtverbunds 90 in Halbleiterbauelemente 10 durchgeführt wird. Alternativ zum gezeigten Verfahren kann beispielsweise die Maske 5 auch erst auf dem vereinzelten Halbleiterbauelement 10 aufgebracht werden.
  • In einem weiteren Verfahrensschritt wird gemäß 2B ein Versiegelungsmaterial 6 mittels Atomlagenabscheidung auf allen Oberflächenbereichen 7 des Halbleiterbauelements 10 abgeschieden. Mittels der vorab beschriebenen Abhebetechnik wird die Maske entfernt und die elektrische Kontaktschicht in der Kontaktöffnung 8 freigelegt (2C).
  • Das so hergestellte optoelektronische Bauelement 200 weist ein Halbleiterbauelement 10 auf, bei dem die mit dem Versiegelungsmaterial 6 bedeckten Oberflächenbereiche 7 alle freiliegenden Oberflächen des Halbleiterbauelements 10 bis auf einen Teilbereich der elektrischen Kontaktschicht 4 umfassen. Das Halbleiterbauelement 10 ist somit allseitig hermetisch dicht bedeckt und gegen Verkratzung und schädliche Umwelteinflüsse geschützt sowie über die in der Kontaktöffnung 8 freigelegte elektrische Kontaktschicht elektrisch kontaktierbar. Wie bereits weiter oben angemerkt kann das Versiegelungsmaterial 6 weitere Kontaktöffnungen zur Freilegung weiterer elektrischer Kontaktschichten aufweisen, was aber der Übersichtlichkeit halber nicht gezeigt ist.
  • In 3 ist ein Verfahrensschritt für ein Herstellungsverfahren für optoelektronische Bauelemente gemäß einem weiteren Ausführungsbeispiel gezeigt. Dabei wird der Halbleiterschichtverbund 90 auf einen Trägerverbund 94 aufgebracht, der beispielsweise Wärmesenken für die Halbleiterbauelemente 10 umfasst. Der Halbleiterschichtverbund 90 und der Trägerverbund 94 werden beispielsweise mittels Löten, Kleben oder anodischem Bonden miteinander verbunden und aufeinander montiert.
  • Alternativ zum gezeigten Ausführungsbeispiel können auch ein oder mehrere bereits vereinzelte Halbleiterbauelemente 10 auf einen Träger oder einem Trägerverbund montiert werden.
  • Der Halbleiterschichtverbund 90 mit dem Trägerverbund 94 oder ein oder mehrere Halbleiterbauelemente 10 auf einem Träger oder Trägerverbund können dann wie in den vorherigen Ausführungsbeispielen weiter verarbeitet werden.
  • In 4 ist ein Ausführungsbeispiel für ein optoelektronisches Bauelement 300 gezeigt, bei dem das Halbleiterbauelement 10 mittels einer Montagefläche 9 auf einem Träger 11, beispielsweise einer Wärmesenke, einem Leiterrahmen und/oder einer Leiterplatte, montiert ist. Der mit dem Versiegelungsmaterial 6 bedeckte Oberflächenbereich 7 umfasst bis auf die Kontaktöffnung 8 alle freiliegenden Oberflächen des Halbleiterbauelements 10 im Sinne der vorliegenden Beschreibung. Je nach den spezifischen Erfordernissen an das optoelektronische Bauelement, beispielsweise hinsichtlich einer optimierten Wärmeabfuhr und/oder einer Abschattung durch elektrische Kontaktschichten beziehungsweise Bondpads, kann die Herstellung eines solchen Bauelements hinsichtlich der Montage des Halbleiterbauelements 10 auf dem Träger 11 sowohl in einer so genannten p-side-up- oder p-side-down-Montage erfolgen.
  • Alternativ zum gezeigten Ausführungsbeispiel in 4 kann das Versiegelungsmaterial 6 auch auf allen freiliegenden Oberflächenbereichen 7 einschließlich der elektrischen Kontaktschichten 4, also auf allen Oberflächen bis auf die Montagefläche, und/oder zumindest teilweise auf einer oder mehreren Oberflächen des Trägers 11 aufgebracht werden, wie etwa in Zusammenhang mit den 9 bis 13 gezeigt ist.
  • In den 5A und 5B sind weitere Ausführungsbeispiele für optoelektronische Bauelemente 400, 500 gezeigt, bei denen auf zumindest einem Oberflächenbereich 7 ein Versiegelungsmaterial 6 aufgebracht ist. In beiden Ausführungsbeispielen weisen die Halbleiterbauelemente 10 der optoelektronischen Bauelemente 400, 500 mit dem Versiegelungsmaterial 6 bedeckte Oberflächenbereiche 7 auf, die abgeschattet sind. Das bedeutet, dass die Oberflächenbereiche 7 mittels gerichteter Aufbringverfahren wie etwa Aufdampfen oder Sputtern nicht oder zumindest nicht gleichmäßig mit dem Versiegelungsmaterial 6 bedeckbar sind. Die abgeschatteten Bereiche der Oberflächenbereiche 7 werden gemäß den gezeigten Ausführungsbeispielen durch geometrische Ausformungen in Form einer umgekehrten Keilstruktur (5A) und in Form von pilzartigen Strukturen (5B) der Halbleiterbauelemente 10 und deren Halbleiterschichtenfolgen 2 gebildet. Die gezeigten geometrischen Ausformungen sind dabei rein beispielhaft. Mittels der Atomlagenabscheidung kann eine geometrieunabhängige Bedeckung der zu beschichtenden Oberflächenbereiche 7 in den gezeigten Ausführungsbeispielen erreicht werden, da dieses Verfahren nicht gerichtet ist.
  • Besonders von Vorteil ist das hier beschriebene Verfahren daher auch für Halbleiterbauelemente 10 einsetzbar, die sehr nahe nebeneinander auf einem Träger angeordnet ist und/oder die beispielsweise schmale Kanäle und/oder Öffnungen und/oder sich zur Montagefläche hin verjüngende Strukturen aufweisen.
  • In den 6 bis 8 sind Ausführungsbeispiele für Halbleiterbauelemente 10', 10'', 10''' gezeigt, die Mikroöffnungen 12 aufweisen.
  • Wie in 6 schematisch angedeutet können die Mikroöffnungen 12 in der Halbleiterschichtenfolge 2 und/oder im Substrat 1 etwa in Form von Mikrokanälen und/oder Schraubenversetzungen vorhanden sein. Beispielsweise können sich derartige Mikroöffnungen 12 beim Aufbringen der Halbleiterschichtenfolge 10 aufgrund von nicht-perfekten Gitteranpassungen zwischen der Halbleiterschichtenfolge 2 und dem Substrat 1 und/oder zwischen verschiedenen Schichten der Halbleiterschichtenfolge 2 bilden. Das Substrat 1 kann ebenfalls herstellungsbedingt Mikroöffnungen 12 aufweisen. Insbesondere können die optoelektronischen Bauelemente der vorab und nachfolgend gezeigten Ausführungsbeispiele solche Mikroöffnungen aufweisen.
  • Innerhalb der Mikroöffnungen 12 können Dotierstoffe und/oder Metall und/oder Feuchtigkeit und/oder Sauerstoff beispielsweise in den aktiven Bereich 3 migrieren und so zu einem Sperrstromanstieg und Alterungsausfällen führen. Durch die Versiegelung der Oberflächenbereiche 7, die die Mikroöffnungen enthalten, mittels des Versiegelungsmaterials 6, wie in 6 angedeutet ist, werden derartige Risiken verhindert.
  • Insbesondere kann die Versiegelung der Mikroöffnungen 12 beispielsweise dadurch erfolgen, dass die Halbleiterschichtenfolge 2 unmittelbar nach dem epitaktischen Aufwachsen mittels des Versiegelungsmaterials 6 versiegelt wird oder auch in einem späteren Prozessschritt entsprechend den vorherigen Ausführungsbeispielen. Insbesondere kann die Versiegelung der Mikroöffnungen 12 zusammen mit einem Passivierungsschritt weiterer zu versiegelnder Oberflächenbereiche 7, beispielsweise der Seitenflächen eines Halbleiterbauelements 10, erfolgen.
  • Wie in 7 angedeutet ist, kann das Halbleiterbauelement 10'' auf einer Oberfläche eine Passivierungsschicht 13 aufweisen, die beispielsweise mittels eines konventionellen Aufbringverfahrens wie etwa Sputtern, Aufdampfen oder CVD aufgebracht wird. Wie im allgemeinen Teil beschrieben kann eine solche Passivierungsschicht 13 Mikroöffnungen 12 wie etwa Mikrokanäle und/oder so genannte Pin-Holes durch eine erhöhte Porosität und/oder durch eine nicht-perfekte Flächenbelegung der Passivierungsschicht 13 aufweisen, die mittels des Versiegelungsmaterials 6 durch Atomlagenabscheidung versiegelt werden können.
  • In 8 ist ein als Laserdiode ausgebildetes Halbleiterbauelement 10''' gezeigt, das eine dem Fachmann bekannte Stegwellenleiterstruktur aufweist. Die Stegwellenleiterstruktur wird durch epitaktisches Überwachsen in selbstjustierender Form hergestellt, indem auf einem Teil der Halbleiterschichtenfolge 2 eine Aufwachsschutzschicht 14 aufgebracht wird, die in dem Bereich eine Öffnung aufweist, in dem die Stegwellenleiterstruktur ausgebildet werden soll. Im Falle einer porösen Aufwachsschutzschicht 14 mit Mikroöffnungen 12 auf dem Oberflächenbereich 7 wachsen im Bereich der Mikroöffnungen 12 parasitäre Kristalle auf, die eine schlechte Überformbarkeit, Leckströme und/oder sogar einen Bauelementausfall zur Folge haben können. Durch das Aufbringen des Versiegelungsmaterials 6 mittels Atomlagenabscheidung können die Mikroöffnungen 12 im Oberflächenbereich 7 versiegelt werden.
  • In 9 ist ein optoelektronisches Bauelement 600 mit einem Halbleiterbauelement 10 gemäß einem weiteren Ausführungsbeispiel gezeigt.
  • Das optoelektronische Bauelement 600 weist einen Träger 11 auf, der als Wärmesenke für einen darauf montiertes Halbleiterbauelement 10 ausgebildet ist und der elektrische Anschlussschichten 15, 16 zur elektrischen Kontaktierung des Halbleiterbauelements 10 aufweist. Das Halbleiterbauelement 10 ist mit einer Montagefläche 9 auf der elektrischen Anschlussschicht 15 montiert, wobei die Montagefläche 9 auch eine elektrische Kontaktschicht (nicht gezeigt) zum elektrischen Anschluss des Halbleiterbauelements 10 ausgebildet ist. Auf der der Montagefläche gegenüberliegenden Seite ist das Halbleiterbauelement 10 mittels eines als elektrisch leitende Schicht ausgebildeten elektrischen Kontaktelements 21 an die Anschlussschicht 16 des Trägers elektrisch angeschlossen. Dazu ist zwischen dem elektrischen Kontaktelement 21 und dem Halbleiterbauelement 10 eine elektrische Isolierungsschicht 18 in Bereichen angeordnet, um das elektrische Kontaktelement 21 beispielsweise an den Seitenflächen des Halbleiterbauelements 10 vom elektrischen Kontaktelement 21 elektrisch zu isolieren.
  • Das Halbleiterbauelement 10 ist auf Oberflächenbereichen 7, die alle freiliegenden Oberflächen des Halbleiterbauelements 10 und das elektrische Kontaktelement 21 umfassen, mit dem mittels Atomlagenabscheidung aufgebrachten Versiegelungsmaterial 6 bedeckt und hermetisch dicht versiegelt. Weiterhin sind auch Oberflächen 17 des Trägers mit dem Versiegelungsmaterial 6 bedeckt. Dadurch wird eine umfassende Verkapselung des Halbleiterbauelements 10 erreicht.
  • Im Vergleich zu den im Stand der Technik bekannten Gehäusen lassen sich durch das Versiegelungsmaterial 6 sehr kompakte Abmessungen des verkapselten optoelektronischen Bauelements 600 erzielen. Von Vorteil ist dies gerade in Kombination mit der elektrischen Kontaktierung mittels des gezeigten schichtförmigen elektrischen Kontaktelements 21, da die typischerweise verwendeten elektrischen Verbindungen zwischen einem Halbleiterchip und den elektrischen Zuführungen in Form von Bonddrähten beim Weglassen eines bekannten Gehäuses signifikant zur Bauhöhe beitragen würden. Im Vergleich zu einem als Bonddraht ausgeführten elektrischen Kontaktelement 21 wird weiterhin auch die Gefahr einer Beschädigung des optoelektronischen Bauelements 600 beispielsweise durch Abreißen des Bonddrahts bei der gezeigten gehäusefreien Bauform reduziert.
  • In 10 ist ein optoelektronisches Bauelement 700 mit einem Halbleiterbauelement 10 gemäß einem weiteren Ausführungsbeispiel gezeigt, das im Vergleich zum vorherigen Ausführungsbeispiel einen Bonddraht als elektrisches Kontaktelement 21 aufweist. Dabei sind das gesamte Halbleiterbauelement 10 auf allen freiliegenden Oberflächen beziehungsweise Oberflächenbereichen 7 sowie der Bonddraht 21 mit dem Versiegelungsmaterial 6 bedeckt. Weiterhin ist auch der Träger mit den elektrischen Anschlussschichten 15, 16 bis auf einen Anschlussbereich 22 auf allen Oberflächen 17 mit dem Versiegelungsmaterial 6 bedeckt, so dass eine umfassende Versiegelung des optoelektronischen Bauelements 700 erreicht wird. Mittels des elektrischen Anschlussbereichs 22, in dem die elektrischen Anschlussschichten 15, 16 zur Kontaktierung zugänglich sind, kann ein elektrischer Anschluss des optoelektronischen Bauelements 700 an eine externe Stromversorgung und/oder eine Steuerelektronik erfolgen.
  • Weiterhin weist das optoelektronische Bauelement 700 ein transparentes Gehäusematerial 20 auf, das das Halbleiterbauelement 10 und einen Teil des Trägers 11 umgibt. Das Gehäusematerial 20 weist einen Kunststoff auf, der nicht hermetisch ist.
  • Die herkömmliche Verkapselung von optoelektronischen Bauelementen in einem hermetischen Kunststoff- oder Metallgehäuse hingegen wäre im Vergleich zum gezeigten Ausführungsbeispiel sehr aufwändig, da alle Grenzflächen zur Umgebung höchsten Anforderungen hinsichtlich Dichtheit genügen müssen, was nur mit relativ aufwändigen Verfahren und Materialien realisiert werden kann. Das Gehäuse selbst könnte in vielen Fällen wesentlich einfacher ausgeführt werden, insbesondere um anderen Anforderungen wie etwa Handhabbarkeit, Wärmeabfuhr und/oder optischen Eigenschaften zu genügen, wenn nicht üblicherweise durch das Gehäuse auch eine hermetische Verkapselung bildet werden muss. Durch die Kombination mit dem Versiegelungsmaterial 6 können wesentlich einfachere Gehäuse verwendet werden, wobei zwar eine hermetisch dichte Versiegelung gewährleistet wird, gleichzeitig aber die aufwändigen bekannten Verfahren und Materialien zur Verkapselung vermieden werden können.
  • In 11 ist ein optoelektronisches Bauelement 800 gemäß einem weiteren Ausführungsbeispiel gezeigt, das auf einem als Wärmesenke, Leiterrahmen, Platine oder Nutzen ausgebildeten Träger 11 eine Mehrzahl von Halbleiterbauelementen 10 aufweist. Die Halbleiterbauelemente 10 sind im gezeigten Ausführungsbeispiel als LEDs ausgebildet, so dass das optoelektronische Bauelement 800 ein lichtemittierendes Hochleistungsmodul darstellt. Die Halbleiterbauelemente 10 sind gemeinsam mit dem Träger 11 auf jeder freiliegenden Oberfläche zusammenhängend mit dem Versiegelungsmaterial 6 bedeckt, wie in 11 schematisch angedeutet ist. Lediglich die elektrischen Anschlussbahnen 15, 16 sind im gezeigten Bereich als elektrischer Anschlussbereich ausgebildet und daher frei vom Versiegelungsmaterial 6.
  • Einen besonderen Vorteil bietet das mittels Atomlagenabscheidung aufgebrachte Versiegelungsmaterial 6 bei optoelektronischen Bauelementen wie dem hier gezeigten vor allem auch dann, wenn die Halbleiterbauelemente 10 sehr dicht nebeneinander, etwa in einer Array-Bauform, angeordnet sind. Die Atomlagenabscheidung ermöglicht hierbei das Aufbringen einer kostengünstigen, großflächigen, optisch transparenten und hermetisch Dichten Versiegelung beziehungsweise Verkapselung die auch möglicherweise vorhandene schmale Spalte zwischen den Halbleiterbauelementen 10 zuverlässig und gleichmäßig versiegelt. Dabei kann das Versiegelungsmaterial 6 mit Vorteil ein optisch transparentes Material aufweisen, das die optische Funktionalität der Halbleiterbauelemente 10 nicht beeinflusst.
  • Alternativ können die Halbleiterbauelemente 10 auch zumindest teilweise oder alle als Laserdioden und/oder Fotodioden ausgebildet sein. Weiterhin ist es auch möglich, dass das Aufbringen des Versiegelungsmaterials mittels Atomlagenabscheidung im Rahmen einer Montage der Halbleiterbauelemente 10 und deren elektrischen Anschlussbahnen auf einem Nutzen durchgeführt wird. Anschließend kann dann eine Montage zusätzlicher Komponenten wie etwa optischer Bauteile möglich sein, die keiner Verkapselung bedürfen.
  • In 12 ist ein optoelektronisches Bauelement 900 gemäß einem weiteren Ausführungsbeispiel gezeigt, das auf einem Träger 11, der als elektrische Anschlussplatte und gleichzeitig als Wärmesenke ausgebildet ist, zwei Halbleiterbauelemente 10 aufweist, die auf verschiedenen Oberflächen des Trägers 11 angeordnet sind. Die Halbleiterbauelemente 10 sind im gezeigten Ausführungsbeispiel rein beispielhaft als rote und als gründe Laserdiode ausgebildet. Der Übersichtlichkeit halber sind elektrische Kontaktschichten und Anschlussschichten nicht gezeigt. Die Halbleiterbauelemente 10 und der Träger 11 sind bis auf einen elektrischen Anschlussbereich 22 auf allen freiliegenden Oberflächen zusammenhängend mit dem Versiegelungsmaterial 6 bedeckt, wie schematisch in 12 angedeutet ist. Dadurch ist eine gemeinsame und gleichzeitige Verkapselung der verschieden ausgeführten Halbleiterbauelemente 10 bei einer sehr kompakten Bauweise des optoelektronischen Bauelements 900 möglich, da auf eine aufwändige Verkapselung gemäß dem Stand der Technik wie etwa ein Schutzgasgehäuse verzichtet werden kann. Aufgrund der kompakten Bauweise können die Halbleiterbauelemente 10 beispielsweise auch eine gemeinsame nachgeordnete Optik nutzen.
  • Alternativ zum gezeigten Ausführungsbeispiel einer so genannten Sender-Sender-Kombination können die Halbleiterbauelemente 10 auch beispielsweise als LEDs oder als Kombination aus einer Fotodiode und einer Licht emittierenden beziehungsweise einer Laserdiode in einer Sender-Empfänger-Kombination ausgeführt sein. Alternativ dazu können die Halbleiterbauelemente 10 auch in einer Empfänger-Empfänger-Kombination als zwei Fotodioden ausgeführt sein. Weiterhin können auch mehr als die zwei gezeigten Halbleiterbauelemente 10 sowie weitere elektronische Bauelemente auf dem Träger 11 auf einer oder beiden Seiten angeordnet und gemeinsam mit dem Versiegelungsmaterial 6 verkapselt sein.
  • Die gezeigte kompakte Bauweise ist von Vorteil für optoelektronische Massenanwendungen wie etwa Projektoren oder Lichtschranken, da gleiche oder verschiedenartige Halbleiterbauelemente 10 geometrisch dicht gepackt und gemeinsam ohne weiteren Platzaufwand verkapselt werden können.
  • In 13 ist ein optoelektronisches Bauelement 1000 gemäß einem weiteren Ausführungsbeispiel gezeigt, das als Solarzellenpaneel beziehungsweise als Solarzellenmodul ausgebildet ist. Das optoelektronische Bauelement 1000 weist eine Mehrzahl von Halbleiterbauelementen 10 auf, die als Solarzellen ausgebildet sind und die auf einem Träger 11 gemeinsam angeordnet sind und elektrisch miteinander verschaltet sind. Die Halbleiterbauelemente 10 sind gemeinsam mit dem Versiegelungsmaterial 6 hermetisch dicht bedeckt und somit vor Verkratzung und Umwelteinflüssen wie etwa Hagel, Staub, Feuchtigkeit und Sauerstoff geschützt.
  • Solarzellen und Solarzellenmodule gewinnen für eine künftige Energieversorgung eine zunehmende Bedeutung. Da der Ausfall einzelner Solarzellen oder eines Solarzellenmoduls mit erheblichen Kosten verbunden ist, müssen derartige Systeme eine lange Lebensdauer bei möglichst unverminderter Effizienz aufweisen. Durch das großflächig und zusammenhängend über den als Solarzellen ausgebildeten Halbleiterbauelementen 10 aufgebrachte Versiegelungsmaterial 6 bietet dieses in Form einer transparenten Wetterschutzverkapselung einen effektiven Schutz vor Umwelteinflüssen und verhindert beispielsweise auch, dass durch Feuchtigkeit elektrische Kontaktschichten oder Anschlussschichten korrodieren.
  • Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • M. Okayasu et al., „Facet oxidation of InGaAs/GaAs strained quantum-well lasers”, J. Appl. Phys., Vol. 69, p. 8346 (1991) [0007]
    • V. Kümmler et al., „Gradual facet degradation of (Al,In)GaN quantum well lasers”, Appl. Phys. Lett., Vol. 84(16), p. 2989 (2004) [0008]
    • T. Schödl et al., „Facet degradation of (Al,In)GaN heterostructure laser diodes”, Phys. Stat. Sol. (a), Vol. 201(12), p. 2635–2638 (2004) [0008]
    • T. M. Smeeton et al., „Atomic force microscopy of cleaved facets in III-V-Nitride Laser Diodes grown an free-standing GaN substrates”, Appl. Phys. Lett., Vol. 88, 041910 (2006) [0009]
    • T. Mukai et al., ”Current status and future prospects of GaN-based LEDs and LDs”, Phys. Stat. Sol (a), Vol. 201(12), p. 2712–2716 (2004) [0013]
    • S. Ito et. al., ”AlGaInN violet laser diodes grown an GaN substrates with low aspect ratio”, Phys. Stat. Sol. (a), Vol. 200(1), p. 131–134 (2003) [0013]

Claims (15)

  1. Optoelektronisches Bauelement, umfassend – zumindest ein anorganisches optoelektronisch aktives Halbleiterbauelement (10) mit einem aktiven Bereich (3), der geeignet ist, im Betrieb Licht abzustrahlen oder zu empfangen, und – auf zumindest einem Oberflächenbereich (7) ein mittels Atomlagenabscheidung aufgebrachtes Versiegelungsmaterial (6), das den Oberflächenbereich (7) hermetisch dicht bedeckt.
  2. Bauelement nach Anspruch 1, wobei – das Halbleiterbauelement (10) zumindest eine elektrische Kontaktschicht (4) aufweist und – das Versiegelungsmaterial (6) alle freiliegenden Oberflächen des Halbleiterbauelements (10) bis auf die Kontaktschicht (4) oder bis auf einen Teilbereich der Kontaktschicht (4) gänzlich bedeckt.
  3. Bauelement nach Anspruch 1 oder 2, wobei – das Halbleiterbauelement (10) mit einer Montagefläche (9) auf einem Träger (11) aufgebracht ist.
  4. Bauelement nach Anspruch 3, wobei – das Versiegelungsmaterial (6) alle freiliegenden Oberflächen des Halbleiterbauelements (10) bedeckt.
  5. Bauelement nach Anspruch 3 oder 4, wobei – das Halbleiterbauelement (10) über zumindest ein elektrisches Kontaktelement (21) mit dem Träger (11) elektrisch verbunden ist und – das Versiegelungsmaterial (6) das elektrische Kontaktelement (21) bedeckt.
  6. Bauelement nach einem der Ansprüche 3 bis 5, wobei – das Versiegelungsmaterial (6) zumindest einen Teil einer Oberfläche (17) des Trägers (11) bedeckt.
  7. Bauelement nach Anspruch 6, wobei – das Versiegelungsmaterial (6) alle freiliegenden Oberflächen (7, 17) des Trägers (11) und des Halbleiterbauelements (10) bis auf einen elektrischen Anschlussbereich (22) des Trägers (11) gänzlich bedeckt.
  8. Bauelement nach einem der vorherigen Ansprüche, wobei – das Halbleiterbauelement (10) und das Versiegelungsmaterial (6) zumindest teilweise mit einem Gehäusematerial (20) umhüllt sind.
  9. Bauelement nach einem der vorherigen Ansprüche, wobei – das optoelektronische Bauelement eine Mehrzahl von Halbleiterbauelementen (10) aufweist und – das Versiegelungsmaterial (6) auf jeweils zumindest einem Oberflächenbereich (7) eines jedes der Mehrzahl von Halbleiterbauelementen (10) aufgebracht ist.
  10. Bauelement nach einem der vorherigen Ansprüche, wobei – das Halbleiterbauelement (10) im zumindest einen Oberflächenbereich (7) zumindest eine Mikroöffnung (12) aufweist und – das Versiegelungsmaterial (6) die Mikroöffnung (12) versiegelt.
  11. Bauelement nach Anspruch 10, wobei – der Oberflächenbereich (7) mit der zumindest einen Mikroöffnung (12) Teil einer Oberfläche eines Substrats (1) und/oder einer epitaktisch gewachsenen Schicht einer Halbleiterschichtenfolge (2) ist.
  12. Bauelement nach Anspruch 10 oder 11, wobei – das Halbleiterbauelement (10) eine Passivierungsschicht (13) und/oder eine Aufwachsschutzschicht (14) aufweist und – der Oberflächenbereich (7) mit der zumindest einen Mikroöffnung (12) Teil einer Oberfläche der Passivierungsschicht (13) und/oder der Aufwachsschutzschicht (14) ist.
  13. Bauelement nach einem der vorherigen Ansprüche, wobei – der Oberflächenbereich (7) zumindest teilweise abgeschattet ist.
  14. Verfahren zur Herstellung eines optoelektronischen Bauelements gemäß einem der Ansprüche 1 bis 13 mit einem Halbleiterbauelement (10), bei dem – das Versiegelungsmaterial (6) mittels Atomlagenabscheidung auf einen Halbleiterschichtverbund (90) aufgebracht wird, und – danach der Halbleiterschichtverbund (90) in eine Mehrzahl von Halbleiterbauelementen (10) vereinzelt wird.
  15. Verfahren zur Herstellung eines optoelektronischen Bauelements gemäß einem der Ansprüche 1 bis 13 mit einem Halbleiterbauelement (10), bei dem – das Halbleiterbauelement (10) auf einem Träger (11) montiert wird und – danach das Versiegelungsmaterial (6) mittels Atomlagenabscheidung abgeschieden wird.
DE102009058796A 2009-12-18 2009-12-18 Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements Pending DE102009058796A1 (de)

Priority Applications (10)

Application Number Priority Date Filing Date Title
DE102009058796A DE102009058796A1 (de) 2009-12-18 2009-12-18 Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
US13/516,915 US9508903B2 (en) 2009-12-18 2010-11-30 Optoelectronic component and method for producing an optoelectronic component
JP2012543585A JP5710638B2 (ja) 2009-12-18 2010-11-30 オプトエレクトロニクス素子およびオプトエレクトロニクス素子の製造方法
EP10781917A EP2513984A1 (de) 2009-12-18 2010-11-30 Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
KR1020127018892A KR20120114311A (ko) 2009-12-18 2010-11-30 광전자 소자 그리고 광전자 소자를 제조하기 위한 방법
PCT/EP2010/068548 WO2011073027A1 (de) 2009-12-18 2010-11-30 Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
CN201080057782.2A CN102668140B (zh) 2009-12-18 2010-11-30 光电子器件和用于制造光电子器件的方法
TW099144153A TWI446594B (zh) 2009-12-18 2010-12-16 光電元件及製造光電元件之方法
JP2015042063A JP6001114B2 (ja) 2009-12-18 2015-03-04 オプトエレクトロニクス素子の製造方法
US15/265,487 US9768360B2 (en) 2009-12-18 2016-09-14 Optoelectronic component and method of producing an optoelectronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009058796A DE102009058796A1 (de) 2009-12-18 2009-12-18 Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements

Publications (1)

Publication Number Publication Date
DE102009058796A1 true DE102009058796A1 (de) 2011-06-22

Family

ID=43416825

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009058796A Pending DE102009058796A1 (de) 2009-12-18 2009-12-18 Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements

Country Status (8)

Country Link
US (2) US9508903B2 (de)
EP (1) EP2513984A1 (de)
JP (2) JP5710638B2 (de)
KR (1) KR20120114311A (de)
CN (1) CN102668140B (de)
DE (1) DE102009058796A1 (de)
TW (1) TWI446594B (de)
WO (1) WO2011073027A1 (de)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120049225A1 (en) * 2010-08-25 2012-03-01 Nichia Corporation Light emitting device and method of manufacturing thereof
DE102011016935A1 (de) * 2011-04-13 2012-10-18 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Licht emittierenden Halbleiterbauelements und Licht emittierendes Halbleiterbauelement
DE102012111512A1 (de) * 2012-11-28 2014-05-28 Osram Opto Semiconductors Gmbh Halbleiterstreifenlaser
JP2015500562A (ja) * 2011-11-18 2015-01-05 ルクスビュー テクノロジー コーポレイション マイクロ発光ダイオード
DE102014116141A1 (de) * 2014-11-05 2016-05-12 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterchips, optoelektronischer Halbleiterchip sowie optoelektronisches Halbleiterbauelement
US9463613B2 (en) 2011-11-18 2016-10-11 Apple Inc. Micro device transfer head heater assembly and method of transferring a micro device
US9620478B2 (en) 2011-11-18 2017-04-11 Apple Inc. Method of fabricating a micro device transfer head
US9831383B2 (en) 2011-11-18 2017-11-28 Apple Inc. LED array
DE102017112223A1 (de) * 2017-06-02 2018-12-06 Osram Opto Semiconductors Gmbh Halbleiterlaser-Bauteil und Verfahren zur Herstellung eines Halbleiterlaser-Bauteils
US10256379B2 (en) 2015-06-02 2019-04-09 Osram Opto Semiconductors Gmbh Optoelectronic component and method for producing an optoelectronic component
DE102020117238A1 (de) 2020-06-30 2021-12-30 First Sensor AG Anordnung für ein optoelektronisches Bauelement, Verfahren zum Herstellen und optoelektronisches Bauelement
DE112013004761B4 (de) 2012-09-27 2022-01-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Vereinzeln von Bereichen einer Halbleiterschicht
US11695251B2 (en) 2014-02-24 2023-07-04 Osram Oled Gmbh Laser diode chip having coated laser facet

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165742B (zh) * 2011-12-16 2016-06-08 清华大学 太阳能电池的制备方法
TWI455332B (zh) * 2011-12-29 2014-10-01 Advanced Wireless Semiconductor Company Solar cell and its manufacturing method
US8791551B2 (en) * 2012-03-13 2014-07-29 Formosa Microsemi Co., Ltd. Well-through type diode element/component and manufacturing method for them
US8867582B2 (en) 2012-04-04 2014-10-21 Osram Opto Semiconductors Gmbh Laser diode assembly
US8737445B2 (en) 2012-04-04 2014-05-27 Osram Opto Semiconductors Gmbh Laser diode assembly
DE102012103160A1 (de) 2012-04-12 2013-10-17 Osram Opto Semiconductors Gmbh Laserdiodenvorrichtung
US9008138B2 (en) 2012-04-12 2015-04-14 Osram Opto Semiconductors Gmbh Laser diode device
JP6025410B2 (ja) 2012-06-12 2016-11-16 株式会社ディスコ 光デバイスの加工方法
JP2013258231A (ja) * 2012-06-12 2013-12-26 Disco Abrasive Syst Ltd 光デバイスの加工方法
JP6029338B2 (ja) 2012-06-12 2016-11-24 株式会社ディスコ 光デバイスの加工方法
JP2013258234A (ja) 2012-06-12 2013-12-26 Disco Abrasive Syst Ltd 光デバイスの加工方法
DE102012107409B4 (de) * 2012-08-13 2022-06-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Halbleiter-Laserelements
DE102012112531A1 (de) * 2012-12-18 2014-06-18 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiter-Laserelementen und Halbleiter-Laserelement
DE102013100818B4 (de) * 2013-01-28 2023-07-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
KR102103421B1 (ko) * 2013-02-07 2020-04-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
DE102013202906A1 (de) * 2013-02-22 2014-08-28 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102013107971A1 (de) * 2013-07-25 2015-01-29 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip, Halbleiterbauelement und Verfahren zur Herstellung von optoelektronischen Halbleiterchips
FI20135967L (fi) * 2013-09-27 2015-03-28 Lumichip Oy Asennustason monitoiminen kapselointikerros ja menetelmä sen valmistamiseksi
US9406564B2 (en) * 2013-11-21 2016-08-02 Infineon Technologies Ag Singulation through a masking structure surrounding expitaxial regions
US9300112B2 (en) 2013-12-18 2016-03-29 Lumentum Operations Llc Packaged laser diode and method of packaging a laser diode
DE102014102292A1 (de) * 2014-02-21 2015-08-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements
US9502614B2 (en) * 2014-06-04 2016-11-22 Formosa Epitaxy Incorporation Light emitting diode chip, light emitting device, and wafer-level structure of light emitting diode
DE102014108368A1 (de) * 2014-06-13 2015-12-17 Osram Opto Semiconductors Gmbh Oberflächenmontierbares Halbleiterbauelement und Verfahren zu dessen Herstellung
TWI513012B (zh) * 2014-12-02 2015-12-11 Neo Solar Power Corp 異質接面太陽能電池及其製造方法
JP6557970B2 (ja) * 2014-12-26 2019-08-14 日亜化学工業株式会社 発光装置
DE102015100686A1 (de) * 2015-01-19 2016-07-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips und Halbleiterchip
CN104766913A (zh) * 2015-03-30 2015-07-08 映瑞光电科技(上海)有限公司 Led结构及其制造方法
US9865779B2 (en) 2015-09-30 2018-01-09 Nichia Corporation Methods of manufacturing the package and light-emitting device
JP6237826B2 (ja) * 2015-09-30 2017-11-29 日亜化学工業株式会社 パッケージ及び発光装置、並びにそれらの製造方法
DE102015118041A1 (de) * 2015-10-22 2017-04-27 Osram Opto Semiconductors Gmbh Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips
US9893239B2 (en) 2015-12-08 2018-02-13 Nichia Corporation Method of manufacturing light emitting device
TWI585907B (zh) * 2016-05-13 2017-06-01 穩懋半導體股份有限公司 化合物半導體積體電路之先進抗濕氣結構
CN107403724A (zh) * 2016-05-20 2017-11-28 稳懋半导体股份有限公司 化合物半导体集成电路的抗湿气结构
WO2018019921A1 (en) * 2016-07-29 2018-02-01 Trinamix Gmbh Optical sensor and detector for optical detection
WO2018079907A1 (ko) * 2016-10-27 2018-05-03 주식회사 엘에스텍 플렉서블 솔라셀 모듈의 제조방법 및 그 솔라셀 모듈
DE102017108435A1 (de) 2017-04-20 2018-10-25 Osram Opto Semiconductors Gmbh Halbleiterlaserdiode und Verfahren zur Herstellung einer Halbleiterlaserdiode
DE102017117135A1 (de) * 2017-07-28 2019-01-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von Laserdioden und Laserdiode
CN107731758B (zh) * 2017-09-13 2019-12-06 厦门市三安光电科技有限公司 一种半导体元件的固晶方法及半导体元件
US11955574B2 (en) * 2017-10-05 2024-04-09 International Business Machines Corporation Photovoltaic cell form ultra-small IOT device with multi-level voltage output
CN111933771B (zh) * 2018-07-28 2023-02-17 厦门三安光电有限公司 微发光二极管及其显示装置
JP6981492B2 (ja) * 2018-08-20 2021-12-15 三菱電機株式会社 半導体レーザ装置の製造方法
CN109392253B (zh) * 2018-09-17 2020-05-19 珠海欧比特电子有限公司 一种改进型的三维立体封装方法
JP6994688B2 (ja) * 2018-09-18 2022-01-14 株式会社Ｕｓｋテクノロジー 流体殺菌装置
US11412207B2 (en) 2018-12-28 2022-08-09 Meta Platforms Technologies, Llc Planarization of overcoat layer on slanted surface-relief structures
US11307357B2 (en) * 2018-12-28 2022-04-19 Facebook Technologies, Llc Overcoating slanted surface-relief structures using atomic layer deposition
US10964905B2 (en) 2019-04-08 2021-03-30 Interdigital Ce Patent Holdings Organic light emitting diode cell comprising a set of right circular hollow cylinders
US11597651B2 (en) * 2020-09-09 2023-03-07 Industry-Academic Cooperation Foundation, Yonsei University Layered group III-V compound and nanosheet containing phosphorus, and electrical device using the same
DE102020127014A1 (de) * 2020-10-14 2022-04-14 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Licht emittierenden Halbleiterbauelements und Licht emittierendes Halbleiterbauelement

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070004080A1 (en) * 2005-06-30 2007-01-04 Ouyang Mike X Hermetic seals for micro-electromechanical system devices
US20080128721A1 (en) * 2006-10-18 2008-06-05 Sony Corporation Light emitting device and method of manufacturing the same
WO2009061704A2 (en) * 2007-11-06 2009-05-14 Hcf Partners, L.P. Atomic layer deposition encapsulation

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01286345A (ja) * 1988-05-12 1989-11-17 Mitsubishi Electric Corp 樹脂封止半導体装置
US5187547A (en) * 1988-05-18 1993-02-16 Sanyo Electric Co., Ltd. Light emitting diode device and method for producing same
JPH05318826A (ja) 1992-05-27 1993-12-03 Rohm Co Ltd Ｌｅｄアレイプリントヘッドの構造
GB2295722B (en) * 1994-11-30 1997-12-17 Motorola Ltd Method of packaging integrated circuits
US5861636A (en) * 1995-04-11 1999-01-19 Nec Corporation Surface emitting visible light emiting diode having ring-shaped electrode
KR100702740B1 (ko) * 1996-06-26 2007-04-03 오스람 게젤샤프트 미트 베쉬랭크터 하프퉁 발광 변환 소자를 포함하는 발광 반도체 소자
DE19638667C2 (de) 1996-09-20 2001-05-17 Osram Opto Semiconductors Gmbh Mischfarbiges Licht abstrahlendes Halbleiterbauelement mit Lumineszenzkonversionselement
US5851849A (en) 1997-05-22 1998-12-22 Lucent Technologies Inc. Process for passivating semiconductor laser structures with severe steps in surface topography
DE19963806C2 (de) 1999-12-30 2002-02-07 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen einer Leuchtdioden-Weißlichtquelle, Verwendung einer Kunststoff-Preßmasse zum Herstellen einer Leuchtioden-Weißlichtquelle und oberflächenmontierbare Leuchtdioden-Weißlichtquelle
US6368899B1 (en) * 2000-03-08 2002-04-09 Maxwell Electronic Components Group, Inc. Electronic device packaging
US20010052752A1 (en) * 2000-04-25 2001-12-20 Ghosh Amalkumar P. Thin film encapsulation of organic light emitting diode devices
US7476420B2 (en) * 2000-10-23 2009-01-13 Asm International N.V. Process for producing metal oxide films at low temperatures
JP4545956B2 (ja) 2001-01-12 2010-09-15 ローム株式会社 半導体装置、およびその製造方法
US6841802B2 (en) * 2002-06-26 2005-01-11 Oriol, Inc. Thin film light emitting diode
JP2004095765A (ja) * 2002-08-30 2004-03-25 Nichia Chem Ind Ltd 発光装置およびその製造方法
KR100523484B1 (ko) 2002-11-11 2005-10-24 한국전자통신연구원 전류 제한 구조를 갖는 반도체 광소자의 제조방법
US7294360B2 (en) 2003-03-31 2007-11-13 Planar Systems, Inc. Conformal coatings for micro-optical elements, and method for making the same
US7405468B2 (en) * 2003-04-11 2008-07-29 Dai Nippon Printing Co., Ltd. Plastic package and method of fabricating the same
JP2005019946A (ja) * 2003-05-30 2005-01-20 Sanyo Electric Co Ltd メサ分離型モノリシック発光ダイオードアレイ及びその製造方法
JP4349032B2 (ja) 2003-08-05 2009-10-21 日亜化学工業株式会社 発光装置及びその製造方法
JP2005093649A (ja) 2003-09-17 2005-04-07 Oki Data Corp 半導体複合装置、ｌｅｄプリントヘッド、及び、それを用いた画像形成装置
DE102004050371A1 (de) 2004-09-30 2006-04-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit einer drahtlosen Kontaktierung
JP4203087B2 (ja) 2006-07-25 2008-12-24 株式会社沖データ 半導体複合装置、ｌｅｄプリントヘッド及び画像形成装置
GB2447091B8 (en) 2007-03-02 2010-01-13 Photonstar Led Ltd Vertical light emitting diodes
TWI346395B (en) 2007-03-02 2011-08-01 Advanced Optoelectronic Tech Packaging structure of laser diode surface mount device and fabricating method thereof
TW200841393A (en) 2007-04-02 2008-10-16 Miin-Jang Chen Optoelectronic device and method of fabricating the same
US7939932B2 (en) * 2007-06-20 2011-05-10 Analog Devices, Inc. Packaged chip devices with atomic layer deposition protective films
JP5493252B2 (ja) * 2007-06-28 2014-05-14 日亜化学工業株式会社 半導体発光素子
JP5245594B2 (ja) 2007-07-27 2013-07-24 日亜化学工業株式会社 発光装置及びその製造方法
JP2009076896A (ja) * 2007-08-31 2009-04-09 Panasonic Corp 半導体発光素子
US8314446B2 (en) 2007-10-11 2012-11-20 Wavefront Holdings, Llc Photo-detector array, semiconductor image intensifier and methods of making and using the same
DE102008019902A1 (de) 2007-12-21 2009-06-25 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Herstellungsverfahren für ein optoelektronisches Bauelement
JP2009252798A (ja) 2008-04-01 2009-10-29 Mitsumi Electric Co Ltd カーボンナノチューブ電界効果トランジスタおよびその製造方法
US20090289349A1 (en) 2008-05-21 2009-11-26 Spatial Photonics, Inc. Hermetic sealing of micro devices
US20100164083A1 (en) * 2008-12-29 2010-07-01 Numonyx B.V. Protective thin film coating in chip packaging
DE102009033686A1 (de) 2009-07-17 2011-01-20 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines anorganischen optoelektronischen Halbleiterbauteils
DE102009060749B4 (de) 2009-12-30 2021-12-30 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
JP5864089B2 (ja) 2010-08-25 2016-02-17 日亜化学工業株式会社 発光装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070004080A1 (en) * 2005-06-30 2007-01-04 Ouyang Mike X Hermetic seals for micro-electromechanical system devices
US20080128721A1 (en) * 2006-10-18 2008-06-05 Sony Corporation Light emitting device and method of manufacturing the same
WO2009061704A2 (en) * 2007-11-06 2009-05-14 Hcf Partners, L.P. Atomic layer deposition encapsulation

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
M. Okayasu et al., "Facet oxidation of InGaAs/GaAs strained quantum-well lasers", J. Appl. Phys., Vol. 69, p. 8346 (1991)
S. Ito et. al., "AlGaInN violet laser diodes grown an GaN substrates with low aspect ratio", Phys. Stat. Sol. (a), Vol. 200(1), p. 131-134 (2003)
T. M. Smeeton et al., "Atomic force microscopy of cleaved facets in III-V-Nitride Laser Diodes grown an free-standing GaN substrates", Appl. Phys. Lett., Vol. 88, 041910 (2006)
T. Mukai et al., "Current status and future prospects of GaN-based LEDs and LDs", Phys. Stat. Sol (a), Vol. 201(12), p. 2712-2716 (2004)
T. Schödl et al., "Facet degradation of (Al,In)GaN heterostructure laser diodes", Phys. Stat. Sol. (a), Vol. 201(12), p. 2635-2638 (2004)
V. Kümmler et al., "Gradual facet degradation of (Al,In)GaN quantum well lasers", Appl. Phys. Lett., Vol. 84(16), p. 2989 (2004)

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9087966B2 (en) 2010-08-25 2015-07-21 Nichia Corporation Light emitting device that includes reflective film surface covered with protective film having uniform thickness
US8679871B2 (en) * 2010-08-25 2014-03-25 Nichia Corporation Method of manufacturing light emitting device that includes using atomic layer deposition to form protective film on reflective film
US20120049225A1 (en) * 2010-08-25 2012-03-01 Nichia Corporation Light emitting device and method of manufacturing thereof
US9306127B2 (en) 2010-08-25 2016-04-05 Nichia Corporation Light emitting device that includes protective film having uniform thickness
DE102011016935A1 (de) * 2011-04-13 2012-10-18 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Licht emittierenden Halbleiterbauelements und Licht emittierendes Halbleiterbauelement
US9831383B2 (en) 2011-11-18 2017-11-28 Apple Inc. LED array
US10297712B2 (en) 2011-11-18 2019-05-21 Apple Inc. Micro LED display
JP2015500562A (ja) * 2011-11-18 2015-01-05 ルクスビュー テクノロジー コーポレイション マイクロ発光ダイオード
US11552046B2 (en) 2011-11-18 2023-01-10 Apple Inc. Micro device transfer head assembly
US9463613B2 (en) 2011-11-18 2016-10-11 Apple Inc. Micro device transfer head heater assembly and method of transferring a micro device
US9620478B2 (en) 2011-11-18 2017-04-11 Apple Inc. Method of fabricating a micro device transfer head
US10607961B2 (en) 2011-11-18 2020-03-31 Apple Inc. Micro device transfer head heater assembly and method of transferring a micro device
US10121864B2 (en) 2011-11-18 2018-11-06 Apple Inc. Micro device transfer head heater assembly and method of transferring a micro device
DE112013004761B4 (de) 2012-09-27 2022-01-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Vereinzeln von Bereichen einer Halbleiterschicht
US9673590B2 (en) 2012-11-28 2017-06-06 Osram Opto Semiconductors Gmbh Semiconductor stripe laser
DE102012111512A1 (de) * 2012-11-28 2014-05-28 Osram Opto Semiconductors Gmbh Halbleiterstreifenlaser
DE102012111512B4 (de) 2012-11-28 2021-11-04 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterstreifenlaser
US9054487B2 (en) 2012-11-28 2015-06-09 Osram Opto Semiconductors Gmbh Semiconductor stripe laser
US11695251B2 (en) 2014-02-24 2023-07-04 Osram Oled Gmbh Laser diode chip having coated laser facet
US10439096B2 (en) 2014-11-05 2019-10-08 Osram Opto Semiconductors Gmbh Method for manufacturing at least one optoelectronic semiconductor chip
DE102014116141B4 (de) 2014-11-05 2022-07-28 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterchips, optoelektronischer Halbleiterchip sowie optoelektronisches Halbleiterbauelement
DE102014116141A1 (de) * 2014-11-05 2016-05-12 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterchips, optoelektronischer Halbleiterchip sowie optoelektronisches Halbleiterbauelement
US10256379B2 (en) 2015-06-02 2019-04-09 Osram Opto Semiconductors Gmbh Optoelectronic component and method for producing an optoelectronic component
DE102017112223A1 (de) * 2017-06-02 2018-12-06 Osram Opto Semiconductors Gmbh Halbleiterlaser-Bauteil und Verfahren zur Herstellung eines Halbleiterlaser-Bauteils
US11189990B2 (en) 2017-06-02 2021-11-30 Osram Oled Gmbh Semiconductor laser component and method of producing a semiconductor laser component
DE102020117238A1 (de) 2020-06-30 2021-12-30 First Sensor AG Anordnung für ein optoelektronisches Bauelement, Verfahren zum Herstellen und optoelektronisches Bauelement
US11728444B2 (en) 2020-06-30 2023-08-15 First Sensor AG Arrangement for an optoelectronic component, manufacturing process and optoelectronic component

Also Published As

Publication number Publication date
CN102668140B (zh) 2016-04-06
TW201143162A (en) 2011-12-01
US9508903B2 (en) 2016-11-29
JP6001114B2 (ja) 2016-10-05
KR20120114311A (ko) 2012-10-16
US9768360B2 (en) 2017-09-19
CN102668140A (zh) 2012-09-12
TWI446594B (zh) 2014-07-21
JP2013514642A (ja) 2013-04-25
EP2513984A1 (de) 2012-10-24
US20120326178A1 (en) 2012-12-27
WO2011073027A1 (de) 2011-06-23
JP5710638B2 (ja) 2015-04-30
JP2015146431A (ja) 2015-08-13
US20170005234A1 (en) 2017-01-05

Similar Documents

Publication Publication Date Title
DE102009058796A1 (de) Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE10211531B4 (de) Hocheffiziente LED und Verfahren zur Herstellung derselben
DE102006000150B4 (de) Verfahren zur Ausbildung einer bei einer niedrigen Temperatur gewachsenen Pufferschicht
DE102011016935A1 (de) Verfahren zur Herstellung eines Licht emittierenden Halbleiterbauelements und Licht emittierendes Halbleiterbauelement
EP2149160A1 (de) Optoelektronisches bauelement und verfahren zur herstellung einer mehrzahl optoelektronischer bauelemente
DE102009018603A1 (de) Leuchtvorrichtungen, dieselben enthaltende Pakete und Systeme und Herstellungsverfahren derselben
DE102008018928A1 (de) Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
US11152543B2 (en) Nitride semiconductor light-emitting element
EP1906461B1 (de) Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102015107586A1 (de) Verfahren zur Herstellung optoelektronischer Bauelemente und oberflächenmontierbares optoelektronisches Bauelement
WO2018192972A1 (de) Halbleiterlaserdiode und verfahren zur herstellung einer halbleiterlaserdiode
WO2014048905A1 (de) Optoelektronisches halbleiterbauelement
DE102012101889A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
US20090010293A1 (en) Nitride semiconductor light emitting device and method for manufacturing nitride semiconductor light emitting device
DE102012102306B4 (de) Laserdiodenvorrichtung
DE102012102305A1 (de) Laserdiodenvorrichtung
DE112014002703B4 (de) Optoelektronisches Halbleiterbauteil
DE102012109083A1 (de) Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
WO2020088988A1 (de) Verfahren zur herstellung eines leuchtdiodenchips mit einer konverterschicht und leuchtdiodenchip
DE102017126109A1 (de) Licht emittierendes Bauelement und Verfahren zur Herstellung eines Licht emittierenden Bauelements
DE102014112659A1 (de) Licht emittierende Vorrichtung
DE102012108160A1 (de) Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
WO2010081754A1 (de) Optoelektronisches halbleiterbauelement
DE102021109968A1 (de) Optoelektronisches Halbleiterbauelement
DE112021003883T5 (de) Halbleiterlaserelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication