DE102012101889A1

DE102012101889A1 - Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip

Info

Publication number: DE102012101889A1
Application number: DE102012101889A
Authority: DE
Inventors: Britta Göötz; Jürgen Moosburger; Andreas Plössl; Matthias Sabathil
Original assignee: Osram Opto Semiconductors GmbH
Current assignee: Ams Osram International GmbH
Priority date: 2012-03-06
Filing date: 2012-03-06
Publication date: 2013-09-12
Also published as: JP2015507374A; WO2013131729A1; US20150048400A1; US9397280B2; CN104145044A

Abstract

Es wird ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips angegeben mit den Schritten: – Aufwachsen einer optoelektronischen Halbleiterschichtenfolge (2) auf einem Aufwachssubstrat (1), – Ausbilden einer elektrisch isolierenden Schicht (4) auf einer dem Aufwachssubstrat (1) abgewandten Seite der optoelektronischen Halbleiterschichtenfolge (2) durch Abscheidung von Partikeln eines elektrisch isolierenden Materials mittels eines Aerosolabscheideverfahrens, – zumindest teilweises Entfernen des Aufwachssubstrats (1) nach dem Ausbilden der elektrisch isolierenden Schicht (4). Weiterhin wird ein optoelektronischer Halbleiterchip angegeben.

Description

Es werden ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und ein optoelektronischer Halbleiterchip angegeben.
Es sind Leuchtdiodenchips bekannt, bei denen eine Licht emittierende Halbleiterschichtenfolge von einem Aufwachssubstrat auf einen Ersatzträger übertragen wird, der oft elektrisch isoliert von der Halbleiterschichtenfolge ist.
Bislang werden zwei Ansätze zur elektrischen Isolation der optoelektronisch aktiven Leuchtdiodenstruktur und der Anschlussfläche zur Chipmontage verfolgt, nämlich entweder die Verwendung von isolierendem Material als Ersatzträger oder die Verwendung einer elektrisch isolierenden Zwischenschicht. Diese Ansätze erfordern also entweder einen Fügeschritt oder die Abscheidung einer isolierenden Schicht aus der Gasphase.
Im Falle der Verwendung eines isolierenden Materials als Ersatzträger wird beispielsweise in der Druckschrift R. Horng et al., AlGaInP/AuBe/glass light-emitting diodes fabricated by wafer bonding technology, Applied Physics Letters 75, 154–156, 1999, vorgeschlagen, Glas als elektrisch isolierenden Ersatzträger zu verwenden, das mit einer AuBe-Schicht beschichtet ist und auf das bei 450°C während 15 Minuten auf den p+-Kontakt aus GaAs einer AlGaInP-Halbleiterschichtenfolge gebondet wird. Ein solcher Fügeschritt erfolgt unter allen praktisch relevanten Umständen bei erhöhter Temperatur, was entweder die Wahl des zu fügenden isolierenden Materials auf Stoffe mit einer geeigneten thermischen Ausdehnung einschränkt, die zum Aufwachssubstrat passt, oder aufwändige Niedertemperatur-Fügeprozesse erfordert, um Schäden aufgrund thermomechanischer Verspannungen zu vermeiden, die aus dem unterschiedlichen Kontraktionsverhalten des Aufwachssubstrats und des isolierenden Materials des Ersatzträgers erwachsen können.
Bei der Verwendung einer elektrisch isolierenden Zwischenschicht wird die Licht emittierende Halbleiterschichtenfolge von einem elektrisch leitenden Ersatzträger elektrisch isoliert. Beispielsweise beschreibt die Druckschrift R. Horng et al., AlGaInP light emitting diodes with mirror substrates fabricated by wafer bonding, Applied Physics Letters 75, 3054–3056, 1999, die Verwendung einer Si-Scheibe mit einer 300 nm dicken SiO₂-Schicht, die durch thermische Oxidation hergestellt wird, sodass die Si-Scheibe als Ersatzträger elektrisch isoliert bei 300°C während 20 Minuten mittels AuBe als haftungsvermittelnder Metallschicht gegen den p+-Kontakt aus GaAs einer AlGaInP-Leuchtdiode gebondet werden kann. Soll im Gegensatz hierzu die Abscheidung einer elektrisch isolierenden Zwischenschicht aus der Gasphase erfolgen, so ist dies in der Praxis auf recht dünne Schichten beschränkt, mit denen kaum eine zuverlässige Isolation erreicht werden kann, da die elektrisch isolierende Schicht selbst entweder nicht ausreichend durchschlagsfest ist oder aber an der Chipkante einen Überschlag zwischen den benachbarten leitfähigen Schichten nicht wirksam verhindern kann.
Zumindest eine Aufgabe von bestimmten Ausführungsformen ist es, ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips anzugeben. Zumindest eine weitere Aufgabe von bestimmten Ausführungsformen ist es, einen optoelektronischen Halbleiterchip anzugeben.
Diese Aufgaben werden durch Verfahren und Gegenstände gemäß den unabhängigen Patentansprüchen gelöst. Vorteilhafte Ausführungsformen und Weiterbildungen des Gegenstands sind in den abhängigen Ansprüchen gekennzeichnet und gehen weiterhin aus der nachfolgenden Beschreibung und den Zeichnungen hervor.
Gemäß zumindest einer Ausführungsform wird bei einem Verfahren zur Herstellung eines optoelektronischen Halbleiterchips ein Aufwachssubstrat bereit gestellt, auf dem eine optoelektronische Halbleiterschichtenfolge aufgewachsen wird. Besonders bevorzugt kann die Halbleiterschichtenfolge mittels eines Epitaxieverfahrens, beispielsweise metallorgansicher Gasphasenepitaxie (MOVPE) oder Molekularstrahlepitaxie (MBE), auf einem Aufwachssubstrat aufgewachsen werden.
Der optoelektronische Halbleiterchip kann als Licht emittierender Halbleiterchip, beispielsweise in Form eines Leuchtdiodenchips oder eines Laserdiodenchips, oder als Licht detektierender Halbleiterchip, beispielsweise in Form eines Photodiodenchips oder einer Photovoltaikzelle, ausgebildet sein. Der optoelektronische Halbleiterchip kann je nach Wellenlänge eine optoelektronische Halbleiterschichtenfolge auf der Basis von verschiedenen Halbleitermaterialsystemen aufweisen. Für eine langwellige, infrarote bis rote Strahlung ist beispielsweise eine Halbleiterschichtenfolge auf Basis von In_xGa_yAl_1-x-yAs geeignet, für rote bis gelbe Strahlung ist beispielsweise eine Halbleiterschichtenfolge auf Basis von In_xGa_yAl_1-x-yP geeignet und für kurzwellige sichtbare, also insbesondere für grüne bis blaue, Strahlung und/oder für UV-Strahlung ist beispielsweise eine Halbleiterschichtenfolge auf Basis von In_xGa_yAl_1-x-yN geeignet, wobei jeweils 0 ≤ x ≤ 1 und 0 ≤ y ≤ 1 gilt. Weiterhin kann eine optoelektronische Halbleiterschichtenfolge basierend auf einem Antimonid, beispielsweise InSb, GaSb, AlSb oder eine Kombination daraus, geeignet sein für langwellige Infrarotstrahlung.
Das Aufwachssubstrat kann ein Isolatormaterial oder ein Halbleitermaterial, beispielsweise ein oben genanntes Verbindungshalbleitermaterialsystem, umfassen. Insbesondere kann das Aufwachssubstrat Saphir, GaAs, GaP, GaN, InP, SiC, Si und/oder Ge umfassen oder aus einem solchen Material sein.
Die optoelektronische Halbleiterschichtenfolge kann einen aktiven Bereich aufweisen, beispielsweise einen herkömmlichen pn-Übergang, eine Doppelheterostruktur, eine Einfach-Quantentopfstruktur (SQW-Struktur) oder eine Mehrfach-Quantentopfstruktur (MQW-Struktur). Die Bezeichnung Quantentopfstruktur umfasst im Rahmen der Anmeldung insbesondere jegliche Struktur, bei der Ladungsträger durch Einschluss ("confinement") eine Quantisierung ihrer Energiezustände erfahren können. Insbesondere beinhaltet die Bezeichnung Quantentopfstruktur keine Angabe über die Dimensionalität der Quantisierung. Sie umfasst somit unter anderem Quantentröge, Quantendrähte und Quantenpunkte und jede Kombination dieser Strukturen. Die Halbleiterschichtenfolge kann neben dem aktiven Bereich weitere funktionelle Schichten und funktionelle Bereiche umfassen, etwa p- oder n-dotierte Ladungsträgertransportschichten, undotierte oder p- oder n-dotierte Confinement-, Cladding- oder Wellenleiterschichten, Barriereschichten, Planarisierungsschichten, Pufferschichten, Schutzschichten und/oder Elektroden sowie Kombinationen daraus aufweisen. Die hier beschriebenen Strukturen den aktiven Bereich oder die weiteren funktionellen Schichten und Bereiche betreffend sind dem Fachmann insbesondere hinsichtlich Aufbau, Funktion und Struktur bekannt und werden von daher an dieser Stelle nicht näher erläutert.
Weiterhin können beispielsweise auf einer dem Aufwachssubstrat abgewandten Seite der Halbleiterschichtenfolge eine oder mehrere Spiegelschichten aufgebracht werden. Insbesondere können die eine Spiegelschicht oder die mehreren Spiegelschichten ein Metall, besonders bevorzugt Silber, aufweisen oder daraus sein. Weiterhin sind als Spiegelschicht auch Kombinationen von Schichten mit einem oder mehreren transparenten leitenden Oxiden und mit einem oder mehreren Spiegelmetallen oder mit einem oder mehreren transparenten dielektrischen Materialien und mit einem oder mehreren Spiegelmetallen möglich.
Der Aufwachsprozess kann insbesondere im Waferverbund stattfinden. Mit anderen Worten wird ein Aufwachssubstrat in Form eines Wafers bereitgestellt, auf den großflächig die optoelektronische Halbleiterschichtenfolge aufgewachsen wird. Die aufgewachsene optoelektronische Halbleiterschichtenfolge kann in einem weiteren Verfahrensschritt in einzelne Halbleiterchips vereinzelt werden.
Weiterhin wird die Halbleiterschichtenfolge vorzugsweise vor dem Vereinzeln auf ein Trägerelement übertragen und das Aufwachssubstrat kann gedünnt werden, also zumindest teilweise oder ganz entfernt werden. Das Trägerelement wird dann mit der Halbleiterschichtenfolge zusammen vereinzelt, beispielsweise zur Bildung von Licht emittierenden oder Licht absorbierenden Halbleiterchips oder Solarzellen. Halbleiterchips, die anstelle des Aufwachssubstrats ein Trägerelement als Trägersubstrat aufweisen, können auch als so genannte Dünnfilm-Halbleiterchips bezeichnet werden, im Fall von Licht emittierenden Dünnfilm-Halbleiterchips auch als Dünnfilm-Leuchtdiodenchips.
Ein Dünnfilm-Leuchtdiodenchip kann sich insbesondere durch folgende charakteristische Merkmale auszeichnen:

– an einer zu dem Trägersubstrat hingewandten ersten Hauptfläche einer Licht emittierenden Halbleiterschichtenfolge ist eine reflektierende Schicht, insbesondere eine Spiegelschicht, aufgebracht oder ausgebildet, die zumindest einen Teil der in der Halbleiterschichtenfolge erzeugten elektromagnetischen Strahlung in diese zurückreflektiert;
– die Halbleiterschichtenfolge weist eine Dicke im Bereich von 20µm oder weniger, insbesondere im Bereich zwischen 4 µm und 10 µm auf; und
– die Halbleiterschichtenfolge enthält mindestens eine Halbleiterschicht mit zumindest einer Fläche, die eine Durchmischungsstruktur aufweist, die im Idealfall zu einer annähernd ergodischen Verteilung des Lichtes in der Halbleiterschichtenfolge führt, das heißt, sie weist ein möglichst ergodisch stochastisches Streuverhalten auf.

Ein Dünnfilm-Leuchtdiodenchip ist in guter Näherung ein Lambert´scher Oberflächenstrahler. Das Grundprinzip eines Dünnschicht-Leuchtdiodenchips ist beispielsweise in der Druckschrift I. Schnitzer et al., Appl. Phys. Lett. 63 (16), 18. Oktober 1993, 2174–2176 beschrieben.
Eine als Solarzelle in Dünnfilmtechnik ausgebildete Halbleiterschichtenfolge oder ein Licht absorbierender Dünnfilm-Halbleiterchip können ebenfalls von einer Spiegelschicht auf der dem Trägerelement zugewandten Seite profitieren, da sich die optische Weglänge für das einfallende Licht vergrößern und praktisch verdoppeln lässt. In Mehrfachsolarzellen, wie sie für so genannte Konzentratorzellen diskutiert und erprobt werden, kann durch die Spiegelschicht zumindest die dem Trägerelement nächstliegende Zelle, die typischerweise die kleinste Bandlücke aufweist, von der Spiegelschicht profitieren. Da die Spiegelschicht die zur Absorption zur Verfügung stehende Weglänge verdoppeln kann, kann diese Zellenschicht dünner gehalten werden. Dadurch kann es möglich sein, dass sich die Gesamteffizienz verbessert, da dünnere Zellen in besserer Qualität herstellbar sein können und oft auch bessere Spannungswerte liefern können.
Weiterhin können auf der optoelektronischen Halbleiterschichtenfolge elektrische Kontaktbereiche aufgebracht werden, mittels derer der optoelektronische Halbleiterchip elektrisch kontaktiert werden kann. Die Kontaktbereiche können in Bezug auf die Aufwachsrichtung auf der derselben oder auf verschiedenen Seiten der optoelektronischen Halbleiterschichtenfolge angeordnet werden.
Weiterhin kann das Übertragen der optoelektronischen Halbleiterschichtenfolge auf ein Trägerelement einen Verfahrensschritt aufweisen, bei dem auf einer dem Aufwachssubstrat abgewandten Seite der optoelektronischen Halbleiterschichtenfolge durch Abscheidung von Partikeln eines elektrisch isolierenden Materials mittels eines Aerosolabscheideverfahrens eine elektrisch isolierende Schicht aufgebracht wird.
Gemäß einer besonders bevorzugt Ausführungsform weist ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips die folgenden Schritte auf:

– Aufwachsen einer optoelektronischen Halbleiterschichtenfolge auf einem Aufwachssubstrat.
– Ausbilden einer elektrisch isolierenden Schicht auf einer dem Aufwachssubstrat abgewandten Seite der optoelektronischen Halbleiterschichtenfolge durch Abscheidung von Partikeln eines elektrisch isolierenden Materials mittels eines Aerosolabscheideverfahrens.
– Zumindest teilweises Entfernen des Aufwachssubstrats nach dem Ausbilden der elektrisch isolierenden Schicht.

Insbesondere kann die dem Aufwachssubstrat abgewandte Seite der Halbleiterschichtenfolge durch eine dem Aufwachssubstrat gegenüberliegende Seite der Halbleiterschichtenfolge gebildet sein. Mit anderen Worten wird die dem Aufwachssubstrat abgewandte Seite der Halbleiterschichtenfolge durch die Oberseite der zuletzt auf das Aufwachssubstrat aufgebrachten Schicht der Halbleiterschichtenfolge gebildet. Die elektrisch isolierende Schicht kann mittels des Aerosolabscheideverfahrens direkt auf der Halbleiterschichtenfolge aufgebracht werden. Weiterhin kann die elektrisch isolierende Schicht auch mittelbar auf der Halbleiterschichtenfolge aufgebracht werden, also auf einer auf der Halbleiterschichtenfolge angeordneten Schicht, etwa einer Spiegelschicht.
Gemäß einer weiteren Ausführungsform weist ein optoelektronischer Halbleiterchip eine mittels eines Aerosolabscheideverfahrens aufgebrachte elektrisch isolierende Schicht auf. Die mittels Aerosolabscheidung aufgebrachte Schicht weist insbesondere ein elektrisch isolierendes Material auf, das in Form von Partikeln abgeschieden wurde. Die vorab und im Folgenden beschriebenen Merkmale und Ausführungsformen gelten gleichermaßen für das Verfahren zur Herstellung des optoelektronischen Halbleiterchips als auch für den optoelektronischen Halbleiterchip.
Gemäß zumindest einer Ausführungsform wird bei dem Aerosolabscheideverfahren (ADM: "aerosol deposition method") ein Pulver des elektrisch isolierenden Materials bereitgestellt. Die Größe der Partikel des Pulvers kann bevorzugt größer oder gleich 10 nm und kleiner oder gleich 2 μm sein. Insbesondere kann das elektrisch isolierende Material in einer Pulverkammer bereitgestellt werden, die auch als Aerosolkammer bezeichnet werden kann und die über eine Gaszuleitung und eine Gasableitung verfügt. Mittels der Gaszuleitung kann ein Gas, bevorzugt ein inertes Gas, beispielsweise Helium, Stickstoff oder auch Luft, in die Pulverkammer geleitet werden. Mittels des Gases wird ein Teil der Partikel des elektrisch isolierenden Materials als Aerosol im Gas über die Gasableitung in eine Beschichtungskammer geleitet, die bevorzugt einen niedrigeren Druck als die Pulverkammer aufweist. Insbesondere kann das Aerosolabscheideverfahren in der Beschichtungskammer bei Zimmertemperatur, also etwa 300 K, durchgeführt werden. Zwischen der Pulverkammer und der Beschichtungskammer können beispielsweise noch ein oder mehrere Filter und/oder ein Klassifikator zur Einstellung geeigneter Partikelgrößen angeordnet sein. Das Aerosol mit den Partikeln des elektrisch isolierenden Materials tritt in der Beschichtungskammer durch eine Düse aus und wird durch die Düse strahlartig auf ein zu beschichtendes Element, also auf die Halbleiterschichtenfolge, gerichtet. Der Strahl mit dem Aerosol kann beispielsweise punktuell auf die zu beschichtende Halbleiterschichtenfolge treffen. Weiterhin kann der Strahl mit dem Aerosol auch aufgeweitet, insbesondere beispielsweise linear aufgefächert, auf die zu beschichtende Halbleiterschichtenfolge treffen. Das Gas des Aerosols wirkt als Beschleunigungsgas, da über den Gasstrom die darin enthaltenen Partikel auf die zu beschichtende Oberfläche gesprüht werden. Bevorzugt werden der Gasstrom sowie die Düsengeometrie so eingerichtet, dass die Partikel mit einer Geschwindigkeit von größer oder gleich 100 m/s und kleiner oder gleich 500 m/s aufgebracht werden können. Die Düse wird relativ zum zu beschichtenden Substrat über das Substrat bewegt, um ein großflächiges Aufbringen der Partikel zu ermöglichen. Dieser Vorgang kann auch als „Abrastern“ bezeichnet werden.
Durch das Aerosolabscheideverfahren kann die elektrisch isolierende Schicht durch gezielte Wahl des Materials oder der Materialien der Partikel, der Partikelgrößenverteilung sowie der Aufsprühbedingungen, also beispielsweise des Gasstroms und/oder der Düsengeometrie, mit gewünschten Eigenschaften hergestellt werden. Im Vergleich zu üblichen Beschichtungsverfahren wie etwa Vakuumbedampfung, chemischer Gasphasenabscheidung, Sputtern oder Ionenplattieren ist mit dem Aerosolabscheidverfahren ein qualitativ und quantitativ effizientes Aufbringen des elektrisch isolierenden Materials in Form einer unstrukturierten oder strukturierten Schicht möglich. Im Vergleich zu Sinterverfahren, bei denen üblicherweise Dispersionsmittel-haltige Pasten mit den gewünschten Materialpartikeln aufgebracht werden, kann beim Aerosolabscheideverfahren auf die flüssigen Dispersionsmittel verzichtet werden. Weiterhin kann das Aerosolabscheideverfahren bei deutlich niedrigeren Temperaturen als ein Sinterverfahren durchgeführt werden, insbesondere beispielsweise auch bei Raumtemperatur, da die zum „Zusammenbacken“ der Partikel nötige Energie zur Bildung der elektrisch isolierenden Schicht über die kinetische Energie im Gasstrom bereitgestellt werden kann, während bei Sinterverfahren die dafür nötige Energie bekanntermaßen durch die Erhitzung auf hohe Temperaturen geliefert wird. Das Aerosolabscheideverfahren kann somit eine höhere Effizienz sowie eine höhere Prozessverträglichkeit zur Herstellung der elektrisch isolierenden Schicht im Vergleich zu in der Halbleitertechnik üblichen Verfahren bieten.
Insbesondere können zur Durchführung des Aerosolabscheideverfahrens folgende Parameter besonders geeignet sein, wobei die Grenzen der angegebenen Bereiche jeweils eingeschlossen sind:

– Druck in der Beschichtungskammer: 0,05 kPa bis 2 kPa;
– Druck in der Aerosolkammer: 10 kPa bis 80 kPa;
– Größe der Düsenöffnung: 5 × 0,3 mm²; 10 × 0,4 mm²;
– Beschleunigungsgas: He, N₂, Luft;
– Verbrauch an Beschleunigungsgas: 1 l/min bis 10 l/min;
– Temperatur des zu beschichteten Substrats während der Abscheidung: 300 K;
– beschichtbare Fläche: 40 × 40 mm² bis 400 × 400 mm²;
– Geschwindigkeit, mit der sich die Düse über das zu beschichtende Substrat bewegt: 0,125 mm/s bis 10 mm/s;
– Abstand zwischen der Düse und dem zu beschichtenden Substrat: 1 mm bis 40 mm.

Mittels des hier angegebenen Aerosolabscheideverfahrens sind Abscheideraten von mehreren Mikrometern pro Minute zumindest lokal möglich und Schichtdicken bis 0,1 mm können effektiv realisiert werden.
Die elektrisch isolierende Schicht kann insbesondere auch genutzt werden und derart ausgebildet sein, dass topografische Unterschiede auf der Halbleiterschichtenfolge ausgeglichen werden, etwa indem lokal dosiert mehr oder weniger elektrisch isolierendes Material abgeschieden wird. Alternativ dazu ist auch ein an das Aerosolabscheideverfahren anschließender mechanischer Planarisierungsschritt möglich, wenn die elektrisch isolierende Schicht eine ausreichende Schichtdicke hierfür aufweist.
Gemäß einer weiteren Ausführungsform weist das elektrisch isolierende Material ein Keramikmaterial auf oder ist daraus. Das Keramikmaterial kann beispielsweise ausgewählt sein aus AlN, BN, Al₂O₃, SiC, BeO, Si₃N₄ oder einer Mischung daraus. Weiterhin kann das isolierende Material auch ein Diamantpulver aufweisen oder daraus sein. AlN, BN, SiC, BeO und Diamant können insbesondere verwendet werden, wenn eine hohe thermische Leitfähigkeit erzielt werden soll. Al₂O₃ und Si₃N₄ können insbesondere verwendet werden, wenn die thermische Leitfähigkeit auch etwas niedriger sein kann und eine chemisch inerte Schicht gewünscht ist.
Wie vorab beschrieben weist das Aerosolabscheideverfahren den Vorteil auf, dass es bei Zimmertemperatur durchgeführt werden kann. Die so hergestellte elektrisch isolierende Schicht weist bevorzugt eine kristalline oder zumindest polykristalline Struktur auf. Dadurch kann die elektrisch isolierende Schicht, wie auch weiter unten beschrieben ist, eine gute thermische Leitfähigkeit aufweisen. Insbesondere können durch das Aerosolabscheideverfahren bereits bei Zimmertemperatur stabile Schichten erzeugt werden, während herkömmliche, in der Halbleitertechnologie übliche Verfahren zur Schichtherstellung typischerweise nicht die Möglichkeit bieten, bei gemäßigten Temperaturen, also Temperaturen im Bereich der Zimmertemperatur, eine elektrisch isolierende Schicht in zuverlässiger Qualität zu erzeugen.
Das hier beschriebene Verfahren bietet weiterhin durch die Verwendung des Aerosolabscheideverfahrens neue Möglichkeiten bei der Materialwahl für die elektrisch isolierende Schicht. Insbesondere ist es möglich, eine elektrische Isolation bei gleichzeitig geringem thermischem Widerstand zu erzielen. Im Vergleich dazu werden, wie oben beschrieben ist, im Stand der Technik beispielsweise thermische Oxidschichten auf Silizium als Sperrschichten benutzt, die aufgrund der geringen thermischen Leitfähigkeit von SiO₂-Glas von etwa 1 W/mK gleichzeitig als thermische Isolationsschicht wirken. Die thermische Isolation ist aber unerwünscht. Das Aerosolabscheideverfahren kann im Gegensatz hierzu wie vorab erwähnt kristalline Schichten, bevorzugt ohne erkennbare amorphe Zwischenschichten, erzeugen, was zu einer guten thermischen Leitfähigkeit in der elektrisch isolierenden Schicht führen kann. Anstelle des im Stand der Technik verwendeten SiO₂ für elektrisch isolierende Schichten kann beispielsweise eine elektrisch isolierende Schicht aus AlN gebildet werden, deren thermische Leitfähigkeit ähnlich einer keramischen Scheibe aus AlN, die beispielsweise durch Sintern hergestellt wird, im Bereich von über 100 W/mK liegen kann.
Gemäß einer weiteren Ausführungsform weist das elektrisch leitende Material Partikel mit unterschiedlichen thermischen Ausdehnungskoeffizienten auf. Dadurch kann es möglich sein, den thermischen Ausdehnungskoeffizienten der elektrisch isolierenden Schicht gezielt anzupassen, beispielsweise durch eine geeignete Materialzusammensetzung und/oder Partikelgröße. Die elektrisch isolierende Schicht kann dadurch vorzugsweise an den Ausdehnungskoeffizienten der Halbleiterschichtenfolge angepasst werden, sodass im späteren Betrieb des optoelektronischen Halbleiterchips, bei dem sich dieser beispielsweise erwärmen kann, keine thermomechanischen Spannungen zwischen der elektrisch isolierenden Schicht und der Halbleiterschichtenfolge auftreten.
Gemäß einer weiteren Ausführungsform kann die elektrisch isolierende Schicht auch zumindest zwei Schichten aus unterschiedlichen elektrisch isolierenden Materialien, beispielsweise den vorab genannten Materialien, aufweisen. Beispielsweise kann eine erste Schicht aus AlN oder einem anderen der vorab genannten Materialien aufgebracht werden, das eine hohe thermische Leitfähigkeit aufweist. Auf dieser kann beispielsweise eine zweite Schicht aus Al₂O₃ oder SI₃N₄ aufgebracht werden, das eine hohe chemische Beständigkeit aufweist. Somit können für die elektrisch isolierende Schicht je nach Anforderung durch eine Kombination unterschiedlicher elektrisch isolierender Materialien in einer oder in mehreren Schichten die gewünschten Eigenschaften erzeugt werden.
Gemäß einer weiteren Ausführungsform kann die Abscheidung der Partikel des elektrisch isolierenden Materials strukturiert vorgenommen werden. Beispielsweise kann das Abscheideverfahren über eine geeignete Maske selektiv in ausgewählten Bereichen auf der Halbleiterschichtenfolge erfolgen, so dass beispielsweise in einem Waferverbund nur diejenigen Bereiche der Halbleiterschichtenfolge mit der elektrisch isolierenden Schicht versehen werden, die die späteren Halbleiterchip bilden.
Gemäß einer weiteren Ausführungsform wird eine Vereinzelung der Halbleiterschichtenfolge nach dem Aufbringen der elektrisch isolierenden Schicht entlang von Vereinzelungslinien durchgeführt. Besonders bevorzugt bleiben die Vereinzelungslinien beim Ausbilden der elektrisch isolierenden Schicht frei vom elektrisch isolierenden Material. Die Vereinzelungslinien können dabei beispielsweise als so genannte Trenngräben ausgebildet werden, die bei einer selektiven Abscheidung der elektrisch isolierenden Schicht somit von einer elektrischen Isolation ausgenommen werden können.
Gemäß einer weiteren Ausführungsform wird die elektrisch isolierende Schicht, die beispielsweise strukturiert sein kann, in einem an das Aufbringen anschließenden Formverfahren vor einem Vereinzeln mit einem Zwischenträgermaterial umformt. Das Zwischenträgermaterial kann beispielsweise ein Kunststoffmaterial sein, das durch Spritzpressen, Spritzgießen oder Formpressen an die elektrisch isolierende Schicht angeformt wird. Das Zwischenträgermaterial kann insbesondere eine Handhabung der Halbleiterschichtenfolge mit der elektrisch isolierenden Schicht, insbesondere zur Vereinzelung, erleichtern. Nach dem Vereinzeln kann das Zwischenträgermaterial zumindest teilweise entfernt werden, sodass die elektrisch isolierende Schicht nach dem Vereinzeln zumindest teilweise freigelegt werden kann. Das Entfernen des Zwischenträgermaterials zur zumindest teilweisen Freilegung der elektrisch isolierenden Schicht kann beispielsweise mittels Schleifens erfolgen.
Gemäß einer weiteren Ausführungsform wird vor dem Ausbilden der elektrisch isolierenden Schicht eine Spiegelschicht wie weiter oben beschrieben auf die optoelektronische Halbleiterschichtenfolge aufgebracht. Die elektrisch isolierende Schicht wird anschließend auf der der Halbleiterschichtenfolge abgewandten Seite der Spiegelschicht aufgebracht.
Gemäß einer weiteren Ausführungsform wird auf der Spiegelschicht eine Metallschicht aufgebracht, auf der dann anschließend die elektrisch isolierende Schicht ausgebildet wird. Insbesondere kann die Metallschicht beispielsweise durch ein Galvanik-Verfahren aufgebracht werden. Die Metallschicht kann beispielsweise Kupfer und/oder Silber aufweisen und eine Dicke von bis zu 100 μm haben. Insbesondere kann die Metallschicht strukturiert in Bereichen aufgebracht werden, die nach einem Vereinzeln der Halbleiterschichtenfolge, das nach dem Aufbringen der elektrisch isolierenden Schicht auf der Metallschicht erfolgt, die optoelektronischen Halbleiterchips bilden. Mit anderen Worten kann die Metallschicht auf voneinander getrennten Oberflächenbereichen aufgebracht werden, die die Bereiche der Halbleiterschichtenfolge definieren, die nach dem Vereinzeln einzelne optoelektronische Halbleiterchips bilden. Insbesondere kann die Metallschicht von der elektrisch isolierenden Schicht umschlossen werden. Besonders bevorzugt wird die Metallschicht von der elektrisch isolierenden Schicht hermetisch ummantelt. Beispielsweise kann die Metallschicht bei einer Dicke von bis zu 100 μm Metallpodeste bilden, die durch die anschließend durchgeführte Aerosolabscheidung zur Bildung der elektrisch isolierenden Schicht von dieser hermetisch ummantelt werden. Somit kann für die Metallschicht beispielsweise ein Material verwendet werden, das empfindlich gegenüber Umgebungsbedingungen ist, beispielsweise Silber. Zur hermetischen Abdichtung kann die elektrisch isolierende Schicht bevorzugt AlN und/oder Al₂O₃ aufweisen.
Gemäß einer weiteren Ausführungsform bildet die elektrisch isolierende Schicht ein Trägerelement für die optoelektronische Halbleiterschichtenfolge. Das bedeutet, dass die elektrisch isolierende Schicht eine derartige Dicke aufweist, dass der fertiggestellte optoelektronische Halbleiterchip beziehungsweise die Halbleiterschichtenfolge des fertiggestellten optoelektronischen Halbleiterchips durch die elektrisch isolierende Schicht getragen werden kann. Hierzu kann die elektrisch isolierende Schicht beispielsweise eine Dicke von etwa 0,1 mm aufweisen.
Gemäß einer weiteren Ausführungsform ist die elektrisch isolierende Schicht als elektrische Isolierschicht ausgebildet, die zwischen der Halbleiterschichtenfolge und einem zusätzlich aufgebrachten Trägerelement angeordnet ist. Beispielsweise kann die elektrisch isolierende Schicht in diesem Fall eine Dicke von etwa 10 μm aufweisen.
Gemäß einer weiteren Ausführungsform wird auf der der Halbleiterschichtenfolge abgewandten Seite der elektrisch isolierenden Schicht eine Verbindungsschicht aufgebracht. Die Verbindungsschicht kann beispielsweise durch eine oder mehrere Metallschichten oder durch eine Klebstoffschicht gebildet werden. Im Fall, dass die elektrisch isolierende Schicht als Trägerelement ausgebildet ist, kann die Verbindungsschicht aus einer oder mehreren Metallschichten oder aus einer Klebstoffschicht auf der elektrisch isolierenden Schicht vorgesehen sein, um den optoelektronischen Halbleiterchip auf einem Träger, beispielsweise einer Leiterplatte, einem Gehäuse oder einem Keramiksubstrat, montieren zu können. Ist die elektrisch isolierende Schicht als elektrische Isolierschicht und nicht als Trägerelement ausgebildet, kann insbesondere auf der Verbindungsschicht auf der elektrisch isolierenden Schicht ein Trägerelement aufgebracht werden. Beispielsweise kann das Trägerelement aus Silizium sein und durch Löten oder Kleben in einem Fügeprozess aufgebracht werden. Alternativ dazu ist es auch möglich, dass die Verbindungsschicht eine oder mehrere Metallschichten aufweist, auf die als Trägerelement eine metallische Verstärkungsschicht mittels eines Galvanikverfahrens oder mittels eines Sprühverfahrens, insbesondere mittels Kaltplasmabeschichtung, aufgebracht wird. Die metallische Verstärkungsschicht kann dabei beispielsweise aus Kupfer und/oder Nickel gebildet werden.
Bei dem hier beschriebene Verfahren und dem hier beschriebenen optoelektronischen Halbleiterchip ist es mit Vorteil möglich, dass mittels des Aerosolabscheideverfahrens durch die Abscheidung von Partikeln des elektrisch isolierenden Materials eine elektrisch isolierende Schicht auf der Halbleiterschichtenfolge hergestellt wird, die entweder als vollwertiger Ersatzträger beziehungsweise Trägerelement oder aber als ausreichend dicke elektrische Sperrschicht ausgebildet sein kann, sodass gemäß einigen Ausführungsformen ganz auf ein so genanntes Wafer-Bonding zum Aufbringen eines zusätzlichen Trägerelements als Ersatzträger verzichtet werden kann. Insbesondere können dicke Isolationsschichten, die eine ausreichend Zuverlässigkeit bieten, in Form der elektrisch isolierenden Schicht schnell abgeschieden werden.
Weitere Vorteile, vorteilhafte Ausführungsformen und Weiterbildungen ergeben sich aus den im Folgenden in Verbindung mit den Figuren beschriebenen Ausführungsbeispielen.
Es zeigen:
1A bis 1E schematische Darstellungen von Verfahrensschritten eines Verfahrens zur Herstellung eines optoelektronischen Halbleiterchips gemäß einem Ausführungsbeispiel,
2A bis 2E schematische Darstellungen von Verfahrensschritten eines Verfahrens zur Herstellung eines optoelektronischen Halbleiterchips gemäß einem weiteren Ausführungsbeispiel,
3A bis 3F schematische Darstellungen von Verfahrensschritten eines Verfahrens zur Herstellung eines optoelektronischen Halbleiterchips gemäß einem weiteren Ausführungsbeispiel und
4A bis 4H schematische Darstellungen von Verfahrensschritten eines Verfahrens zur Herstellung von optoelektronischen Halbleiterchips gemäß einem weiteren Ausführungsbeispiel.
In den Ausführungsbeispielen und Figuren können gleiche, gleichartige oder gleich wirkende Elemente jeweils mit denselben Bezugszeichen versehen sein. Die dargestellten Elemente und deren Größenverhältnisse untereinander sind nicht als maßstabsgerecht anzusehen, vielmehr können einzelne Elemente, wie zum Beispiel Schichten, Bauteile, Bauelemente und Bereiche, zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß dargestellt sein.
In den 1A bis 1E ist ein Ausführungsbeispiel für ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips 101 gezeigt.
In einem ersten Verfahrensschritt gemäß 1A wird ein Aufwachssubstrat 1 bereitgestellt, auf dem eine optoelektronische Halbleiterschichtenfolge 2 aufgewachsen wird. In diesem sowie in den weiteren Ausführungsbeispielen ist die optoelektronische Halbleiterschichtenfolge 2 rein exemplarisch als Licht emittierende Halbleiterschichtenfolge ausgebildet, die einen aktiven Bereich aufweist, der im Betrieb des optoelektronischen Halbleiterchips 101 Licht abstrahlt. Die Halbleiterschichtenfolge 2 kann Merkmale gemäß der Beschreibung im allgemeinen Teil aufweisen. Insbesondere basiert die Halbleiterschichtenfolge 2 im gezeigten Ausführungsbeispiel auf einem Nitrid-Verbindungs-Halbleitermaterial, einem Phosphid-Verbindungs-Halbleitermaterial oder einem Arsenid-Verbindungs-Halbleitermaterial. Das Aufwachssubstrat 1 kann dementsprechend beispielsweise Saphir, GaAs, GaP, GaN, InP, SiC, Si und/oder Ge umfassen oder daraus sein.
In einem weiteren Verfahrensschritt gemäß 1B wird auf der dem Aufwachssubstrat 1 abgewandten Seite der Halbleiterschichtenfolge 2 eine Spiegelschicht 3 aufgebracht, die Silber aufweisen oder daraus bestehen kann.
In einem weiteren Verfahrensschritt gemäß 1C wird anstelle eines sonst üblichen Fügeschritts zur Montage eines Ersatzträgers eine elektrisch isolierende Schicht 4 als Trägerelement 5 auf der dem Aufwachssubstrat abgewandten und insbesondere gegenüberliegenden Seite der Halbleiterschichtenfolge 2 auf der Spiegelschicht 3 aufgebracht. Hierzu wird das Aufwachssubstrat 1 mit der darauf angeordneten optoelektronischen Halbleiterschichtenfolge 2 und der darüber aufgebrachten Spiegelschicht 3 in einer Beschichtungskammer angeordnet, in die mittels einer Düse ein Aerosol gesprüht wird. Das Aerosol enthält Partikel eines elektrisch isolierenden Materials, die durch ein Gas, das auch als Beschleunigungsgas oder Trägergas bezeichnet werden kann, auf die Spiegelschicht 3 aufgesprüht werden.
Hierzu wird in einer Pulver- beziehungsweise Aerosolkammer ein Pulver mit den Partikeln des elektrisch isolierenden Materials bereitgestellt, das je nach gewünschten Eigenschaften der elektrisch isolierenden Schicht 4 Korngrößen im Bereich von größer oder gleich 10 nm und kleiner oder gleich 2 μm aufweist. Durch Zuleitung des Gases in die Aerosolkammer, das beispielsweise Helium, Stickstoff oder Luft sein kann, verteilen sich die Partikel des elektrisch isolierenden Materials im Gas und können so der Beschichtungskammer als Aerosol zugeführt werden. Dabei können zwischen der Aerosolkammer und der Beschichtungskammer beispielsweise noch ein Filter zur Beseitigung von Verunreinigungen und/oder ein Filter zur Auswahl einer bestimmten Partikelgröße (Klassifikator) vorhanden sein. Die Prozessparameter hierbei können beispielsweise die oben im allgemeinen Teil beschriebenen Prozessparameter sein. Insbesondere wird das Aerosolabscheideverfahren bei Zimmertemperatur, also bei einer Temperatur der Halbleiterschichtenfolge 2 und der Spiegelschicht 3 von etwa 300 K, durchgeführt. Der Gasstrom des Trägergases sowie auch die Düsengeometrie werden derart gewählt, dass die Partikel des Aerosols mit einer Geschwindigkeit von etwa größer oder gleich 100 m/s und kleiner oder gleich 500 m/s aufgebracht werden. Besonders bevorzugt wird der Strahl mit dem Aerosol aufgeweitet, insbesondere linear aufgefächert. Durch eine relative Bewegung der Düse entlang der Haupterstreckungsebene der Halbleiterschichtenfolge 2 beziehungsweise der Spiegelschicht 3, also parallel zu dieser, wird durch Abrastern ganzflächig eine im gezeigten Ausführungsbeispiel etwa 0,1 mm dicke isolierende Schicht aus AlN aufgebracht. Diese ist dick und stabil genug, um ein Trägerelement 5 für einen später fertiggestellten optoelektronischen Halbleiterchip 101 zu bilden.
Alternativ hierzu kann als elektrisch isolierendes Material beispielsweise auch ein Diamantpulver bereitgestellt werden, sodass die elektrisch isolierende Schicht beispielsweise auch als Diamantschicht mit einer besonders guten thermischen Leitfähigkeit aufgebracht werden kann. Alternativ hierzu ist auch ein anderes der oben im allgemeinen Teil genannten Materialien oder eine Kombination dieser möglich.
In einem weiteren Verfahrensschritt gemäß 1D wird das Aufwachssubstrat 1 entfernt, sodass die Halbleiterschichtenfolge 2 freigelegt wird. Das Ablösen des Aufwachssubstrats 1 kann beispielsweise durch ein dem Fachmann bekanntes Laser-Lift-Off-Verfahren erfolgen.
In einem weiteren Verfahrensschritt gemäß 1E werden auf der freigelegten Seite elektrische Kontaktbereiche 6 zur Kontaktierung der optoelektronischen Halbleiterschichtenfolge 2 aufgebracht. Hierzu kann, wie in 1E gezeigt, beispielsweise auch ein Teil der Halbleiterschichtenfolge 2 strukturiert werden, sodass über die Spiegelschicht 3 die der elektrisch isolierenden Schicht 4 zugewandte Seite der Halbleiterschichtenfolge 2 kontaktiert werden kann. Weiterhin kann es auch möglich sein, elektrische Kontaktbereiche auf derselben Seite der Halbleiterschichtenfolge 2 anzuordnen und einen der Kontaktbereiche durch eine Durchkontaktierung durch die Halbleiterschichtenfolge 2 mit der den Kontaktbereichen abgewandten Seite der Halbleiterschichtenfolge 2 zu kontaktieren. Der in 1E gezeigte optoelektronische Halbleiterchip 101 kann insbesondere als oben im allgemeinen Teil beschriebener Dünnfilm-Halbleiterchip ausgebildet sein.
Wie durch die gestrichelte Linie angedeutet ist, kann auf der der Halbleiterschichtenfolge 2 abgewandten Seite der elektrisch isolierenden Schicht 4 eine Verbindungsschicht 7 aufgebracht werden, mittels derer der fertiggestellte optoelektronische Halbleiterchip 101 beispielsweise auf einem Träger, etwa einem Leiterrahmen, einem Gehäuse oder einem Keramiksubstrat, aufgebracht werden kann. Die Verbindungsschicht 7 kann beispielsweise eine Klebstoffschicht aufweisen. Soll der optoelektronische Halbleiterchip 101 gelötet oder durch Silbersintern montiert werden, wird als Verbindungsschicht 7 bevorzugt eine Metallschicht oder eine Metallschichtenfolge aufgebracht, beispielsweise eine Schichtenfolge aus Ti/Ni/Ag, die aufgedampft werden kann.
Obwohl die Fertigung des optoelektronischen Halbleiterchips 101 exemplarisch an einem einzelnen Halbleiterchip gezeigt ist, kann insbesondere auch ein Verbund von Halbleiterchips in einem Wafer-basierten Verfahren hergestellt werden, sodass durch Vereinzelung aus dem Waferverbund einzelne Halbleiterchips herausgelöst werden können.
In den 2A bis 2E ist ein weiteres Ausführungsbeispiel für ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips 102 gezeigt.
Die in den 2A und 2B gezeigten Verfahrensschritte, in denen auf einem Aufwachssubstrat 1 eine optoelektronische Halbleiterschichtenfolge 2 und darüber eine Spiegelschicht 3 aufgebracht werden, entsprechen dabei den Verfahrensschritten des vorherigen Ausführungsbeispiels.
In einem weiteren Verfahrensschritt gemäß 2C wird mittels eines Aerosolabscheideverfahrens eine elektrisch isolierende Schicht 4 aufgebracht, wobei hierzu beispielsweise ein Verfahren verwendet werden kann, wie es in Verbindung mit dem vorherigen Ausführungsbeispiel beschrieben ist. Im Vergleich zum Ausführungsbeispiel der 1A bis 1E wird die elektrisch isolierende Schicht 4 jedoch in Form einer elektrischen Isolierschicht mit einer Dicke von etwa 10 μm aufgebracht. Die elektrisch isolierende Schicht 4 wird beispielsweise aus AlN oder aus BN hergestellt. Eine Dicke von etwa 10 μm reicht aus, um eine ausreichend zuverlässige isolierende Wirkung durch die elektrisch isolierende Schicht 4 zu erzielen und beispielsweise auch topografische Unterschiede auf der Halbleiterschichtenfolge 2 beziehungsweise der Spiegelschicht 3 auszugleichen. Die elektrisch isolierende Schicht 4 kann anhand der Durchschlagfestigkeit des jeweils erzeugten Materials hinsichtlich ihrer Dicke auch optimiert werden und beispielsweise auch kleiner oder größer als 10 µm sein.
In einem weiteren Verfahrensschritt gemäß 2D wird auf der elektrisch isolierenden Schicht 4 eine Verbindungsschicht 8 aufgebracht und auf dieser ein Trägerelement 5. Die Verbindungsschicht 8 kann beispielsweise durch eine dünne Metallschicht gebildet werden, die als Vorbereitung für ein Galvanikverfahren dient, sodass auf der Verbindungsschicht 8 anschließend als Trägerelement 5 eine Verstärkungsschicht mittels Galvanik aufgebracht wird. Als Material für das Trägerelement 5 kann beispielsweise Kupfer oder, wenn die Wärmeleitfähigkeit von geringerem Interesse ist, Nickel verwendet werden. Alternativ hierzu kann das Trägerelement 5 in Form einer metallischen Verstärkungsschicht auch durch ein konventionelles Sprühverfahren aufgebracht werden oder beispielsweise durch Kaltplasmabeschichtung in einem kaltaktiven Atmosphärenplasma.
Alternativ dazu kann das Trägerelement 5 beispielsweise auch mittels Löten oder Kleben aufgebracht werden. Im Falle von Löten kann die Verbindungsschicht 8 durch eine lötbare Metallschicht und ein Lot gebildet werden. Im Falle einer Klebeverbindung kann die Verbindungsschicht 8 durch eine Klebstoffschicht gebildet werden. Als Trägerelement 5 kann in diesen Fällen beispielsweise Silizium als Ersatzträger verwendet werden. Ein solches Trägerelement hat den Vorteil, dass bei einem späteren Vereinzeln keine Trennschleif- oder Ätzprozesse verwendet werden müssen, sondern Plasmaätzen eingesetzt werden kann.
In weiteren Verfahrensschritten werden wie beim vorherigen Ausführungsbeispiel das Aufwachssubstrat 1 entfernt und elektrische Kontaktbereiche 6 auf der freigelegten Seite der Halbleiterschichtenfolge 2 beziehungsweise der Spiegelschicht 3 aufgebracht, wodurch, gegebenenfalls nach einem Vereinzelungsschritt, der in 2E gezeigte optoelektronische Halbleiterchip 102 fertiggestellt wird. Wie in Verbindung mit dem vorherigen Ausführungsbeispiel beschrieben ist, kann auf der der Halbleiterschichtenfolge 2 abgewandten Seite des Trägerelements 5 noch eine weitere Verbindungsschicht aufgebracht werden, um den optoelektronischen Halbleiterchip 102 auf einen Träger montieren zu können.
In den 3A bis 3F ist ein weiteres Ausführungsbeispiel für ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips 103 gezeigt.
Wie in 3A gezeigt ist, werden wie bei den vorherigen Ausführungsbeispielen auf einem Aufwachssubstrat 1 großflächig eine Halbleiterschichtenfolge 2 und darüber eine Spiegelschicht 3 aufgebracht.
In einem weiteren Verfahrensschritt gemäß 3B wird auf der dem Aufwachssubstrat 1 abgewandten Seite der Spiegelschicht 3 eine Metallschicht 9 aufgebracht, beispielsweise durch ein Galvanikverfahren. Die Metallschicht 9 kann dabei eine Dicke von bis zu 100 μm aufweisen und ein Metall mit hoher thermischer Leitfähigkeit, beispielsweise Kupfer oder Silber, aufweisen oder daraus bestehen.
Wie in 3C gezeigt ist, werden die Spiegelschicht 3 und die Metallschicht 9 anschließend in Spiegelschichtbereiche 31 und Metallschichtbereiche 91 strukturiert. Alternativ hierzu ist es auch möglich, beispielsweise auf der Spiegelschicht 3 strukturierte Metallschichtbereiche 91 aufzubringen und die Spiegelschicht 3 anschließend in die Spiegelschichtbereiche 31 zu strukturieren. Die Metallschichtbereiche 91 sind dabei in Bereichen angeordnet, die nach einem Vereinzeln der Halbleiterschichtenfolge 2, wie in einem späteren Verfahrensschritt gezeigt ist, die optoelektronischen Halbleiterchips 103 bilden.
In einem weiteren Verfahrensschritt gemäß 3D werden die Spiegelschichtbereiche 31 und die Metallschichtbereiche 91 mit einer mittels Aerosolabscheidung aufgebrachten elektrisch isolierenden Schicht 4 umschlossen und somit von dieser hermetisch ummantelt. Hierzu eignet sich insbesondere AlN als elektrisch isolierendes Material für die elektrisch isolierende Schicht 4, die gleichzeitig als Trägerelement 5 für die später fertiggestellten Halbleiterchips 103 ausgebildet ist. Wenn die thermische Leitfähigkeit weniger wichtig ist als beispielsweise eine chemische Beständigkeit, kann die elektrisch isolierende Schicht 4 beispielsweise auch aus Al₂O₃ oder Si₃N₄ hergestellt werden. Weiterhin ist es auch möglich, dass die elektrisch isolierende Schicht 4 zumindest zwei Schichten aufweist, beispielsweise eine AlN-Schicht, auf die ein Überzug aus einer Al₂O₃-Schicht oder einer Si₃N₄-Schicht aufgebracht wird. Durch das hier beschriebene Aerosolabscheideverfahren können derartige isolierende Schichten oder Schichtkombinationen effizient aufgebracht werden. Alternativ hierzu ist es auch möglich einen Überzug aus einer Al₂O₃-Schicht oder einer Si₃N₄-Schicht auf die elektrisch isolierende Schicht 4 mittels eines anderen Verfahrens als der Aerosolabscheidung aufzubringen. beispielsweise mittels chemischer Gasphasenabscheidung (CVD: „chemical vapor deposition“).
In einem weiteren Verfahrensschritt gemäß 3E wird das Aufwachssubstrat 1 abgelöst. Entlang von schematisch gezeigten Vereinzelungslinien 10 wird der in 3E gezeigte Verbund zu einzelnen optoelektronischen Halbleiterchips 103 vereinzelt, wie in 3F gezeigt ist. Wie bereits in Verbindung mit den vorherigen Ausführungsbeispielen beschrieben ist, werden noch elektrische Kontaktbereiche 6 auf der durch Ablösung des Aufwachssubstrats 1 freigelegten Seite der Halbleiterschichtenfolge 2 aufgebracht.
Der in 3F gezeigte optoelektronische Halbleiterchip 103 weist somit eine Halbleiterschichtenfolge 2 auf einer Spiegelschicht 3 auf, wobei auf einer der Halbleiterschichtenfolge 2 abgewandten Seite der Spiegelschicht 3 eine Metallschicht 9 angeordnet ist und die Spiegelschicht 3 und die Metallschicht 9 von der mittels eines Aerosolabscheideverfahrens aufgebrachten elektrisch isolierenden Schicht 4 umschlossen sind. Insbesondere ist die mittels Aerosolabscheidung aufgebrachte elektrisch isolierende Schicht 4 auf den Seitenflächen der Spiegelschicht 3 und der Metallschicht 9 sowie auf der der Halbleiterschichtenfolge 2 gegenüberliegenden Rückseitenfläche der Metallschicht 9 aufgebracht.
In den 4A bis 4H ist ein weiteres Ausführungsbeispiel für ein Verfahren zur Herstellung von optoelektronischen Halbleiterchips 104 gezeigt.
Wie in den vorherigen Ausführungsbeispielen wird, wie in 4A gezeigt ist, auf einem Aufwachssubstrat 1 eine Halbleiterschichtenfolge 2 und darüber eine Spiegelschicht 3 aufgebracht.
In einem weiteren Verfahrensschritt gemäß 4B wird auf der Spiegelschicht 3 eine elektrisch isolierende Schicht 4 mittels eines Aerosolabscheideverfahrens aufgebracht, das beispielsweise wie in Verbindung mit dem Ausführungsbeispiel der 1A bis 1E ausgeführt werden kann. Insbesondere wird die elektrisch isolierende Schicht 4 mit einer derartigen Dicke aufgebracht, dass sie für die später fertiggestellten optoelektronischen Halbleiterchips 104 als Trägerelement 5 fungieren kann.
In einem weiteren Verfahrensschritt gemäß 4C werden die elektrisch isolierende Schicht 4, die Spiegelschicht 3 sowie zumindest teilweise die Halbleiterschichtenfolge 2 in Bereiche strukturiert, die den später fertiggestellten optoelektronischen Halbleiterchips 104 entsprechen. Die Seiten der freigelegten Bereiche der Halbleiterschichtenfolge 2 sowie der Spiegelschichtbereiche 31 können zusätzlich mit dem Material der elektrisch isolierenden Schicht 4 bedeckt werden. Alternativ hierzu ist es auch möglich, zuerst die Spiegelschicht und gegebenenfalls auch die Halbleiterschichtenfolge 2 zu strukturieren und erst anschließend die elektrisch isolierende Schicht in Form der Schichtbereiche 41 aufzubringen.
Anstelle eines sonst üblichen Fügeschritts zur Montage eines Ersatzträgers werden somit bei dem hier gezeigten Verfahren lokalisiert auf die Bereiche beziehungsweise die Kernflächen des späteren Halbleiterchips 104 mittels Aerosolabscheidung Keramikpodeste beziehungsweise Keramiksockel in Form der Schichtbereiche 41 aufgebracht. Diese Keramiksockel werden vorteilhaft aus einer Keramik mit einer hohen thermischen Leitfähigkeit, beispielsweise AlN, hergestellt und erstrecken sich über jeweils den gesamten späteren Halbleiterchip 104.
Um eine ausreichende Stabilität für die weitere Verarbeitung des Verbundes zu erreichen, wird die elektrisch isolierende Schicht in Form der Schichtbereiche 41 in einem Formverfahren mit einem Zwischenträgermaterial, etwa einem Kunststoffmaterial, umformt, wie in 4D gezeigt ist. Beispielsweise kann das Zwischenträgermaterial 11 mittels eines Spritzpressverfahrens aufgebracht werden. Das Zwischenträgermaterial 11 kann insbesondere als temporärer Stabilisierungsträger wirken.
In einem weiteren Verfahrensschritt gemäß 4E wird das Aufwachssubstrat 1 entfernt. Danach wird die Halbleiterschichtenfolge 2 in einem weiteren Verfahrensschritt, wie in 4F gezeigt ist, so weit strukturiert, dass bevorzugt diejenigen Teile der Halbleiterschichtenfolge 2, die über die Schichtbereiche 41 hinausragen, entfernt werden.
In einem weiteren Verfahrensschritt gemäß 4G werden, wie in den vorherigen Ausführungsbeispielen beschrieben ist, elektrische Kontaktbereiche 6 auf die freigelegte Seite der Halbleiterschichtenfolge 2 sowie auf einen freigelegten Bereich der Spiegelschichtbereiche 31 aufgebracht.
Anschließend wird der Verbund, wie in 4H gezeigt ist, durch einen Schleifschritt vereinzelt. Dabei werden die Schichtbereiche 41 der elektrisch isolierenden Schicht, die die Trägerelemente 5 in Form von Keramiksockeln für die so hergestellten optoelektronischen Halbleiterchips 104 bilden, zumindest teilweise freigelegt.
Der in 4H gezeigte optoelektronische Halbleiterchip 104 weist somit eine Halbleiterschichtenfolge 2 auf einer Spiegelschicht 3 auf, wobei auf einer der Halbleiterschichtenfolge 2 abgewandten Seite der Spiegelschicht 3 ein Sockel als Trägerelement 5 in Form der mittels Aerosolabscheidung aufgebrachten elektrisch isolierenden Schicht 4 angeordnet ist. Der Sockel in Form der mittels Aerosolabscheidung aufgebrachten elektrisch isolierenden Schicht 4 bedeckt auch die Seitenflächen der Spiegelschicht 3 und der Halbleiterschichtenfolge 2 und umschließt diese somit. Seitenflächen des Sockels können, wie in 4H gezeigt ist, mit dem Zwischenträgermaterial 11 bedeckt sein.
Bei den hier beschriebenen Ausführungsbeispielen können die jeweils gezeigten elektrisch isolierenden Schichten 4 aus einem Material, aus mehreren Schichten mit verschiedenen Materialien oder auch aus einer oder mehreren Schichten mit jeweils verschiedenen Materialien hergestellt werden. Weiterhin ist es auch möglich, zur Herstellung der gezeigten elektrisch isolierenden Schichten 4 Partikel des elektrisch isolierenden Materials mit unterschiedlichen thermischen Ausdehnungskoeffizienten zu verwenden, sodass die thermische Ausdehnung der elektrisch isolierenden Schicht 4 an die Ausdehnungserfordernisse der jeweiligen Halbleiterschichtenfolge 2 angepasst werden kann.
Bei den hier beschriebenen Verfahren ist es auch möglich, die elektrisch isolierende Schicht 4 jeweils nicht großflächig sondern strukturiert nur in den Bereichen aufzubringen, die den später fertiggestellten Halbleiterchips 101, 102, 103, 104 entsprechen, sodass die Bereiche, in denen eine Vereinzelung stattfindet, jeweils frei von der elektrisch isolierenden Schicht 4 bleiben.
Die in den Ausführungsbeispielen gezeigten Verfahren und optoelektronischen Halbleiterchips können weitere oder alternative Merkmale, wie im allgemeinen Teil beschrieben, aufweisen.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Nicht-Patentliteratur

R. Horng et al., AlGaInP/AuBe/glass light-emitting diodes fabricated by wafer bonding technology, Applied Physics Letters 75, 154–156, 1999 [0004]
R. Horng et al., AlGaInP light emitting diodes with mirror substrates fabricated by wafer bonding, Applied Physics Letters 75, 3054–3056, 1999 [0005]
I. Schnitzer et al., Appl. Phys. Lett. 63 (16), 18. Oktober 1993, 2174–2176 [0016]

Claims

Verfahren zur Herstellung eines optoelektronischen Halbleiterchips mit den Schritten: – Aufwachsen einer optoelektronischen Halbleiterschichtenfolge (2) auf einem Aufwachssubstrat (1), – Ausbilden einer elektrisch isolierenden Schicht (4) auf einer dem Aufwachssubstrat (1) abgewandten Seite der optoelektronischen Halbleiterschichtenfolge (2) durch Abscheidung von Partikeln eines elektrisch isolierenden Materials mittels eines Aerosolabscheideverfahrens, – zumindest teilweises Entfernen des Aufwachssubstrats (1) nach dem Ausbilden der elektrisch isolierenden Schicht (4).
Verfahren nach Anspruch 1, bei dem das elektrisch isolierende Material ein Keramikmaterial, insbesondere ausgewählt aus AlN, BN, Al₂O₃, BeO, SiC, Si₃N₄ oder ein Diamantpulver aufweist.
Verfahren nach einem der vorherigen Ansprüche, bei dem das elektrisch isolierende Material Partikel mit unterschiedlichen thermischen Ausdehnungskoeffizienten aufweist.
Verfahren nach einem der vorherigen Ansprüche, bei dem das Aerosolabscheideverfahren bei Zimmertemperatur durchgeführt wird.
Verfahren nach einem der vorherigen Ansprüche, bei dem die Halbleiterschichtenfolge (2) nach dem Aufbringen der elektrisch isolierenden Schicht (4) in einzelne Halbleiterchips (101, 102, 103, 104) vereinzelt wird.
Verfahren nach dem vorherigen Anspruch, bei dem die Vereinzelung entlang von Vereinzelungslinien (10) durchgeführt wird, die beim Ausbilden der elektrisch isolierenden Schicht (4) frei vom elektrisch isolierenden Material bleiben.
Verfahren nach Anspruch 5 oder 6, bei dem die elektrisch isolierende Schicht (4) vor dem Vereinzeln in einem Formverfahren mit einem Zwischenträgermaterial (11) umformt wird und die elektrisch isolierende Schicht (4, 41) durch zumindest teilweises Entfernen des Zwischenträgermaterials (11) nach dem Vereinzeln zumindest teilweise freigelegt wird.
Verfahren nach einem der vorherigen Ansprüche, bei dem vor dem Ausbilden der elektrisch isolierenden Schicht (4) eine Spiegelschicht (3) auf die optoelektronische Halbleiterschichtenfolge (2) aufgebracht wird und die elektrisch isolierende Schicht (4) auf der der Halbleiterschichtenfolge (2) abgewandten Seite der Spiegelschicht (3) aufgebracht wird.
Verfahren nach dem vorherigen Anspruch, bei dem auf die Spiegelschicht (3) eine Metallschicht (9, 91) aufgebracht wird und auf der Metallschicht (9, 91) die elektrisch isolierende Schicht (4) ausgebildet wird, wobei die Metallschicht (9, 91) bevorzugt strukturiert in Bereichen ausgebildet werden kann, die nach einem Vereinzeln der Halbleiterschichtenfolge (2), das nach dem Aufbringen der elektrisch isolierenden Schicht (4) erfolgt, die optoelektronischen Halbleiterchips (101, 12, 103, 104) bilden.
Verfahren nach Anspruch 9, bei dem die Metallschicht (9, 91) von der elektrisch isolierenden Schicht (4) umschlossen wird.
Verfahren nach einem der vorherigen Ansprüche, bei dem die elektrisch isolierende Schicht 4 als Trägerelement 5 für den Halbleiterchip (101, 102, 103, 104) ausgebildet ist.
Verfahren nach einem der vorherigen Ansprüche, bei dem auf der der Halbleiterschichtenfolge (2) abgewandten Seite der elektrisch isolierenden Schicht (4) eine Verbindungsschicht (7, 8) aufgebracht wird, die durch eine oder mehrere Metallschichten oder durch eine Klebstoffschicht gebildet wird.
Verfahren nach Anspruch 12, bei dem auf der Verbindungsschicht (8) ein Trägerelement (5), insbesondere ein Trägerelement aus Silizium, aufgebracht wird.
Verfahren nach Anspruch 12, bei dem die Verbindungsschicht (8) durch eine oder mehrere Metallschichten gebildet wird, auf die als Trägerelement (5) eine metallische Verstärkungsschicht mittels eines Galvanikverfahrens oder mittels eines Sprühverfahrens, insbesondere mittels Kaltplasmabeschichtung, aufgebracht wird.
Optoelektronischer Halbleiterchip mit einer Halbleiterschichtenfolge (2) auf einer Spiegelschicht (3), wobei auf einer der Halbleiterschichtenfolge (2) abgewandten Seite der Spiegelschicht (3) eine Metallschicht (9) angeordnet ist und wobei die Spiegelschicht (3) und die Metallschicht (9) von einer mittels eines Aerosolabscheideverfahrens aufgebrachten elektrisch isolierenden Schicht 4 umschlossen sind.