JP2015507374A - オプトエレクトロニクス半導体チップの製造方法、およびオプトエレクトロニクス半導体チップ - Google Patents

オプトエレクトロニクス半導体チップの製造方法、およびオプトエレクトロニクス半導体チップ Download PDF

Info

Publication number
JP2015507374A
JP2015507374A JP2014557041A JP2014557041A JP2015507374A JP 2015507374 A JP2015507374 A JP 2015507374A JP 2014557041 A JP2014557041 A JP 2014557041A JP 2014557041 A JP2014557041 A JP 2014557041A JP 2015507374 A JP2015507374 A JP 2015507374A
Authority
JP
Japan
Prior art keywords
layer
electrically insulating
insulating layer
optoelectronic semiconductor
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014557041A
Other languages
English (en)
Inventor
ブリッタ ゲーツ
ブリッタ ゲーツ
ユルゲン ムースブルガー
ユルゲン ムースブルガー
アンドレアス プルーセル
アンドレアス プルーセル
マティアス サバシル
マティアス サバシル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2015507374A publication Critical patent/JP2015507374A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C24/00—Coating starting from inorganic powder
    • C23C24/02—Coating starting from inorganic powder by application of pressure only
    • C23C24/04—Impact or kinetic deposition of particles
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • C25D7/126—Semiconductors first coated with a seed layer or a conductive layer for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/644—Heat extraction or cooling elements in intimate contact or integrated with parts of the device other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrochemistry (AREA)
  • Mechanical Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Led Device Packages (AREA)

Abstract

成長基板（１）上にオプトエレクトロニクス半導体積層体（２）を成長させる工程と、エアロゾル・デポジション・プロセスにより電気的絶縁材料の粒子を堆積することによって、成長基板（１）の反対を向くオプトエレクトロニクス半導体積層体（２）の一面上に電気的絶縁層（４）を形成する工程と、電気的絶縁層（４）の形成後に成長基板（１）の少なくとも一部を除去する工程とを含む、オプトエレクトロニクス半導体チップの製造方法を特定する。また、オプトエレクトロニクス半導体チップを特定する。

Description

オプトエレクトロニクス半導体チップの製造方法およびオプトエレクトロニクス半導体チップについて特定する。
発光半導体積層体を成長基板から置換キャリアに移し替える発光ダイオード・チップが知られているが、この置換キャリアは、半導体積層体から電気的に絶縁されていることが多い。
従来、光電子的に活性な発光ダイオード構造とチップ搭載用接続領域との電気的絶縁には、２つの手法が追求されてきた。すなわち、置換キャリアとしての絶縁材料の使用または電気的に絶縁性の中間層の使用である。したがって、これらの手法では、結合工程または気相からの絶縁層の堆積が必要である。
置換キャリアとして絶縁材料を使用する場合には、たとえば非特許文献１において、ガラスを電気的に絶縁性の置換キャリアとして用いることが提案されている。この置換キャリアは、ＡｕＢｅ層でコーティングされ、ＡｌＧａＩｎＰ半導体積層体のＧａＡｓで構成されたｐ＋型コンタクトに対して、４５０℃で１５分の間に接合される。このような結合工程は、実際に関連するすべての状況下において、高温で実行され、これらの状況は、接合される絶縁材料の選択肢を成長基板と整合する適切な熱膨張を有する物質に制限し、または成長基板と置換キャリアの絶縁材料との異なる収縮挙動によって起こり得る熱機械的歪みに起因する損傷を回避するために複雑な低温結合プロセスを必要とする。
電気的に絶縁性の中間層を使用する場合には、発光半導体積層体を導電性置換キャリアから電気的に絶縁する。一例として、非特許文献２には、熱酸化により製造された３００ｎｍ厚のＳｉＯ２層を備えたＳｉウェハを使用することにより、ＡｌＧａＩｎＰ発光ダイオードのＧａＡｓで構成されたｐ＋型コンタクトに対して電気的に絶縁した状態で、置換キャリアとしてのＳｉウェハを接着促進金属層としてのＡｕＢｅにより、３００℃で２０分の間に接合可能であることが記載されている。これに対して、電気的に絶縁性の中間層を気相から堆積しようとする場合、実際には極薄の層に限られることになるが、これでは確実な絶縁をほとんど実現できない。電気的絶縁層自体が十分な絶縁破壊強度を示さないか、または、チップ縁部における隣接導電層間のフラッシュオーバーを効果的に防止できないからである。
R. Horng et al., AlGaInP/AuBe/glass light-emitting diodes fabricated by wafer bonding technology, Applied Physics Letters 75, 154-156, 1999 R. Horng et al., AlGaInP light emitting diodes with mirror substrates fabricated by wafer bonding, Applied Physics Letters 75, 3054-3056, 1999 I. Schnitzer et al., Appl. Phys. Lett. 63 (16), October 18, 1993, 2174 - 2176
具体的な実施形態の少なくとも１つの目的は、オプトエレクトロニクス半導体チップの製造方法を特定することである。具体的な実施形態の少なくとも別の目的は、オプトエレクトロニクス半導体チップを特定することである。
これらの目的は、独立特許請求項に係る方法および製品によって達成される。主題の有利な実施形態および拡張形態は、従属請求項に特徴付けられており、以下の説明および図面からさらに明らかとなる。
少なくとも１つの実施形態によれば、オプトエレクトロニクス半導体チップの製造方法においては、成長基板を提供し、その上にオプトエレクトロニクス半導体積層体を成長させる。特に、半導体積層体は、たとえば有機金属気相成長法（ＭＯＶＰＥ）または分子線エピタキシャル成長法（ＭＢＥ）等のエピタキシャル法によって成長基板上に成長させることができることが好ましい。
オプトエレクトロニクス半導体チップは、たとえば発光ダイオード・チップもしくはレーザ・ダイオード・チップの形態の発光半導体チップとして、またはフォトダイオード・チップもしくは光電池の形態の光検出半導体チップとして具現化することができる。また、オプトエレクトロニクス半導体チップは、波長に応じて異なる半導体材料系をベースとしたオプトエレクトロニクス半導体積層体を備えていてもよい。たとえば、赤外放射から赤色放射までの長波には、ＩｎｘＧａｙＡｌ１−ｘ−ｙＡｓをベースとした半導体積層体が適している。たとえば、赤色放射から黄色放射には、ＩｎｘＧａｙＡｌ１−ｘ−ｙＰをベースとした半導体積層体が適している。また、たとえば、短波可視放射すなわち特に緑色放射から青色放射および／または紫外放射には、ＩｎｘＧａｙＡｌ１−ｘ−ｙＮをベースとした半導体積層体が適している。ただし、いずれの場合も、０≦ｘ≦１および０≦ｙ≦１を満足する。さらに、長波赤外放射には、ＩｎＳｂ、ＧａＳｂ、ＡｌＳｂ、またはこれらの組み合わせ等のアンチモン化物をベースとしたオプトエレクトロニクス半導体積層体が適する場合がある。
成長基板は、絶縁材料または上述の化合物半導体材料系等の半導体材料を含んでいてもよい。特に、成長基板は、サファイヤ、ＧａＡｓ、ＧａＰ、ＧａＮ、ＩｎＰ、ＳｉＣ、Ｓｉ、および／またはＧｅを含むか、またはそのような材料で構成されていてもよい。
オプトエレクトロニクス半導体積層体は、たとえば従来のｐｎ接合部、ダブルヘテロ構造、単一量子井戸構造（ＳＱＷ構造）、または多重量子井戸構造（ＭＱＷ構造）等の活性領域を備えていてもよい。本出願の文脈では、量子井戸構造という名称は、特に、電荷キャリアが閉じ込めの結果としてエネルギー状態の量子化を受け得る任意の構造を包含する。特に、量子井戸構造という名称は、量子化の次元性を示すものを含まない。したがって、とりわけ量子井戸、量子細線、量子ドット、およびこれら構造の任意の組み合わせが包含される。半導体積層体は、活性領域のほかに、たとえばｐ型ドープまたはｎ型ドープ電荷キャリア輸送層、非ドープ、ｐ型ドープ、またはｎ型ドープ閉じ込め、クラッド層、または導波層、障壁層、平坦化層、バッファ層、保護層、および／または電極、ならびにこれらの組み合わせ等、その他の機能層および機能領域を備えていてもよい。活性領域またはその他の機能層および機能領域に関してここに記載した構造は、特に構成、機能、および構造に関しては当業者に知られていることであるため、現時点では詳細な説明を省略する。
さらには、たとえば成長基板の反対を向く半導体積層体の面上に１つまたは複数のミラー層を設けてもよい。特に、この１つまたは複数のミラー層は、金属を含むか、または金属で構成されていてもよい。特に好ましいのは、銀である。さらに、ミラー層としては、１つまたは複数の透明導電性酸化物を含む層と１つまたは複数のミラー金属を含む層との組み合わせ、もしくは１つまたは複数の透明誘電材料を含む層と１つまたは複数のミラー金属を含む層との組み合わせも可能である。
成長プロセスは、特にウェハ集合体で行ってもよい。すなわち、ウェハの形態の成長基板を提供し、その上に大面積のオプトエレクトロニクス半導体積層体を成長させる。成長させたオプトエレクトロニクス半導体積層体は、別の工程において、個々の半導体チップに個片化するようにしてもよい。
さらに、好ましくは個片化前に、半導体積層体をキャリア要素に移し替え、成長基板の薄厚化すなわち少なくとも一部または全部の除去を行ってもよい。そして、キャリア要素を半導体積層体とともに個片化して、たとえば発光または光吸収半導体チップもしくは太陽電池を形成する。成長基板の代わりにキャリア基板としてキャリア要素を備えた半導体チップについても、いわゆる薄膜半導体チップと称してもよく、発光薄膜半導体チップの場合は薄膜発光ダイオード・チップと称してもよい。
薄膜発光ダイオード・チップは特に、以下の特徴、すなわち、
発光半導体積層体のキャリア基板に対向する第１の主領域に反射層、特にミラー層が設けられ、または形成され、この層が、半導体積層体で発生した電磁放射の少なくとも一部を反射して積層体に戻すこと、
半導体積層体が２０μｍ以下、特に４μｍ〜１０μｍの範囲の厚さを有すること、および
半導体積層体が、理想的には当該半導体積層体における光の略エルゴード的な分布すなわち可能な限りエルゴード的に確率論的な散乱挙動を与える混合構造を有する少なくとも１つの領域を有する少なくとも１つの半導体層を含むこと
によって区別することができる。
薄膜発光ダイオード・チップは、ランバート面発光体に匹敵する。薄膜発光ダイオード・チップの基本原理は、たとえば非特許文献３に記載されている。
薄膜技術を用いた太陽電池または光吸収薄膜半導体チップとして具現化された半導体積層体は同様に、キャリア要素に対向する面上のミラー層から利益を享受可能である。入射光の光路長が大きくなって、実質的に２倍となり得るからである。いわゆる集光式太陽電池の検討および試験を行う場合の複数の太陽電池においては、ミラー層の結果として、通常は最小のバンド・ギャップを有するキャリア要素に最も近いセルが、少なくともミラー層から利益を享受可能である。ミラー層によって、吸収に利用可能な光路長を２倍にすることができるため、この太陽電池の層はより薄いままでもよい。その結果、薄い太陽電池を高い品質で製造可能となり、また、高い電圧値が得られることが多くなるため、全体効率が向上可能となる。
さらには、オプトエレクトロニクス半導体積層体上に電気コンタクト領域を設けることにより、オプトエレクトロニクス半導体チップとのコンタクト領域の電気的コンタクトを設けるようにしてもよい。コンタクト領域は、成長方向に関して、オプトエレクトロニクス半導体積層体の同じ面に配置しても、異なる面に配置してもよい。
さらに、オプトエレクトロニクス半導体積層体のキャリア要素への移し替えは、エアロゾル・デポジション法により電気的絶縁材料の粒子を堆積することによって、成長基板の反対を向くオプトエレクトロニクス半導体積層体の面上に電気的絶縁層を設ける工程を含んでいてもよい。
特に好適な一実施形態によれば、オプトエレクトロニクス半導体チップの製造方法は、
成長基板上にオプトエレクトロニクス半導体積層体を成長させる工程と、
エアロゾル・デポジション法により電気的絶縁材料の粒子を堆積することによって、成長基板の反対を向くオプトエレクトロニクス半導体積層体の面上に電気的絶縁層を形成する工程と、
電気的絶縁層の形成後に成長基板の少なくとも一部を除去する工程と、
を含む。
特に、成長基板の反対を向く半導体積層体の面は、成長基板とは反対側の半導体積層体の面で構成してもよい。すなわち、成長基板の反対を向く半導体積層体の面は、成長基板に最後に設けられた半導体積層体の層の上面で構成されている。電気的絶縁層は、エアロゾル・デポジション法によって、半導体積層体上に直接設けてもよい。さらに、電気的絶縁層は、半導体積層体上に間接的に設けてもよい。すなわち、半導体積層体上に配置されたミラー層等の層に設けてもよい。
別の実施形態によれば、オプトエレクトロニクス半導体チップは、エアロゾル・デポジション法により設けられた電気的絶縁層を備える。エアロゾル・デポジションにより設けられた層は特に、粒子の形態で堆積した電気的絶縁材料を含む。上述および後述の特徴および実施形態は、オプトエレクトロニクス半導体チップの製造方法およびオプトエレクトロニクス半導体チップにも当てはまる。
少なくとも１つの実施形態によれば、エアロゾル・デポジション法（ＡＤＭ）においては、電気的絶縁材料の粉末を提供する。粉末の粒子サイズは、１０ｎｍ以上かつ２μｍ以下であることが好ましい。特に、電気的絶縁材料は、粉末チャンバに供給してもよい。このチャンバは、エアロゾル・チャンバと称してもよく、ガス供給管およびガス排出管を有する。このガス供給管によって、たとえばヘリウム、窒素、空気等のガス、好ましくは不活性ガスを粉末チャンバに導入してもよい。このガスにより、電気的絶縁材料の粒子の一部をエアロゾルとして含み、ガス排出層を介して、好ましくは粉末チャンバより低圧のコーティング・チャンバに導入する。特に、エアロゾル・デポジション法は、コーティング・チャンバにおいて室温すなわちおよそ３００Ｋで実行してもよい。一例として、粉末チャンバとコーティング・チャンバとの間には、適切な粒子サイズを設定するための１つまたは複数のフィルタおよび／または分類器を配置してもよい。電気的絶縁材料の粒子を含むエアロゾルは、ノズルを通ってコーティング・チャンバに出ると、当該ノズルにより噴霧状にコーティング対象要素上すなわち半導体積層体上に向けられる。エアロゾルの噴射を、たとえばコーティング対象の半導体積層体上の各点に衝突させることが可能である。さらに、エアロゾルの噴射を、コーティング対象の半導体積層体に散開状、特にたとえば線形扇状（ｌｉｎｅａｒｌｙ ｆａｎｎｅｄ ｏｕｔ ｍａｎｎｅｒ）に衝突させることもできる。エアロゾルのガスは、加速ガスとして作用する。コーティング対象の表面に対して、ガスに含まれる粒子がガス流を介して噴射されるからである。ガス流およびノズル形状は、１００ｍ／ｓ以上かつ５００ｍ／ｓ以下の速度で粒子が付着可能となるように設計することが好ましい。また、コーティング対象の基板の上方でノズルを基板に対して移動させることにより、粒子の大面積への塗布を可能とする。このプロセスは、「スキャニング」と称されうる。
エアロゾル・デポジション法によって、粒子の１つまたは複数の材料、粒子径分布、ならびに噴霧条件すなわちガス流および／またはノズル形状等の目標とする選択による所望の特性の電気的絶縁層を構成するようにしてもよい。たとえば真空蒸着、化学蒸着、スパッタリング、またはイオン・プレーティング等の従来のコーティング法と比較して、エアロゾル・デポジション法では、非構造化または構造化層の形態で、電気的絶縁材料の質的、量的に効率的な塗布が可能となる。所望の材料粒子を含む分散剤含有ペーストの付着を通常含む焼結法と比較して、エアロゾル・デポジション法では、液体分散剤を不要としてもよい。さらに、エアロゾル・デポジション法は、焼結法よりも大幅に低い温度、特にたとえば室温で実行してもよい。電気的絶縁層を形成するための粒子の「凝集」に必要なエネルギーをガス流の運動エネルギーによって与えることができるからである。これに対して、焼結法の場合、これに必要なエネルギーは、周知の通り高温への加熱によって与えられる。このように、エアロゾル・デポジション法は、半導体技術における従来の方法と比較して、電気的絶縁層を作り出すためにより高い効率、およびより高いプロセス互換性をもたらすことができる。
特に、エアロゾル・デポジション法の実行には、以下のパラメータが特に好適である。いずれの場合も、示される各範囲の限界値は含むものとする。
− コーティング・チャンバの圧力：０．０５ｋＰａ〜２ｋＰａ
− エアロゾル・チャンバの圧力：１０ｋＰａ〜８０ｋＰａ
− ノズル開口部のサイズ：５×０．３ｍｍ２、１０×０．４ｍｍ２
− 加速ガス：Ｈｅ、Ｎ２、空気
− 加速ガスの消費量：１Ｌ／ｍｉｎ〜１０Ｌ／ｍｉｎ
− 堆積中のコーティング対象基板の温度：３００Ｋ
− コーティング可能面積：４０×４０ｍｍ２〜４００×４００ｍｍ２
− コーティング対象基板の上方でのノズルの移動速度：０．１２５ｍｍ／ｓ〜１０ｍｍ／ｓ
− ノズルとコーティング対象基板間の距離：１ｍｍ〜４０ｍｍ
ここに特定するエアロゾル・デポジション法により、少なくとも局所的には、１分当たり数マイクロメートルの堆積速度が可能であり、最大０．１ｍｍの層厚を効果的に実現可能である。
特に、電気的絶縁層は、たとえば堆積する電気的絶縁材料を局所的に増減させることによって、半導体積層体上の局所的な差異を補償するように使用・設計してもよい。あるいは、電気的絶縁層が十分な層厚を有する場合は、エアロゾル・デポジション法の後に機械的な平坦化工程を行うことも可能である。
さらに別の実施形態によれば、電気的絶縁材料は、セラミック材料を含むか、またはセラミック材料で構成されている。セラミック材料は、たとえばＡｌＮ、ＢＮ、Ａｌ２Ｏ３、ＳｉＣ、ＢｅＯ、Ｓｉ３Ｎ４、またはそれらの混合物から選択してもよい。さらに、絶縁材料は、ダイヤモンド粉末を含むか、またはダイヤモンド粉末で構成されていてもよい。特に、高い熱伝導率を実現しようとする場合は、ＡｌＮ、ＢＮ、ＳｉＣ、ＢｅＯ、およびダイヤモンドを用いてもよい。特に、熱伝導率がいくぶん低く、かつ化学的に不活性な層が望ましい場合には、Ａｌ２Ｏ３およびＳｉ３Ｎ４を用いてもよい。
上述の通り、エアロゾル・デポジション法には、室温で実行可能という利点がある。このように構成された電気的絶縁層は、結晶構造または少なくとも多結晶構造を有していることが好ましい。その結果、電気的絶縁層は、以下にも詳述する通り、高い熱伝導率を有し得る。特に、エアロゾル・デポジション法によって、安定な層が室温で既に構成可能であるのに対して、半導体技術において通例となっている従来の層構成方法では通常、中程度の温度すなわち室温の範囲の温度で確実な品質の電気的絶縁層を構成できない。
さらに、エアロゾル・デポジション法を用いた結果として、本明細書に記載の方法によって、電気的絶縁層の材料を新たに選択できる。特に、同時に熱抵抗も抑えた電気的絶縁を得ることができる。これと比較して、上述の通り、従来技術では、およそ１Ｗ／ｍＫというＳｉＯ２ガラスの低い熱伝導率により断熱層としても作用する障壁層として、たとえばシリコン上の熱酸化層を使用する。しかし、断熱は望ましくない。これに対して、上述の通り、エアロゾル・デポジション法では、好ましくは識別可能な非晶質の中間層を用いずに結晶層を構成可能であり、これによって、電気的絶縁層は良好な熱伝導率を有し得る。従来技術において電気的絶縁層に用いたＳｉＯ２の代わりに、たとえばＡｌＮ製の電気的絶縁層を形成することも可能である。この層の熱伝導率は、たとえば焼結で製造されたＡｌＮ構成のセラミック・ディスクと同様に、１００Ｗ／ｍＫ超の範囲が可能である。
別の実施形態によれば、電気的絶縁材料は、熱膨張係数の異なる粒子を含む。その結果、たとえば適切な材料組成および／または粒子径によって、電気的絶縁層の熱膨張係数を目標値に合わせることが可能となる。結果として、たとえばオプトエレクトロニクス半導体チップの後々の動作によって半導体積層体が熱くなる可能性があるが、電気的絶縁層と半導体積層体間で熱機械的応力が生じることのないように、電気的絶縁層を半導体積層体の膨張係数に合わせることが好ましい。
別の実施形態によれば、電気的絶縁層は、たとえば上述の材料等の異なる電気的絶縁材料で構成された少なくとも２つの層を備えていてもよい。一例としては、熱伝導率が高いＡｌＮまたは別の上述の材料で構成された第１の層を設けることができる。そして、この層上に、耐薬品性が高いたとえばＡｌ２Ｏ３またはＳｉ３Ｎ４で構成された第２の層を設けることができる。結果として、１つまたは複数の層における異なる電気的絶縁材料の組み合わせによって、要件に応じた電気的絶縁層の所望の特性を得ることができる。
別の実施形態によれば、電気的絶縁材料の粒子の堆積は、構造化により行ってもよい。一例として、この堆積方法は、たとえばウェハ集合体において、後に半導体チップとなる半導体積層体の領域にのみ電気的絶縁層が設けられるように、半導体積層体上の選択領域の適切なマスクによって選択的に実行するようにしてもよい。
別の実施形態によれば、電気的絶縁層を設けた後に、個片化線に沿って半導体積層体の個片化を行う。特に、個片化線には、電気的絶縁層を形成するプロセスにおいて電気的絶縁材料が存在しないことが好ましい。この場合、たとえば個片化線は、いわゆる分離トレンチとして形成してもよく、したがって電気的絶縁層の選択的堆積中は、電気的絶縁から除外可能である。
別の実施形態によれば、個片化前に、中間キャリア材料を電気的絶縁層に成形する。中間キャリア材料は、たとえば電気的絶縁層を設けた後に行う成形法によって構造化できる。この中間キャリア材料は、トランスファー成形、射出成形、または圧縮成形によって電気的絶縁層上に成形される、たとえばプラスチック材料であってもよい。この中間キャリア材料によって、特に個片化の際に、電気的絶縁層を備えた半導体積層体の取り扱いが特に容易となる。個片化後は、電気的絶縁層の少なくとも一部が露出するように、中間キャリア材料の少なくとも一部を除去してもよい。電気的絶縁層の少なくとも一部を露出させるための中間キャリア材料の除去は、たとえば研磨により行ってもよい。
別の実施形態によれば、電気的絶縁層の形成前に、上述のミラー層をオプトエレクトロニクス半導体積層体に設ける。その後、半導体積層体の反対を向くミラー層の面上に電気的絶縁層を設ける。
別の実施形態によれば、ミラー層上に金属層を設け、その後、この金属層上に電気的絶縁層を形成する。特に、金属層は、たとえば電気メッキ法により設けてもよい。この金属層は、たとえば銅および／または銀を含み、厚さが最大１００μｍであってもよい。特に、金属層は、電気的絶縁層を設けた後、半導体積層体の個片化後にオプトエレクトロニクス半導体チップとなる領域において構造化により設けるようにしてもよい。すなわち、金属層は、互いに分離され、個片化後に個々のオプトエレクトロニクス半導体チップとなる半導体積層体の領域を規定する表面領域上に設けるようにしてもよい。特に、金属層は、電気的絶縁層により囲まれていてもよい。特に、金属層は、電気的絶縁層により密封状態で包み込まれていることが好ましい。一例として、金属層は、厚さが最大１００μｍの場合、電気的絶縁層を形成する後続のエアロゾル・デポジションによって当該電気的絶縁層により密封状態で包み込まれる金属台を構成してもよい。その結果、一例として、環境条件の影響を受け易いたとえば銀等の材料を金属層に用いることができる。電気的絶縁層は、気密封止のため、ＡｌＮおよび／またはＡｌ２Ｏ３を含むことができることが好ましい。
別の実施形態によれば、電気的絶縁層は、オプトエレクトロニクス半導体積層体のキャリア要素を構成する。すなわち、電気的絶縁層は、完成したオプトエレクトロニクス半導体チップまたは完成したオプトエレクトロニクス半導体チップの半導体積層体を搬送できるような厚さを有する。このため、電気的絶縁層は、たとえばおよそ０．１ｍｍの厚さを有していてもよい。
別の実施形態によれば、電気的絶縁層は、半導体積層体と追加的に設けられるキャリア要素との間に配置される電気絶縁層として具現化される。一例として、電気的絶縁層はこの場合、およそ１０μｍの厚さを有していてもよい。
別の実施形態によれば、半導体積層体の反対を向く電気的絶縁層の面上に接続層を設ける。接続層は、たとえば１つまたは複数の金属層もしくは接着層により構成されていてもよい。電気的絶縁層がキャリア要素として具現化されている場合は、１つまたは複数の金属層もしくは接着層により構成された接続層を電気的絶縁層上に設けることによって、たとえばプリント配線板、ハウジング、またはセラミック基板等のキャリア上にオプトエレクトロニクス半導体チップを搭載可能である。電気的絶縁層がキャリア要素ではなく電気絶縁層として具現化されている場合は、特に、電気的絶縁層上の接続層の上にキャリア要素を貼り付けるようにしてもよい。一例として、キャリア要素はシリコンで構成され、結合プロセスにおいてハンダ付けまたは接着により貼り付けてもよい。あるいは、接続層は、電気メッキ法または溶射法、特にコールド・プラズマ・コーティングによって金属補強層をキャリア要素として設ける１つまたは複数の金属層を具備可能である。この場合、金属補強層は、たとえば銅および／またはニッケルで構成されていてもよい。
記載の方法および記載のオプトエレクトロニクス半導体チップの場合、エアロゾル・デポジション法による電気的絶縁材料の粒子の堆積の結果として、半導体積層体上に電気的絶縁層が形成され、一部の実施形態においては、別のキャリア要素を置換キャリアとして設けるためのいわゆるウェハ・ボンディングを完全に不要としうるように、十分適正な置換キャリアまたはキャリア要素あるいは十分な厚さの電気的障壁層として形成可能であると都合が良い。特に、十分な信頼性のある厚い絶縁層を電気的絶縁層の形態で迅速に堆積してもよい。
その他の利点、有利な実施形態および拡張形態については、図面と併せて後述する例示的な実施形態により明らかとなるであろう。
例示的な一実施形態に係る、オプトエレクトロニクス半導体チップの製造方法の工程を示した模式図である。 例示的な一実施形態に係る、オプトエレクトロニクス半導体チップの製造方法の工程を示した模式図である。 例示的な一実施形態に係る、オプトエレクトロニクス半導体チップの製造方法の工程を示した模式図である。 例示的な一実施形態に係る、オプトエレクトロニクス半導体チップの製造方法の工程を示した模式図である。 例示的な一実施形態に係る、オプトエレクトロニクス半導体チップの製造方法の工程を示した模式図である。 別の例示的な実施形態に係る、オプトエレクトロニクス半導体チップの製造方法の工程を示した模式図である。 別の例示的な実施形態に係る、オプトエレクトロニクス半導体チップの製造方法の工程を示した模式図である。 別の例示的な実施形態に係る、オプトエレクトロニクス半導体チップの製造方法の工程を示した模式図である。 別の例示的な実施形態に係る、オプトエレクトロニクス半導体チップの製造方法の工程を示した模式図である。 別の例示的な実施形態に係る、オプトエレクトロニクス半導体チップの製造方法の工程を示した模式図である。 さらに別の例示的な実施形態に係る、オプトエレクトロニクス半導体チップの製造方法の工程を示した模式図である。 さらに別の例示的な実施形態に係る、オプトエレクトロニクス半導体チップの製造方法の工程を示した模式図である。 さらに別の例示的な実施形態に係る、オプトエレクトロニクス半導体チップの製造方法の工程を示した模式図である。 さらに別の例示的な実施形態に係る、オプトエレクトロニクス半導体チップの製造方法の工程を示した模式図である。 さらに別の例示的な実施形態に係る、オプトエレクトロニクス半導体チップの製造方法の工程を示した模式図である。 さらに別の例示的な実施形態に係る、オプトエレクトロニクス半導体チップの製造方法の工程を示した模式図である。 さらに別の例示的な実施形態に係る、複数のオプトエレクトロニクス半導体チップの製造方法の工程を示した模式図である。 さらに別の例示的な実施形態に係る、複数のオプトエレクトロニクス半導体チップの製造方法の工程を示した模式図である。 さらに別の例示的な実施形態に係る、複数のオプトエレクトロニクス半導体チップの製造方法の工程を示した模式図である。 さらに別の例示的な実施形態に係る、複数のオプトエレクトロニクス半導体チップの製造方法の工程を示した模式図である。 さらに別の例示的な実施形態に係る、複数のオプトエレクトロニクス半導体チップの製造方法の工程を示した模式図である。 さらに別の例示的な実施形態に係る、複数のオプトエレクトロニクス半導体チップの製造方法の工程を示した模式図である。 さらに別の例示的な実施形態に係る、複数のオプトエレクトロニクス半導体チップの製造方法の工程を示した模式図である。 さらに別の例示的な実施形態に係る、複数のオプトエレクトロニクス半導体チップの製造方法の工程を示した模式図である。
例示的な実施形態および図面において、同一、同種、または同作用の要素は、いずれの場合も同じ符号を付す場合がある。図示の要素および互いのサイズの関係は、縮尺通りと見なすべきではない。たとえば各層、構造部品、構成要素、および領域等の個々の要素は、より分かり易い説明および／またはより深い理解が得られるように、誇張したサイズで示している場合がある。
図１Ａ〜図１Ｅは、例示的な一実施形態に係るオプトエレクトロニクス半導体チップ１０１の製造方法を示している。
図１Ａに係る第１の工程においては、オプトエレクトロニクス半導体積層体２を成長させる成長基板１を提供する。例示的な本実施形態および別の例示的な実施形態において、オプトエレクトロニクス半導体積層体２は、ほんの一例として、オプトエレクトロニクス半導体チップ１０１の動作中に光を発する活性領域を有する発光半導体積層体として具現化されている。半導体積層体２は、総論部分の記載に係る特徴を有していてもよい。特に、図示の例示的な実施形態において、半導体積層体２は、窒化物化合物半導体材料、リン化物化合物半導体材料、または砒化物化合物半導体材料をベースとする。したがって、成長基板１は、たとえばサファイヤ、ＧａＡｓ、ＧａＰ、ＧａＮ、ＩｎＰ、ＳｉＣ、Ｓｉ、および／またはＧｅを含むか、またはそのような材料で構成されていてもよい。
図１Ｂに係る別の工程においては、成長基板１の反対を向く半導体積層体２の面上にミラー層３を設ける。このミラー層は、銀を含むか、または銀で構成されていてもよい。
図１Ｃに係る別の工程においては、置換キャリアを搭載する他の一般的な結合工程の代わりに、成長基板の反対を向く（特に、成長基板とは反対側に配置された）半導体積層体２の面上において、キャリア要素５としての電気的絶縁層４をミラー層３上に設ける。このため、オプトエレクトロニクス半導体積層体２が配置されるとともにミラー層３がその上に設けられた成長基板１をコーティング・チャンバに配置し、ノズルによってその中にエアロゾルを噴霧する。エアロゾルは、加速ガスまたはキャリア・ガスとも称することがあるガスによってミラー層３上に噴霧される電気的絶縁材料の粒子を含む。
このため、電気的絶縁材料の粒子を含む粉末を粉末チャンバまたはエアロゾル・チャンバに供給する。この粉末は、電気的絶縁層４の所望特性に応じて、１０ｎｍ以上かつ２μｍ以下の範囲の粒子サイズを有する。エアロゾル・チャンバへのガス（たとえば、ヘリウム、窒素、または空気であってもよい）の供給の結果として、電気的絶縁材料の粒子がガス中に分散し、これによりエアロゾルとしてコーティング・チャンバに供給可能である。この場合、エアロゾル・チャンバとコーティング・チャンバとの間には、たとえば汚染物質を除去するフィルタおよび／または特定の粒子サイズを選択するフィルタ（分類器）が存在していてもよい。この場合のプロセス・パラメータは、たとえば総論部分に記載のプロセス・パラメータであってもよい。特に、エアロゾル・デポジション法は、室温で実行する。すなわち、半導体積層体２およびミラー層３の温度をおよそ３００Ｋとして実行する。キャリア・ガスのガス流およびノズル形状は、およそ１００ｍ／ｓ以上かつ５００ｍ／ｓ以下の速度でエアロゾルの粒子が塗布されるように選定する。特に、エアロゾルを含む噴霧は、散開状、特に線形扇状とすることが好ましい。半導体積層体２またはミラー層３の主延長面に沿ったノズルの相対移動すなわち平行移動により、図示の例示的な実施形態において、ＡｌＮで構成された厚さがおよそ０．１ｍｍの絶縁層をスキャニングによって全領域に設ける。この層は、後々完成するオプトエレクトロニクス半導体チップ１０１のキャリア要素５を構成するのに十分厚く、安定している。
あるいは、たとえばダイヤモンド粉末を電気的絶縁材料として供給することにより、特に高い熱伝導率を有するダイヤモンド層としてたとえば電気的絶縁層を設けるようにしてもよい。あるいは、総論部分に記載の別の材料またはそれらの組み合わせも可能である。
図１Ｄに係る別の工程においては、成長基板１を除去して半導体積層体２を露出させる。成長基板１は、当業者に知られている、たとえばレーザ・リフトオフ法により取り外してもよい。
図１Ｅに係る別の工程においては、オプトエレクトロニクス半導体積層体２と接触する電気コンタクト領域６を露出面に設ける。このため、図１Ｅに示すように、たとえば半導体積層体２の一部を構造化して、電気的絶縁層４に対向する半導体積層体２の面とミラー層３を介して接触可能とするようにしてもよい。さらに、半導体積層体２の同じ面に電気コンタクト領域を配置し、半導体積層体２を通るめっきスル―ホールを通して、コンタクト領域の１つとその反対を向く半導体積層体２の面とを接触させることも可能である。特に、図１Ｅに示すオプトエレクトロニクス半導体チップ１０１は、総論部分に記載の薄膜半導体チップとして具現化されていてもよい。
点線で示すように、半導体積層体２の反対を向く電気的絶縁層４の面上には、接続層７を設け、この接続層によって、たとえばリードフレーム、ハウジング、またはセラミック基板等のキャリア上に完成したオプトエレクトロニクス半導体チップ１０１を貼り付けるようにしてもよい。接続層７は、たとえば接着層を備えていてもよい。オプトエレクトロニクス半導体チップ１０１を銀焼結によってハンダ付けまたは搭載する場合は、たとえばＴｉ／Ｎｉ／Ａｇを含む蒸着により設けることができる積層体を接続層７（好ましくは、金属層または金属積層体）として設ける。
一例として、個別の半導体チップをベースとするオプトエレクトロニクス半導体チップ１０１の製造を示したが、特に、ウェハを用いた方法で半導体チップの集合体を製造し、個片化によってウェハ集合体から個々の半導体チップを切り離すようにしてもよい。
図２Ａ〜図２Ｅは、別の例示的な実施形態に係るオプトエレクトロニクス半導体チップ１０２の製造方法を示している。
この場合、成長基板１上にオプトエレクトロニクス半導体積層体２を設け、その上にミラー層３を設ける図２Ａおよび図２Ｂに示す工程は、上述の例示的な実施形態の工程に対応する。
図２Ｃに係る別の工程においては、エアロゾル・デポジション法によって電気的絶縁層４を設ける。これには、たとえば上述の例示的な実施形態に関して説明したような方法を用いてもよい。ただし、図１Ａ〜図１Ｅの例示的な実施形態と比較して、電気的絶縁層４は、厚さがおよそ１０μｍの電気絶縁層の形態で設ける。この電気的絶縁層４は、たとえばＡｌＮまたはＢＮで構成する。およそ１０μｍの厚さであれば、電気的絶縁層４によって十分に確実な絶縁効果を実現するのに十分である。また、たとえば半導体積層体２および／またはミラー層３上の局所的な差異を補償するのに十分である。それぞれ生成した材料の絶縁破壊強度に基づいて、電気的絶縁層４の厚さを最適化してもよく、たとえば１０μｍより小さくても大きくてもよい。
図２Ｄに係る別の工程においては、電気的絶縁層４上に接続層８を設け、その接続層上にキャリア要素５を設ける。接続層８は、たとえば電気メッキ法の準備として薄い金属層で形成し、その後、電気メッキによって接続層８上に補強層をキャリア要素５として設けるようにしてもよい。一例として、キャリア要素５の材料としては、銅を用いてもよい。熱伝導率への関心が低い場合は、ニッケルを用いてもよい。あるいは、キャリア要素５は、従来の溶射法または、たとえばコールドアクティブな大気圧プラズマにおけるコールド・プラズマ・コーティングによって、金属補強層の形態で設けるようにしてもよい。
あるいは、キャリア要素５は、たとえばハンダ付けまたは接着により貼り付けてもよい。ハンダ付けの場合、接続層８は、ハンダ付け可能な金属層およびハンダで構成されていてもよい。接着接続の場合、接続層８は、接着層で構成されていてもよい。これらの場合のキャリア要素５としては、一例として、シリコンを置換キャリアとして用いることも可能である。このようなキャリア要素には、後々の個片化において、研磨またはエッチング・プロセスによる分離のプロセスを一切用いる必要がなく、むしろプラズマ・エッチングを利用できるという利点がある。
さらに別の工程においては、上述の例示的な実施形態と同様に、成長基板１を除去し、半導体積層体２および／またはミラー層３の露出面上に電気コンタクト領域６を設ける。その結果、個片化工程後の必要に応じて、図２Ｅに示すオプトエレクトロニクス半導体チップ１０２が完成する。上述の例示的な実施形態に関して説明した通り、半導体積層体２の反対を向くキャリア要素５の面上には、さらに別の接続層を設けることによって、オプトエレクトロニクス半導体チップ１０２をキャリア上に搭載できるようにしてもよい。
図３Ａ〜図３Ｆは、さらに別の例示的な実施形態に係るオプトエレクトロニクス半導体チップ１０３の製造方法を示している。
図３Ａに示すように、上述の例示的な実施形態の場合と同様にして、成長基板１上の大面積に半導体積層体２を設け、この半導体積層体の上にミラー層３を設ける。
図３Ｂに係る別の工程においては、たとえば電気メッキ法によって、成長基板１の反対を向くミラー層３の面上に金属層９を設ける。この場合、金属層９は、最大１００μｍの厚さを有し、たとえば銅または銀等、熱伝導率が高い金属を含むか、またはそのような材料で構成されていてもよい。
その後は、図３Ｃに示すように、ミラー層３および金属層９をミラー層領域３１および金属層領域９１に構造化する。あるいは、たとえば構造化した金属層領域９１をミラー層３上に設けた後、ミラー層３をミラー層領域３１に構造化することも可能である。この場合は、後々の工程で示す半導体積層体２の個片化後にオプトエレクトロニクス半導体チップ１０３となる領域に金属層領域９１を配置する。
図３Ｄに係る別の工程においては、エアロゾル・デポジションにより設けられた電気的絶縁層４でミラー層領域３１および金属層領域９１を囲うことにより、当該電気的絶縁層で密封状態で包み込む。このため、電気的絶縁層４の電気的絶縁材料としてはＡｌＮが特に好適である。この電気的絶縁層４は、後々完成となる半導体チップ１０３のキャリア要素５として同時に具現化されている。たとえば、熱導電率の重要性が耐薬品性よりも低い場合は、電気的絶縁層４がたとえばＡｌ２Ｏ３またはＳｉ３Ｎ４で構成されていてもよい。さらに、電気的絶縁層４は、Ａｌ２Ｏ３層またはＳｉ３Ｎ４層を含むコーティングを設けるＡｌＮ層等の少なくとも２つの層を具備することも可能である。このような絶縁層または層の組み合わせは、本明細書に記載のエアロゾル・デポジション法によって効率的に設けるようにしてもよい。あるいは、エアロゾル・デポジションとは異なる化学蒸着（ＣＶＤ）等の方法によって、Ａｌ２Ｏ３層またはＳｉ３Ｎ４層を含むコーティングを電気的絶縁層４に設けることも可能である。
図３Ｅに係る別の工程においては、成長基板１を取り外す。模式的に示した個片化線１０に沿って、図３Ｅに示す集合体を個片化し、図３Ｆに示すように個々のオプトエレクトロニクス半導体チップ１０３を形成する。上述の例示的な実施形態に関して説明したように、成長基板１を取り外した結果として露出している半導体積層体２の面上にも電気コンタクト領域６を設けてもよい。
以上のように、図３Ｆに示すオプトエレクトロニクス半導体チップ１０３は、ミラー層３上に半導体積層体２を備えており、半導体積層体２の反対を向くミラー層３の面上には金属層９が配置され、エアロゾル・デポジション法によって設けられた電気的絶縁層４によりミラー層３および金属層９が囲まれている。特に、エアロゾル・デポジションによって設けられた電気的絶縁層４は、ミラー層３および金属層９の側面と、半導体積層体２とは反対側に配置された金属層９の後面とに設けられている。
図４Ａ〜図４Ｈは、さらに別の例示的な実施形態に係る、複数のオプトエレクトロニクス半導体チップ１０４の製造方法を示している。
図４Ａに示すように、上述の例示的な実施形態と同様にして、成長基板１上に半導体積層体２を設け、その上にミラー層３を設ける。
図４Ｂに係る別の工程においては、たとえば図１Ａ〜図１Ｅに示す例示的な実施形態と関連して同様に実施することができる、エアロゾル・デポジション法によってミラー層３上に電気的絶縁層４を設ける。特に、電気的絶縁層４は、後々完成となるオプトエレクトロニクス半導体チップ１０４のキャリア要素５として機能できるような厚さで設ける。
図４Ｃに係る別の工程においては、電気的絶縁層４、ミラー層３、および半導体積層体２の少なくとも一部を、後々完成となるオプトエレクトロニクス半導体チップ１０４に対応した領域に構造化する。半導体積層体２およびミラー層領域３１の露出領域の面は、電気的絶縁層４の材料で別途覆ってもよい。あるいは、まずミラー層を構造化し、必要に応じて半導体積層体２も構造化した後に、層領域４１の形態で電気的絶縁層を設けることも可能である。
したがって、置換キャリアを搭載する他の一般的な結合工程の代わりに、ここに示す方法では、エアロゾル・デポジションによって、層領域４１の形態のセラミック台またはセラミック基部を後の半導体チップ１０４の領域または主要表面に局所的に設ける。このセラミック基部は、たとえばＡｌＮ等の熱伝導率が高いセラミックで構成され、いずれの場合も後の半導体チップ１０４全体にわたって延伸していると都合が良い。
集合体を十分に安定させてさらに処理するため、図４Ｄに示すように、層領域４１の形態の電気的絶縁層に対して、たとえばプラスチック材料等の中間キャリア材料を成形法で成形する。一例として、トランスファー成形法により中間キャリア材料１１を設けてもよい。特に、中間キャリア材料１１は、一時的な安定キャリアとして作用してもよい。
図４Ｅに係る別の工程においては、成長基板１を除去する。その後、さらに別の工程において、好ましくは層領域４１から突出する半導体積層体２の部分が除去される程度まで、図４Ｆに示すように半導体積層体２を構造化する。
図４Ｇに係る別の工程においては、上述の例示的な実施形態において説明したように、半導体積層体２の露出面およびミラー層領域３１の露出領域に電気コンタクト領域６を設ける。
その後、図４Ｈに示すように、研磨工程によって集合体を個片化する。この場合は、以上のように製造されるオプトエレクトロニクス半導体チップ１０４のキャリア要素５をセラミック基部の形態で構成する電気的絶縁層の層領域４１を少なくとも一部露出させる。
以上のように、図４Ｈに示すオプトエレクトロニクス半導体チップ１０４は、ミラー層３上に半導体積層体２を備えており、半導体積層体２の反対を向くミラー層３の面上には、エアロゾル・デポジションによって設けられた電気的絶縁層４の形態のキャリア要素５としての基部が配置されている。エアロゾル・デポジションによって設けられた電気的絶縁層４の形態の基部は、ミラー層３および半導体積層体２の側面も覆って囲んでいる。基部の側面は、図４Ｈに示すように中間キャリア材料１１で覆ってもよい。
本明細書に記載の例示的な実施形態のいずれの場合も、それぞれ図示した電気的絶縁層４は、１つの材料で構成しても、異なる材料を含む複数の層で構成しても、異なる材料を含む１つまたは複数の層で構成してもよい。さらには、図示の電気的絶縁層４の構成において、熱膨張係数の異なる電気的絶縁材料の粒子を用いることにより、電気的絶縁層４の熱膨張を各半導体積層体２の膨張要件に合わせることができるようにすることも可能である。
本明細書に記載の方法のいずれの場合も、電気的絶縁層４を全面にではなく、構造化して、後々完成する半導体チップ１０１、１０２、１０３、１０４に対応する領域にのみ設けることによって、個片化を行う領域に電気的絶縁層４が存在しないようにすることも可能である。
例示的な実施形態に示した方法およびオプトエレクトロニクス半導体チップは、総論部分に記載した通り、その他の特徴または別の特徴を含んでいてもよい。
本発明は、上記例示的な実施形態に基づく記載によって、それら例示的な実施形態に限定されるものではなく、特許請求の範囲または例示的な実施形態に明確な規定がないとしても、任意の新規特徴および任意の特徴の組み合わせ、特に、特許請求の範囲の特徴の任意の組み合わせを包含する。
関連出願の相互参照
本特許出願は、ドイツ特許出願第１０２１２１０１８８９．８号の優先権を主張するものであり、その開示内容を本明細書に援用する。

Claims (15)

  1. 成長基板（１）上にオプトエレクトロニクス半導体積層体（２）を成長させる工程と、
    エアロゾル・デポジション法により電気的絶縁材料の粒子を堆積することによって、前記成長基板（１）の反対を向く前記オプトエレクトロニクス半導体積層体（２）の面上に電気的絶縁層（４）を形成する工程と、
    前記電気的絶縁層（４）の形成後に前記成長基板（１）の少なくとも一部を除去する工程と、
    を含む、オプトエレクトロニクス半導体チップの製造方法。
  2. 前記電気的絶縁材料が、特にＡｌＮ、ＢＮ、Ａｌ２Ｏ３、ＢｅＯ、ＳｉＣ、Ｓｉ３Ｎ４、またはダイヤモンド粉末から選択されるセラミック材料を含む、請求項１に記載の方法。
  3. 前記電気的絶縁材料が、熱膨張係数の異なる粒子を含む、請求項１または２に記載の方法。
  4. 前記エアロゾル・デポジション法を室温で実行する、請求項１〜３のいずれか一項に記載の方法。
  5. 前記電気的絶縁層（４）を設けた後に前記半導体積層体（２）を個々の半導体チップ（１０１、１０２、１０３、１０４）に個片化する、請求項１〜４のいずれか一項に記載の方法。
  6. 前記電気的絶縁層（４）を形成するプロセスにおいて前記電気的絶縁材料が存在しない個片化線（１０）に沿って前記個片化を実行する、請求項５に記載の方法。
  7. 個片化前に中間キャリア材料（１１）を成形法で前記電気的絶縁層（４）に成形し、個片化後に前記中間キャリア材料（１１）の少なくとも一部を除去することによって前記電気的絶縁層（４、４１）の少なくとも一部を露出させる、請求項５または６に記載の方法。
  8. 前記電気的絶縁層（４）を形成するプロセスの前に、ミラー層（３）を前記オプトエレクトロニクス半導体積層体（２）に設け、前記半導体積層体（２）の反対を向く前記ミラー層（３）の面上に前記電気的絶縁層（４）を設ける、請求項１〜７のいずれか一項に記載の方法。
  9. 金属層（９、９１）を前記ミラー層（３）に設けて、前記電気的絶縁層（４）を前記金属層（９、９１）上に形成し、前記金属層（９、９１）が好ましくは、前記電気的絶縁層（４）を設けた後に実行する前記半導体積層体（２）の個片化後に前記オプトエレクトロニクス半導体チップ（１０１、１０２、１０３、１０４）を構成する領域において構造化により形成可能である、請求項８に記載の方法。
  10. 前記金属層（９、９１）が前記電気的絶縁層（４）によって囲まれた、請求項９に記載の方法。
  11. 前記電気的絶縁層（４）が、前記半導体チップ（１０１、１０２、１０３、１０４）のキャリア要素（５）として具現化された、請求項１〜１０のいずれか一項に記載の方法。
  12. 前記半導体積層体（２）の反対を向く前記電気的絶縁層（４）の面上に、１つまたは複数の金属層もしくは接着層で構成された接続層（７、８）を設ける、請求項１〜１１のいずれか一項に記載の方法。
  13. キャリア要素（５）、特にシリコンで構成されたキャリア要素を前記接続層（８）上に貼り付ける、請求項１２に記載の方法。
  14. 前記接続層（８）が、電気メッキ法または溶射法、特にコールド・プラズマ・コーティングによって金属補強層をキャリア要素（５）として設ける１つまたは複数の金属層で構成された、請求項１２に記載の方法。
  15. ミラー層（３）上に半導体積層体（２）を備え、前記半導体積層体（２）の反対を向く前記ミラー層（３）の面上に金属層（９）が配置されており、前記ミラー層（３）および前記金属層（９）が、エアロゾル・デポジション法により設けられた電気的絶縁層（４）によって囲まれた、オプトエレクトロニクス半導体チップ。
JP2014557041A 2012-03-06 2013-02-14 オプトエレクトロニクス半導体チップの製造方法、およびオプトエレクトロニクス半導体チップ Pending JP2015507374A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102012101889.8 2012-03-06
DE102012101889A DE102012101889A1 (de) 2012-03-06 2012-03-06 Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
PCT/EP2013/052995 WO2013131729A1 (de) 2012-03-06 2013-02-14 Verfahren zur herstellung eines optoelektronischen halbleiterchips

Publications (1)

Publication Number Publication Date
JP2015507374A true JP2015507374A (ja) 2015-03-05

Family

ID=47740938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014557041A Pending JP2015507374A (ja) 2012-03-06 2013-02-14 オプトエレクトロニクス半導体チップの製造方法、およびオプトエレクトロニクス半導体チップ

Country Status (4)

Country Link
US (1) US9397280B2 (ja)
JP (1) JP2015507374A (ja)
DE (1) DE102012101889A1 (ja)
WO (1) WO2013131729A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013103760A1 (de) 2013-04-15 2014-10-16 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
KR102227981B1 (ko) * 2013-06-20 2021-03-16 삼성전자주식회사 단일 광자 소자, 단일 광자 방출 전달 장치, 단일 광자 소자의 제조 및 동작 방법
KR101568580B1 (ko) * 2014-04-21 2015-11-11 고려대학교 산학협력단 수직형 발광 소자의 제조 방법
KR101719628B1 (ko) * 2014-10-27 2017-03-24 엘지이노텍 주식회사 발광 소자 패키지
DE102015103055A1 (de) * 2014-12-04 2016-06-09 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102016216278A1 (de) * 2016-08-30 2018-03-01 Siemens Aktiengesellschaft Verfahren zur Aerosoldeposition und Verfahren zur Herstellung eines Keramikteils und Vorrichtung zur Herstellung von Schichten

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006179856A (ja) * 2004-11-25 2006-07-06 Fuji Electric Holdings Co Ltd 絶縁基板および半導体装置
JP2007266303A (ja) * 2006-03-28 2007-10-11 Fujifilm Corp 機能性膜含有構造体及び圧電素子
JP2007314889A (ja) * 2002-05-28 2007-12-06 National Institute Of Advanced Industrial & Technology 超微粒子脆性材料の低温成形方法に用いる超微粒子脆性材料
JP2008066704A (ja) * 2006-08-11 2008-03-21 Sharp Corp 窒化物半導体発光素子およびその製造方法
JP2008153340A (ja) * 2006-12-15 2008-07-03 Citizen Holdings Co Ltd 半導体装置およびその製造方法
JP2009086370A (ja) * 2007-09-28 2009-04-23 Brother Ind Ltd 光走査装置の製造方法及び光走査装置
JP2009188844A (ja) * 2008-02-08 2009-08-20 Fujitsu Media Device Kk 弾性表面波デバイス及びその製造方法
JP2010027643A (ja) * 2008-07-15 2010-02-04 Sharp Corp 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP2010093186A (ja) * 2008-10-10 2010-04-22 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体素子の積層構造及び窒化ガリウム系化合物半導体発光素子、並びにランプ
JP2010123717A (ja) * 2008-11-19 2010-06-03 Stanley Electric Co Ltd 半導体発光素子及び半導体発光素子の製造方法
JP2010219310A (ja) * 2009-03-17 2010-09-30 Sharp Corp 光デバイスおよび光デバイス構造
JP2011023475A (ja) * 2009-07-14 2011-02-03 Mitsubishi Materials Corp 絶縁基板、絶縁回路基板、半導体装置、絶縁基板の製造方法及び絶縁回路基板の製造方法
JP2011517125A (ja) * 2008-04-17 2011-05-26 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス部品およびオプトエレクトロニクス部品の製造方法
JP2011222551A (ja) * 2010-04-02 2011-11-04 Kyocera Corp 絶縁放熱基板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004241203A (ja) * 2003-02-04 2004-08-26 Hitachi High-Technologies Corp プラズマ処理室壁処理方法
WO2005124878A1 (ja) * 2004-06-22 2005-12-29 Konica Minolta Holdings, Inc. 白色発光ダイオード及びその製造方法
JP4784150B2 (ja) 2004-11-10 2011-10-05 富士電機株式会社 半導体装置および、半導体装置の製造方法
TWI352437B (en) * 2007-08-27 2011-11-11 Epistar Corp Optoelectronic semiconductor device
US20100155738A1 (en) 2005-02-22 2010-06-24 Hiroyuki Nabeta Light Emitting Diode and Method for Manufacturing Same
DE102007022947B4 (de) 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
KR100949197B1 (ko) * 2007-12-28 2010-03-23 전자부품연구원 방열 기판의 제조 방법
DE102008024327A1 (de) 2008-05-20 2009-11-26 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip mit einer reflektierenden Schicht
JP2010272613A (ja) 2009-05-20 2010-12-02 Fujifilm Corp 光電変換素子用基板とその製造方法、光電変換素子、及び太陽電池
DE102009033686A1 (de) * 2009-07-17 2011-01-20 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines anorganischen optoelektronischen Halbleiterbauteils
DE102009042205A1 (de) 2009-09-18 2011-03-31 Osram Opto Semiconductors Gmbh Optoelektronisches Modul

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007314889A (ja) * 2002-05-28 2007-12-06 National Institute Of Advanced Industrial & Technology 超微粒子脆性材料の低温成形方法に用いる超微粒子脆性材料
JP2006179856A (ja) * 2004-11-25 2006-07-06 Fuji Electric Holdings Co Ltd 絶縁基板および半導体装置
JP2007266303A (ja) * 2006-03-28 2007-10-11 Fujifilm Corp 機能性膜含有構造体及び圧電素子
JP2008066704A (ja) * 2006-08-11 2008-03-21 Sharp Corp 窒化物半導体発光素子およびその製造方法
JP2008153340A (ja) * 2006-12-15 2008-07-03 Citizen Holdings Co Ltd 半導体装置およびその製造方法
JP2009086370A (ja) * 2007-09-28 2009-04-23 Brother Ind Ltd 光走査装置の製造方法及び光走査装置
JP2009188844A (ja) * 2008-02-08 2009-08-20 Fujitsu Media Device Kk 弾性表面波デバイス及びその製造方法
JP2011517125A (ja) * 2008-04-17 2011-05-26 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス部品およびオプトエレクトロニクス部品の製造方法
JP2010027643A (ja) * 2008-07-15 2010-02-04 Sharp Corp 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP2010093186A (ja) * 2008-10-10 2010-04-22 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体素子の積層構造及び窒化ガリウム系化合物半導体発光素子、並びにランプ
JP2010123717A (ja) * 2008-11-19 2010-06-03 Stanley Electric Co Ltd 半導体発光素子及び半導体発光素子の製造方法
JP2010219310A (ja) * 2009-03-17 2010-09-30 Sharp Corp 光デバイスおよび光デバイス構造
JP2011023475A (ja) * 2009-07-14 2011-02-03 Mitsubishi Materials Corp 絶縁基板、絶縁回路基板、半導体装置、絶縁基板の製造方法及び絶縁回路基板の製造方法
JP2011222551A (ja) * 2010-04-02 2011-11-04 Kyocera Corp 絶縁放熱基板

Also Published As

Publication number Publication date
US20150048400A1 (en) 2015-02-19
US9397280B2 (en) 2016-07-19
WO2013131729A1 (de) 2013-09-12
DE102012101889A1 (de) 2013-09-12
CN104145044A (zh) 2014-11-12

Similar Documents

Publication Publication Date Title
US6746889B1 (en) Optoelectronic device with improved light extraction
US8946745B2 (en) Supporting substrate for manufacturing vertically-structured semiconductor light-emitting device and semiconductor light-emitting device using the supporting substrate
JP5007027B2 (ja) 成長基板の除去により製造される共振キャビティｉｉｉ族窒化物発光装置
US9224921B2 (en) Method for forming a buried metal layer structure
KR101198758B1 (ko) 수직구조 반도체 발광소자 및 그 제조방법
US20140065746A1 (en) Supporting substrate for preparing semiconductor light-emitting device and semiconductor light-emitting device using supporting substrates
WO2012147436A9 (ja) ＧａＮ系半導体デバイスの製造方法
US9397280B2 (en) Method of producing an optoelectronic semiconductor chip
TW201143162A (en) Optoelectronic component and method for producing an optoelectronic component
US11901487B2 (en) Ultrathin solid state dies and methods of manufacturing the same
JP2016184747A (ja) オプトエレクトロニクス半導体チップ
US9099574B2 (en) Optoelectronic semiconductor chip and method for producing it
KR20090008401A (ko) 복합 기판 및 이를 위한 제조 방법
US20150325742A1 (en) Method of fabricating semiconductor devices
KR100999548B1 (ko) 수직구조를 갖는 반도체 발광소자 제조용 지지기판, 이를 이용한 수직구조를 갖는 반도체 발광소자 제조방법 및 수직구조를 갖는 반도체 발광소자
KR102706821B1 (ko) 발광 디바이스 및 발광 디바이스를 제조하기 위한 방법
KR20120027479A (ko) 아연, 규소 및 산소 기재의 결합층을 사용하는 결합 방법 및 상응하는 구조
JP6100794B2 (ja) 厚い金属層を有する半導体発光デバイス
KR100613273B1 (ko) 발광 다이오드 및 그 제조 방법
US8143618B2 (en) ZnO based semiconductor device and its manufacture method
JP5694575B2 (ja) 発光半導体部品
CN110581201A (zh) 发光组件以及发光组件的制造方法
CN104145044B (zh) 用于制造光电子半导体芯片的方法
KR101499953B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법
KR20090125676A (ko) 반도체 발광소자용 지지기판 및 상기 지지기판을 이용한고성능 수직구조의 반도체 발광소자

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140814

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140814

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150707

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160105