KR20090008401A - 복합 기판 및 이를 위한 제조 방법 - Google Patents

복합 기판 및 이를 위한 제조 방법 Download PDF

Info

Publication number
KR20090008401A
KR20090008401A KR1020087028643A KR20087028643A KR20090008401A KR 20090008401 A KR20090008401 A KR 20090008401A KR 1020087028643 A KR1020087028643 A KR 1020087028643A KR 20087028643 A KR20087028643 A KR 20087028643A KR 20090008401 A KR20090008401 A KR 20090008401A
Authority
KR
South Korea
Prior art keywords
substrate
layer
composite substrate
composite
planarization layer
Prior art date
Application number
KR1020087028643A
Other languages
English (en)
Other versions
KR101422300B1 (ko
Inventor
보커 할레
위 슈트라우쓰
게오르그 브루덜
크리스토프 에히흘러
아드리안 아브라메스쿠
Original Assignee
오스람 옵토 세미컨덕터스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오스람 옵토 세미컨덕터스 게엠베하 filed Critical 오스람 옵토 세미컨덕터스 게엠베하
Publication of KR20090008401A publication Critical patent/KR20090008401A/ko
Application granted granted Critical
Publication of KR101422300B1 publication Critical patent/KR101422300B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1852—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising a growth substrate not being an AIIIBV compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Recrystallisation Techniques (AREA)
  • Laminated Bodies (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)

Abstract

기판 몸체(2) 및 상기 기판 몸체(2)상에 고정된 사용층(31)을 포함하는 복합 기판(1)이 제공되고, 이 때 사용층(31)과 기판 몸체(2) 사이에 평탄화층(4)이 배치된다. 또한, 복합 기판(1)의 제조 방법도 제공되며, 이 때, 준비된 사용 기판(3)상에 평탄화층(4)이 적층된다. 사용 기판(3)은 복합 기판(1)을 위한 기판 몸체(2)상에 고정된다. 이어서, 사용 기판(3)이 분리되고, 여기서 사용 기판(3)의 사용층(31)은 복합 기판(1)을 위해 기판 몸체(2)상에 잔류한다.
복합 기판, 평탄화층, 식각, 반도체 소자, 직접 본딩

Description

복합 기판 및 이를 위한 제조 방법{COMPOSITE SUBSTRATE, AND METHOD FOR THE PRODUCTION OF A COMPOSITE SUBSTRATE}
본 발명은 복합 기판 및 이를 위한 제조 방법에 관한 것이다.
다양한 광전자 소자, 상세하게는 반도체칩을 위해서는, 고가의 기판이 필요하다. 예컨대, 상기 반도체칩은 가령 GaN을 기반으로 하는 것과 같이 Ⅲ-Ⅳ-반도체물질을 기반으로 하는 반도체칩이다. 이러한 기판은 한편으로는 매우 비용집약적이므로, 대부분의 경우, 이러한 고가의 제1(모-) 기판의 얇은 층을 그보다 비용경제적인 제2-기판에 이송하는 것이 적합하다. 이를 위해 가능한 방법은, 예컨대 측 방향(lateral)의 파괴 시작 영역과 같은 분리 영역을 생성하고, 이를 제2 기판과 웨이퍼본딩(wafer bonding)하여, 상기 분리 영역 내지 파괴 시작 영역에서 모 기판을 분리시키는 것인데, 이 때 모 기판의 최상부 사용층은 제2 기판과 단단히 결합된 채로 잔류한다. 상기 파괴 시작 영역은 예컨대 모 기판으로의 주입 과정(implantation)에 의해 생성될 수 있다.
그러나, 상기에 기재된 방법은 실질적으로 실행할 때 제한이 있다. 모 기판과 제2 기판의 서로 다른 열 팽창, 판의 휨(bow) 및 뒤틀림(warp)은 접합 공정 시 부착을 어렵게 한다.
본 발명의 과제는, 개선된 복합 기판 내지 그에 상응하는 제조 방법을 제공하는 것이다. 또한, 그에 따라 반도체 칩을 위한 제조 방법을 제공하는 것이기도 하다. 상기 과제는 독립 청구항들의 내용으로 해결된다. 바람직한 실시예들 및 형성예들은 종속 청구항에 기재된다.
본딩 안정성이 증가되는 방법이 제공되어, 모 기판에서 판의 거칠기 내지 평면도 뿐만 아니라 판의 휨(bow) 및 파형(waviness)에 대한 요구 조건이 줄어들 수 있다. 특히, 표면 거칠기가 클 때, 예컨대 0.1 nm보다 클 때 본딩 안전성이 개선된다. 상기 표면 거칠기는 가령 0.5 nm 내지 10 nm이다.
복합 기판을 제조하기 위한 본 발명에 따른 방법에서, 사용 기판이 준비된다. 상기 사용 기판상에 평탄화층이 적층된다. 사용 기판은 복합 기판을 위한 기판 몸체상에 고정되고, 이 때 평탄화층은 기판 몸체를 향해 있다. 이어서, 사용 기판이 분리되고, 이 때 복합 기판을 위해 사용 기판의 사용층은 기판 몸체에 잔류한다.
특히, 사용층은 바람직하게는 전자 또는 광전자 반도체 소자에 사용되는 반도체층 또는 반도체층 시퀀스(layer sequence)의 증착을 위해 구비된다. 복합 기판으로부터 분리된 사용 기판의 부분은 재사용될 수 있다. 따라서, 가령 GaN을 포함하거나 그것으로 구성된 기판과 같이 비용 집약적인 사용 기판이 다수 개의 복합 기판들을 제조할 때 사용될 수 있다. 복합 기판은 사용층의 높은 결정 품질(crystral quality)을 비교적 저 비용으로 달성한다는 특징이 있다.
기판 몸체를 위한 물질은, 바람직하게는, 상기 물질의 열 팽창 계수가 사용 기판에 맞춰진 것으로 선택된다. 이를 통해, 기판 몸체와 사용 기판 사이의 기계적으로 안정된 결합이 간단히 이루어질 수 있고, 상기 결합은 특히 높은 온도 편차에서도 유지된다.
기판 몸체는 예컨대 사파이어, 규소, SiC, GaAs 또는 GaN을 포함하거나, 그러한 물질로 구성될 수 있다.
예컨대 측 방향의 파괴 시작부를 형성하고, 판 본딩을 이용하여, 제2 기판에 결정층들(crystal layers)을 이송할 때, 그 방법을 개선하기 위해, 단일 또는 다수 개의 중간 공정이 추가될 수 있다. 상기와 같은 단일 또는 다수 개의 중간 공정에 의해, 바람직하게는, 상기 방법의 사용 가능성이 확대된다. 상기와 같은 중간 공정은 예컨대 사용 기판에 평탄화층을 적층하는 것이다. 평탄화층은 평활층(smoothing layer)으로도 표시된다.
평탄화층은 두 개 이상의 부분층들을 포함할 수 있다.
평탄화층 또는 상기 평탄화층의 적어도 하나의 부분층은 예컨대 스핀-온(spin-on)을 이용하거나, 스퍼터링(sputtering)과 같은 PVD(physical vapor deposition)-방법을 이용하고 바람직하게는 그 다음 단계의 연마 공정을 이용하여 제조될 수 있다. 상기 스퍼터링은 예컨대 규소-스퍼터링이 있다. 또한, 상기 제조를 위해, CVD(chemical vapor deposition)-방법도 사용될 수 있다.
더욱 바람직하게는, 언급된 방법으로 제조된 평탄화층 내지 상기 평탄화층의 부분층은 유전성(dielectric)을 가진다. 또한, 이러한 평탄화층 내지 상기 펑탄화층의 부분층은, 그 다음 단계 바람직하게는 기계적인 단계에서 간단히 평활하게 될 수 있도록 형성된다. 더욱 바람직하게는, 평탄화층은 SiN과 같은 규소 질화물, SiON과 같은 규소 질산화물, ITO, ZnO, SnO 또는 SnO2와 같은 투명 전도성 산화물(transparent conductive oxide, TCO), 또는 SiO2와 같은 규소 산화물을 포함한다.
상기에서 도출되는 거칠기는, 바람직하게는 5 nm과 같거나 작고, 더욱 바람직하게는 1 nm과 같거나 작다. 상기 거칠기는, 대략적으로 rms-거칠기(root-mean-squared roughness, rms-roughness)로 표시될 수도 있다. 예컨대, rms-거칠기는 원자간 힘 현미경(atomic force microscopy, AFM)-방법에 의해 산출될 수 있다.
대안적으로 또는 보완적으로, 상기 모 기판은 에피택시얼(epitaxial)하게 평활화될 수 있고, 이는 바람직하게는 측 방향 성장을 돕는 공정 파라미터를 이용하여 이루어지는데, 상기 공정 파라미터는, 예컨대 상대적으로 높은 온도에서의 GaN-MOVPE(metal organic vapor phase epitaxy)가 있으며, 상기 온도는 예컨대 1000℃보다 높다. 평탄화층 또는 상기 평탄화층의 적어도 하나의 부분층은 예컨대 MOVPE 또는 MBE(molecular beam epitaxy)와 같은 에피택시 방법을 이용하여 증착될 수 있다.
평탄화층은 사용 기판(모 기판)의 표면을 평편하게 하기 위해 형성될 수 있다. 특히, 사용층 내지 사용 기판과 반대 방향에 있는 상기 평탄화층의 표면은, 상기 평탄화층을 향해 있는 사용층 내지 사용 기판의 표면에 비해 작을 수 있다. 평탄화층을 이용하면, 평탄화층과 사용 기판으로 이루어진 복합물에서 기판 몸체에 고정되기 위해 그 몸체를 향해 있는 표면은 더 작은 거칠기를 가질 수 있다. 평탄화층에 의해, 사용 기판이 기판 캐리어에 고정되는 일이 간단해질 수 있다.
바람직하게는, 사용 기판은 기판 몸체에 특히 직접 본딩(direct bonding)을 이용하여 결합된다. 따라서, 기판 몸체와 사용 기판 사이, 특히 기판 몸체와 평탄화층 사이에는 본딩 결합이 형성된다.
공융 본딩(eutectic bonding)과 달리, 직접 본딩 시 그 결합될 짝들(partners)은 원자간 힘에 의해 결합된다. 직접 본딩 시, 본딩 결합을 이루는 데 있어서, 금속 합금의 형성은 불필요하다.
평탄화층이 구비되지 않은 기판에서 그 표면이, 신뢰있는 직접 본딩 결합을 이루기에 너무 거칠고 및/또는 너무 비평면일 수 있을 때, 평탄화층을 이용하면, 직접 본딩을 이용하여 사용 기판이 기판 몸체에 고정될 수 있다.
다른 바람직한 실시예에서, 사용 기판은 기판 몸체에 고정되기 전에 평활하게 되는데, 이는 예컨대 기계적 및/또는 화학적으로 이루어진다. 특히, 사용 기판은 연마, 그라인딩(grinding), 래핑(lapping) 또는 식각에 의해 평활하게 될 수 있다.
또한, 바람직하게는, 사용 기판은 상기 평탄화층이 적층되기 전에 평활화된다.
다른 바람직한 실시예에서, 본딩 보조층이 적층된다. 본딩 보조층은 바람직하게는 산화물층(oxide layer)이며, 예컨대 SiO2와 같은 규소 산화물, SiON과 같은 규소 질산화물, 또는 ITO(indium tin oxide), ZnO, SnO 또는 SnO2와 같은 TCO-물질을 포함하거나, 상기 물질로 구성될 수 있다. 대안적으로 또는 보완적으로, 상기 본딩 보조층은 SiN과 같은 규소 질화물을 포함하거나, 그러한 물질로 구성될 수 있다. 본딩 보조층을 이용하면, 사용 기판이 기판 몸체에 기계적으로 안정되게 간단히 고정될 수 있다.
본딩 보조층의 증착은, 바람직하게는 고온에서 이루어지는데, 예컨대 300℃보다 높은 온도이다. 고온에서는, 고밀도층들이 간단히 증착될 수 있다. 따라서, 본딩 보조층에 의해, 본딩 결합은 가능한한 더 양호하게 형성될 수 있다.
일 변형예에서, 평탄화층은 본딩 보조층으로서 형성된다. 평탄화층 및 본딩 보조층은 동일할 수 있고, 이러한 경우, 상기 층은 평탄화 및 본딩 지지 특성을 가진다.
대안적인 변형예에서, 본딩 보조층은 기판 몸체와 평탄화층 사이에 배치된다. 이러한 변형예에서는, 본딩 보조층이 평탄화층에 대해 추가적으로 형성된다.
다른 변형예에서, 본딩 보조층 또는 경우에 따라서 다른 본딩 보조층이 기판 몸체상에 적층된다.
본딩 보조층 및 경우에 따라서 상기 다른 본딩 보조층에 의해, 기판 몸체와 사용 기판사이의 기계적으로 안정된 결합이 간단히 이루어질 수 있다.
바람직한 실시예에서, 사용 기판에는 분리 영역이 형성되고, 상기 분리 영역은 분리층으로도 표시된다. 바람직하게는, 분리 영역은 측 방향(lateral direction)으로, 즉 사용 기판의 주 연장 방향을 따라 형성된다.
바람직하게는, 상기 분리 영역을 따라 사용 기판이 분리된다. 분리 영역을 이용하면, 사용층을 사용 기판으로부터 분리할 위치를 조정할 수 있다.
바람직하게는, 분리 영역은, 소기의 사용 기판 분리가 간단하고 신뢰성있는 방식으로 이루이질 수 있도록 형성된다.
바람직하게는, 상기 분리는 열적으로, 가령 열 처리(tempering)를 이용하여, 기계적으로 분리되거나, 가령 레이저광과 같은 광을 이용하여 분리될 수 있다.
분리 영역의 형성은 예컨대 파괴 시작부를 형성하기 위한 물질 주입에 의해 이루어질 수 있다. 가령 H+, HH+ 또는 붕소와 같은 원자들이나 이온들을 이용한다.
상기 분리 영역은 기판 몸체에 사용 기판이 고정되기 전에, 그 이후 또는 그 동안에 형성될 수 있다.
바람직한 형성예에서, 분리 영역은 평탄화층을 적층시킨 이후에 비로소 형성된다. 이를 위해, 평탄화 과정 이후, 예컨대 파괴 시작부를 형성하기 위한 물질이 주입되고, 이 때 바람직하게는, 상기 주입이 평탄화층을 통과하며 이루어진다. 이러한 방식으로, 매우 평편한 분리 영역이 형성될 수 있다.
다른 바람직한 실시예에서, 사용 기판이 기판 몸체에 고정되기 전에, 미세 분리 시작부가 형성되되, 바람직하게는 분리 영역을 따라 형성된다. 상기 미세 분리 시작부는 예컨대 미세 크랙(mocro cracks)일 수 있고, 이는 사용층과 상기 사용기판의 잔여 부분 사이에 형성된다. 이러한 미세 분리 크랙은 나중 단계의 사용 기판의 분리를 돕는다. 상기 사용 기판의 분리는 특히 분리 영역을 따라 이루어진다. 그러나, 미세 분리 시작부는 바람직하게는, 사용 기판이 나중에 분리되기 전에, 사용층과 사용 기판의 잔여 부분이 기계적으로 충분히 안정되게 결합되어 있도록 형성된다.
바람직하게는, 약간의 오프-방향 설정(off-orientation)을 포함한 모 기판이 사용된다. 상기와 같은 사용 기판에서, 사용 기판의 표면은 주 결정 방향에 의해 정의되는 면에 대해 기울어져있다. 상기와 같은 기판은 평활한 표면으로 특징지워질 수 있다.
바람직한 형성예에서, 기판 몸체와 반대 방향에 있는 사용층의 표면은 반도체층 시퀀스를 상기 표면에 증착하기 위해 최적화된다. 이러한 점은, 기계적으로 또는 화학적으로, 특히 식각에 의해 이루어질 수 있다. 따라서, 사용 기판의 분리 시, 분리 영역을 따라 나타날 수 있는 거칠기 또는 비 평면도는 바람직하게는 줄어들 수 있다.
완성된 복합 기판에서, 사용층은 기판 몸체에 고정되고, 이 때 바람직하게는 사용층과 기판 몸체사이에 평탄화층이 배치된다.
바람직하게는, 복합 기판은 반도체층 또는 반도체층 시퀀스를 사용층에 증착시키기 위해 구비된다. 더욱 바람직하게는, 복합 기판은 질화물-화합물 반도체를 기반으로 하는 반도체층 또는 반도체층 시퀀스의 증착을 위해 구비된다.
본문에서, "질화물-화합물 반도체를 기반으로 한다"는 말은, 활성 에피택시층 시퀀스 또는 상기 층 시퀀스의 적어도 하나의 층은 질화물-Ⅲ/Ⅴ-화합물 반도체물질을 포함하고, 바람직하게는 AlnGamIn1-n-mN을 포함하고, 이 때 0≤n≤1, 0≤m≤1 및 n+m≤1이라는 것을 의미한다. 이 때, 상기 물질은 상기 수식에 따라 수학적으로 정확한 구성 요소를 반드시 포함할 필요는 없다. 오히려, AlnGamIn1-n-mN-물질의 특정한 물리적 특성을 실질적으로 변경시키지 않는 추가적인 구성 성분 및 단일 또는 다수의 도핑 재료가 포함될 수 있다. 그러나, 결정 격자의 근본적인 구성 성분(Al, Ga, In, N)의 경우, 이들이 다른 미량의 재료로 대체될 수 있다고 하더라도 상기 수식에 포함되는 것이 간단하다.
복합 기판의 사용층의 결정 품질이 높으므로, 고품질의 전자 또는 광전자 반도체칩이 제조될 수 있다. 전자 반도체칩의 경우, 바람직하게는 복합 기판상에는 전자 소자 또는 전자 회로를 위한 반도체층 또는 반도체층 시퀀스가 배치된다.
바람직하게는, 광전자 반도체칩은 복합 기판상에 배치된 반도체층 시퀀스를 포함하고, 상기 층 시퀀스는 광 생성 및/또는 광 수신에 적합한 활성 영역을 구비한다.
특히, 복합 기판은, 고 효율 박막칩의 제조에 매우 적합하다. 박막칩은 반도체층 시퀀스가 구비된 박막-반도체 몸체를 포함하고, 상기 층 시퀀스는 광 생성 및/또는 광 수신에 적합한 활성 영역을 포함할 수 있다. 박막-반도체 몸체를 제조하기 위해, 기판은 얇아지거나, 반도체층 시퀀스로부터 부분적으로 또는 완전히 분리된다. 상기 기판상에서 반도체층 시퀀스가 제조된다. 기계적인 안정화를 위해, 박막-반도체몸체는 박막칩에 포함되는 캐리어상에 배치되고, 특히 고정될 수 있다. 그 이후, 상기 캐리어는 제조 기판으로부터 분리된다. 상기에 기재되었고, 이하에서도 계속 기재될 복합 기판은 반도체층 시퀀스의 에피택시얼 성장을 위한 제조 기판으로서 매우 적합하다.
박막-발광 다이오드-칩은 이하의 특징들을 가질 수 있다:
- 광을 생성하는 에피택시층 시퀀스에서 캐리어 부재를 향한 제1 주요면에 반사성 층이 적층 또는 형성되고, 상기 반사성 층은 에피택시층 시퀀스에서 생성된 전자기광의 일부를 부분적으로 상기 층 시퀀스에 재반사하고;
- 상기 에피택시층 시퀀스의 두께는 20 ㎛ 이하의 범위, 특히 10 ㎛이하의 범위를 가지며; 및/또는
- 에피택시층 시퀀스는 적어도 하나의 반도체층을 포함하고, 상기 층은 혼합 구조를 포함하는 적어도 하나의 면을 구비하며, 상기 혼합 구조는 이상적인 경우 에피택시층 시퀀스에서 광이 거의 에르고딕적(ergodic)으로 분포하도록 유도하는데, 즉 상기 혼합 구조는 가능한한 에르고딕적으로 확률적인 분산 거동(ergodic stochastic scatter-behavior)을 포함한다.
박막층-발광 다이오드 칩(thin layer-licht emitting diode chip)의 기본 원리는 예컨대 아이 슈닛처 외(I. Schnitzer et al.)의 응용 물리학지 63호, 1993년 10월 18일, 2174-2176쪽에 기재되었으며, 본문에서 이의 개시 내용은 참조로서 수용된다.
박막-발광다이오드-칩은 람베르트 방식의 표면 이미터(surface emitter)에 가까우며, 따라서 탐조등에 사용되기에 매우 적합하다.
광전자 반도체칩을 제조하기 위한 방법에서, 기판 몸체 및 상기 기판 몸체상에 배치된 사용층이 구비되는 적어도 하나의 복합 기판이 준비된다. 사용층상에는 광전자 반도체칩을 위한 반도체층 시퀀스가 증착되고, 특히 성장되는데, 상기 층 시퀀스는 광 생성 및/또는 광 수신을 위해 구비된 활성 영역을 포함한다.
그 이후, 반도체층 시퀀스는 복합 기판의 사용층상에 증착되며, 이 때 사용층은 높은 결정 품질을 특징으로 할 수 있다. 이에 반해, 동종 기판에서의 증착은 상기에 견줄만한 결정 품질을 위해 현저히 높은 비용이 들 수 있다.
바람직한 형성예에서, 복합 기판은 얇아지고, 부분적으로 또는 완전히 제거된다. 광전자 반도체칩은 박막-반도체칩으로서 형성될 수 있고, 상기 칩에서 복합 기판은 반도체층 시퀀스를 위한 제조 기판으로서 사용된다. 따라서, 바람직하게는, 고효율 박막-반도체칩이 매우 비용 경제적으로 제조될 수 있다.
본 발명의 다른 특징들, 바람직한 실시예들 및 적합성들은 도면과 관련한 실시예들로 이하에서 기재된다.
도 1a 내지 1c는 본 발명에 따른 복합 기판의 제조 방법에 대한 제1 실시예를 개략적 단면도로 도시하되, 그 중간 단계를 도시한다.
도 2a 내지 2c는 본 발명에 따른 복합 기판의 제조 방법에 대한 제2 실시예를 개략적 단면도로 도시하되, 그 중간 단계를 도시한다.
도 3a 내지 3c는 본 발명에 따른 복합 기판의 제조 방법에 대한 제3 실시예를 개략적 단면도로 도시하되, 그 중간 단계를 도시한다.
도 4a 내지 4c는 반도체칩의 제조 방법에 대한 실시예를 개략적 단면도로 도시하되, 그 중간 단계를 도시한다.
도 5는 본 발명에 따른 복합 기판을 포함하는 반도체칩에 대한 실시예를 도시한다.
동일하고, 동일한 종류이며 동일하게 작용하는 요소들은 도면에서 동일한 참조 번호로 표시된다.
도 1a 내지 1c는 본 발명에 따른 복합 기판의 제조 방법에 대한 제1 실시예를 개략적 단면도로 도시하되, 그 중간 단계를 도시한다.
사용 기판(모 기판)(3)은 우선 평활하게 된다. 이러한 점은 도 1a에 개략적으로 도시된다. 상기 평활화는 평탄화층(4)을 이용하여 이루어질 수 있다. 상기 평탄화층(평활층)은 예컨대 에피택시얼 과성장을 이용하여 제조될 수 있고, 이는 가령 MOVPE 또는 MBE가 있다. 특히, 평탄화층은 가령 질화물-화합물 반도체와 같이 Ⅲ-Ⅴ-화합물 반도체를 포함할 수 있다. 예컨대, 평탄화층은 Ga-면(Ga-face) GaN-모 기판에서의 MOVPE-GaN-성장에 의해 증착될 수 있다. 바람직하게는, 성장 온도는 측 방향 성장을 촉진하는 것으로 조정된다. 예컨대, GaN-성장 시, 성장 온도는 1000-1100℃일 수 있다. 이러한 성장 온도는 예컨대 고온계(pyrometer)를 이용하여 측정될 수 있다.
대안적으로 또는 추가적으로, 평탄화층(4)은 예컨대 스핀-온-유리(spin-on-glass)와 같이 스핀-온 과정을 이용하여, 증착 또는 스퍼터링을 이용하여 제조될 수 있다. 예컨대, 평탄화층은 SiO2, Al2O3, Si3N4 또는 Si를 포함하거나, 상기 물질로 구성될 수 있다.
이어서, 평탄화층(4)은 화학적으로 또는 기계적으로, 예컨대 래핑 및/또는 연마에 의해 가능한한 평활하게 될 수 있다.
대안적으로 또는 보완적으로, 사용 기판(3)은 예컨대 그라인딩, 래핑, 연마 및/또는 식각을 이용하여 평활하게 될 수 있다.
사용 기판(3)과 반대 방향에 있는 평탄화층(4)의 표면의 경우, 그 거칠기가 바람직하게는 최대 5 nm, 더욱 바람직하게는 최대 1 nm이다.
다음 단계에서, 평탄화층(4)의 표면에 산화물층이 선택적으로 적층되거나, 평탄화층(4)의 상기 표면이 산화될 수 있다. 산화물층 내지 산화된 평탄화층은 본딩 보조층으로서 역할할 수 있다. 이를 통해, 사용 기판이 기판 몸체에 기계적으로 안정되게 간단히 고정될 수 있다.
도 1b에 개략적으로 도시된 바와 같이, 평탄화 이후, 즉 특히 평탄화층(4)이 적층된 이후, 분리 영역(35)(분리층 또는 파괴 시작층)을 생성하기 위한 물질 주입이 이루어질 수 있다. 예컨대, 가령 H+, HH+ 또는 붕소와 같은 원자들이나 이온들이 주입될 수 있다. 또한 이중 이온 주입(coimplantation), 즉 다양한 이온들의 주입도 사용될 수 있다. 분리 영역(35)은 평탄화층의 표면에 대해 바람직하게는 평행하게 또는 실질적으로 평행하게 연장된다.
바람직하게는, 상기 주입은 평탄화층(4)을 통과하여 이루어진다. 상기와 같 이 제조된 평탄화층은 바람직하게는 더욱 평편하게 연장될 수 있다.
분리 영역의 형성 이후, 미세 분리 시작부가 예컨대 사전 열처리(pre-tempering)에 의해 형성될 수 있다. 사전 열처리의 경우, 바람직하게는 시간은 짧게, 온도는 낮게 선택됨으로써, 제1 미세 시작부가 형성될 뿐, 파괴가 관통하여 이루어지지 않거나, 적어도 부분적인 파괴가 발생하도록 한다.
이어서, 사용 기판은 기판 몸체(2)에 고정된다. 제2 기판으로 역할하는 상기 기판 몸체는 예컨대 사파이어, 규소, SiC, GaAs 또는 GaN을 포함하거나, 상기 물질로 구성될 수 있다. 바람직하게는, 기판 몸체는 그 물질의 열 팽창 상수가 모 기판 물질의 열 팽창 상수에 맞춰진다. 열 팽창 상수의 격차가 작을수록, 사용층(31)이 기판 몸체로부터 분리될 위험이 줄어든다.
기판 몸체(2)위에는 가령 별도의 산화물층과 같은 다른 본딩 보조층(21)이 적층된다.
본딩 보조층 및/또는 경우에 따라서 상기 다른 본딩 보조층은 산화물을 포함하거나, 그러한 물질로 구성될 수 있고, 상기 산화물은 예컨대 SiO2와 같은 규소 산화물, SiON과 같은 규소 질산화물, ITO(indium tin oxide), ZnO, SnO 또는 SnO2와 같은 TCO-물질이 있다. 대안적으로, 본딩 보조층은 예컨대 질화물을 포함하거나, 그것으로 구성될 수 있는데, 상기 질화물은 가령 규소 질화물이 있다.
사용 기판(3)이 기판 몸체(2)에 고정되는 일은, 바람직하게는 본딩을 이용하여, 더욱 바람직하게는 직접 본딩을 이용하여 이루어진다.
사용 기판을 향해 있는 기판 몸체(2)의 측에는 다른 본딩 보조층(21)이 적층된다. 사용된 기판 몸체에 따라, 상기 다른 본딩 보조층은 생략될 수 있다.
도 1c는 복합 기판(1)을 도시하며, 여기서 사용 기판(3)은 분리되어 있다. 모 기판의 분리는 예컨대 소정의 파괴가 형성되면서 이루어질 수 있고, 이러한 파괴는 바람직하게는 열 처리에 의해 형성된다. 기판 몸체(2)상에는 사용층(31)이 잔류하며, 상기 사용층위에 예컨대 반도체층 시퀀스가 에피택시얼 증착될 수 있다. 기판 몸체로부터 분리된 사용 기판의 부분은 단일 또는 다수 개의 복합 기판들을 제조하기 위해 사용될 수 있다.
기판 몸체(2)와 반대 방향에 있는 사용층(31)의 표면은 에피택시얼 증착을 위해 최적화될 수 있다. 이러한 표면-최적화는 예컨대 식각(예컨대 H3PO4 또는 KOH를 이용한 GaN-식각)에 의해 이루어질 수 있다.
도 2a 내지 도 2c는 본 발명에 따른 방법을 위한 제2 실시예를 개략적 단면도로 도시하되, 그 중간 단계를 도시한다.
제2 실시예는 도 1a 내지 도 1c와 관련하여 기재된 제1 실시예에 실질적으로 상응한다. 차이점은, 평탄화층(4)이 완성되기 전에, 사용 기판(3)에 분리 영역(35)이 형성된다는 것이다. 이러한 점은 도 2a에 도시된다.
분리 영역(35)이 형성되기 전에, 사용 기판(3)을 평활하게 하기 위한 단계가 이미 실시될 수 있는데, 상기 평활화는 그라인딩, 래핑, 연마 또는 식각을 이용한다.
경우에 따라서, 분리 영역이 형성되기 전에, 상기 평활화를 위한 평탄화층의 에피택시얼 증착된 부분층이 사용 기판의 에피택시얼 과성장을 이용해 증착될 수 있다. 이러한 제2 실시예에서, 분리 영역은 사용 기판 표면 다음에 이어지며, 이 때 상기 표면의 평활화는 아직 완전히 완료되지 않은 상태이다.
제1 실시예와 관련하여 기재된 바와 같이, 증착면으로서 구비되는 사용층(31)의 표면은 상기 사용 기판(3)이 기판 몸체(2)로부터 분리된 이후 최적화되고, 예컨대 평편하게 될 수 있다.
도 3a 내지 도 3c는 본 발명에 따른 복합 기판의 제조 방법에 대한 제3 실시예를 개략적 단면도로 도시하되, 그 중간 단계를 도시한다. 제3 실시예는 제1 실시예에 실질적으로 상응하며, 도 3b에는 때 제1 부분층(40)과 제2 부분층(45)을 포함하는 평탄화층(4)의 구조 및 상기 평탄화층(4)상에 배치되는 본딩 보조층(41)이 도시되어 있다.
평탄화층(4)의 제1 부분층(40)은 사용 기판(3)과 상기 평탄화층의 제2 부분층(45) 사이에 배치된다. 제1 실시예와 관련하여 평탄화층에 대해 기재된 바와 같이, 제1 부분층은 사용 기판상에 증착될 수 있다.
제2 부분층(45)은 예컨대 스핀-온, 스퍼터링-온(sputtering-on) 또는 증착을 이용하여 제조될 수 있다. 바람직하게는, 평탄화층(4)의 제2 부분층(45)은 그 다음 단계에서 간단히 기계적으로 및/또는 화학적으로 평활하게 될 수 있도록 형성된다. 또한 바람직하게는, 제2 부분층은 유전층(dielectric layer), 더욱 바람직하게는 산화물층 또는 질화물을 함유한 층이다. 예컨대, 제2 부분층(45)은 가령, SiO2와 같은 규소 산화물, SiON과 같은 규소 질산화물, ITO(indium tin oxide), ZnO, SnO 또는 SnO2와 같은 TCO-물질 또는 규소 질화물을 포함하거나, 그러한 물질로 구성될 수 있다.
사용 기판(3)과 반대 방향에 있는 평탄화층(4)의 측에는, 본딩 보조층(41)이 적층된다. 본딩 보조층(41)에 의해, 사용 기판(3)과 기판 몸체(2) 사이의 직접 본딩 결합이 간단하게 이루어진다. 여기서, 본딩 보조층(41) 및 다른 본딩 보조층(21)은 원자간 힘을 이용하여 상호 간에 기계적으로 안정되게 고정될 수 있고, 이 때 본딩 보조층 및 다른 본딩 보조층은 상호 간에 직접 닿아있다.
도 4a 내지 도 4c는 반도체칩의 제조 방법에 대한 실시예를 개략적 단면도로 도시하되, 그 중간 단계를 도시한다. 상기 실시예는 예시적으로 박막-LED-반도체칩의 제조를 도시한다. 그러나, 상기 방법은 가령 광 검출기와 같은 다른 광전자 반도체칩의 제조 또는 전자 반도체칩의 제조를 위해서도 적합하다.
우선, 복합 기판이 준비되고, 상기 복합 기판은 제1, 제2 또는 제3 실시예와 관련하여 기재된 바와 같이 제조될 수 있다. 도 4a에 도시된 바와 같이, 복합 기판(1)의 사용층(31)상에는 반도체층 시퀀스(5)가 구비된 반도체 몸체가 가령 MOVPE 또는 MBE를 이용하여, 바람직하게는 에피택시얼하게 증착된다. 반도체층 시퀀스(5)는 광 생성을 위해 구비된 활성 영역(50)을 포함한다. 바람직하게는, 반도체층 시퀀스(5) 특히 활성 영역(50)은 질화물-화합물 반도체를 기반으로 하고, 더욱 바람 직하게는 0≤x≤1, 0≤y≤1 및 x+y≤1인 InxGayAl1-x-yN이라는 물질 구성을 포함한다. 질화물-화합물 반도체는 자외선 스펙트럼 영역에서부터 청색 스펙트럼 영역을 지나 녹색 스펙트럼 영역에 이르기까지의 광을 생성하기에 매우 적합하다. 상기와 같은 반도체칩을 위해, 복합 기판(1)의 사용층(31)은 GaN을 기반으로 하는 것이 바람직하다.
복합 기판(1)과 반대 방향에 있는 반도체 몸체(5)의 측에는 캐리어(7)가 고정된다(도 4b 참조). 상기 고정은 바람직하게는 공융 본딩을 이용하여 이루어지며, 이 때 결합층(75)을 이용하여 기계적으로 안정된 결합이 이루어진다. 바람직하게는, 결합층은 가령 Au, Cu, Al, Ni 또는 Pt와 같은 금속, 상기 언급된 금속 중 적어도 하나의 금속을 포함하는 금속 합금, 또는 땜납을 포함하고, 상기 땜납은 예컨대 Au 및/또는 Sn을 포함할 수 있다. 대안적으로, 반도체 몸체는 접착을 이용하여 캐리어에 고정될 수 있다. 이러한 경우, 결합층은 접착제를 포함하는 것이 적합하고, 상기 접착제는 전기 전도성을 가지는 것이 바람직하다.
캐리어(7)는 반도체층 시퀀스(5)를 위한 성장 기판으로부터 분리되므로, 결정 순도 측면에서 성장 기판이 되기 위한 까다로운 요구 조건을 충족할 필요가 없다. 오히려, 상기 캐리어는 가령 전기 전도성이나 열 전도성 또는 기계적 안정성과 같은 다른 기준에 따라 선택될 수 있다. 캐리어는 예컨대 Ge, Si, 사파이어, GaAs, GaN 또는 SiC를 포함하거나, 상기 물질로 구성될 수 있다.
도 4c는 완성된 박막-LED-반도체칩(8)을 도시하는데, 여기서 복합 기판 즉 성장 기판은 완전히 제거되어 있다. 복합 기판은 예컨대 레이저 분리 방법을 이용하여 제거될 수 있고, 상기 레이저 분리 방법은 가령 레이저-리프트오프(laser-liftoff)를 이용하는 것이 있다. 상기와 달리, 성장 기판은 부분적으로만 얇게 되거나 제거될 수도 있다.
복합 기판은 예컨대 GaN-기판에 비해, 한편으로는 더 작은 비용이 들고, 다른 한편으로는 반도체층 시퀀스로부터의 분리가 개선된다는 특징을 가질 수 있다. 사파이어-기판에 비해, 복합 기판상에는 개선된 결정 품질을 가진 반도체층들이 증착될 수 있다. 따라서, 복합 기판은 박막-반도체칩의 제조에 매우 적합하다.
캐리어(7)와 반대 방향에 있는 반도체 몸체(5)의 측에는 접촉부(61)가 배치된다. 다른 접촉부는 상기 반도체 몸체(5)와 반대 방향에 있는 캐리어의 측에 배치된다. 반도체 칩의 구동 중에, 전기 전류는 상기 접촉부들(61, 62)에 의해 반도체 몸체로 인가될 수 있다. 반도체 몸체에 주입된 전하 캐리어는 활성 영역(50)에서 광을 방출하며 재조합될 수 있다.
접촉부(61) 및/또는 접촉부(62)는 예컨대 증착 또는 스퍼터링-온을 이용하여 제조될 수 있다. 바람직하게는, 상기 접촉부들은 가령 Au, Ag, Cu, Al, Ni, Ti 또는 Pt와 같은 금속 및/또는 가령 ITO 또는 ZnO와 같은 TCO-물질을 포함한다. 또한, 접촉부 및/또는 다른 접촉부는 다수 개의 층들로도 형성될 수 있다.
도 5는 본 발명에 따른 복합 기판을 포함하는 반도체칩의 실시예를 도시한다. 특히 상기 복합 기판은 제1, 제2 또는 제3 실시예와 관련하여 기재된 바와 같이 제조 및 형성될 수 있다. 기판 몸체(2)와 반대 방향에 있는 사용층(31)의 측에 는 반도체층 시퀀스(5)를 구비한 반도체 몸체가 배치된다.
활성 영역(50)은 제1 반도체층(51)과 제2 반도체층(52) 사이에 배치된다. 제1 반도체층은 활성 영역과 복합 기판(1) 사이에 배치된다. 활성 영역(50)과 반대 방향에 있는 제2 반도체층(52)의 측에는 제1 접촉부(61)가 배치된다.
제1 반도체층(51)은 상기 복합 기판(1)과 반대 방향에 있는 반도체 몸체(5)의 측으로부터 부분적으로 노출된다. 상기 노출된 영역에는 다른 접촉부(62)가 배치된다. 반도체칩(8)의 접촉은 반도체칩의 일 측에서 이루어진다. 상기와 달리, 제2 접촉부는 반도체 몸체(5)와 반대 방향에 있는 기판 몸체(2)의 측에 배치될 수도 있다. 이러한 경우, 복합 기판(1)은 전기 전도적으로 형성되는 것이 바람직하다.
반도체층 시퀀스(5) 및 접촉부들(61, 62)은, 도 4a 내지 도 4c와 관련하여 기재된 바와 같이 형성될 수 있다. 도 4c에 도시된 반도체칩과 달리, 반도체층 시퀀스는 성장 기판 즉 복합 기판(1)상에 잔류한다. 바람직하게는, 복합 기판의 기판 몸체(2)는 반도체 칩의 구동 시 활성 영역(50)에서 생성되는 광에 대해 투과성을 가지며, 가령 투명 또는 반투명으로 형성된다. 이를 위해, 예컨대 사파이어가 기판 몸체를 위한 물질로 적합하다. 따라서, 상기 광은 기판 몸체(2)를 투과하여 반도체칩(8)으로부터 방출될 수 있다.
본 특허 출원은 독일 특허 출원 10 2006 019 110.2 의 우선권을 주장하며, 이의 개시 내용은 본문에서 반복적으로 포함된다.
본 발명은 실시예들에 의거한 기재 내용에만 한정되지 않는다. 오히려, 본 발명은 각 새로운 특징 및 상기 특징들의 각 조합을 포함하며, 특히 특징들의 각 조합은 청구 범위에 포함된다. 비록 이러한 특징 또는 이러한 조합이 그 자체로 특허 청구 범위 또는 실시예들에 명확하게 제공되지 않더라도 말이다.

Claims (35)

  1. 복합 기판(1)으로서:
    기판 몸체(2); 및
    상기 기판 몸체(2)상에 고정된 사용층(31)을 포함하며,
    상기 사용층(31)과 상기 기판 몸체(2)사이에 평탄화층(4)이 배치되는 것을 특징으로 하는 복합 기판.
  2. 청구항 1에 있어서,
    상기 기판 몸체(2)와 상기 평탄화층(4) 사이에 본딩(bonding) 결합이 형성되는 것을 특징으로 하는 복합 기판.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 평탄화층(4)은 상기 사용층상에 에피택시얼(epitaxial) 성장되는 것을 특징으로 하는 복합 기판.
  4. 청구항 1 또는 청구항 2에 있어서,
    상기 평탄화층(4)은 유전성(dielectric)을 가지는 것을 특징으로 하는 복합 기판.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 평탄화층(4)은 적어도 두 개의 부분층들(40, 45)을 포함하는 것을 특징으로 하는 복합 기판.
  6. 청구항 5에 있어서,
    상기 평탄화층(4)의 적어도 하나의 부분층(40, 45)은 에피택시얼 성장되고, 상기 평탄화층(4)의 적어도 다른 부분층(40, 45)은 유전성을 가지는 것을 특징으로 하는 복합 기판.
  7. 청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
    상기 사용층(31)과 상기 기판 몸체(2)사이에 본딩 보조층(41)이 배치되는 것을 특징으로 하는 복합 기판.
  8. 청구항 7에 있어서,
    상기 본딩 보조층(41)은 산화물층으로서 형성되는 것을 특징으로 하는 복합 기판.
  9. 청구항 7 또는 청구항 8에 있어서,
    상기 평탄화층(4)은 본딩 보조층(41)으로서 형성되는 것을 특징으로 하는 복합 기판.
  10. 청구항 7 내지 청구항 9 중 어느 한 항에 있어서,
    상기 본딩 보조층(41)은 상기 기판 몸체(2)와 상기 평탄화층(4) 사이에 배치되는 것을 특징으로 하는 복합 기판.
  11. 청구항 1 내지 청구항 10 중 어느 한 항에 있어서,
    상기 복합 기판(1)은 반도체층(51, 52) 또는 반도체층 시퀀스(layer sequence)(5)를 상기 사용층(31)상에 증착시키기 위해 구비되는 것을 특징으로 하는 복합 기판.
  12. 청구항 1 내지 청구항 11중 어느 한 항에 따른 복합 기판을 포함하는 광전자 반도체칩에 있어서, 상기 광전자 반도체칩은,
    상기 복합 기판(1)상에 반도체층 시퀀스(5)가 배치되고, 상기 반도체층 시퀀스는 광 생성 및/또는 광 수신을 위해 적합한 활성 영역(50)을 포함하는 것을 특징으로 하는 광전자 반도체칩.
  13. 청구항 1 내지 청구항 11 중 어느 한 항에 따른 복합 기판을 포함하는 전자 반도체칩에 있어서, 상기 전자 반도체칩은,
    상기 복합 기판(1)상에는 전자 소자 또는 전자 회로를 위한 반도체층(51, 52) 또는 반도체층 시퀀스(5)가 배치되는 것을 특징으로 하는 전자 반도체칩.
  14. 복합 기판(1)의 제조 방법으로서:
    사용 기판(3)을 준비하는 단계;
    상기 사용 기판(3)상에 평탄화층(4)을 적층하는 단계;
    복합 기판(1)을 위한 기판 몸체(2)상에 사용 기판(3)을 고정하는 단계; 및
    상기 사용 기판(3)을 분리하는 단계를 포함하며,
    상기 사용 기판의 사용층(31)은 상기 복합 기판(1)을 위해 상기 기판 몸체(2)상에 잔류하는 것을 특징으로 하는 복합 기판의 제조 방법.
  15. 청구항 14에 있어서,
    상기 사용 기판내에 분리 영역(35)이 형성되는 것을 특징으로 하는 복합 기판의 제조 방법.
  16. 청구항 15에 있어서,
    상기 분리 영역(35)은, 상기 사용 기판(3)이 상기 기판 몸체(2)에 고정되기 전에 형성되는 것을 특징으로 하는 복합 기판의 제조 방법.
  17. 청구항 16에 있어서,
    상기 사용 기판(3)이 상기 기판 몸체(2)에 고정되기 전에 미세 분리 시작부가 상기 분리 영역(35)을 따라 형성되는 것을 특징으로 하는 복합 기판의 제조 방 법.
  18. 청구항 15에 있어서,
    상기 분리 영역(35)은, 상기 사용 기판(3)이 상기 기판 몸체(2)상에 고정된 이후 형성되는 것을 특징으로 하는 복합 기판의 제조 방법.
  19. 청구항 15 내지 청구항 18 중 어느 한 항에 있어서,
    상기 사용 기판(3)은 상기 분리 영역(35)을 따라 분리되는 것을 특징으로 하는 복합 기판의 제조 방법.
  20. 청구항 15 내지 청구항 19 중 어느 한 항에 있어서,
    상기 분리 영역(35)은 이온-주입을 이용하여 형성되는 것을 특징으로 하는 복합 기판의 제조 방법.
  21. 청구항 15 내지 청구항 20 중 어느 한 항에 있어서,
    상기 분리 영역(35)은, 상기 평탄화층(4)이 적층된 이후 형성되는 것을 특징으로 하는 복합 기판의 제조 방법.
  22. 청구항 14 내지 청구항 21 중 어느 한 항에 있어서,
    상기 평탄화층(4)은 스핀-온(spin-on) 또는 예컨대 스퍼터링과 같은 PVD(physical vapor deposition)-방법이나, CVD(chemical vapor deposition)-방법을 이용하여 증착되는 것을 특징으로 하는 복합 기판의 제조 방법.
  23. 청구항 14 내지 청구항 22 중 어느 한 항에 있어서,
    상기 평탄화층(4)은 에피택시(epitaxy)를 이용하여 증착되는 것을 특징으로 하는 복합 기판의 제조 방법.
  24. 청구항 14 내지 청구항 23 중 어느 한 항에 있어서,
    상기 평탄화층(4)은 적어도 두 개의 부분층들(40, 45)을 포함하는 것을 특징으로 하는 복합 기판의 제조 방법.
  25. 청구항 24에 있어서,
    상기 평탄화층의 적어도 하나의 부분층(40, 45)은 에피택시얼 증착되고, 적어도 다른 부분층(40, 45)은 스핀-온, PVD-방법 또는 CVD-방법을 이용하여 증착되는 것을 특징으로 하는 복합 기판의 제조 방법.
  26. 청구항 14 내지 청구항 25 중 어느 한 항에 있어서,
    상기 평탄화층(4)상에 본딩 보조층(41)이 적층되거나, 상기 평탄화층(4)이 본딩 보조층으로서 형성되고 및/또는 상기 본딩 보조층 내지 경우에 따라서 다른 본딩 보조층(21)은 상기 기판 몸체(2)상에 적층되는 것을 특징으로 하는 복합 기판 의 제조 방법.
  27. 청구항 14 내지 청구항 26 중 어느 한 항에 있어서,
    상기 사용 기판(3)은, 상기 기판 몸체(2)에 고정되기 전에 기계적으로 및/또는 화학적으로 평활화게 되는 것을 특징으로 하는 복합 기판의 제조 방법.
  28. 청구항 27에 있어서,
    상기 사용 기판(3)은 연마, 그라인딩(grinding), 래핑(lapping) 또는 식각을 이용하여 평활하게 되는 것을 특징으로 하는 복합 기판의 제조 방법.
  29. 청구항 14 내지 청구항 28 중 어느 한 항에 있어서,
    상기 사용 기판(3)은 상기 기판 몸체상에 본딩되는 것을 특징으로 하는 복합 기판의 제조 방법.
  30. 청구항 29에 있어서,
    상기 사용 기판(3)은 직접 본딩(direct bonding)을 이용하여 상기 기판 몸체상에 본딩되는 것을 특징으로 하는 복합 기판의 제조 방법.
  31. 청구항 14 내지 청구항 30 중 어느 한 항에 있어서,
    상기 사용 기판(3)은 열적으로 유도되어, 특히 열 처리(tempering)를 이용하 여 기판 몸체(2)로부터 분리되는 것을 특징으로 하는 복합 기판의 제조 방법.
  32. 광전자 반도체칩(8)의 제조 방법으로서:
    기판 몸체(2)와 상기 기판 몸체(2)상에 배치된 사용층(31)을 구비하는 복합 기판(1)을 준비하는 단계; 및
    광 생성 및/또는 광 수신을 위해 적합한 활성 영역(50)을 구비하는 광전자 반도체칩용 반도체층 시퀀스(5)를 상기 사용층(31)상에서 성장시키는 단계를 포함하는 광전자 반도체칩의 제조 방법.
  33. 청구항 32에 있어서,
    상기 복합 기판(1)은 얇아지고, 부분적으로 또는 완전히 제거되는 것을 특징으로 하는 광전자 반도체칩의 제조 방법.
  34. 청구항 32 또는 청구항 33에 있어서,
    상기 반도체층 시퀀스는 상기 복합 기판과 다른 캐리어(7)상에 고정되는 것을 특징으로 하는 광전자 반도체칩의 제조 방법.
  35. 청구항 32 내지 청구항 34 중 어느 한 항에 있어서,
    상기 복합 기판은 직접 본딩 결합을 포함하는 것을 특징으로 하는 광전자 반도체칩의 제조 방법.
KR1020087028643A 2006-04-25 2007-04-20 복합 기판 및 이를 위한 제조 방법 KR101422300B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102006019110.2 2006-04-25
DE102006019110 2006-04-25
PCT/DE2007/000725 WO2007121735A2 (de) 2006-04-25 2007-04-20 Verbundsubstrat und verfahren zur herstellung eines verbundsubstrats

Publications (2)

Publication Number Publication Date
KR20090008401A true KR20090008401A (ko) 2009-01-21
KR101422300B1 KR101422300B1 (ko) 2014-07-22

Family

ID=38625350

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087028643A KR101422300B1 (ko) 2006-04-25 2007-04-20 복합 기판 및 이를 위한 제조 방법

Country Status (8)

Country Link
US (1) US8502264B2 (ko)
EP (1) EP2011142B1 (ko)
JP (1) JP5904696B2 (ko)
KR (1) KR101422300B1 (ko)
CN (1) CN101427349B (ko)
DE (1) DE112007001616A5 (ko)
TW (1) TW200802544A (ko)
WO (1) WO2007121735A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024043675A1 (ko) * 2022-08-23 2024-02-29 웨이브로드 주식회사 그룹3족 질화물 반도체 템플릿 제조 방법 및 이에 따라 제조된 반도체 템플릿

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006061167A1 (de) * 2006-04-25 2007-12-20 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
KR20090072980A (ko) 2007-12-28 2009-07-02 서울옵토디바이스주식회사 발광 다이오드 및 그 제조방법
JP4524354B2 (ja) * 2008-02-28 2010-08-18 国立大学法人東北大学 マイクロ波プラズマ処理装置、それに用いる誘電体窓部材および誘電体窓部材の製造方法
DE102008013900A1 (de) * 2008-03-12 2009-09-17 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
EP2280427B1 (en) * 2008-04-25 2013-08-21 LG Innotek Co., Ltd Light emitting diode
DE102010025320B4 (de) * 2010-06-28 2021-11-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
JP6274717B2 (ja) * 2012-07-12 2018-02-07 特定非営利活動法人ナノフォトニクス工学推進機構 近接場光を用いたエッチング方法
US9425262B2 (en) 2014-05-29 2016-08-23 Fairchild Semiconductor Corporation Configuration of portions of a power device within a silicon carbide crystal
DE102016104280A1 (de) 2016-03-09 2017-09-14 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
US11851325B2 (en) 2018-11-30 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for wafer bonding

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US6251754B1 (en) * 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
DE19814879A1 (de) 1998-04-02 1999-10-07 Basf Ag Verfahren zur selektiven Flüssigphasenhydrierung von alpha,beta-ungesättigten Carbonylverbindungen
US20020089016A1 (en) * 1998-07-10 2002-07-11 Jean-Pierre Joly Thin layer semi-conductor structure comprising a heat distribution layer
WO2000019500A1 (fr) * 1998-09-25 2000-04-06 Asahi Kasei Kabushiki Kaisha Substrat a semi-conducteur et son procede de fabrication, dispositif a semi-conducteur comprenant un tel substrat et son procede de fabrication
FR2787919B1 (fr) 1998-12-23 2001-03-09 Thomson Csf Procede de realisation d'un substrat destine a faire croitre un compose nitrure
DE10051465A1 (de) * 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
FR2810448B1 (fr) * 2000-06-16 2003-09-19 Soitec Silicon On Insulator Procede de fabrication de substrats et substrats obtenus par ce procede
US6548335B1 (en) * 2000-08-30 2003-04-15 Advanced Micro Devices, Inc. Selective epitaxy to reduce gate/gate dielectric interface roughness
US6890835B1 (en) 2000-10-19 2005-05-10 International Business Machines Corporation Layer transfer of low defect SiGe using an etch-back process
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
EP1482549B1 (en) * 2003-05-27 2011-03-30 S.O.I. Tec Silicon on Insulator Technologies S.A. Method of fabrication of a heteroepitaxial microstructure
FR2835096B1 (fr) * 2002-01-22 2005-02-18 Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin
FR2840731B3 (fr) * 2002-06-11 2004-07-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees
JP4622447B2 (ja) * 2004-01-23 2011-02-02 住友電気工業株式会社 Ｉｉｉ族窒化物結晶基板の製造方法
FR2867310B1 (fr) * 2004-03-05 2006-05-26 Soitec Silicon On Insulator Technique d'amelioration de la qualite d'une couche mince prelevee
FR2871172B1 (fr) * 2004-06-03 2006-09-22 Soitec Silicon On Insulator Support d'epitaxie hybride et son procede de fabrication
US7141116B2 (en) * 2004-09-08 2006-11-28 Samsung Electronics Co., Ltd. Method for manufacturing a silicon structure
US7633097B2 (en) * 2004-09-23 2009-12-15 Philips Lumileds Lighting Company, Llc Growth of III-nitride light emitting devices on textured substrates
JP2006140187A (ja) * 2004-11-10 2006-06-01 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
TWI281368B (en) 2005-06-07 2007-05-11 Nan Ya Printed Circuit Board C PCB drill method
DE102005052358A1 (de) 2005-09-01 2007-03-15 Osram Opto Semiconductors Gmbh Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement
DE102006007293B4 (de) 2006-01-31 2023-04-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines Quasi-Substratwafers und ein unter Verwendung eines solchen Quasi-Substratwafers hergestellter Halbleiterkörper
US7494856B2 (en) * 2006-03-30 2009-02-24 Freescale Semiconductor, Inc. Semiconductor fabrication process using etch stop layer to optimize formation of source/drain stressor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024043675A1 (ko) * 2022-08-23 2024-02-29 웨이브로드 주식회사 그룹3족 질화물 반도체 템플릿 제조 방법 및 이에 따라 제조된 반도체 템플릿

Also Published As

Publication number Publication date
KR101422300B1 (ko) 2014-07-22
US20090206348A1 (en) 2009-08-20
DE112007001616A5 (de) 2009-04-09
EP2011142A2 (de) 2009-01-07
JP2009534289A (ja) 2009-09-24
TW200802544A (en) 2008-01-01
WO2007121735A2 (de) 2007-11-01
US8502264B2 (en) 2013-08-06
WO2007121735A3 (de) 2008-03-13
CN101427349A (zh) 2009-05-06
JP5904696B2 (ja) 2016-04-20
EP2011142B1 (de) 2020-07-15
CN101427349B (zh) 2013-12-25

Similar Documents

Publication Publication Date Title
KR101422300B1 (ko) 복합 기판 및 이를 위한 제조 방법
KR100905977B1 (ko) 광전자 적용 기판 제조방법
CN109844184B (zh) 用于功率应用和射频应用的工程化衬底结构
RU2515205C2 (ru) Полупроводниковые светоизлучающие устройства, выращенные на композитных подложках
US9153548B2 (en) Adhesive wafer bonding with sacrificial spacers for controlled thickness variation
US9991414B2 (en) Method of forming a composite substrate
CN103280497B (zh) 用于制造光电子器件的方法以及光电子器件
TWI240434B (en) Method to produce semiconductor-chips
KR101198758B1 (ko) 수직구조 반도체 발광소자 및 그 제조방법
TWI532209B (zh) 一種用於形成一埋入式金屬層結構的方法
US20080142813A1 (en) LED and method for making the same
KR101470020B1 (ko) 샌드위치 구조의 웨이퍼 결합 및 포톤 빔을 이용한 단결정 반도체 박막 전이
JP2010056458A (ja) 発光素子の製造方法
CN103140946A (zh) 制造GaN基半导体器件的方法
US20130026498A1 (en) Substrate assembly for crystal growth and fabricating method for light emitting device using the same
US9331236B2 (en) Engineered substrates having epitaxial formation structures with enhanced shear strength and associated systems and methods
US20150048400A1 (en) Method of producing an optoelectronic semiconductor chip
JP2013247362A (ja) 半導体素子用薄膜貼り合わせ基板の製造方法
JP2023505585A (ja) モノリシック発光ダイオード前駆体を形成する方法
CN115579437A (zh) 一种外延芯片结构
US20130320293A1 (en) Semiconductor light emitting device package and method of manufacturing the same
WO2012059843A1 (en) Iii-nitride layer grown on a substrate
US20120319160A1 (en) Method for Reducing Stress in Epitaxial Growth

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20170707

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180705

Year of fee payment: 5