CN103140946A - 制造GaN基半导体器件的方法 - Google Patents

制造GaN基半导体器件的方法 Download PDF

Info

Publication number
CN103140946A
CN103140946A CN2012800029865A CN201280002986A CN103140946A CN 103140946 A CN103140946 A CN 103140946A CN 2012800029865 A CN2012800029865 A CN 2012800029865A CN 201280002986 A CN201280002986 A CN 201280002986A CN 103140946 A CN103140946 A CN 103140946A
Authority
CN
China
Prior art keywords
layer
support substrates
gan
substrate
based semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012800029865A
Other languages
English (en)
Inventor
松原秀树
石原邦亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN103140946A publication Critical patent/CN103140946A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

一种用于GaN基半导体器件（5）的制造方法包括以下步骤：使用离子注入分离方法制备复合衬底（1），其包括：支撑衬底（10），其具有相对于GaN的热膨胀系数的比率不小于0.8且不大于1.2的热膨胀系数；和GaN层（21），其结合到支撑衬底（10）；在复合衬底（1）中的GaN层（21）上，生长至少单层GaN基半导体层（40）；以及通过溶解支撑衬底（10）去除复合衬底（1）的支撑衬底（10）。因此，提供了一种用于GaN基半导体器件的制造方法，其使得能够以高良率制造具有优良特性的GaN基半导体器件。

Description

制造GaN基半导体器件的方法
技术领域
本发明涉及制造GaN基半导体器件的方法，通过该方法，可以以高良率制造具有优良特性的GaN基半导体器件。
背景技术
作为制造GaN基半导体器件的通常方法，日本国家专利公开No.2001-501778（PTL1）（对应于WO1998/014986）和O.B.Shechekin等人的“High performance thin-film flip-chip InGaN-GaN light-emittingdiodes（高性能的薄膜倒装芯片型InGaN-GaN发光二极管）”（APPLIEDPHYSICS LETTERS89,071109(2006)，第071109-1页至071109-3页（NPL1））公开了一种方法，通过该方法，在作为基底衬底的蓝宝石衬底上外延生长GaN基半导体层，该GaN基半导体层被转移到转移支撑衬底上或者被安装在安装衬底上，并且此后通过激光剥离从GaN基半导体层去除蓝宝石衬底。
引用列表
专利文献
PTL1：日本国家专利公开No.2001-501778（WO1998/014986）
非专利文献
NPL1：O.B.Shechekin等人的“High performance thin-film flip-chipInGaN-GaN light-emitting diodes（高性能的薄膜倒装芯片型InGaN-GaN发光二极管）”（APPLIED PHYSICS LETTERS89,071109(2006)，第071109-1页至071109-3页）
发明内容
技术问题
根据以上引用的日本国家专利公开No.2001-501778（WO1998/014986）和O.B.Shechekin等人的“High performancethin-film flip-chip InGaN-GaN light-emitting diodes（高性能的薄膜倒装芯片型InGaN-GaN发光二极管）”（APPLIED PHYSICS LETTERS89,071109(2006)，第071109-1页至071109-3页（NPL1））中公开的制造GaN基半导体器件的方法，使用激光剥离来去除作为基底衬底的蓝宝石衬底。因此，对GaN基半导体层造成明显的损伤并且GaN基半导体层在被去除蓝宝石衬底之后的表面形貌劣化，从而导致所得到的GaN基半导体器件的特性劣化并且良率降低的问题。
本发明的目的在于解决以上问题，从而提供一种制造GaN基半导体器件的方法，通过该方法，可以以高良率制造具有优良特性的GaN基半导体器件。
解决问题的方法
根据本发明的一个方面，一种制造GaN基半导体器件的方法包括以下步骤：使用离子注入分离方法制备复合衬底，该复合衬底包括：支撑衬底，其具有相对于GaN的热膨胀系数的比率不小于0.8且不大于1.2的热膨胀系数；和GaN层，其被结合到支撑衬底；在复合衬底的GaN层上生长至少一个GaN基半导体层；以及通过溶解支撑衬底去除复合衬底的支撑衬底。
根据本发明的制造GaN基半导体器件的方法可以进一步包括以下步骤：在生长GaN基半导体层的步骤之后和通过溶解支撑衬底去除支撑衬底的步骤之前，将转移支撑衬底结合到GaN基半导体层；以及在通过溶解支撑衬底去除支撑衬底的步骤之后，将转移支撑衬底和GaN基半导体层制作成器件和芯片。
根据本发明的制造GaN基半导体器件的方法可以进一步包括以下步骤：在生长GaN基半导体层的步骤之后和通过溶解支撑衬底去除支撑衬底的步骤之前，将生长在复合衬底上的GaN基半导体层制作成器件和芯片，以及将被制作成器件和芯片的GaN基半导体层安装在安装衬底上。
关于根据本发明的制造GaN基半导体器件的方法，支撑衬底可以包括从由钼以及氧化铝和氧化硅的复合氧化物组成的组中选择的至少一种。
本发明的有益效果
根据本发明，可以提供一种制造GaN基半导体器件的方法，通过该方法，可以以高良率制造具有优良特性的GaN基半导体器件。
附图说明
图1是示出根据本发明的制造GaN基半导体器件的方法的实例的示意性横截面图。
图2是示出根据本发明的制造GaN基半导体器件的方法的另一个实例的示意性横截面图。
图3是示出在根据本发明的制造GaN基半导体器件的方法中的制备复合衬底的步骤的实例的示意性横截面图。
图4是示出制造GaN基半导体器件的通常方法的实例的示意性横截面图。
图5是示出制造GaN基半导体器件的通常方法的另一个实例的示意性横截面图。
具体实施方式
实施例1
参照图1和图2，本发明的实施例中的制造GaN基半导体器件的方法包括：使用离子注入分离方法制备复合衬底1的步骤（图1（A）和图2（A）），复合衬底1包括支撑衬底10和GaN层21，支撑衬底10具有相对于GaN的热膨胀系数的比率不小于0.8且不大于1.2的热膨胀系数，GaN层21被结合到支撑衬底10；在复合衬底1的GaN层21上生长至少一个GaN基半导体层40的步骤（图1（B）和图2（B））；以及通过溶解支撑衬底10去除复合衬底1的支撑衬底10的步骤（图1（D）和图2（E））。
本实施例中的制造GaN基半导体器件的方法使用复合衬底1，复合衬底1包括：支撑衬底10，其具有相对于GaN的热膨胀系数的比率落在不小于0.8且不大于1.2的范围内并且基本上与GaN的热膨胀系数相同或充分接近的热膨胀系数；以及GaN21，其被结合到支撑衬底10。因此，在复合衬底1的GaN层21上，可以生长高质量的GaN基半导体层40，而不出现卷曲和裂缝。另外，因为在生长GaN基半导体层40之后，复合衬底1的支撑衬底10被溶解从而被去除，所以对GaN基半导体层40造成的损伤较小，并且去除了支撑衬底10的GaN层21具有良好的表面形貌。因此，可以以高良率得到具有优良特性的半导体器件。
本实施例中的制造GaN基半导体器件的方法可以进一步包括如下面更详细描述的以下步骤。
实施例1A
参照图1，实施例1的更具体的实施例1A进一步包括在生长GaN基半导体层40的步骤（图1（B））之后且在通过溶解支撑衬底10去除支撑衬底10的步骤（图1（D））之前将转移支撑衬底50结合到GaN基半导体层40的步骤（图1（C）），并且包括在通过溶解支撑衬底10去除支撑衬底10的步骤（图1（D））之后将转移支撑衬底50和GaN基半导体层40制作成器件和芯片的步骤（图1（E））。根据本实施例中的制造GaN基半导体器件的方法，可以以高良率得到具有优良特性的垂直型GaN基半导体器件。在下面，将详细描述每个步骤。
制备复合衬底的步骤
首先，参照图1（A），本实施例的制造GaN基半导体器件的方法包括使用离子注入分离方法制备复合衬底1的步骤，复合衬底1包括：支撑衬底10，其具有相对于GaN的热膨胀系数（6.0×10-6℃-1）的比率不小于0.8且不大于1.2的热膨胀系数；以及GaN层21，其被结合到支撑衬底10。
这里，离子注入分离方法是指如下方法：将特定离子注入半导体衬底中，通过热处理等蒸发离子，并且使用此时产生的应力将薄半导体层与半导体衬底分离。
支撑衬底10不受具体限制，只要支撑衬底10具有相对于GaN的热膨胀系数的比率不小于0.8且不大于1.2的膨胀系数即可。就它们各自的热膨胀系数之差减小将更有效地防止在生长GaN基半导体层40时可能出现的卷曲和裂缝这一事实而言，支撑衬底10的热膨胀系数的比率优选地不小于0.9且不大于1.05。此外，就支撑衬底10将被溶解从而被去除这一事实而言，需要支撑衬底10是溶解在特定溶剂中的材料。
就以上内容而言，优选地，支撑衬底10包括例如选自由Mo（钼）和Al2O3-SiO2（氧化铝-氧化硅）复合氧化物组成的组中的至少一个。这个复合氧化物还包括Al2O3:SiO2是0.6:0.4的富铝红柱石（mullite）。更优选地，衬底选自Mo衬底和Al2O3:SiO2是0.64:0.36的复合氧化物衬底。这里，Mo衬底具有6.0×10-6℃-1的热膨胀系数并且Al2O3:SiO2是0.64:0.36的复合氧化物衬底具有5.5×10-6℃-1的热膨胀系数。它们各自的热膨胀系数基本上与GaN的热膨胀系数（6.0×10-6℃-1）相同或充分接近。应该注意，本文使用的热膨胀系数是在室温（25℃和其附近的温度）下的值。Mo衬底在硝酸中溶解并且Al2O3:SiO2是0.64:0.36的复合氧化物衬底在氢氟酸中溶解。
制备复合衬底1的步骤不受具体限制。然而，就有效制造复合衬底1而言，优选地包括以下的子步骤，如图3中所示。
参照图3（B1），制备复合衬底1的步骤包括通过CVD（化学气相沉积）方法、溅射方法、真空沉积方法等在GaN衬底20的一个主表面上形成诸如SiO2层、SixNy层等的接合层32的子步骤。然后，参照图3（B2），制备复合衬底1的步骤包括以下的子步骤：从形成有GaN衬底20的接合层32的主表面侧注入诸如氢、氦等的具有低质量数的离子I，从而在从形成GaN衬底20的接合层32的主表面起预定深度的区域中形成离子注入区20i。这种离子注入区20i相对于其它区域被脆化。
参照图3（A），制备复合衬底1的步骤包括通过CVD（化学气相沉积）方法、溅射方法、真空沉积方法等在支撑衬底10的一个主表面上形成诸如SiO2层、SixNy层等的接合层32的子步骤。
这里，至于执行分别在图3的（B1）和（B2）中示出的、在GaN衬底20上形成接合层32的子步骤和在GaN衬底20中形成离子注入区20i的子步骤，以及执行在图3（A）中示出的在支撑衬底10上形成接合层31的子步骤的次序，首先执行哪个子步骤并不重要。
然后，参照图3（C1），制备复合衬底1的步骤包括将形成在GaN衬底20上的接合层32和形成在支撑衬底10上的接合层31彼此结合的子步骤。可以执行这个子步骤以得到接合衬底1P，在该接合衬底1P中，支撑衬底10和GaN衬底20彼此结合而接合层30置于其间，接合层31、32一体化在接合层30中。
然后，参照图3（C2），制备复合衬底1的步骤包括通过向接合衬底1P施加热或应力，沿着离子注入区20i将GaN衬底20分离成结合到支撑衬底10的GaN层21和剩余GaN衬底22。可以执行这个子步骤以得到复合衬底1，在该复合衬底1中，GaN层21被结合在支撑衬底10上而接合层30置于其间。
虽然已经关于在支撑衬底10和GaN衬底20两者上形成接合层31、32的情况给出了制备复合衬底的步骤的描述，但是接合层可以被形成到并结合到仅支撑衬底10和GaN衬底20中的一个，或者上面没有形成接合层的支撑衬底10和GaN衬底20也可以被彼此结合。
生长GaN基半导体层的步骤
接下来，参照图1（B），本实施例的制造GaN基半导体器件的方法包括在复合衬底1的GaN层21上生长至少一个GaN基半导体层40的步骤。可以执行这个步骤以得到附连半导体层的复合衬底2，其中，至少一个GaN基半导体层40形成在复合衬底1的GaN层21上。这里，GaN基半导体层40是指包含Ga作为III族元素的III族氮化物半导体层，并且GaN基半导体层的实例可以包括AlxInyGa1-x-yN层（0≤x、0≤y，x+y<1）等。
关于生长GaN基半导体层40的步骤，用于生长GaN基半导体层40的方法不受具体限制。然而，就生长高质量的GaN基半导体层40而言，该方法的合适实例可以包括MOVPE（金属有机气相外延）方法、MBE（分子束外延）方法、HVPE（混合气相外延）方法等。
取决于将要制作的GaN基半导体器件的类型，将要生长的GaN基半导体层40的组成不同。例如，在GaN基半导体器件是诸如LED（发光二极管）和LD（激光二极管）的发光器件的情况下，GaN基半导体层40包括例如n型半导体层41、有源层43和p型半导体层45。
将转移支撑衬底结合到GaN基半导体层的步骤
接下来，参照图1（C），本实施例的制造GaN基半导体器件的方法包括将转移支撑衬底50结合到GaN基半导体层40的步骤。可以执行这个步骤以得到接合衬底主体3，在接合衬底主体3中，复合衬底1、GaN基半导体层40和转移支撑衬底50以此次序彼此结合。
在将转移支撑衬底结合到GaN基半导体层的步骤中使用的转移支撑衬底50不受具体限制，只要它可以支撑GaN基半导体层40。然而，就形成垂直型器件而言，转移支撑衬底优选地是导电衬底，并且合适的实例可以包括Ge衬底、Si衬底、多晶AlN衬底等。
如何将转移支撑衬底50结合到GaN基半导体层40不受具体限制。就GaN基半导体层40和转移支撑衬底50之间的良好接合和电连接而言，优选地，将连接层60置于其间。具体地，在GaN基半导体层40上，p侧欧姆电极层61和焊料层63被形成为连接层60的一部分，并且在转移支撑衬底50上，欧姆电极层67和金属焊盘层65被形成为连接层60的一部分。焊料层63和金属焊盘层65被彼此结合，从而连接GaN基半导体层40和转移支撑衬底50并将连接层60置于其间。这里，Ni/Au电极层例如适宜用作p侧欧姆电极层61，Au-Sn焊料层例如适宜用作焊料层63，Au焊盘层例如适宜用作金属焊盘层65，并且Ni/Pt/Au电极层例如适宜用作欧姆电极层67。
替代在GaN基半导体层40上被形成为连接层60的一部分的p侧欧姆电极层61和焊料层63的是：还可以使用高反射p侧欧姆电极层（例如，Ni/Au电极层）和焊料层（例如，Au-Sn焊料层）；透明p侧欧姆电极层（例如，薄Ni/Au电极层）和高反射金属层（例如，Al层）和金属焊料层（例如，Au-Sn焊料层）；或者透明p侧欧姆电极层（例如，薄Ni/Au电极层）和高反射金属层（例如，Al层）和抗漫射金属层（例如，Pt层、Mo层或W层）和焊料层（例如，Au-Sn焊料层）等。
通过溶解支撑衬底而将其去除的步骤
接下来，参照图1（D），本实施例的制造GaN基半导体器件的方法包括通过溶解支撑衬底10而去除接合衬底主体3中的复合衬底1的支撑衬底10的步骤。可以执行这个步骤以得到附连半导体层的转移支撑衬底4，在转移支撑衬底4中，GaN基半导体层40和转移支撑衬底50彼此结合。
即，可以如上所述地执行将转移支撑衬底50结合到附连半导体层的复合衬底2的GaN基半导体层40的步骤和通过溶解支撑衬底10而将其去除的步骤，从而将GaN基半导体层40从支撑衬底10转移到转移支撑衬底50。
这里，取决于支撑衬底10的类型，溶解支撑衬底10的溶剂不同。例如，在支撑衬底10是Mo衬底的情况下，使用硝酸（例如，30质量%的硝酸水溶液）作为用于该衬底的溶剂。在支撑衬底10是Al2O3:SiO2是0.64:0.36的复合氧化物衬底的情况下，使用氢氟酸（例如，20质量%的氢氟酸溶液）作为用于该衬底的溶剂。
此外，在接合衬底主体3中的复合衬底1的支撑衬底10被溶解从而被去除之后被暴露的接合层30通过溶解而被去除。取决于接合层30的类型，溶解连接层30的溶剂不同。在接合层30是SiO2层的情况下，使用氢氟酸（例如，20质量%的氢氟酸水溶液）作为用于该接合层的溶剂。
这里，通过溶解从而从接合衬底主体3去除支撑衬底10和接合层30而得到的、附连半导体层的转移支撑衬底4的GaN层21的被暴露主表面相对于在通过激光剥离去除支撑衬底和接合层的情况下被暴露的主表面是极其平坦的。
应该注意，当通过溶解将接合衬底主体3的支撑衬底10和接合层30去除时，优选地利用蜡（未示出）等保护接合衬底主体3的转移支撑衬底50侧，和/或通过在溶解支撑衬底10之前研磨或抛光来预先去除支撑衬底10的一部分。特别地，在使用氢氟酸作为溶剂的情况下，优选地如上所述保护转移支撑衬底50，并且在溶解支撑衬底10之前，通过研磨或抛光部分去除诸如Al2O3-SiO2复合氧化物衬底的支撑衬底10。
将转移支撑衬底和GaN基半导体层制作成器件和芯片
接下来，参照图1（E），本实施例的制造GaN基半导体器件的方法包括将附连半导体层的转移支撑衬底4的转移支撑衬底50和GaN基半导体层40制作成器件和芯片的步骤。这里，制作成器件是指通过例如在转移支撑衬底50和GaN基半导体层40上形成电极（p侧电极70p和n侧电极70n）制作半导体器件5。制作成芯片是指将半导体器件5分成预定尺寸的芯片。用于制作芯片的方法不受具体限制，并且该方法的合适实例可以包括划线及折断方法（scribe-and-break method）、切片方法等。
例如，在附连半导体层的转移支撑衬底4的转移支撑衬底50是导电衬底的情况下，在附连半导体层的转移支撑衬底4中，n侧电极70n形成在GaN基半导体层40上并且p层电极70p形成在转移支撑衬底50上，并且另外，它们被制作成芯片。因此，可以得到以作为垂直型器件的芯片形式的半导体器件5。
应该注意，因为通过溶解并从而去除支撑衬底10和接合层30而被暴露的附连半导体层的转移支撑衬底4的主表面极其平坦，所以为了增大光提取效率的目的，可以通过干蚀刻或湿蚀刻使表面粗糙，从而与通过激光剥离方法去除支撑衬底和接合层的情况相比，形成极其均匀的粗糙形状。
实施例1B
参照图2，实施例1的更具体实施例1B在生长GaN基半导体层40的步骤（图2（B））之后且在通过溶解支撑衬底10而去除支撑衬底10的步骤（图2（E））之前还包括将复合衬底1上生长的GaN基半导体层40制作成器件和芯片的步骤（图2（C）），以及将已经被制作成器件和芯片的GaN基半导体层40安装在安装衬底80上的步骤（图2（D））。本实施例的制造GaN基半导体器件的方法可以用于以高良率安装具有优良特性的横向型GaN基半导体器件。在下面，将详细描述每个步骤。
制备复合衬底的步骤
首先，参照图2（A），本实施例的制造GaN基半导体器件的方法包括使用离子注入分离方法制备复合衬底1的步骤，复合衬底1包括：支撑衬底10，其具有相对于GaN的热膨胀系数（6.0×10-6℃-1）的比率不小于0.8且不大于1.2的热膨胀系数；以及GaN层21，其被结合到支撑衬底10。因为这个步骤与上述的实施例1A的步骤近似，所以这里将不重复其描述。
生长GaN基半导体层的步骤
接下来，参照图2（B），本实施例的制造GaN基半导体器件的方法包括在复合衬底1的GaN层21上生长至少一个GaN基半导体层40的步骤。可以执行这个步骤以得到附连半导体层的复合衬底2，其中，至少一个GaN基半导体层40（例如，n型半导体层41、有源层43和p型半导体层45）形成在复合衬底1的GaN层21上。因为这个步骤与上述的实施例1A的步骤近似，所以这里将不重复其描述。
将GaN基半导体层制作成器件和芯片的步骤
接下来，参照图2（C），本实施例的制造GaN基半导体器件的方法包括将附连半导体层的复合衬底2的复合衬底1上生长的GaN基半导体层40制作成器件和芯片的步骤。这里，制作成器件是指通过例如在GaN基半导体层40上形成电极（p侧电极70p和n侧电极70n）制作半导体器件5。制作成芯片是指将半导体器件5分成预定尺寸的芯片。用于制作芯片的方法不受具体限制，并且该方法的合适实例可以包括划线及折断方法、切片方法等。
例如，在附连半导体层的复合衬底2中的GaN基半导体层40的p型半导体层45上，形成p侧电极70p。随后，对p侧电极70p的一部分以及GaN基半导体层40的p型半导体层45和有源层43的一部分进行台阶蚀刻，以暴露n型半导体层41的一部分。在n型半导体层41被暴露的部分上，形成n侧电极70n。另外，由它们制作芯片，从而得到以芯片形式制作为横向器件的半导体器件5。这里，p侧电极70p和n侧电极70n的合适实例与实例1A的那些近似，并且这里将不再重复其描述。
应该注意，p侧电极70p和n侧电极70n优选地被由厚膜焊盘形成的保护电极（未示出）覆盖，使得它们可以经受在本文随后描述的安装步骤中的超声接合。就增大光提取效率而言，优选地在p侧电极70p上形成高反射金属电极（未示出）。
安装被制作成器件和芯片的GaN基半导体层40的步骤
接下来，参照图2（D），本实施例的制造GaN基半导体器件的方法包括将通过上述制作成器件和芯片的步骤得到的被制作成器件和芯片的半导体器件5的GaN基半导体层40安装在安装衬底80上的步骤。可以执行这个步骤，以将横向型半导体器件5倒装安装在安装衬底80上。虽然这个步骤中使用的安装衬底80不受具体限制，但是安装衬底80可以包括例如电绝缘基础衬底81，p侧导电部分87p和n侧导电部分87n形成在该电绝缘基础衬底81上。
用于将半导体器件5安装在安装衬底80上的方法不受具体限制。例如，以如下方式将半导体器件5安装在安装衬底80上，使得由导电连接材料形成的凸块90形成在半导体器件5的p侧电极70p和n侧电极70n中的每一个上，半导体器件5的p侧电极70p电连接到安装衬底80的p侧导电部分87p，并且半导体器件5的n侧电极70n电连接到安装衬底80的n侧导电部分87n。可以执行这个步骤以得到被安装在安装衬底80上的、经安装的半导体器件6。
此外，优选地，根据需要，利用诸如硅树脂的底部涂层（未示出）保护电接合部分（p侧电极70p、n侧电极70n、p侧导电部分87p、n侧导电部分87n和凸块90）及其周围。
通过溶解支撑衬底而将其去除的步骤
接下来，参照图2（E），本实施例的制造GaN基半导体器件的方法包括通过溶解支撑衬底10而去除被安装在安装衬底80上的、经安装的半导体器件6的支撑衬底的步骤。可以执行这个步骤，以通过将GaN基半导体层40结合到安装衬底80上从而安装半导体器件来得到经安装的半导体器件7。
用于通过溶解支撑衬底而去除经安装的半导体器件6的支撑衬底10的溶剂和方法与实施例1A中的用于溶解接合衬底主体3的支撑衬底10的溶剂和方法近似，并且这里将不再重复其描述。此外，以与实施例1A类似的方式，通过溶解经安装的半导体器件6的接合层30将其去除。
应该注意，因为通过溶解并从而从经安装的半导体器件6去除支撑衬底10和接合层30而得到的经安装的半导体器件7的GaN层21的被暴露主表面极其平坦，并且因此，当为了增大光提取效率的目的而通过干蚀刻或湿蚀刻使表面粗糙时，与通过激光剥离方法去除支撑衬底和接合层的情况相比，可以形成极其均匀的粗糙形状。
实例
实例1
1.制备复合衬底
参照图1（A），以如下方式制备复合衬底1：将GaN层21结合到Mo衬底（支撑衬底10）而SiO2层（接合层30）置于其间。
参照图3（B1），制备GaN衬底20，该GaN衬底20具有4英寸的直径和600μm的厚度并且具有为（0001）面（Ga原子面）和（000-1）面（N原子面）的两个主表面。GaN衬底20的这些主表面已经被抛光并且利用AFM（原子力显微镜）在50μm×50μm的正方形范围内测量RMS（均方根）粗糙度（对应于JIS B0601:2001的Rq），并且测得的粗糙度是5nm或更小。还通过阴极发光方法测量GaN衬底20的位错密度，并且测得的位错密度是2×105cm-2。
随后，在这个GaN衬底20的（000-1）面（N原子面）的主表面上，通过等离子体CVD方法，形成厚度为300nm的SiO2层（接合层32），通过CMP（化学机械抛光）将所形成的SiO2层（接合层32）精确抛光，并且因此得到厚度为150nm并具有平坦主表面的SiO2层（接合层32），该主表面具有1nm或更小的RMS粗糙度。
随后，参照图3（B2），从形成在GaN衬底20的（000-1）面（N原子面）的主表面上的SiO2层（接合层32）注入氢原子，以在从GaN衬底20的（000-1）面（N原子面）的主表面起深度为300nm深度的位置处形成离子注入区20i。
另外，参照图3（A），制备具有4英寸（10.16cm）的直径、600μm的厚度且99.99质量%的纯度的Mo衬底（支撑衬底10）。该Mo衬底（支撑衬底10）具有6.0×10-6℃-1的热膨胀系数，其基本上与GaN的热膨胀系数（6.0×10-6℃-1）相同。该Mo衬底（支撑衬底10）具有被抛光的主表面，该主表面的RMS粗糙度为5nm或更小，并且Mo衬底的充填率为99体积%或更大（孔隙率为1体积%或更小）。
随后，在该Mo衬底（支撑衬底10）的主表面上，通过等离子体CVD方法形成具有300nm厚度的SiO2层（接合层31），通过CMP（化学机械抛光）将所形成的SiO2层（接合层31）精确抛光，并且因此得到厚度为150nm并具有平坦主表面的SiO2层（接合层31），该主表面具有1nm或更小的RMS粗糙度。
应该注意，关于图3（B1）和图3（B2）中示出的在GaN衬底20上和GaN衬底20中形成SiO2层（接合层32）和离子注入区20i以及在图3（A）中示出的在Mo衬底（支撑衬底10）上形成SiO2层（接合层31）的次序，首先执行哪个步骤并不重要。
然后，参照图3（C1），机械地将形成在GaN衬底20上的SiO2层（接合层32）和形成在Mo衬底（支撑衬底10）上的SiO2层（接合层31）彼此接合，使得它们彼此面对。它们因此被接合在一起以得到接合衬底1P，在接合衬底1P中，Mo衬底（支撑衬底10）和GaN衬底20被彼此结合而厚度为300nm的SiO2层（接合层30）置于其间，SiO2层（接合层32）和SiO2层（接合层31）一体化在该SiO2层（接合层30）中。
然后，参照图3（C1）和图3（C2），加热接合衬底1P，以沿着离子注入区20i将GaN衬底分离成结合到Mo衬底（支撑衬底10）的GaN层21和剩余GaN衬底22，从而得到复合衬底1，在复合衬底1中，厚度为300nm的GaN层21被结合到厚度为600μm的Mo衬底（支撑衬底10）上而厚度为300nm的SiO2层（接合层30）置于其间。
2.生长GaN基半导体层
接下来，参照图1（B），在复合衬底1的GaN层21上，应用MOVPE方法，以连续生长n型GaN层（n型半导体层41）、InGaN多量子阱有源层（有源层43）和p型GaN接触层（p型半导体层45），从而得到附连半导体层的复合衬底2，其包括具有LED结构以及5μm整体厚度的GaN基半导体层40。因为Mo衬底（支撑衬底10）、GaN层21和GaN基半导体层40具有各自的基本上彼此相等的热膨胀系数，所以附连半导体层的复合衬底2没有出现卷曲和裂缝。
3.将转移支撑衬底结合到GaN基半导体层
接下来，参照图1（C），在附连半导体层的复合衬底2中的GaN基半导体层40的p型GaN接触层（p型半导体层45）上，通过真空沉积方法，将厚度为3μm的Ni/Au电极层（p侧欧姆电极层61）和Au-Sn焊料层（焊料层63）两者形成为连接层60的一部分。
还制备具有4英寸的直径、600μm的厚度以及5nm或更小的主表面RMS粗糙度的Ge衬底（转移支撑衬底50）。这里，Ge衬底具有6.1×10-6℃-1的热膨胀系数，其非常接近GaN的热膨胀系数（6.0×10-6℃-1）。在这个Ge衬底（转移支撑衬底50）的主表面上，通过真空沉积方法，将1μm厚度的Ni/Pt/Au电极层（欧姆电极层67）和Au焊盘层（金属焊盘层65）形成为连接层60的一部分。
随后，在300℃的环境温度下并以合适的压力应用，对附连半导体层的复合衬底2中的GaN基半导体层40的p型GaN接触层（p型半导体层45）上形成的Au-Sn焊料层（焊料层63）以及在Ge衬底（传递支撑衬底50）上形成的Au焊盘层（金属焊盘层65）进行热处理，使得它们被金属结合在一起，从而得到接合衬底主体3，在接合衬底主体3中，附连半导体层的复合衬底2的GaN基半导体层40和Ge衬底（传递支撑衬底50）彼此结合而连接层60置于其间。因为Mo衬底（支撑衬底10）、GaN层21、GaN基半导体层40和Ge衬底（传递支撑衬底50）各自的热膨胀系数基本上彼此相同或充分接近，所以接合衬底主体3没有出现卷曲和裂缝。
4.通过溶解支撑衬底而将其去除
接下来，参照图1（D），利用蜡（未示出）保护接合衬底主体3的Ge衬底（传递支撑衬底50）侧，并且此后将接合衬底主体3浸没在30质量%的硝酸水溶液中，从而溶解并去除Mo衬底（支撑衬底10），并且然后将其浸没在20质量%的氢氟酸水溶液中，从而溶解并去除SiO2层（接合层30）。以此方式，得到附连半导体层的转移支撑衬底4，其中，GaN基半导体层40和Ge衬底（传递支撑衬底50）彼此结合而连接层60置于其间。
附连半导体层的转移支撑衬底4的GaN层21的被暴露主表面具有0.36nm的RMS粗糙度，即，是极其平坦的。这些结果被总结在表1中。
5.将附连半导体层的转移支撑衬底制作成器件和芯片
接下来，参照图1（E），在通过部分去除附连半导体层的转移支撑衬底4的GaN层21而暴露的n型GaN层41上，通过真空沉积方法每个芯片形成Ni/Pt/Au电极（n侧电极70n）。在附连半导体层的转移支撑衬底4的Ge衬底（传递支撑衬底50）的整个表面上，通过真空沉积方法形成Ni/Au电极（p侧电极70p）。以此方式，得到LED，该LED是由附连半导体层的转移支撑衬底4制作的半导体器件5。
然后，通过切片方法，将半导体器件5划分成100个尺寸为400μm×400μm的芯片。分别利用银膏和引线将以芯片形式制作的100个半导体器件5安装在安装衬底上。
合格器件相对于以芯片形式制作的100个经安装的半导体器件5的比率，即良率，为99%，在合格器件中，当以相反方向施加5V电压时，漏电流为100μA或更小。这些结果被总结在表1中。
至于实例1，使用Mo衬底作为支撑衬底10。以与实例1类似的方式将LED制作为半导体器件5，不同之处在于，使用具有4英寸的直径、600μm的厚度并且Al2O3:SiO2是0.64:0.36的复合氧化物衬底作为支撑衬底10并且使用20质量%的氢氟酸水溶液作为用于溶解支撑衬底10的溶剂，并且将LED安装在安装衬底上。所得到的结果与实例1的结果类似。这里，Al2O3:SiO2是0.64:0.36的复合氧化物衬底（支撑衬底10）具有5.5×10-6℃-1的热膨胀系数，其充分接近GaN的热膨胀系数（6.0×10-6℃-1）。此外，Al2O3:SiO2是0.64:0.36的复合氧化物衬底（支撑衬底10）将其主表面抛光，并且具有5nm或更小的主表面RMS粗糙度，以及98体积%或更大的充填率（2体积%或更小的孔隙率）。
比较例1
1.在蓝宝石衬底上生长GaN基半导体层
参照图4（A），制备具有4英寸的直径和600μm的厚度并且以（0001）面作为主表面的蓝宝石衬底（基底衬底100）。这个蓝宝石衬底（基底衬底100）具有5nm或更小的主表面粗糙度。
然后，参照图4（B），在蓝宝石衬底（基底衬底100）上，应用MOVPE方法，以连续生长n型GaN缓冲层120、n型GaN层（n型半导体层141）、InGaN多量子阱有源层（有源层143）和p型GaN接触层（p型半导体层145），以得到附连半导体层的基底衬底102，其包括具有LED结构以及5μm整体厚度的GaN基半导体层140。对于附连半导体层的基底衬底102，由于蓝宝石衬底（基底衬底100）、n型GaN缓冲层120和GaN基半导体层140之间存在热膨胀系数差别，导致出现卷曲。
2.将转移支撑衬底结合到GaN基半导体层
接下来，参照图4（C），在附连半导体层的基底衬底102的GaN基半导体层140的p型GaN接触层（p型半导体层145）上，以与实例1类似的方式，形成作为连接层60的一部分的、具有3μm厚度的Ni/Au电极层（p侧欧姆电极层61）和Au-Sn焊料层（焊料层63）。
还制备与实例1类似的Ge衬底（转移支撑衬底50）。在该Ge衬底（转移支撑衬底50）的主表面上，以与实例1类似的方式，形成作为连接层60的一部分的、具有1μm厚度的Ni/Pt/Au电极层（欧姆电极层67）和Au焊盘层（金属焊盘层65）。
随后，以与实例1类似的方式，将附连半导体层的基底衬底102的GaN基半导体层140的p型GaN接触层（p型半导体层145）上形成的Au-Sn焊料层（焊料层63）以及在Ge衬底（传递支撑衬底50）上形成的Au焊盘层（金属焊盘层65）金属结合，从而得到接合衬底主体103，在接合衬底主体103中，附连半导体层的基底衬底102的GaN基半导体层140和Ge衬底（传递支撑衬底50）彼此结合而连接层60置于其间。
3.通过激光剥离去除基底衬底
然后，参照图4（D），从接合衬底主体103的蓝宝石衬底（基底衬底100）侧，应用波长为355nm的THG（三次谐波振荡）-Nd:YAG（掺杂钕的钇铝石榴石）激光束L，从而将n型GaN缓冲层120和蓝宝石衬底（基底衬底100）之间的界面部分热分解并且沉淀Ga微滴，因此，蓝宝石衬底（基底衬底100）被剥离从而被去除。以此方式，得到附连半导体层的转移支撑衬底104，其中，GaN基半导体层140和Ge衬底（转移支撑衬底50）被彼此结合而连接层60置于其间。
由此得到的附连半导体层的转移支撑衬底104的n型GaN缓冲层120的被暴露主表面是粗糙的，其具有40nm的RMP粗糙度。这些结果被总结在表1中。
4.将附连半导体层的转移支撑衬底制作成器件和芯片
然后，参照图4（E），在附连半导体层的转移支撑衬底104的n型GaN缓冲层120的顶表面的一部分上，每个芯片形成与实例1类似的一个Ni/Pt/Au电极（n侧电极70n）。在附连半导体层的转移支撑衬底104的Ge衬底（转移支撑衬底50）的整个顶表面上，形成与实例1类似的Ni/Au电极（p侧电极70p）。以此方式，得到LED，该LED是由附连半导体层的转移支撑衬底104制作的半导体器件105。
然后，以与实例1类似的方式，将半导体器件105划分成100个尺寸为400μm×400μm的芯片。分别利用银膏和引线将以芯片形式制作的100个半导体器件105安装在安装衬底上。
以与实例1类似的方式测得的漏电流为100μA或更小的合格器件相对于以芯片形式制作的100个经安装的半导体器件105的比率，即良率，为75%。这些结果被总结在表1中。
应该注意，在实例1和比较例1中，使用Ge衬底作为转移支撑衬底50。如果使用Si衬底替代Ge衬底作为转移支撑衬底50，接合衬底主体3、103出现卷曲。这被认为是由于以下原因造成的。Ge衬底具有6.1×10-6℃-1的热膨胀系数，其充分接近GaN的热膨胀系数（6.0×10-6℃-1）。相比之下，Si衬底具有4.2×10-6℃-1的热膨胀系数，其没有充分接近Ga的热膨胀系数。因此，虽然难以使用激光剥离来去除接合衬底主体103的基底衬底100，但是可以通过溶解支撑衬底10将其去除。
实例2
1.制备复合衬底
参照图2（A），以如下方法，以与实例1类似的方式制备复合衬底1，在复合衬底1中，GaN层21结合到Al2O3:SiO2是0.64:0.36的复合氧化物衬底（支撑衬底10）上而SiO2层（接合层30）置于其间，不同之处在于，所使用的支撑衬底10是具有4英寸的直径、600μm的厚度并且Al2O3:SiO2是0.64:0.36的复合氧化物衬底。应该注意，被用于制备复合衬底1的Al2O3:SiO2是0.64:0.36的复合氧化物衬底（支撑衬底10）具有5.5×10-6℃-1的热膨胀系数，其充分接近GaN的热膨胀系数（6.0×10-6℃-1）。另外，复合氧化物衬底（支撑衬底10）具有被抛光的主表面，该主表面具有5nm或更小的RMS粗糙度，并且支撑衬底的充填率为98体积%或更大（其孔隙率为2体积%或更小）。
2.生长GaN基半导体层
接下来，参照图2（B），在复合衬底1的GaN层21上，以与实例1类似的方式，连续生长n型GaN层（n型半导体层41）、InGaN多量子阱有源层（有源层43）和p型GaN接触层（p型半导体层45），以得到附连半导体层的复合衬底2，其包括具有LED结构以及5μm整体厚度的GaN基半导体层40。因为Al2O3:SiO2是0.64:0.36的复合氧化物衬底（支撑衬底10）、GaN层21和GaN基半导体层40具有各自的基本上彼此相等或充分接近的热膨胀系数，所以附连半导体层的复合衬底2没有出现卷曲和裂缝。
3.将附连半导体层的复合衬底制作成器件和芯片
接下来，参照图2（C），在附连半导体层的复合衬底2的GaN基半导体层40的p型GaN接触层（p型半导体层45）的整个顶表面上，通过真空沉积方法，形成Ni/Au电极（p侧电极70p）。此外，通过ICP-IRE（电感耦合型等离子体-反应离子蚀刻）方法，对Ni/Au电极（p侧电极70p）的一部分以及p型GaN接触层（p型半导体层45）的一部分和GaN基半导体层40的InGaN多量子阱有源层（有源层43）进行台阶蚀刻，以暴露GaN基半导体层40的n型GaN层（n型半导体层41）的一部分。在被暴露的部分上，通过真空沉积方法，形成Ti/Al电极（n侧电极70n）。以此方式，得到LED，该LED是由附连半导体层的复合衬底2制作的半导体器件5。
然后，通过划线及折断方法，将半导体器件5划分成100个尺寸为400μm×400μm的芯片。Ni/Au电极（p侧电极70p）和Ti/Au电极（n侧电极70n）每个均被由Au焊盘形成的保护电极覆盖。
4.安装半导体器件
接下来，参照图2（D），在以芯片形式制作的半导体器件5的Ni/Au电极（p侧电极70p）和Ti/Au电极（n侧电极70n）中的每一个上，通过球形焊接器，形成Au球形凸块（凸块90）。
然后，使用超声接合方法将半导体器件5的Ni/Au电极（p侧电极70p）和安装衬底80的p侧导电部分87p电连接，并且将半导体器件5的Ti/Au电极（n侧电极70n）和安装衬底80的n侧导电部分87n电连接而上述凸块90置于其间，从而得到被安装在安装衬底80上的经安装的半导体器件6。
5.通过溶解支撑衬底将其去除
接下来，参照图2（E），用硅树脂的底部涂层保护安装在安装衬底80上的经安装的半导体器件6的电极接合部分（p侧电极70p、n侧电极70n、p侧导电部分87p、n侧导电部分87n和凸块90）及其周围，此后将经安装的半导体器件6浸没在20质量%的氢氟酸水溶液中，以溶解并去除Al2O3:SiO2是0.64:0.36的复合氧化物衬底（支撑衬底10）和SiO2层（接合层30）。因此，得到经安装的半导体器件7。
通过从经安装的半导体器件6上去除Al2O3:SiO2是0.64:0.36的复合氧化物衬底（支撑衬底10）和SiO2层（接合层30）而得到的经安装的半导体器件7的GaN层21的被暴露主表面极其平坦，其具有0.40nm的RMS粗糙度。这些结果被总结在表1中。
以与实例1类似的方式测得的漏电流为100μA或更小的合格器件相对于分别安装在安装衬底80上的100个经安装的半导体器件7的比率，即良率，为97%。这些结果被总结在表1中。
实例2使用Al2O3:SiO2是0.64:0.36的复合氧化物衬底作为支撑衬底10。以与实例2类似的方式制作经安装的半导体器件7，在半导体器件7中，作为半导体器件5的LED被安装在安装衬底80上，不同之处在于，使用具有4英寸直径且600μm厚度的Mo衬底作为支撑衬底10，并且使用30质量%的硝酸水溶液作为用于溶解支撑衬底10的溶剂。在这种情况下，得到与实例2类似的结果。Mo衬底（支撑衬底10）具有6.0×10-6℃-1的热膨胀系数，其基本上等于GaN的热膨胀系数（6.0×10-6℃-1）。该Mo衬底（支撑衬底10）具有被抛光的主表面，该主表面具有5nm或更小的RMS粗糙度，并且支撑衬底10的充填率为99体积%或更大（其孔隙率为1体积%或更小）。
比较例2
1.在蓝宝石衬底上生长GaN基半导体层
参照图5（A），制备具有4英寸的直径和600μm的厚度并且以（0001）面作为主表面的蓝宝石衬底（基底衬底100）。该蓝宝石衬底（基底衬底100）具有5nm或更小的主表面粗糙度。
然后，参照图5（B），在蓝宝石衬底（基底衬底100）上，应用MOVPE方法，以连续生长n型GaN缓冲层120、n型GaN层（n型半导体层141）、InGaN多量子阱有源层（有源层143）和p型GaN接触层（p型半导体层145），以得到附连半导体层的基底衬底102，其包括具有LED结构和5μm整体厚度的GaN基半导体层140。对于附连半导体层的基底衬底102，由于蓝宝石衬底（基底衬底100）、n型GaN缓冲层120和GaN基半导体层140之间存在热膨胀系数差别，导致出现卷曲。
2.将附连半导体层的基底衬底制作成器件和芯片
然后，参照图5（C），在附连半导体层的基底衬底102的GaN基半导体层140的p型GaN接触层（p型半导体层145）的整个顶表面上，应用真空沉积方法以形成Ni/Au电极（p侧电极70p）。此外，以与实例2类似的方式，对Ni/Au电极（p侧电极70p）的一部分以及p型GaN接触层（p型半导体层145）的一部分和GaN基半导体层140的InGaN多量子阱有源层（有源层143）进行台阶蚀刻，以暴露GaN基半导体层140的n型GaN层（n型半导体层141）的一部分。在被暴露的部分上，通过真空沉积方法，形成Ti/Al电极（n侧电极70n）。以此方式，得到LED，该LED是由附连半导体层的基底衬底102制作的半导体器件105。
然后，以与实例2类似的方式，将半导体器件105划分成100个尺寸为400μm×400μm的芯片。以与实例2类似的方式，Ni/Au电极（p侧电极70p）和Ti/Au电极（n侧电极70n）每个均被由Au焊盘形成的保护电极覆盖。
3.安装半导体器件
然后，参照图5（D），在以芯片形式制作的半导体器件105的Ni/Au电极（p侧电极70p）和Ti/Au电极（n侧电极70n）中的每一个上，以与实例2类似的方式，形成凸块90。
随后，以与实例2类似的方式，将半导体器件105的Ni/Au电极（p侧电极70p）和安装衬底80的p侧导电部分87p彼此电连接，并且将半导体器件105的Ti/Au电极（n侧电极70n）和安装衬底80的n侧导电部分87n彼此电连接，而上述凸块90置于其间，从而得到被安装在安装衬底80上的经安装的半导体器件106。
4.通过激光剥离去除基底衬底
然后，参照图5（E），从经安装的半导体器件106的蓝宝石衬底（基底衬底100）侧，应用波长为355nm的THG（三次谐波振荡）-Nd:YAG（掺杂钕的钇铝石榴石）激光束L，从而将n型GaN缓冲层120和蓝宝石衬底（基底衬底100）之间的界面部分热分解并且沉淀Ga微滴，因此，蓝宝石衬底（基底衬底100）被剥离从而被去除。以此方式，得到经安装的半导体器件107。
通过去除经安装的半导体器件106的蓝宝石衬底（基底衬底100）而得到的经安装的半导体器件107的n型GaN缓冲层120的被暴露主表面是粗糙的，其具有40nm的RMP粗糙度。这些结果被总结在表1中。
以与实例1类似的方式测得的漏电流为100μA或更小的合格器件相对于以芯片形式制作的100个经安装的半导体器件107的比率，即良率，为60%。这些结果被总结在表1中。
表1
Figure BDA00002942212400251
参照表1，通过溶解从而去除与GaN基半导体层接合的衬底而制作的半导体器件（实例1和2）具有通过去除衬底而被暴露的极其平坦的GaN基半导体层的主表面，并且与使用激光剥离来去除与GaN的半导体层接合的衬底而制作的半导体器件（比较例1和2）相比，在去除衬底时造成的对被暴露的GaN基半导体层的损伤较小。因此，可以以高良率得到具有优良特性的半导体器件。
本文公开的实施例和实例应该被理解为在所有方面都是示例性的，而非限制性的。本发明的范围旨在由权利要求书限定，而非由以上描述限定，并且涵盖与权利要求书的含义和范围等价的所以修改形式和变形形式。
附图标记列表
1复合衬底；1P接合衬底；2附连半导体层的复合衬底3；3、103接合衬底主体104；4、104附连半导体层的转移支撑衬底；5、105半导体器件；6、7、106、107经安装的半导体器件；10支撑衬底；20GaN衬底；21GaN层；22剩余GaN衬底；30、31、32接合层；40、140GaN基半导体层；41、141n型半导体层；43、143有源层；45、145p型半导体层；50转移支撑衬底；60连接层；61p侧欧姆电极层；63焊料层；65金属焊盘层；67欧姆电极层；70n n侧电极；70p p侧电极；80安装衬底；81基础衬底；87n n侧导电部分；87p p侧导电部分；90凸块；100基底衬底；102附连半导体层的基底衬底；120n型GaN缓冲层

Claims (4)

1.一种制造GaN基半导体器件的方法，所述方法包括以下步骤：
使用离子注入分离方法制备复合衬底（1），所述复合衬底（1）包括：支撑衬底（10），所述支撑衬底（10）具有相对于GaN的热膨胀系数的比率不小于0.8且不大于1.2的热膨胀系数；和GaN层（21），所述GaN层（21）结合到所述支撑衬底（10）；
在所述复合衬底（1）的所述GaN层（21）上，生长至少一个GaN基半导体层（40）；以及
通过溶解所述支撑衬底（10），去除所述复合衬底（1）的所述支撑衬底（10）。
2.根据权利要求1所述的制造GaN基半导体器件的方法，进一步包括以下步骤：
在生长所述GaN基半导体层（40）的所述步骤之后并且在通过溶解所述支撑衬底（10）来去除所述支撑衬底（10）的所述步骤之前，将转移支撑衬底（50）结合到所述GaN基半导体层（40）；以及
在通过溶解所述支撑衬底（10）去除所述支撑衬底（10）的所述步骤之后，将所述转移支撑衬底（50）和所述GaN基半导体层（40）制作成器件和芯片。
3.根据权利要求1所述的制造GaN基半导体器件的方法，进一步包括以下步骤：
在生长所述GaN基半导体层（40）的所述步骤之后并且在通过溶解所述支撑衬底（10）来去除所述支撑衬底（10）的所述步骤之前，将生长在所述复合衬底（1）上的所述GaN基半导体层（40）制作成器件和芯片；以及将被制作成器件和芯片的所述GaN基半导体层（40）安装在安装衬底（80）上。
4.根据权利要求1至3中的任何一项所述的制造GaN基半导体器件的方法，其中，所述支撑衬底（10）包括从由钼以及氧化铝和氧化硅的复合氧化物组成的组中选择的至少一种。
CN2012800029865A 2011-04-25 2012-03-26 制造GaN基半导体器件的方法 Pending CN103140946A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011097208A JP2012230969A (ja) 2011-04-25 2011-04-25 ＧａＮ系半導体デバイスの製造方法
JP2011-097208 2011-04-25
PCT/JP2012/057760 WO2012147436A1 (ja) 2011-04-25 2012-03-26 ＧａＮ系半導体デバイスの製造方法

Publications (1)

Publication Number Publication Date
CN103140946A true CN103140946A (zh) 2013-06-05

Family

ID=47071962

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012800029865A Pending CN103140946A (zh) 2011-04-25 2012-03-26 制造GaN基半导体器件的方法

Country Status (7)

Country Link
US (1) US8633087B2 (zh)
EP (1) EP2704217A4 (zh)
JP (1) JP2012230969A (zh)
KR (2) KR20150003359A (zh)
CN (1) CN103140946A (zh)
TW (1) TW201248696A (zh)
WO (1) WO2012147436A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201021112D0 (en) 2010-12-13 2011-01-26 Ntnu Technology Transfer As Nanowires
JP5919669B2 (ja) * 2011-08-02 2016-05-18 住友電気工業株式会社 複合基板およびその製造方法、ならびに半導体デバイスおよびその製造方法
GB201211038D0 (en) 2012-06-21 2012-08-01 Norwegian Univ Sci & Tech Ntnu Solar cells
JP6322890B2 (ja) 2013-02-18 2018-05-16 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
JP6232853B2 (ja) * 2012-10-12 2017-11-22 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
JP6248395B2 (ja) * 2013-02-18 2017-12-20 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
US9136337B2 (en) 2012-10-12 2015-09-15 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, and group III nitride semiconductor device and method for manufacturing the same
CN108281378B (zh) 2012-10-12 2022-06-24 住友电气工业株式会社 Iii族氮化物复合衬底、半导体器件及它们的制造方法
JP6137197B2 (ja) * 2012-12-17 2017-05-31 三菱化学株式会社 窒化ガリウム基板、および、窒化物半導体結晶の製造方法
JP2014157979A (ja) * 2013-02-18 2014-08-28 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
JP6146041B2 (ja) * 2013-02-18 2017-06-14 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板および積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
WO2014125688A1 (ja) * 2013-02-18 2014-08-21 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
JP2014157983A (ja) * 2013-02-18 2014-08-28 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
US9048091B2 (en) * 2013-03-25 2015-06-02 Infineon Technologies Austria Ag Method and substrate for thick III-N epitaxy
DE102013109079A1 (de) * 2013-08-22 2015-02-26 Osram Opto Semiconductors Gmbh Verfahren zum Durchtrennen von Substraten und Halbleiterchip
WO2015053127A1 (ja) * 2013-10-10 2015-04-16 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
KR102188495B1 (ko) 2014-01-21 2020-12-08 삼성전자주식회사 반도체 발광소자의 제조 방법
JP6337686B2 (ja) * 2014-08-21 2018-06-06 三菱ケミカル株式会社 ＧａＮ基板およびＧａＮ基板の製造方法
JP2016058512A (ja) * 2014-09-09 2016-04-21 住友電気工業株式会社 エピ層付ＧａＮ膜複合基板およびその製造方法
JP6571389B2 (ja) * 2015-05-20 2019-09-04 シャープ株式会社 窒化物半導体発光素子およびその製造方法
EA201890167A1 (ru) 2015-07-13 2018-07-31 Крайонано Ас Светодиоды и фотодетекторы, сформированные из нанопроводников/нанопирамид
BR112018000612A2 (pt) 2015-07-13 2018-09-18 Crayonano As nanofios ou nanopirâmides cultivados sobre um substrato grafítico
KR20180053652A (ko) 2015-07-31 2018-05-23 크래요나노 에이에스 그라파이트 기판 상에 나노와이어 또는 나노피라미드를 성장시키는 방법
KR20170099025A (ko) 2016-02-22 2017-08-31 삼성디스플레이 주식회사 디스플레이 장치
WO2018055838A1 (ja) * 2016-09-23 2018-03-29 株式会社テンシックス 半導体素子の製造方法及び半導体基板
GB201705755D0 (en) 2017-04-10 2017-05-24 Norwegian Univ Of Science And Tech (Ntnu) Nanostructure
CN108550666A (zh) * 2018-05-02 2018-09-18 天津三安光电有限公司 倒装四元系发光二极管外延结构、倒装四元系发光二极管及其生长方法
KR102590229B1 (ko) * 2018-10-15 2023-10-17 삼성전자주식회사 Led 소자 및 led 소자의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006116030A2 (en) * 2005-04-21 2006-11-02 Aonex Technologies, Inc. Bonded intermediate substrate and method of making same
CN1964090A (zh) * 2005-11-08 2007-05-16 夏普株式会社 氮化物基半导体器件及其制造方法
WO2010033910A1 (en) * 2008-09-19 2010-03-25 Lumenz Llc Thin light-emitting devices and fabrication methods
JP2010232263A (ja) * 2009-03-26 2010-10-14 Showa Denko Kk 発光ダイオード及びその製造方法、並びにランプ
US7839001B2 (en) * 2000-11-27 2010-11-23 S.O.I.Tec Silicon On Insulator Technologies Methods for making substrates and substrates formed therefrom

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19640594B4 (de) 1996-10-01 2016-08-04 Osram Gmbh Bauelement
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
JP3729065B2 (ja) * 2000-12-05 2005-12-21 日立電線株式会社 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ
DE60336543D1 (de) 2003-05-27 2011-05-12 Soitec Silicon On Insulator Verfahren zur Herstellung einer heteroepitaktischen Mikrostruktur
TWI240434B (en) * 2003-06-24 2005-09-21 Osram Opto Semiconductors Gmbh Method to produce semiconductor-chips
DE102004062290A1 (de) * 2004-12-23 2006-07-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterchips
JP2008277409A (ja) * 2007-04-26 2008-11-13 Matsushita Electric Ind Co Ltd 半導体発光装置の製造方法
JP5228442B2 (ja) * 2007-10-29 2013-07-03 三菱化学株式会社 集積型発光源およびその製造方法
JP2010056457A (ja) * 2008-08-29 2010-03-11 Kyocera Corp 発光素子アレイの製造方法
JP2011007597A (ja) * 2009-06-25 2011-01-13 Kyocera Corp プローブカードを構成するプローブカード用基板およびプローブカード用積層体ならびにこのプローブカード用積層体を用いたプローブカード
US8697564B2 (en) * 2010-11-16 2014-04-15 Sumitomo Electric Industries, Ltd. Method of manufacturing GaN-based film
CN103180494A (zh) * 2011-10-07 2013-06-26 住友电气工业株式会社 GaN基膜的制造方法及为此使用的复合衬底

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7839001B2 (en) * 2000-11-27 2010-11-23 S.O.I.Tec Silicon On Insulator Technologies Methods for making substrates and substrates formed therefrom
WO2006116030A2 (en) * 2005-04-21 2006-11-02 Aonex Technologies, Inc. Bonded intermediate substrate and method of making same
CN1964090A (zh) * 2005-11-08 2007-05-16 夏普株式会社 氮化物基半导体器件及其制造方法
WO2010033910A1 (en) * 2008-09-19 2010-03-25 Lumenz Llc Thin light-emitting devices and fabrication methods
JP2010232263A (ja) * 2009-03-26 2010-10-14 Showa Denko Kk 発光ダイオード及びその製造方法、並びにランプ

Also Published As

Publication number Publication date
JP2012230969A (ja) 2012-11-22
KR20130029455A (ko) 2013-03-22
EP2704217A1 (en) 2014-03-05
US20130137220A1 (en) 2013-05-30
KR20150003359A (ko) 2015-01-08
EP2704217A4 (en) 2014-10-29
US8633087B2 (en) 2014-01-21
WO2012147436A1 (ja) 2012-11-01
WO2012147436A9 (ja) 2013-05-10
TW201248696A (en) 2012-12-01

Similar Documents

Publication Publication Date Title
CN103140946A (zh) 制造GaN基半导体器件的方法
TWI781132B (zh) 用於功率裝置之氮化鎵磊晶結構
US9685513B2 (en) Semiconductor structure or device integrated with diamond
US8884306B2 (en) Semiconductor device and method for manufacturing the same
JP5734190B2 (ja) 複合基板上に成長された半導体発光デバイス
KR100905977B1 (ko) 광전자 적용 기판 제조방법
US20090078943A1 (en) Nitride semiconductor device and manufacturing method thereof
US8674405B1 (en) Gallium—nitride-on-diamond wafers and devices, and methods of manufacture
KR101422300B1 (ko) 복합 기판 및 이를 위한 제조 방법
US20110101413A1 (en) Semiconductor device and method of manufacturing the same
US8633508B2 (en) Semiconductor element and a production method therefor
US20190334015A1 (en) Vertical gallium nitride schottky diode
CN110291645B (zh) 用于垂直型功率器件的方法和系统
WO2014171439A1 (ja) はんだ付半導体デバイス、実装はんだ付半導体デバイス、ならびにはんだ付半導体デバイスの製造方法および実装方法
JP6017035B2 (ja) 金属拡散を防止する保護層付きの複合基板
JP2014175335A (ja) 複合積層基板およびｉｉｉ族窒化物半導体デバイスの製造方法
US8552465B2 (en) Method for reducing stress in epitaxial growth

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130605