KR102188495B1 - 반도체 발광소자의 제조 방법 - Google Patents

반도체 발광소자의 제조 방법 Download PDF

Info

Publication number
KR102188495B1
KR102188495B1 KR1020140007116A KR20140007116A KR102188495B1 KR 102188495 B1 KR102188495 B1 KR 102188495B1 KR 1020140007116 A KR1020140007116 A KR 1020140007116A KR 20140007116 A KR20140007116 A KR 20140007116A KR 102188495 B1 KR102188495 B1 KR 102188495B1
Authority
KR
South Korea
Prior art keywords
light emitting
substrate
layer
emitting structure
semiconductor
Prior art date
Application number
KR1020140007116A
Other languages
English (en)
Other versions
KR20150086913A (ko
Inventor
김범준
최승우
김성태
박영민
심은덕
이성표
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140007116A priority Critical patent/KR102188495B1/ko
Priority to US14/490,438 priority patent/US9318647B2/en
Publication of KR20150086913A publication Critical patent/KR20150086913A/ko
Application granted granted Critical
Publication of KR102188495B1 publication Critical patent/KR102188495B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound

Abstract

본 발명은 반도체 발광소자의 제조 방법에 관한 것으로서, 본 발명의 일 측면은, 제1 기판 상에 활성층을 포함한 발광구조층을 형성하는 단계, 상온보다 높은 온도에서 활성층과 다른 열팽창계수를 가지는 제2 기판을 접합하는 단계, 상온보다 높은 온도에서 제1 기판을 분리하는 단계 및 상온으로 냉각하는 단계를 포함하는 반도체 발광소자의 제조 방법을 제공한다.

Description

반도체 발광소자의 제조 방법{Manufacturing Method of Semiconductor Light Emitting Devices}
본 발명은 반도체 발광소자의 제조 방법에 관한 것이다.
일반적으로 질화물 반도체 발광소자를 제조하는 경우, 사파이어 기판 상에 발광구조층을 형성하게 되는데 사파이어 기판은 전기적으로 부도체이며 열전도 특성이 좋지 않아 고출력, 고휘도 발광소자를 제조하는데 한계가 있다. 이 때문에 사파이어와 같은 성장기판 상에 발광구조층을 형성한 후에 지지기판을 접합하고, 성장기판을 제거하는 구조가 채용되고 있다. 성장기판을 제거하기 위하여 레이저나 화학적 리프트 오프(lift-off) 공정이 널리 이용되고 있다.
한편, 성장기판 상에 발광구조층을 형성하면 발광구조층과 성장기판과의 격자상수 및 열팽창계수 차이로 인해 성장기판 및 발광구조층에 응력이 발생하여 반도체 발광소자의 발광효율에 영향을 줄 수 있다.
본 발명의 일 목적은 발광효율을 향상시킬 수 있는 반도체 발광소자 제조 방법을 제공하는 것이다.
다만, 본 발명의 목적은 이에만 제한되는 것은 아니며, 명시적으로 언급하지 않더라도 아래에서 설명하는 과제의 해결 수단이나 실시예로부터 파악될 수 있는 목적이나 효과도 이에 포함된다고 할 것이다.
상기 기술적 과제를 실현하기 위해서, 본 발명의 일 측면은,
제1 기판 상에 활성층을 포함한 발광구조층을 형성하는 단계, 상온보다 높은 제1 온도에서 활성층과 다른 열팽창계수를 가지는 제2 기판을 접합하는 단계, 상온보다 높은 제2 온도에서 제1 기판을 분리하는 단계 및 상온으로 냉각하는 단계를 포함하고, 상기 제2 기판의 열팽창계수는 상기 활성층의 열팽창계수와 다른 것을 특징으로 하는 반도체 발광소자의 제조방법을 제공한다.
본 발명의 일 실시예에서, 상기 발광구조층을 형성하는 단계에서 상기 활성층 내에 압축 또는 인장 응력이 발생하고, 상기 활성층 내의 압축 또는 인장 응력은 상기 발광구조층을 상온으로 냉각하는 단계에서 완화될 수 있다.
본 발명의 일 실시예에서, 상기 활성층은 압축 응력을 가지고, 상기 제2 기판의 열팽창계수는 상기 활성층의 열팽창계수보다 작을 수 있다.
본 발명의 일 실시예에서, 상기 제2 기판은 Si, SiC, AlN, GaP, InP 또는 Graphite로 구성되는 그룹으로부터 선택된 어느 하나의 재료일 수 있다.
본 발명의 일 실시예에서, 상기 제1 기판은 사파이어 기판이고 상기 활성층을 포함하는 발광구조층은 Ⅲ-V족 질화물 반도체 물질일 수 있다.
본 발명의 일 실시예에서, 상기 활성층은 인장 응력을 가지고, 상기 제2 기판의 열팽창계수는 상기 활성영역의 열팽창계수보다 클 수 있다.
본 발명의 일 실시예에서, 상기 제2 온도는 상기 제1 온도와 동일하거나 낮을 수 있다.
본 발명의 일 실시예에서, 상기 활성층과 상기 제2 기판의 열팽창계수의 차이는 0.5×10-6/K 내지 3.0×10-6/K의 범위에 있을 수 있다.
본 발명의 일 실시예에서, 상기 제2 기판을 상기 발광구조층에 접합하는 단계는 본딩 금속의 공융 접합을 통해 이루어질 수 있다.
본 발명의 일 실시예에서, 상기 본딩 금속은 융점이 200℃이상인 금 합금일 수 있다.
본 발명의 일 실시예에서, 상기 제1 기판을 분리하는 단계는 레이저 리프트 오프 방법에 의해 이루어질 수 있다.
본 발명의 일 실시예에서, 상기 제2 기판은 상기 발광구조층보다 두꺼울 수 있다.
본 발명의 일 실시예에서, 상기 제1 기판이 제거된 상기 발광구조층 표면에 전극을 형성하는 단계를 더 포함할 수 있다.
본 발명에 따르면, 활성층과 열팽창계수가 다른 제2 기판을 상온보다 높은 온도에서 접합한 후 제1 기판을 분리하고, 상온으로 냉각되는 과정에서 활성층에 걸려 있는 응력이 완화되며, 나아가 발광소자의 발광효율(내부양자효율)이 증가할 수 있다.
다만, 본 발명으로부터 얻을 수 있는 효과는 이에만 제한되는 것은 아니며, 명시적으로 언급하지 않더라도 아래에서 설명하는 과제의 해결 수단이나 실시예로부터 파악될 수 있는 목적이나 효과도 이에 포함된다고 할 것이다.
도 1 내지 4는 본 발명의 일 실시예에 따른 반도체 발광소자의 제조 방법을 설명하기 위한 개략적으로 나타낸 공정 단면도이다.
도 5는 본 발명의 일 실시예에 따른 반도체 발광소자의 제조 공정을 설명하기 위한 공정 순서도이다.
도 6a 내지 6c는 발명의 일 실시예에 따른 반도체 발광소자의 제조 방법을 설명하기 위한 개략적으로 나타낸 공정 단면도이다.
도 7은 본 발명의 일 실시예에 따른 반도체 발광소자의 특성을 설명하기 위한 그래프이다.
도 8 및 도 9는 본 발명의 일 실시예에 따른 반도체 발광소자를 패키지에 적용한 예를 나타낸다.
도 10 및 도 11는 본 발명의 일 실시예에 따른 반도체 발광소자를 백라이트 유닛에 적용한 예를 나타낸다.
도 12는 본 발명의 실시예에 의한 반도체 발광소자를 조명 장치에 적용한 예를 나타낸다.
도 13은 본 발명의 실시예에 의한 반도체 발광소자를 헤드 램프에 적용한 예를 나타낸다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다.
본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시예로 한정되는 것은 아니다. 또한, 본 발명의 실시예는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도 1 내지 4는 본 발명의 일 실시예에 따른 반도체 발광소자의 제조 방법을 개략적으로 나타낸 공정 단면도이다.
도 5는 본 발명의 일 실시예에 따른 반도체 발광소자의 제조 공정을 설명하기 위한 공정 순서도이다.
도 1 및 도 5를 참조하면, 본 실시예에 따른 반도체 발광소자의 제조방법은, 제1 기판(10) 상에 발광구조층을 형성하는 단계(S1)를 포함할 수 있다. 여기서, 발광구조층이라 함은 빛을 발광하는 활성층(22)과 그 상하에 배치된 제1 및 제2 반도체층(21, 23)을 포함하는 구조물이다.
제1 기판(10)은 발광구조층(20)를 성장시키기 위한 성장용 기판으로 이용되며, 사파이어 기판이 대표적으로 이용될 수 있다. 사파이어 기판은 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 및 a축 방향의 격자상수가 각각 13.001Å 및 4.758Å이며, C(0001)면, A(1120)면, R(1102)면 등을 갖는다. 이 경우, 상기 C면은 비교적 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 질화물 반도체를 성장하기 위한 기판으로 유용하게 사용된다. 물론, 경우에 따라서는 SiC, GaN, ZnO, MgAl2O4, MgO, LiAlO2 및 LiGaO2 등으로 이루어진 기판도 사용이 가능하다.
발광구조층(20)의 구조를 설명하면, 제1 및 제2 반도체층(21, 23)과 이들 사이에 배치된 활성층(22)은 Ⅲ-Ⅴ질화물 반도체, 예컨대, AlxInyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성을 갖는 물질로 이루어질 수 있으며, 다만, 이와 다르게 AlInGaP, AlInGaAs 계 물질 등으로 이루어질 수도 있다. 또한, 반드시 이에 제한되는 것은 아니지만, 제1 및 제2 반도체층(21, 23)은 각각 n형 및 p형 불순물로 도핑될 수 있다. 제1 및 제2 반도체층(21, 23) 사이에 배치된 활성층(102)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출하며, 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조를 가질 수 있다. 상기 제1 및 제2 반도체층(21, 23)과 활성층(22)은 유기 금속 화학 증착(Metal Organic Chemical Vapor Deposition, MOCVD), 수소화 기상 에피택시(Hydride Vapor Phase Epitaxy, HVPE), 분자선 에피탁시(Molecular Beam Epitaxy, MBE) 등과 같이 당 기술 분야에서 공지된 공정을 이용하여 성장될 수 있다. 또한, 도시하지는 않았으나, 제1 기판(10) 상에 제1 반도체층(21)을 형성하기 전에 제1 반도체층의 결정성을 향상시키기 위한 다양한 구조(결정, 비정질 등)의 버퍼층을 형성할 수도 있으며, 예컨대, 언도프(undoped) GaN층 등이 이에 해당할 수 있다.
일반적으로 성장기판인 제1 기판(10) 상에 1000℃ 정도의 고온에서 발광구조층(20)을 성장시키고 상온으로 냉각시키는 경우, 제1 기판(10)과 발광구조층(20) 간의 격자상수 및 열팽창계수 차이로 인해 발광구조층(20)에 응력이 발생하게 된다. 즉, 제1 기판(10)의 열팽창계수가 발광구조층(20)의 열팽창계수보다 큰 경우에 발광구조층(20)에 압축응력이 발생할 수 있으며, 이와 달리, 제1 기판(10)의 열팽창계수가 발광구조층(20)의 열팽창계수보다 작은 경우에는 발광구조층(20)에 인장응력이 발생할 수 있다.
본 발명의 일 실시예에서, 예를 들어, 사파이어 기판인 제1 기판(10) 상에 GaN계의 제1 및 제2 반도체층(21, 23)과 InGaN을 포함하는 활성층(22)으로 구성되는 발광구조층(20)을 약 800~1200℃ 정도의 고온에서 성장시키고 상온으로 냉각하는 경우, 제1 기판(10)의 열팽창계수가 발광구조층(20)의 열팽창계수보다 크기 때문에 활성층(22)을 포함한 발광구조층(20)에 압축응력이 발생할 수 있다. 또한, 양자우물구조로 이루어진 활성층(22)을 구성하는 InGaN층은 제1 및 제2 반도체층(21, 23)의 GaN층과의 격자상수 차이로 인해 압축응력이 부가적으로 더 발생하게 되며, 이러한 압축응력은 양자우물구조 내에 압전분극을 형성하여 에너지 밴드구조의 변형과 내부양자효율 저하 원인으로 작용할 수 있다.
참고적으로 사파이어의 열팽창계수는 약 7.5×10-6/K이고 GaN계 반도체의 열팽창계수는 약 5.6×10-6/K이다. GaN의 격자상수는 3.189Å(a축) 및 5.185 Å(c축)이고, InGaN의 경우 In의 함량이 늘어남에 따라 격자상수는 증가한다.
다음으로, 상기 발광구조층(20) 상에 반사금속층(30)을 형성할 수 있으며, 반사금속층(30)은 제2 반도체층(23)과 전기적으로 오믹 특성을 보이는 물질로서 높은 반사율을 갖는 금속으로 이루어질 수 있으며, 이러한 기능을 고려하여 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함하여 형성할 수 있다. 반사금속층(30)은 이러한 금속을 스퍼터링(sputtering) 등의 증착 공정을 통해 형성할 수 있으며, 다만, 본 실시예에서, 반사금속층(30)은 반드시 필요한 요소라기보다는 이용 시 더욱 유익한 효과를 제공하는 것으로서, 경우에 따라 제외될 수도 있다 할 것이다.
다음으로, 도 2a, 도 2b 및 도 5를 참조하면, 제2 기판(50)과 발광구조층(20)을 접합하는 공정(S2)을 수행할 수 있다.
제2 기판(50)은 후속하는 제1 기판(10)의 제거 등의 공정에서 상기 발광구조층(20)을 지지하는 지지체의 역할을 수행할 수 있다. 또한, 제2 기판(50)이 도전성 물질로 이루어질 경우, 외부 전원과 연결되어 제2 반도체층(23)에 전기 신호를 인가하는 기능을 수행할 수 있다.
상술한 바와 같이, 본 발명의 일 실시예에서, 예를 들어, 사파이어 기판인 제1 기판(10) 상에 GaN계 반도체 물질로 이루어진 발광구조층(20)을 형성한 경우 발광구조층(20), 특히, 발광부인 활성층(22)에 발생한 압축응력으로 인해 발광소자의 발광효율, 구체적으로는 내부양자효율이 저하될 수 있다. 따라서, 하기에 상술한 후속의 냉각과정에서 이러한 응력을 완화시키기 위하여, 활성층(22)에 인장응력을 유발할 수 있도록 제2 기판(50)은 활성층(22)의 열팽창계수보다 작은 열팽창계수를 가지는 물질로 선택될 수 있다.
이러한 점들을 고려하여, 도전성을 가지는 제2 기판(50)은 Si, SiC, GaP, InP, AlN, graphite 중 어느 하나의 물질로 이루어질 수 있다. 이들의 열팽창계수는 각각 3.59×10-6/K, 4.2×10-6/K, 4.65×10-6/K, 4.6×10-6/K, 4.15×10-6/K, 3.0×10-6/K 이다. 또한, 제2 기판(50)의 두께는 활성층을 포함한 발광구조층(20)에 인장응력을 유발하기 위해 발광구조층(20)보다 충분히 두꺼운 것이 바람직하다.
이와 달리 발광구조층(20)에 인장응력이 걸리는 경우에는 제2 기판(50)은 이러한 인장응력을 완화시키기 위해 활성층(22)보다 열팽창계수가 더 큰 물질로 이루어질 수 있다.
제2 기판(50)의 접합 공정을 구체적으로 설명하면, 먼저 도 2a에 도시된 것과 같이, 반사금속층(30) 상에 제1 접합재료층(40a)을 형성하며, 제2 기판(50)에는 제2 접합재료층(40b)을 형성할 수 있다. 상기 제1 및 제2 접합재료층(40a, 40b)은 전자빔 증착법, 화학적 또는 물리적 기상 증착법 등을 통해 형성시킬 수 있다. 실시예에 따라 발광구조층(20) 상에 바로 제1 접합재료층(40a)이 형성될 수 있다. 또한, 도시하지는 않았으나, 제2 기판(50)과 제2 접합재료층(40b) 사이에는 금속 물질의 확산을 방지하기 위한 확산장벽층이 더 포함될 수도 있다.
다음으로, 도 2b와 같이, 서로 대향하는 제1 및 제2 접합재료층(40a, 40b)을 상온보다 높은 제1 온도에서 용융시켜 접합층(40)을 형성시킴으로써 제2 기판(50)을 발광구조층(20)에 접합시킬 수 있다. 이때, 접합이 용이하게 이루어지도록 하기 위해 압력이 가해질 수 있다.
종래에는 접합 후 상온으로 냉각 과정에서의 기판의 휨이나 뒤틀림을 최소화하기 위해 비교적 낮은 공융온도를 가지는 본딩 금속를 사용하였으나, 본 발명의 일 실시예에서는 상대적으로 높은 200℃이상의 공융(eutectic) 온도를 갖는 합금을 본딩금속으로 사용할 수 있다.
제2 기판 접합온도인 제1 온도가 높으면 하기 상술하는 제1 기판(10)의 분리 단계에서의 제2 온도도 높아질 수 있고, 그에 따라 분리 후 상온으로 냉각되는 과정에서 제2 기판(50)과 활성층(22)간의 열팽창계수 차이로 인한 응력 완화효과가 증가될 수 있기 때문이다. 따라서, 접합층(40)으로는 AuSn 합금(공융온도: 약 280℃), AuGe 합금(공융온도: 약 350℃) 또는 AuSi 합금(공융온도: 약 380℃) 등이 사용될 수 있다. 상대적으로 높은 제1 온도에서 접합이 이루어지므로 부가적으로 이후의 발광 소자의 고온 열처리를 수행할 수 있기 때문에 발광소자의 품질 및 동작 안정성을 향상시킬 수 있다.
다음으로, 도 3 및 도 5를 참조하면, 질화물 반도체층의 성장에 사용된 제1 기판(10)을 레이저 리프트 오프(laser lift-off) 방식으로 발광구조층(20)으로부터 분리하는 공정(S3)을 수행할 수 있다.
제1 기판(10) 쪽에서 레이저를 조사하면 제1 기판(10)이 투광성 기판이므로, 제1 기판(10)과 제1 반도체층(21)의 계면에서 흡수된 에너지에 의해 계면의 제1 반도체층(21)이 분해되어 제1 기판(10)이 분리된다. 도면에는 구체적으로 도시되지 않았지만, 제1 기판(10)과 제1 반도체층(21) 사이에 버퍼층이 형성되어 있는 경우에는 버퍼층이 분해되어 제1 기판(10)이 분리될 수 있다.
제1 기판(10)을 분리하는 과정은 상온보다 높은 제2 온도에서 이루어지며, 제2 온도는 접합층의 공융 합금에 따라 달라질 수 있으며, 제1 온도보다 낮거나 같은 온도일 수 있다. 본 발명의 일 실시예에서는, 접합층(40)이 AuSn인 경우에 250~280℃의 제2 온도에서 제1 기판(10)을 분리하는 공정이 이루어 질 수 있다.
다음으로, 도 5 를 참조하면, 제1 기판(10)이 제거된 후 제2 기판(50) 및 발광구조물(20)이 상온으로 냉각되는 과정(S4)이 수행될 수 있다.
활성층(22)을 포함한 발광구조층(20) 및 제2 기판(50)은 접합된 상태로 상기 제2 온도에서 상온으로 냉각되는 동안 수축을 하게 되는데, 이때 제2 기판(50)과 발광구조층(20)의 열팽창계수 차이로 인해 발광구조층(20)에 열응력이 발생하게 되고 이로 인해 기존의 활성층(22)의 응력은 완화가 될 수 있다.
본 발명의 일 실시예에서는, 활성층(22)보다 열팽창계수가 더 작은 Si 기판을 제2 기판(50)으로 접합하고 상기 제2온도에서 제1 기판(10)을 분리한 후 상온으로 냉각하는 단계에서 제2 기판(50)은 활성층(22)보다 수축이 덜 일어나게 되므로 활성층(22)에 인장응력을 유발하게 되어 기존의 활성층(22)의 압축응력이 완화될 수 있다.
다음으로, 도 4를 참조하면, 제1 기판(10)이 제거되어 노출된 제1 반도체층(21) 상에 제1 전극(60)을 형성할 수 있다.
제1 전극(60)은 외부 전원과 연결되어 제1 반도체층(21)에 전기 신호를 인가하는 기능을 수행하며, 당 기술 분야에서 공지된 전기전도성 물질, 예컨대, Ag, Al, Ni, Cr 등의 물질 중 하나 이상을 스퍼터링(sputtering) 등의 공정으로 형성할 수 있다.
도 6a 내지 6c는 발명의 일 실시예에 따른 반도체 발광소자의 제조 방법을 설명하기 위한 개략적으로 나타낸 공정 단면도이다.
도 6a를 참조하면, 제1 반도체층(21)과 제2 기판(50)을 전기적으로 연결하는도전성 비아를 형성할 수 있다.
먼저, 도 1을 참조하여 상술한 실시예에서와 같은 방법에 의해, 제1 반도체층(21), 활성층(22), 제2 반도체층(23) 및 반사금속층(30)을 형성할 수 있다. 다음으로, 상기 반사금속층(30), 제2 반도체층(23) 및 활성층(22)을 관통하는 도전성 비아(70)를 형성할 수 있다. 도전성 비아(70) 에 의하여 제1 반도체층(21)은 제2 기판(50)과 전기적으로 연결될 수 있으며, 접촉 저항이 낮아지도록 도전성 비아(70)의 개수, 형상, 피치 등이 적절히 조절될 수 있다.
전기적 절연을 위하여 도전성 비아(70) 주변 및 반사금속층(30) 상에는 절연층(71)이 형성되며, 절연층(71)은 전기 절연성을 갖는 물질이라면 채용 가능하지만, 빛을 최소한으로 흡수하는 것이 바람직하므로, 예컨대, SiO2, SiOxNy,SixNy 등의 실리콘 산화물이나 실리콘 질화물을 이용할 수 있다.
다음으로 도 6b를 참조하면, 제2 기판(50)을 접촉층(40)을 사용하여 도전성 비아(70) 및 절연층(71) 상에 접합할 수 있다.
도 2a 및 2b를 참조하여 상술한 본 발명의 일 실시예에서와 같은 방법에 의해, 제1 온도에서 공융 접합에 의해 제2 기판(50)이 도전성 비아(70) 및 절연층(71) 상에 접합될 수 있다.
다음으로 도 6c를 참조하면, 제1 기판(10)을 분리하고 발광구조층(20)의 일부를 제거한 후 제2 전극(80)을 형성할 수 있다.
도 3 및 도5를 참조하여 상술한 바와 같이, 제2 온도에서 레이저 리프트 오프 방식을 통해 제1 기판(10)을 분리하는 단계(S3) 및 상온으로 냉각되는 단계(S4)가 수행될 수 있다. 제2 반도체층(23)에 전기 신호를 인가하기 위하여 반사금속층(30)의 표면 일부가 노출되도록 발광구조층(20)의 일부가 제거되고, 노출된 반사금속층(30)에 제2 전극(80)이 형성될 수 있다. 이러한 전극 연결 방식에 의할 경우, 제1 반도체층(21) 표면에 전극이 형성되지 아니하므로 광 추출 효율이 향상될 수 있다.
도 7은 본 발명의 일 실시예에 따른 반도체 발광소자의 특성을 설명하기 위한 그래프이다.
도 7을 도 4와 함께 참조하면, 본 발명의 일 실시예에서 사파이어 기판인 제1 기판(10)에 GaN계 질화물 반도체로 이루어진 발광구조층(20)을 형성한 경우에 압축응력이 발생할 수 있다.
이 경우 본 발명의 일 실시예에 따라, 제2 기판(50)으로서 활성층(22)보다 열팽창계수가 작은 Si 기판을 AuSn의 접합층(40)을 이용해 300℃의 제1 온도에서 접합하고 280~300℃의 제2 온도에서 레이저 리프트 오프 방식으로 제1 기판(10)을 분리한 후 상온으로 냉각하는 단계를 수행하였다. 또한, 비교예로서, 제2 기판(50)으로 활성층(22)과 열팽창계수가 비슷한 SiAl 기판을 AuSn의 접합층(40)을 이용해 접합하고 상온으로 냉각한 후 레이저 리프트 오프 방식으로 제1 기판(10)을 제거하는 공정 단계들을 수행하였다.
이를 비교하면, 본 발명의 일 실시예인 제2 기판(50)으로서 Si 기판을 사용한 경우, 제조된 반도체 발광소자의 내부양자효율이 SiAl 기판을 사용한 경우(비교예)보다 2%이상 향상되는 것을 확인하였다. 또한, 발광구조층(20)을 이루는 GaN의 a-축의 격자상수는 비교예보다 제2 기판(50)으로서 Si 기판을 사용한 경우에서 더 증가하고, c-축의 격자상수는 Si 기판을 사용한 경우에서 더 감소함이 관찰되었다. 이는 제2 기판(50)으로서 Si 기판을 사용한 경우 활성층(22)을 포함한 발광구조층(20) 내의 압축응력이 더욱 완화될 수 있음을 나타내는 것이다.
도 8 및 도 9는 본 발명의 일 실시예에 따른 반도체 발광소자를 패키지에 적용한 예를 나타낸다.
도 8을 참조하면, 반도체 발광소자 패키지(1000)는 반도체 발광소자(1001), 패키지 본체(1002) 및 한 쌍의 리드 프레임(1003)을 포함하며, 반도체 발광소자(1001)는 리드 프레임(1003)에 실장되어 와이어(W) 및 제2 기판(50)(도 4 참조)를 통하여 리드 프레임(1003)과 전기적으로 연결될 수 있다. 실시예에 따라, 반도체 발광소자(1001)는 리드 프레임(1003) 아닌 다른 영역, 예컨대, 패키지 본체(1002)에 실장될 수도 있을 것이다. 또한, 패키지 본체(1002)는 빛의 반사 효율이 향상되도록 컵 형상을 가질 수 있으며, 이러한 반사컵에는 반도체 발광소자(1001)와 와이어(W) 등을 봉지하도록 투광성 물질로 이루어진 봉지체(1005)가 형성될 수 있다. 본 실시예에서, 반도체 발광소자 패키지(1000)는 도 1 내지 4의 반도체 발광소자의 제조 방법에 의해 제조된 반도체 발광소자를 포함하는 것으로 도시되었으며, 실시예에 따라 도 6a 내지 6c의 반도체 발광소자 제조방법에 의해 제조된 반도체 발광소자를 포함할 수 있다.
도 9를 참조하면, 반도체 발광소자 패키지(2000)는 반도체 발광소자(2001), 실장 기판(2010) 및 봉지체(2003)를 포함한다. 반도체 발광소자(2001)는 실장 기판(2010)에 실장되어 와이어(W) 및 제2 기판(50)(도 4 참조)을 통하여 실장 기판(2010)과 전기적으로 연결될 수 있으며, 본 실시예에 있어서, 제2 기판(50)은 도전성 기판일 수 있다.
실장 기판(2010)은 기판 본체(2011), 상면 전극(2013) 및 하면 전극(2014)을 구비할 수 있다. 또한, 실장 기판(2010)은 상면 전극(2013)과 하면 전극(2014)을 연결하는 관통 전극(2012)을 포함할 수 있다. 실장 기판(2010)은 PCB, MCPCB, MPCB, FPCB 등의 기판으로 제공될 수 있으며, 실장 기판(2010)의 구조는 다양한 형태로 응용될 수 있다.
봉지체(2003)는 상면이 볼록한 돔 형상의 렌즈 구조로 형성될 수 있지만, 실시예에 따라, 표면을 볼록 또는 오목한 형상의 렌즈 구조로 형성함으로써 봉지체(2003) 상면을 통해 방출되는 빛의 지향각을 조절하는 것이 가능하다.
본 실시예에서, 반도체 발광소자 패키지(2000)는 도 1 내지 4의 반도체 발광소자의 제조 방법에 의해 제조된 반도체 발광소자를 포함하는 것으로 도시되었으며, 실시예에 따라 도 6a 내지 6c의 반도체 발광소자 제조방법에 의해 제조된 반도체 발광소자를 포함할 수 있다.
도 10 및 도 11는 본 발명의 일 실시예에 따른 반도체 발광소자를 백라이트 유닛에 적용한 예를 나타낸다.
도 10을 참조하면, 백라이트 유닛(3000)은 기판(3002) 상에 광원(3001)이 실장되며, 그 상부에 배치된 하나 이상의 광학 시트(3003)를 구비한다. 광원(3001)은 도 8 및 도 9를 참조하여 상술한 구조 또는 이와 유사한 구조를 갖는 반도체 발광소자 패키지를 이용할 수 있으며, 또한, 반도체 발광소자를 직접 기판(3002)에 실장(소위 COB 타입)하여 이용할 수도 있다.
도 10의 백라이트 유닛(3000)에서 광원(3001)은 액정표시장치가 배치된 상부를 향하여 빛을 방사하는 것과 달리, 도 11에 도시된 다른 예의 백라이트 유닛(4000)은 기판(4002) 위에 실장된 광원(4001)이 측 방향으로 빛을 방사하며, 이렇게 방시된 빛은 도광판(4003)에 입사되어 면광원의 형태로 전환될 수 있다. 도광판(4003)을 거친 빛은 상부로 방출되며, 광 추출 효율을 향상시키기 위하여 도광판(4003)의 하면에는 반사층(4004)이 배치될 수 있다.
도 12는 본 발명의 실시예에 의한 반도체 발광소자를 조명 장치에 적용한 예를 나타낸다.
도 12의 분해사시도를 참조하면, 조명장치(5000)는 일 예로서 벌브형 램프로 도시되어 있으며, 발광모듈(5003)과 구동부(5008)와 외부접속부(5010)를 포함한다. 또한, 외부 및 내부 하우징(5006, 5009)과 커버부(5007)와 같은 외형구조물을 추가적으로 포함할 수 있다. 발광모듈(5003)은 도 1 내지 도 4, 도 6a 내지 도 6c 중 적어도 하나의 반도체 발광소자 제조 방법에 의해 제조된 도 1의 반도체 발광소자와 동일하거나 유사한 구조를 가지는 반도체 발광소자(5001)와 그 반도체 발광소자(5001)가 탑재된 회로기판(5002)을 포함할 수 있다. 본 실시예에서는, 1개의 반도체 발광소자(5001)가 회로기판(5002) 상에 실장된 형태로 예시되어 있으나, 필요에 따라 복수 개로 장착될 수 있다. 또한, 반도체 발광소자(5001)가 직접 회로기판(5002)에 실장되지 않고, 패키지 형태로 제조된 후에 실장될 수도 있다.
외부 하우징(5006)은 열방출부로 작용할 수 있으며, 발광모듈(5003)과 직접 접촉되어 방열효과를 향상시키는 열방출판(5004) 및 조명장치(5000)의 측면을 둘러싸는 방열핀(5005)을 포함할 수 있다. 커버부(5007)는 발광모듈(5003) 상에 장착되며 볼록한 렌즈형상을 가질 수 있다. 구동부(5008)는 내부 하우징(5009)에 장착되어 소켓구조와 같은 외부접속부(5010)에 연결되어 외부 전원으로부터 전원을 제공받을 수 있다. 또한, 구동부(5008)는 발광모듈(5003)의 광원(5001)을 구동시킬 수 있는 적정한 전류원으로 변환시켜 제공하는 역할을 한다. 예를 들어, 이러한 구동부(5008)는 AC-DC 컨버터 또는 정류회로부품 등으로 구성될 수 있다.
또한, 도면에는 도시되지 않았으나, 조명장치(5000)는 통신 모듈을 더 포함 할 수도 있다.
도 13은 본 발명의 실시예에 의한 반도체 발광소자를 헤드 램프에 적용한 예를 나타낸다.
도 13을 참조하면, 차량용 라이트 등으로 이용되는 헤드 램프(6000)는 광원(6001), 반사부(6005), 렌즈 커버부(6004)를 포함하며, 렌즈 커버부(6004)는 중공형의 가이드(6003) 및 렌즈(6002)를 포함할 수 있다. 광원(6001)은 도 8 및 도 9 중 어느 하나의 반도체 발광소자 패키지를 적어도 하나 포함할 수 있다. 또한, 헤드 램프(6000)는 광원(6001)에서 발생된 열을 외부로 방출하는 방열부(6012)를 더 포함할 수 있으며, 방열부(6012)는 효과적인 방열이 수행되도록 히트싱크(6010)와 냉각팬(6011)을 포함할 수 있다. 또한, 헤드 램프(6000)는 방열부(6012) 및 반사부(6005)를 고정시켜 지지하는 하우징(6009)을 더 포함할 수 있으며, 하우징(6009)은 몸체부(6006) 및 일면에 방열부(6012)가 결합하여 장착되기 위한 중앙홀(6008)을 구비할 수 있다. 또한, 하우징(6009)은 상기 일면과 일체로 연결되어 직각방향으로 절곡되는 타면에 전방홀(6007)을 구비할 수 있다. 반사부(6005)는 하우징(6009)에 고정되어, 광원(6001)에서 발생된 빛이 반사되어 전방홀(6007)을 통과하여 외부로 출사되게 할 수 있다.
본 발명은 상술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정된다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이며, 이 또한 첨부된 청구범위에 기재된 기술적 사상에 속한다 할 것이다.
10: 제1 기판 20: 발광구조층
30: 반사금속층 40: 접합층
50: 제2 기판 60: 제1 전극
70: 도전성 비아 71: 절연층
80: 제2 전극

Claims (10)

  1. 제1 기판 상에 활성층을 포함하는 발광구조층을 형성하는 단계;
    상온보다 높은 제1 온도에서 상기 발광구조층에 제2 기판을 접합하는 단계;
    상온보다 높은 제2 온도에서 상기 발광구조층으로부터 상기 제1 기판을 분리하는 단계; 및
    상기 제2 기판 및 상기 발광구조층을 상온으로 냉각하는 단계를 포함하고,
    상기 발광구조층을 형성하는 단계에서 상기 활성층에 압축 응력이 인가되고, 상기 제2 기판은 상기 냉각하는 단계에서 상기 활성층에 인장 응력을 가하도록 상기 활성층보다 작은 열팽창계수를 가지는 것을 특징으로 하는 반도체 발광소자 제조 방법.


  2. 삭제
  3. 삭제
  4. 제1 항에 있어서,
    상기 제2 기판은 Si, SiC, AlN, GaP, InP 또는 Graphite로 구성되는 그룹으로부터 선택된 어느 하나의 재료인 것을 특징으로 하는 반도체 발광소자 제조 방법.
  5. 제1 항에 있어서,
    상기 제1 기판은 사파이어 기판이고,
    상기 활성층을 포함하는 발광구조층은 Ⅲ-Ⅴ족 질화물 반도체 물질을 포함하는 것을 특징으로 하는 반도체 발광소자 제조 방법.
  6. 제1 기판 상에 활성층을 포함하는 발광구조층을 형성하는 단계;
    상온보다 높은 제1 온도에서 상기 발광구조층에 제2 기판을 접합하는 단계;
    상온보다 높은 제2 온도에서 상기 발광구조층으로부터 상기 제1 기판을 분리하는 단계; 및
    상기 제2 기판 및 상기 발광구조층을 상온으로 냉각하는 단계를 포함하고,
    상기 발광구조층을 형성하는 단계에서 상기 활성층에 인장 응력이 인가되고, 상기 제2 기판은 상기 냉각하는 단계에서 상기 활성층에 압축 응력을 가하도록 상기 활성층보다 큰 열팽창계수를 가지는 것을 특징으로 하는 반도체 발광소자 제조 방법.
  7. 제1 항 또는 제6 항에 있어서,
    상기 제2 온도는 상기 제1 온도와 동일하거나 낮은 것을 특징으로 하는 반도체 발광소자 제조 방법.
  8. 제1 항 또는 제6 항에 있어서,
    상기 제2 기판을 상기 발광구조층에 접합하는 단계는 공융 온도가 200℃이상인 본딩 금속의 공융 접합에 의해 수행되고, 상기 제1 기판을 분리하는 단계는 레이저 리프트 오프 방법에 의해 수행되는 것을 특징으로 하는 반도체 발광소자 제조 방법.
  9. 제1 항 또는 제6 항에 있어서,
    상기 발광구조층은 상기 제2 기판과 접하는 면에 배치된 반사금속층을 형성하는 단계를 더 포함하는 반도체 발광소자 제조 방법.
  10. 제1 항 또는 제6 항에 있어서,
    상기 발광구조층은 제1 반도체층, 제2 반도체층을 더 포함하고,
    상기 제2 반도체층 및 상기 활성층을 관통하는 도전성 비아를 형성하는 단계;
    상기 제2 반도체층 상면에 전극을 형성하는 단계를 더 포함하는 반도체 발광소자 제조 방법.


KR1020140007116A 2014-01-21 2014-01-21 반도체 발광소자의 제조 방법 KR102188495B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140007116A KR102188495B1 (ko) 2014-01-21 2014-01-21 반도체 발광소자의 제조 방법
US14/490,438 US9318647B2 (en) 2014-01-21 2014-09-18 Method of manufacturing semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140007116A KR102188495B1 (ko) 2014-01-21 2014-01-21 반도체 발광소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20150086913A KR20150086913A (ko) 2015-07-29
KR102188495B1 true KR102188495B1 (ko) 2020-12-08

Family

ID=53545571

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140007116A KR102188495B1 (ko) 2014-01-21 2014-01-21 반도체 발광소자의 제조 방법

Country Status (2)

Country Link
US (1) US9318647B2 (ko)
KR (1) KR102188495B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102282141B1 (ko) * 2014-09-02 2021-07-28 삼성전자주식회사 반도체 발광소자
FR3027250B1 (fr) * 2014-10-17 2019-05-03 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de collage direct via des couches metalliques peu rugueuses
TWI581460B (zh) * 2015-09-04 2017-05-01 錼創科技股份有限公司 發光元件及其製作方法
JP6366799B1 (ja) * 2017-02-10 2018-08-01 ルーメンス カンパニー リミテッド マイクロｌｅｄモジュール及びその製造方法
US10546842B2 (en) * 2017-05-31 2020-01-28 Innolux Corporation Display device and method for forming the same
US10572747B2 (en) * 2017-05-31 2020-02-25 Innolux Corporation Display apparatus
FR3086201B1 (fr) * 2018-09-24 2020-12-25 Commissariat Energie Atomique Procede de decapage d’un substrat par transfert d’un film superficiel de polymere thermoplastique

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6372608B1 (en) 1996-08-27 2002-04-16 Seiko Epson Corporation Separating method, method for transferring thin film device, thin film device, thin film integrated circuit device, and liquid crystal display device manufactured by using the transferring method
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
WO2003019678A1 (fr) 2001-08-22 2003-03-06 Sony Corporation Element semiconducteur au nitrure et procede de production de cet element
US6531328B1 (en) * 2001-10-11 2003-03-11 Solidlite Corporation Packaging of light-emitting diode
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
KR101030068B1 (ko) 2002-07-08 2011-04-19 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7244965B2 (en) * 2002-09-04 2007-07-17 Cree Inc, Power surface mount light emitting die package
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
KR100907223B1 (ko) 2007-07-03 2009-07-10 한국광기술원 수직형 발광 다이오드 및 그의 제조방법
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
DE102008030584A1 (de) * 2008-06-27 2009-12-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelementes und optoelektronisches Bauelement
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
KR101543328B1 (ko) 2008-11-18 2015-08-11 삼성전자주식회사 발광 소자 및 발광 소자의 제조 방법
KR100999548B1 (ko) 2008-11-24 2010-12-08 고려대학교 산학협력단 수직구조를 갖는 반도체 발광소자 제조용 지지기판, 이를 이용한 수직구조를 갖는 반도체 발광소자 제조방법 및 수직구조를 갖는 반도체 발광소자
KR101078060B1 (ko) * 2009-08-26 2011-10-31 서울옵토디바이스주식회사 레이저 리프트 오프 기술을 사용하여 발광 다이오드를 제조하는 방법
CN102005517B (zh) * 2009-08-26 2013-09-18 首尔Opto仪器股份有限公司 利用激光剥离技术制造发光二极管的方法和激光剥离装置
JP2011049466A (ja) 2009-08-28 2011-03-10 Sharp Corp 窒化物系半導体素子の製造方法および窒化物系半導体素子
KR20110070521A (ko) 2009-12-18 2011-06-24 삼성엘이디 주식회사 질화물 반도체 제조방법 및 이에 의해 얻어진 질화물 반도체 발광소자
US20110177638A1 (en) * 2010-01-15 2011-07-21 Koninklijke Philips Electronics N.V. Semiconductor light emitting device with curvature control layer
JP2012033729A (ja) 2010-07-30 2012-02-16 Kyocera Corp 半導体層接合基板の製造方法および発光素子
JP2012089828A (ja) 2010-09-22 2012-05-10 Toshiba Corp 半導体装置の製造方法
KR20120045838A (ko) 2010-11-01 2012-05-09 삼성엘이디 주식회사 반도체 발광소자용 복합기판 및 이를 이용한 반도체 발광소자의 제조방법
JP2012230969A (ja) 2011-04-25 2012-11-22 Sumitomo Electric Ind Ltd ＧａＮ系半導体デバイスの製造方法
US8742396B2 (en) * 2012-01-13 2014-06-03 Dowa Electronics Materials Co., Ltd. III nitride epitaxial substrate and deep ultraviolet light emitting device using the same
KR101847941B1 (ko) 2012-02-08 2018-04-11 삼성전자주식회사 반도체 발광소자 및 그 제조방법

Also Published As

Publication number Publication date
US9318647B2 (en) 2016-04-19
US20150207026A1 (en) 2015-07-23
KR20150086913A (ko) 2015-07-29

Similar Documents

Publication Publication Date Title
KR102188495B1 (ko) 반도체 발광소자의 제조 방법
US9070835B2 (en) Semiconductor light emitting device
US9324904B2 (en) Semiconductor light emitting device and light emitting apparatus
US9537055B2 (en) Semiconductor light emitting diode package and lighting device using the same
KR102037865B1 (ko) 반도체 발광소자 및 반도체 발광소자 제조방법
JP6934812B2 (ja) 発光素子及びそれを含む発光素子アレイ
KR102227772B1 (ko) 반도체 발광소자
US9472740B2 (en) Light emitting diode package and lighting device using the same
US9269865B2 (en) Nanostructure semiconductor light emitting device
US9142722B2 (en) Semiconductor light emitting device and illumination apparatus including the same
US20150207034A1 (en) Semiconductor light emitting device
US9548422B2 (en) Semiconductor light emitting device including a pad electrode spaced apart from a transparent electrode
US9171997B2 (en) Semiconductor light emitting device
KR20140061827A (ko) 반도체 발광소자 및 반도체 발광소자의 제조방법
US9941443B2 (en) Semiconductor light emitting device
US20150221825A1 (en) Semiconductor light emitting device and semiconductor light emitting device package
US9362718B2 (en) Semiconductor light emitting device
KR102075988B1 (ko) 반도체 발광소자 제조방법
US9362447B2 (en) Semiconductor light emitting device
US20140231746A1 (en) Semiconductor light emitting device
US20150207025A1 (en) Method of manufacturing semiconductor light emitting device and method of manufacturing semiconductor light emitting device package
KR20140131695A (ko) 질화물 반도체 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant