JP2011049466A - 窒化物系半導体素子の製造方法および窒化物系半導体素子 - Google Patents
窒化物系半導体素子の製造方法および窒化物系半導体素子 Download PDFInfo
- Publication number
- JP2011049466A JP2011049466A JP2009198365A JP2009198365A JP2011049466A JP 2011049466 A JP2011049466 A JP 2011049466A JP 2009198365 A JP2009198365 A JP 2009198365A JP 2009198365 A JP2009198365 A JP 2009198365A JP 2011049466 A JP2011049466 A JP 2011049466A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- nitride
- based semiconductor
- layer
- sapphire substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】窒化物系半導体素子の製造方法において、サファイア基板上の窒化物系半導体層を含むウエハの反りを改善して、支障なくサファイア基板のレーザリフトオフを行ない得る方法を提供する。
【解決手段】窒化物系半導体素子の製造方法は、サファイア基板1上に1層以上の窒化物系半導体層2を形成する工程と、窒化物系半導体層上にサファイアより小さな熱膨張係数の導電性支持基板3の第1主面を接合する工程と、導電性支持基板の第1主面に対向する第2主面上にその導電性支持基板より大きな熱膨張係数の反り抑制基板4が加熱を含む方法で接合される工程と、その後に窒化物系半導体層からサファイア基板がリフトオフ法で除去される工程とを含む。
【選択図】図3
【解決手段】窒化物系半導体素子の製造方法は、サファイア基板1上に1層以上の窒化物系半導体層2を形成する工程と、窒化物系半導体層上にサファイアより小さな熱膨張係数の導電性支持基板3の第1主面を接合する工程と、導電性支持基板の第1主面に対向する第2主面上にその導電性支持基板より大きな熱膨張係数の反り抑制基板4が加熱を含む方法で接合される工程と、その後に窒化物系半導体層からサファイア基板がリフトオフ法で除去される工程とを含む。
【選択図】図3
Description
本発明は、窒化物系半導体素子の製造方法および窒化物系半導体素子に関する。そのような窒化物系半導体素子の典型例としては、発光素子が含まれる。
近年、窒化物系半導体は、広い波長域内において発光が望める材料として、発光ダイオードや半導体レーザなどの発光素子に利用されている。一般に、窒化物系半導体のバルク単結晶基板は製造が困難で高価であることから、窒化物系半導体層は異種基板であるサファイア基板上にエピタキシャル成長法を用いて形成されることが多い。
しかし、窒化物系半導体発光素子を作製する場合、サファイアは絶縁体であるので、サファイア基板の一主面上に形成される半導体積層と同一主面側にp型用とn型用の両電極を形成する必要があり、これらの電極が占める面積によって有効な発光面積が狭められるという問題がある。また、サファイア基板は熱伝導率が低く、発光素子の放熱性にも問題を生じ得る。
これらの問題に鑑みて、サファイア基板上の窒化物系半導体積層に予め導電性支持基板を加熱圧着等の方法により接合しておき、その後にサファイア基板をリフトオフ法により除去する方法が提案されている(特許文献1〜4参照)。リフトオフ法としては、ケミカルリフトオフ法やレーザリフトオフ法を利用することができる。レーザリフトオフ法は、サファイア基板側からレーザ光を照射して窒化物系半導体積層の一部を熱分解することによってサファイア基板を除去する方法であって、よく用いられる方法である。また、ケミカルリフトオフ法は、サファイア基板と窒化物系半導体積層との界面の構造を工夫して、ケミカルエッチングによってサファイア基板を剥離する方法である。
リフトオフ法によって絶縁性のサファイア基板を除去して作製される窒化物系半導体発光素子では、導電性支持基板の一方面側にn型用電極を形成して他方面側にp型用電極を形成することが可能である。このように導電性基板の片面側に1つの電極のみを形成する発光素子は、絶縁性基板の片面側にn型用とp型用の両電極を設ける発光素子に比べて発光面積当りの素子面積を小さくできるので量産性に優れ、また導電性支持基板が一般に良好な熱放散性を有するので大電流タイプの発光素子として期待されている。
しかしながら、図21中の仮想線による模式的断面図におけるように、サファイア基板1上の窒化物系半導体層2上に熱を利用して導電性支持基板3を接合したウエハの場合、窒化物系半導体層の熱膨張係数は約5.5×10-6/Kであってサファイア基板の熱膨張係数7.5×10-6/Kより小さく、また導電性支持基板として例えばSi基板を使用した場合のその熱膨張係数はさらに小さくて2.4×10-6/Kである。したがって、導電性支持基板3を接合した後のウエハには、図21に示されているような反りが発生する。そして、その反りに起因してウエハが割れることがあり、ウエハの歩留まり低下を招く場合がある。
また、図22の模式的断面図に示されているように、レーザリフトオフ法を用いてサファイア基板1を除去する場合には、ウエハの反りに起因してレーザ光の焦点位置がサファイア基板1と窒化物系半導体層2との界面近傍の位置に定まらず、サファイア基板の除去が良好に行なわれないことがある。
すなわち、図23の模式的断面図に示されているように、レーザ照射によるサファイア基板1の剥離において、窒化物系半導体層2が部分的にサファイア基板1側に残って、支持基板3上の窒化物系半導体層2の歩留まりを低下させる問題がある。
上述のような先行技術における課題に鑑み、本発明は、窒化物系半導体素子の製造方法において、サファイア基板上の窒化物系半導体層を含むウエハの反りを改善して、支障なくサファイア基板のリフトオフを行ない得る方法を提供することを目的としている。また、その結果として、窒化物系半導体素子の量産性を向上させることをも目的としている。
本発明による窒化物系半導体素子の製造方法は、サファイア基板上に1層以上の窒化物系半導体層を形成する工程と、窒化物系半導体層上にサファイアより小さな熱膨張係数の導電性支持基板の第1主面を接合する工程と、導電性支持基板の第1主面に対向する第2主面上にその導電性支持基板より大きな熱膨張係数の反り抑制基板が加熱を含む方法で接合される工程と、その後に窒化物系半導体層からサファイア基板がリフトオフ法で除去される工程とを含むことを特徴としている。
一般に、熱膨張係数の大きなサファイア基板上に熱膨張係数の小さな窒化物系半導体層を加熱下で結晶成長させたウエハでは、冷却後に窒化物系半導体層側へ凸状に反りが発生する。そして、その窒化物系半導体層上にやはり熱膨張係数の小さい導電性支持基板を加熱下で接合したウエハでも、同様に導電性支持基板側へ凸状の反りが発生する。
しかし、本発明による窒化物系半導体素子の製造方法においては、窒化物系半導体層のサファイア基板側と反対側に導電性支持基板より大きな熱膨張係数の反り抑制基板を加熱下で接合することにより、熱膨張の不均衡を調整してウエハの反りを抑制することができる。
なお、反り抑制基板は、サファイア基板と同等以下の熱膨張係数を有することが好ましい。なせならば、上述のようにサファイア基板上に結晶成長した窒化物系半導体層を含むウエハではその窒化物系半導体層側に凸状に反りが発生しているが、これを逆に凹状に反りが発生する状態にした場合には窒化物系半導体層の結晶の質が悪化することがわかっているからである。すなわち、サファイア基板よりさらに大きな熱膨張係数の反り抑制基板を含むウエハは、サファイア基板側から見て反りが窒化物系半導体層側に凹状になって好ましくない。
反り抑制基板の厚さは、サファイア基板の厚さ以上であることが好ましい。なぜならば、反り抑制基板の厚さがサファイア基板の厚さよりも薄い場合には、ウエハの反りを低減させる効果が十分に得られない場合があるからである。
窒化物系半導体層に導電性支持基板を接合する工程とその導電性支持基板に反り抑制基板を接合する工程とは、同時に加熱を含む方法で行なわれることが好ましい。なぜならば、そのような同時の接合によって、導電性支持基板が接合されているが反り抑制基板が接合されていない状態において窒化物系半導体層に生じる余分な歪みを防止でき、窒化物系半導体層へのダメージを軽減し得るからである。
サファイア基板が除去される工程の後に、望まれる場合には導電性支持基板から反り抑制基板を除去する工程が行なわれてもよい。なぜならば、反り抑制基板が導電性であればそれを除去せずに半導体素子のチップ化を行っても差し支えないが、反り抑制基板が絶縁性の場合にはそれを除去する必要があるからである。
反り抑制基板がGaAs基板である場合、そのGaAs基板をエッチングで除去できるので好ましい。他方、エッチングが困難な材料の基板は研磨により除去することも可能であるが、研磨の際に余分な力がウエハにかかり、窒化物系半導体層内にクラックや欠陥が発生する原因になる恐れがある。また、ウエハの面積が大きくなるにしたがって、研磨による基板の除去が難しくなるという問題もある。しかし、GaAs基板は硫酸系またはアンモニア系のエッチング液で容易に除去することが可能であるので、ウエハにクラックや欠陥を発生させることなくその基板を除去することができる。
本発明による窒化物系半導体素子は、サファイア基板上に1層以上の窒化物系半導体層を形成する工程と、この窒化物系半導体層上にサファイアより小さな熱膨張係数の導電性支持基板の第1主面を接合する工程と、導電性支持基板の第1主面に対向する第2主面上に導電性支持基板より大きな熱膨張係数の反り抑制基板が加熱を含む方法で接合される工程と、窒化物系半導体層からサファイア基板がリフトオフ法で除去される工程を経て製造されていることを特徴としている。
反り抑制基板を接合したままの場合、実質的にウエハの厚みを大きくできるので、窒化物系半導体素子のチップ化工程の際に、ウエハにおける種々のダメージを抑制することができる。またGaAs基板のように特定の壁開面で容易に分割し得る性質を利用すれば、壁開方向とチップ分割方向を整合させることにより、ウエハの厚みが大きくても分割が困難になることがなく、強固な窒化物系半導体素子を作製することが可能となる。
上述のような本発明によれば、窒化物系半導体素子の製造方法において、サファイア基板上の窒化物系半導体層を含むウエハの反りを改善して、支障なくサファイア基板のリフトオフを行ない得る方法を提供することができる。そして、その結果として、窒化物系半導体素子の量産性を向上させることができる。
まず、図1から図3の模式的断面図を参照して、本発明の一実施形態の概略が説明される。図21の従来のウエハの場合と同様に、図1においてサファイア基板1上の窒化物系半導体層2上に熱を利用して導電性支持基板3を接合したウエハの場合、窒化物系半導体層の熱膨張係数は約5.5×10-6/Kであってサファイア基板の熱膨張係数7.5×10-6/Kより小さく、また導電性支持基板として例えばSi基板を使用した場合のその熱膨張係数はさらに小さくて2.4×10-6/Kである。したがって、導電性支持基板3を接合した後のウエハには、図1に示されているような反りが発生する。
しかし、本実施形態では、図2に示すように導電性支持基板3上にこの導電性支持基板よりも大きな熱膨張係数の反り抑制基板4が熱を利用する方法で接合される。
そして、図3に示すように、そのサファイア基板1の下面側からレーザ照射して窒化物系半導体層2の一部を熱分解するレーザリフトオフ法によって、窒化物半導体層2からサファイア基板1が除去される。もちろん、リフトオフ法として、ケミカルリフトオフ法のような別の方法を用いることも可能である。
本発明では導電性支持基板3よりも大きな熱膨張係数の反り抑制基板4が導電性支持基板3のサファイア基板1側と反対側に加熱接合され、これによってウエハにおける熱膨張の不均衡が是正されて反りを抑制することができる。その結果、反りによるウエハの割れを防止できて、ウエハの歩留まり低下を防止することができる。また、ウエハの反りが抑制されるので、レーザリフトオフ法において、サファイア基板1と窒化物系半導体層2との間の平坦な界面にレーザの焦点位置を容易に定めることができる。その結果、サファイア基板1の剥離後に窒化物半導体層2が部分的にサファイア基板1側に残ることを防止でき、窒化物系半導体層3の歩留まりを向上させることができる。
(実施例1)
以下、図4から図12までの模式的断面図を参照しつつ、本発明の実施例1による窒化物系半導体素子の作製過程が説明される。
以下、図4から図12までの模式的断面図を参照しつつ、本発明の実施例1による窒化物系半導体素子の作製過程が説明される。
まず、図4において、エピタキシャル成長用基板としての厚さ400μmのサファイア基板101上に、厚さ250nmのGaNバッファ層102、厚さ1μmのアンドープGaN層103、厚さ4μmのn型GaN層104、GaNバリア層とInGaNウェル層を含む厚さ100nmの発光層105、厚さ30nmのp型AlGaN層106、および厚さ200nmのp型GaN層107が、MOCVD法(有機金属気相成長法)で順次成長させられる。
次に、図5において、p型GaN層107上に、反射性のp型電極が真空蒸着で形成される。このp型電極においては、厚さ300nmのAg層108、厚さ100nmのTi層109、および厚さ120nmのPt層110が順次積層されている。そして、そのp型電極上には、融着層としての厚さ3μmのAu層111が真空蒸着される。
図6においては、導電性基板としてのp型Si基板112の下面上に、厚さ100nmのTi層113、厚さ100nmのPt層114、および厚さ500nmのAu層115を順次真空蒸着し、その上に融着層としての厚さ3μmのAu−Sn層116が真空蒸着で形成される。その後、サファイア基板101側の融着層のAu層111とp型Si基板112側の融着層のAu−Sn層116とが、共晶接合法を用いて互いに接合される。この共晶接合は、例えば真空雰囲気において300℃の温度と300N/cm2の圧力の条件下で行なうことができる。
この接合後のウエハの状態では、サファイア基板101、窒化物系半導体積層102〜107、およびp型Si基板112における熱膨張係数差に起因して、ウエハはp型Si基板112側へ凸状に反っている。なぜならば、サファイア基板101が相対的に大きな熱膨張係数を有しており、共晶接合後の冷却に伴うサファイア基板101の収縮が大きいからである。
図7では、p型Si基板112の上面上に厚さ100nmのTi層117、厚さ120nmのPt層118、および厚さ500nmのAu層119を順次真空蒸着し、その上に融着層としての厚さ3μmのAu−Sn層120が真空蒸着で形成される。
図8においては、反り抑制基板としての厚さ400μmのサファイア基板121の下面上に、厚さ100nmのTi層122と厚さ120nmのPt層123を順次真空蒸着し、その上に融着層としての厚さ3μmのAu層124が真空蒸着で形成される。その後、p型Si基板112側の融着層のAu−Sn層120と反り抑制基板121側の融着層のAu層124とが、共晶接合法を用いて互いに接合される。この共晶接合も、例えば真空雰囲気において300℃の温度と300N/cm2の圧力の条件下で行なうことができる。
この接合後のウエハの状態では、熱膨張係数の大きい反り抑制基板121の効果によって、ウエハの反りが改善されている。なぜならば、共晶接合後の冷却に伴うサファイアの反り抑制基板121の収縮がサファイア基板101の収縮によるウエハの反りを打ち消すように作用するからである。したがって、反り抑制基板121が接合されたウエハにおいて、クラックや割れが生じることはない。
なお、上述の実施例ではサファイア基板101上の窒化物系半導体積層102〜106にp型Si基板112を接合した後に反り抑制基板121を接合する場合が説明されたが、これら2つの接合が同時に行なわれてもよいことは言うまでもない。
図9では、サファイア基板101が除去される。この除去は、サファイア基板101側からYAG−THGレーザ(波長355nm)を照射し、サファイア基板101との界面近傍にあるGaNバッファ層102とアンドープGaN層103の一部とを熱分解することによって行なわれる。
図10においては、反り抑制基板としてのサファイア基板121が、例えば研磨等によって除去される。
図11においては、アンドープGaN層103とn型GaN層104の一部とが、RIE(反応性イオンエッチング)装置を用いたドライエッチによって除去される。
図12においては、周知のフォトリソグラフィ工程とリフトオフ工程を用いて、n型GaN層104の下面上に厚さ15nmのTi層と厚さ500nmのAu層が順次積層されたオーミック電極125の複数が形成される。これらのオーミック電極125の各々は、半導体素子領域ごとに形成される。その後、図12中の一点鎖線で表されているように、ダイシング法、ダイヤモンドスクライブ法、またはレーザスクライブ法等を用いて素子分離が行なわれる。このようにして、ウエハから複数の窒化物系半導体素子が得られる。
(実施例2)
本発明の実施例2による窒化物系半導体素子の作製過程において、図1から図7までの過程は実施例1の場合と同様に行なわれる。
本発明の実施例2による窒化物系半導体素子の作製過程において、図1から図7までの過程は実施例1の場合と同様に行なわれる。
しかし、本実施例2では、図7の後において図13に示されているように、反り抑制基板としての厚さ400μmのp型GaAs基板221上に、厚さ100nmのAu層222と厚さ120nmのAu−Zn層223を順次真空蒸着し、その上に融着層としての厚さ3μmのAu層224が真空蒸着で形成される。その後、p型Si基板112側の融着層のAu−Sn層120と反り抑制基板221側の融着層のAu層224とが、共晶接合法を用いて互いに接合される。この共晶接合も、例えば真空雰囲気において300℃の温度と300N/cm2の圧力の条件下で行なうことができる。
この接合後のウエハの状態では、反り抑制基板221の効果によって、ウエハの反りが改善されている。なぜならば、GaAsの反り抑制基板221は比較的大きな熱膨張係数6.86×10-6/Kを有しており、共晶接合後の冷却に伴うGaAsの反り抑制基板221の収縮がサファイア基板101の収縮によるウエハの反りを打ち消すように作用するからである。
なお、上述の実施例ではサファイア基板101上の窒化物系半導体積層102〜106にp型Si基板112を接合した後に反り抑制基板221を接合する場合が説明されたが、これら2つの接合が同時に行なわれてもよいことは言うまでもない。
図14では、図9の場合と同様に、サファイア基板101が除去される。すなわち、この除去は、サファイア基板101側からYAG−THGレーザ(波長355nm)を照射し、サファイア基板101との界面近傍にあるGaNバッファ層102とアンドープGaN層103の一部とを熱分解することによって行なわれる。
図15においては、図11の場合と同様に、アンドープGaN層103とn型GaN層104の一部とがRIEによってエッチング除去される。
図16においては、図12の場合と同様に、周知のフォトリソグラフィ工程とリフトオフ工程を用いて、n型GaN層104上に厚さ15nmのTi層と厚さ500nmのAu層が順次積層されたオーミック電極125の複数が形成される。
図17においては、p型GaAs基板221上に、厚さ100nmのAu層と厚さ120nmのAu−Zn層を順次積層してオーミック電極225が形成される。その後、図17中の一点鎖線で表されているように、ダイシング法、ダイヤモンドスクライブ法、またはレーザスクライブ法等を用いて素子分離が行なわれる。このようにして、ウエハから複数の窒化物系半導体素子が得られる。
(実施例3)
本発明の実施例3による窒化物系半導体素子の作製過程において、図1から図7および図13から図14まで過程は実施例2の場合と同様に行なわれる。
本発明の実施例3による窒化物系半導体素子の作製過程において、図1から図7および図13から図14まで過程は実施例2の場合と同様に行なわれる。
しかし、本実施例3では、図14の後において図18に示されているように、反り抑制基板としてのp型GaAs基板221が例えば硫酸系またはアンモニア系のエッチング液を用いてエッチング除去される。
図19においては、図9の場合と同様にサファイア基板101が除去され、さらに図11の場合と同様にアンドープGaN層103とn型GaN層104の一部とがドライエッチによって除去される。
図20においては、図12の場合と同様に、周知のフォトリソグラフィ工程とリフトオフ工程を用いて、n型GaN層104上に厚さ15nmのTi層と厚さ500nmのAu層が順次積層されたオーミック電極125の複数が形成される。これらのオーミック電極125の各々は、半導体素子領域ごとに形成される。その後、図20中の一点鎖線で表されているように、ダイシング法、ダイヤモンドスクライブ法、またはレーザスクライブ法等を用いて素子分離が行なわれる。このようにして、ウエハから複数の窒化物系半導体素子が得られる。
なお、上述の実施例1から3ではサファイア基板101のリフトオフにおいてレーザリフトオフの利用が説明されたが、例えばケミカルリフトオフのような他の方法を用いてもよいことは言うまでもない。
上述のように、本発明によれば、窒化物系半導体素子の製造方法において、サファイア基板上の窒化物系半導体層を含むウエハの反りを改善して、支障なくサファイア基板のリフトオフを行ない得る方法を提供することができる。また、その結果として、窒化物系半導体素子の量産性を向上させることができる。
1 サファイア基板、2 窒化物系半導体層、3 導電性支持基板、4 反り抑制基板、101 サファイア基板、102 GaNバッファ層、103 アンドープGaN層、104 n型GaN層、105 発光層、106 p型AlGaN層、107 p型GaN層、108 Ag層、109 Ti層、110 Pt層、111 Au層、112 p型Si基板、113 Ti層、114 Pt層、115 Au層、116 Au−Sn層、117 Ti層、118 Pt層、119 Au層、120 Au−Sn層、121 サファイア基板、122 Ti層、123 Pt層、124 Au層、125 オーミック電極、221 p型GaAs基板、222 Au層、223 Au−Zn層、224 Au層、225 オーミック電極。
Claims (7)
- サファイア基板上に1層以上の窒化物系半導体層を形成する工程と、
前記窒化物系半導体層上にサファイアより小さな熱膨張係数の導電性支持基板の第1主面を接合する工程と、
前記導電性支持基板の前記第1主面に対向する第2主面上にその導電性支持基板より大きな熱膨張係数の反り抑制基板が加熱を含む方法で接合される工程と、
その後に、前記窒化物系半導体層から前記サファイア基板がリフトオフ法で除去される工程とを含むことを特徴とする窒化物系半導体素子の製造方法。 - 前記反り抑制基板の熱膨張係数は前記サファイア基板と同等以下であることを特徴とする請求項1に記載の窒化物系半導体素子の製造方法。
- 前記反り抑制基板の厚さは前記サファイア基板の厚さ以上であることを特徴とする請求項1または2に記載の窒化物系半導体素子の製造方法。
- 前記窒化物系半導体層に導電性支持基板を接合する工程と前記導電性支持基板に反り抑制基板を接合する工程とが同時に加熱を含む接合方法で行なわれることを特徴とする請求項1から3のいずれかに記載の窒化物系半導体素子の製造方法。
- 前記サファイア基板が除去される工程の後に、前記導電性支持基板から前記反り抑制基板を除去する工程をさらに含むことを特徴とする請求項1から4のいずれかに記載の窒化物系半導体素子の製造方法。
- 前記反り抑制基板はGaAs基板であり、このGaAs基板を除去する工程はエッチングで行われることを特徴とする請求項5に記載の窒化物系半導体素子の製造方法。
- サファイア基板上に1層以上の窒化物系半導体層を形成する工程と、この窒化物系半導体層上にサファイアより小さな熱膨張係数の導電性支持基板の第1主面を接合する工程と、前記導電性支持基板の前記第1主面に対向する第2主面上に導電性支持基板より大きな熱膨張係数の反り抑制基板が加熱を含む方法で接合される工程と、前記窒化物系半導体層から前記サファイア基板がリフトオフ法で除去される工程を経て製造されていることを特徴とする窒化物系半導体素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009198365A JP2011049466A (ja) | 2009-08-28 | 2009-08-28 | 窒化物系半導体素子の製造方法および窒化物系半導体素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009198365A JP2011049466A (ja) | 2009-08-28 | 2009-08-28 | 窒化物系半導体素子の製造方法および窒化物系半導体素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011049466A true JP2011049466A (ja) | 2011-03-10 |
Family
ID=43835486
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009198365A Withdrawn JP2011049466A (ja) | 2009-08-28 | 2009-08-28 | 窒化物系半導体素子の製造方法および窒化物系半導体素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011049466A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5023229B1 (ja) * | 2011-04-27 | 2012-09-12 | 株式会社東芝 | 半導体発光素子の製造方法 |
JP2014518460A (ja) * | 2011-07-15 | 2014-07-28 | コーニンクレッカ フィリップス エヌ ヴェ | 半導体デバイスを支持基板に接合する方法 |
US9318647B2 (en) | 2014-01-21 | 2016-04-19 | Samsung Electronics Co., Ltd. | Method of manufacturing semiconductor light emitting device |
-
2009
- 2009-08-28 JP JP2009198365A patent/JP2011049466A/ja not_active Withdrawn
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5023229B1 (ja) * | 2011-04-27 | 2012-09-12 | 株式会社東芝 | 半導体発光素子の製造方法 |
JP2014518460A (ja) * | 2011-07-15 | 2014-07-28 | コーニンクレッカ フィリップス エヌ ヴェ | 半導体デバイスを支持基板に接合する方法 |
JP2017073562A (ja) * | 2011-07-15 | 2017-04-13 | コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. | 半導体デバイスを支持基板に接合する方法 |
KR101911580B1 (ko) * | 2011-07-15 | 2018-10-24 | 루미리즈 홀딩 비.브이. | 반도체 장치를 지지 기판에 접착시키는 방법 |
JP2019197924A (ja) * | 2011-07-15 | 2019-11-14 | ルミレッズ ホールディング ベーフェー | 半導体デバイスを支持基板に接合する方法 |
US11721788B2 (en) | 2011-07-15 | 2023-08-08 | Lumileds Llc | Method of bonding a semiconductor device to a support substrate |
US9318647B2 (en) | 2014-01-21 | 2016-04-19 | Samsung Electronics Co., Ltd. | Method of manufacturing semiconductor light emitting device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8829554B2 (en) | Light emitting element and a production method therefor | |
EP2063469B1 (en) | Method of manufacturing vertical light emitting diode | |
US9087933B2 (en) | Light-emitting diode and method for preparing the same | |
US20060097274A1 (en) | Light emitting device and method for fabricating the same | |
JP5612336B2 (ja) | 半導体発光素子の製造方法 | |
JP2010056458A (ja) | 発光素子の製造方法 | |
KR20130029455A (ko) | GaN계 반도체 디바이스의 제조방법 | |
JP5739698B2 (ja) | 半導体素子の製造方法 | |
JP6072541B2 (ja) | 窒化物半導体素子の製造方法 | |
JP2006237339A (ja) | 窒化物系半導体素子の作製方法 | |
JP2020519026A (ja) | 基板を除去する方法 | |
US8470625B2 (en) | Method of fabricating semiconductor light emitting device and semiconductor light emitting device | |
US8329481B2 (en) | Manufacturing method of nitride semiconductor light emitting elements | |
JP2006303034A (ja) | 窒化物系半導体素子の作製方法 | |
JP4731180B2 (ja) | 窒化物系半導体素子の製造方法 | |
JP2006310657A (ja) | 窒化物系半導体素子及び窒化物系半導体素子の製造方法 | |
JP2011049466A (ja) | 窒化物系半導体素子の製造方法および窒化物系半導体素子 | |
JP2007173369A (ja) | 半導体発光素子及び半導体発光素子の製造方法 | |
JP2013058707A (ja) | 半導体発光素子の製造方法 | |
JP2005210066A (ja) | 薄膜発光素子およびその製造方法 | |
KR101171359B1 (ko) | 수직형 발광 소자 제조 방법 | |
KR20090115902A (ko) | 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법 | |
KR20090114870A (ko) | 질화물 반도체 발광소자의 제조 방법 | |
US7696068B2 (en) | Method for manufacturing vertical light-emitting diode | |
JP5628641B2 (ja) | 半導体発光装置の製造方法および半導体ウエハ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20121106 |